DE2911677B2 - Verfahren und Schaltungsanordnung zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystemen mit mehreren Prozessoren - Google Patents

Verfahren und Schaltungsanordnung zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystemen mit mehreren Prozessoren

Info

Publication number
DE2911677B2
DE2911677B2 DE2911677A DE2911677A DE2911677B2 DE 2911677 B2 DE2911677 B2 DE 2911677B2 DE 2911677 A DE2911677 A DE 2911677A DE 2911677 A DE2911677 A DE 2911677A DE 2911677 B2 DE2911677 B2 DE 2911677B2
Authority
DE
Germany
Prior art keywords
control unit
circuit
signal
counter
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2911677A
Other languages
English (en)
Other versions
DE2911677A1 (de
DE2911677C3 (de
Inventor
Fernando Augusto Monte Sereno Calif. Luiz (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2911677A1 publication Critical patent/DE2911677A1/de
Publication of DE2911677B2 publication Critical patent/DE2911677B2/de
Application granted granted Critical
Publication of DE2911677C3 publication Critical patent/DE2911677C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Description

Komplexe moderne datenverarbeitende Systeme verwenden verschiedentlich zwei oder mehrere Prozessoren zusammen mit einer großen Anzahl von Peripheriegeräten oder E/A-Geräten, auf welche der eine oder andere der Prozessoren über Steuereinheiten oder Schnittstellenschaltungen zugreifen kann. Die Organisation moderner Datenverarbtitungssysteme verwendet in zunehmendem Mäße Rangfolgestrukturen, in welchen zwei oder mehr Zentraleinheiten oder Prozessoren Daten mit einer Mehrzahl von E/A-Geräten über Steuereinheiten austauschen, welche besondere Fähigkeiten aufweisen. So überwacht die Steuereinheit den Betriebszustand der E/A-Geräte und tauscht dabei Folgen von Bestätigungssignalen sowohl mit den Prozessoren als auch mit den E/A-Geräten aus. Ferner ermächtigt die Steuereinheit einen Prozessor dazu, die Kontrolle zu übernehmen und Daten mit einem gegebenen E/A-Gerät auszutauschen. Bei dieser Weise der Zusammenarbeit bewirkt die Steuereinheit nicht nur eine Datenübertragung im Multiplexverfahren, sondern sie führt auch eigene interne Folgen eines Programms zur Überwachung aus, wobei sie beispielsweise den Prozessor mit Signalen versorgt, welche die Verfügbarkeit von E/A-Geräten anzeigen und ihren Status,
*s während sie die gegebenen Aufgaben ausführen.
Üblicherweise arbeiten Prozessoren und Steuereinheiten als HauptgerSte und Nebengeräte, indem die von den Prozessoren herausgegebenen Befehle und Anforderungen den unbedingten Vorrang vor den übrigen
so Betriebsabläufen in der Steuereinrichtung haben. Eine Steuereinrichtung muß unbedingt und sofort auf eine Anforderung des Prozessors antworten. Die Kontroll· einheit kann beispielsweise versuchen, die angeschlossenen E/A-Geräte der Reihe nach abzufragen und interne Signalfolgen abzuarbeiten, um ihre zahlreichen Aufgaben zu erfüllen. Trotzdem darf sie nicht unabhängig die Antwort auf Status-Anforderungen des Prozessors verzögern. Wenn also eine Steuereinheit genötigt ist, . auf zwei Prozessoren zu entwerten, die asynchron >60 zueinander arbeiten, kann sie dies beispielsweise auf der Basis einer Vorrangschaltung machen. Aber sie muß ihre gerade ablaufende Tätigkeit unterbrechen, um die Antwort zu geben. Dann kann sie zu einem geeigneten Punkt ihres eigenen Arbeitszyklus zurückkehren.
Jedoch kann die Steuereinheit beispielsweise mit Prozessoren gekoppelt sein, deren Arbeitsgeschwindigkeit erheblich voneinander abweicht. So kann beispielsweise eine große Zentraleinheit mit einem kleinen
29 Ii677
Satelliten-Prozessor zusammen arbeiten, der seinerseits auch unabhängig arbeiten kamt, und beide Prozessoren suchen gleichzeitig Zugriff zum gleichen E/A-Gerät Der schneller arbeitende Prozessor vermag eine ganze Reihe von Kanaloperationen einzuleiten, die er zu unternehmen wünscht, und er vermag durch diese Warteschlange von Programmschritten sehr schnell durchzugehen. Dabei kann er beispielsweise immer wieder zur gleichen Status-Anforderung an eine bestimmte Steuereinheit zurückkehren, die ihrerseits ι ο gerade versucht, einen anderen Arbeitsablauf durchzuführen. Wenn beispielsweise die Steuereinheit versucht, die Verbindung mit dem langsamer arbeitenden Prozessor wieder herzustellen, dann muß sie ermitteln, ob ein gegebenes E/A-Gerät eine ihm vorher zugewiesene Arbeit vollendet hat lind auch für den nächsten Schritt im Prozessorprogramm verfügbar ist Erst dann kann der Versuch unternommen werden, die Verbindung mit dem langsameren Prozessor wieder herzustellen. Jedoch, bevor eine Wiederverbindung hergestellt ist, kann.bereits der. schneller arbeitende Prozessor ein Signal für eine Status-Anforderung ausgeben, das sofortige Beantwortung verlangt, bevor überhaupt die Folge von Arbeitsschritten der Steuereinheit vollendet werden konnte. Wenn das Eingabe/Ausgabe-Gerät, zu welchem der schneller arbeitende Prozessor Zugriff verlangt, das gleiche E/A-Gerät ist, das vorher mit dem langsamer arbeitenden Prozessor verbunden war und für welches die Wiederverbindung hergestellt werden soll, dann bewirken die wiederholten Status-Anforderangen des schnelleren Prozessors nur die Ausgabe von Signalen, die anzeigen, daß das betreffende Gerät belegt ist. Auf diese Weise entsteht ein blockierter Betriebszustand, den es zu vermeiden gilt
Der Erfindung liegt deshalb die Aufgabe zugrunde, J5 ein Verfahren zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystcnen mit mehreren Prozessoren, mehreren Kanälen und vielen Ein- und Ausgabe-Geräten zu schaffen, die eine umständliche Proframmierung und das Blockieren verhindern kann, die im Falle, daß eine übertrieben große Anzahl von ununterbrochenen Belegtmeldungen vorliegen, ein zeitlich bestimmtes Intervall-Signal erzeugen, in dem eine Ersatz-Belegtmeldung an einen oder mehrere Prozessoren oder Kanäle ausgegeben werden kann, um in dieser Zeit eine' Steuereinheit zu ermöglichen, die interne Programmfolge abzuarbeiten und die Wiederverbindung mit einem bestimmten Prozessor zu erlauben, um die vorher begonnene Aufgabe zu Ende zu bringen.
Gemäß der Erfindung wird diese Aufgabe gelöst, durch die im Patentanspruch 1 angegebenen Merkmale.
Weiterbildungen der Erfindung, insbesondere auch Schaltungsanordnungen zur Durchführung des Verfahrens sind in den Untsransprüchen gekennzeichnet ss
Die erfindungsgemäße Blockierungs-Überwachungsschaltung überwacht den Status der von einer Steuereinheit ausgegebenen Signale selbst, und im Falle, daß eine übertrieben große Anzahl von ununterbrochenen Belegtmeldungen gegeben Wird, veranlaßt sie ein zeitlich bestimmtes Intervall, in welchem eine Ersatz-Belegtmeldung an einen oder mehrere Prozessoren und Prozessorkanäle ausgegeben wird, um in dieser Zeit der Steuereinheit zu ermöglichen, die interne Programmfolge abzuarbeiten und die Wiederverbindung mit einem bestimmten Prozessrr zu erlauben, um die vorher begonnene Arbeit zu Ende zu bringen. In einem Ausführungsbeispiel der trfindungsgemäßen Schaltung gibt eine gemeinsam benutzte Mehrgeräte-Steuereinheit, die sowohl mit zwei oder mehr E/A-Gerätcn als auch mit mindestens zwei verschiedenen Prozessoren gekoppelt ist, eine Gerät-Belegtmeldung als Antwort auf Anforderungen eines Prozessorkanals, wenn das Gerät mit der Ausführung eines früheren Befehls beschäftigt ist Gerät-Besetztmeldungen werden erkannt und dazu verwendet einen Zähler fortaischalten, der bei einer vorbestimmten Zahl ein Ausgangssignal abgibt Wenn jedoch keine Gerät-Belegtmeldungen als Antwort auf eine Status-Anforderung ausgegeben werden, oder wenn eine andere Art von Antwortsignalen erscheint, wird der Zähler zurückgestellt um die Zählfolge von neuem zu beginnen. Wenn die vorgegebene Zahl erreicht ist, wird ein Zeitgeberkreis mit vorgegebener Zeitspanne in Betrieb gesetzt und während dieser Zeitspanne wird eine Steuereinheit-Belegtmeldung an einen oder mehrere Prozessorkanäle ausgegeben, um der Steuereinheit zu ermöglichen, ihre internen Aufgaben zu erfüllen und zu versuchen, die Wiederverbindung zu einem bestimmten Prozessor herzustellen, um die vorher gestellte Aufgabe zu vollenden. Im Falle, daß die Wiederverbindung des E/A-Gerätes nicht in der bestimmten Zeitspanne gemacht werden kann, stellt der Zeitgeber den Zähler zurück, per blockierte Betriebszustand kann von neuem erkannt werden, um den Zyklus von neuem zu beginnen und erneut den Wiederanschluß zu versuchen. Auf diese Weise wird der Blockierungszustand unterbrochen und kann korrigiert werden, ohne daß die gegebene Rangfolge der Prozessoren und der Peripheriegeräte oder' der Prozessoren und der Steuereinheit geändert werden muß.
Ein Ausführungsbeispiel der Erfindung wird im folgenden mit Hilfe der Zeichnungen näher erläutert
F i g. 1 ist ein Blockschema eines Datenverarbeitungssystems mit mehreren Prozessoren zur Erläuterung des Zusammenhangs von Steuerschaltungen und Betriebsverfahren gemäß einem Ausführungsbeispiei der .Erfindung.
Fig.2 ist ein Blockschema eines Ausführungsbeispieis einer Blockierungs-ÜberwachungsschaJtung in tiner gemeinsam benutzten Mehrgeräte-Steuereinheit
Das Blockschaltbild der F i g. 1 zeigt mögliche Arten der Zusammenschaltung einzelner Geräte in einem datenverarbeitenden System, in welchem die Schaltung nach der Erfindung benutzt werden kann. Eine erste Zentraleinheit 10 oder ein erster Prozessor und ein zweiter Prozessor 12 sind so angeordnet daß sie miteinander oder mit einer beträchtlichen Anzahl von Peripheriegeräten oder Eingabe-/Ausgabe-Geräten zusammen arbeiten können. Die Anordnung dient zur Erläuterung eines datcnverarbeitenden Systems, in welch. ICi ein zentraler Prozessor 10 mit hoher Arbeitsgeschwindigkeit und mindestens ein weiterer Prozessor 12 mit geringer Arbeitsgescmvindigkeit vorhanden sind, um eine Vielfalt von Aufgaben zu erfüllen, wobei sie unterschiedliche Kombinationen von Peripheriegeräte;! verwenden. Fachleuten sind alle Möglichkeiten von Gerätekombinationen bekannt. Die F i g. 1 dient lediglich als Beispiel für die Vielfalt solcher Möglichkeiten. Jeder der Prozessoren 10, 12 besitzt verschiedene Kanäle, in diesem Beispiel je zwei, welche mit anderen Einheiten in verschiedener Weise verbunden sind. An den Kanal .4 in dem ersten Prozessor 10 sind in Serie eine erste Mehrgeräte-Steuereinheit 14 und eine zweite Mehrgeräte-Steuereinheit 15 angeschlossen. Es folgt weiter in Serie eine Einzelgerät-Steuerein-
heit 16 und der Anschluß an eine gemeinsam benutzte Mehrgeräte-Steuereinheit 17, wo die Leitung an einem AbschluDblock 18 endet. Die erste Mehrgeräte-Steuereinheit 14 ist über eine gemeinsam benutzte Vermittlungsschaltung 20 mit einer Reihe von E/A-Geräten 22 verbunden. Die zweite Mehrgeräte-Steuereinheit 15 steuert eine Reihe von verschiedenen E/A-Geräten für sich »Heine. Die Einzelgerät-Steuereinheit 16 steuert, wie ihr Name schon sagt, nur ein einziges E/A-Gerät. Diese Anordnungen dienen nur zur Erläuterung der allgemeinen Möglichkeiten einer Systemorganisation und brauchen daher nicht weiter diskutiert zu werden. Die gemeinsam benutzte Mehrgeräte-Steuereinheit 17 bringt jedoch besondere Probleme mit sich. Wie unten beschrieben werden wird, sind sie der Grund für die Notwendigkeit der Einführung von Schaltkreisen nach der Erfindung.
Mittels der Kanal-Verbundschaltung 24 wird der Kanal B in dem ersten Prozessor 10 in verschiedener Weise benutzt. Eine Kanal-Schnittstelle ist mit einer dritten Mehrgeräte-Steuereinheit 26 verbunden, die ihrerseits an die gemeinsam benutzte Vermittlungsschaliung 20 gekoppelt ist. Eine weitere Kanal-Schnittstelle der Kanal-Verbundschaltung 24 ist einerseits mit dem Kanal C in dem zweiten Prozessor 12 verbunden und andererseits mit einer vierten Mehrgeräte-Steuereinheit 28. Der letzte Kanal D ist in Serie mit einer fünften Mehrgeräte-Steuereinheit 30, einer integrierten Steuereinheit 32 und der gemeinsam benutzten Mehrgeräte-Steuereinheit 17 verbunden. An die integrierte Steuereinheit 32 ist ein Paar von E/A-Geräten 22 angeschlossen, das direkt mit dem Kanal D verkehren kann. Mittels der integrierten Steuereinheit können jedoch auch Datenübertragungen zwischen den angeschlossenen E/A-Geräten gesteuert werden. In diesem Beispiel steuert die gemeinsam benutzte Mehrgeräte-Steuereinheit 17 nur zwei E/A-Geräte 22, obwohl üblicherweise sonst eine wesentlich größere Anzahl verwendet wird. In dem in der F i g. 1 dargestellten datenverarbeitenden System arbeiten mit Bezug auf die zahlreichen Steuereinheiten der erste Prozessor 10 und der zweite Prozessor 12 beide als Hauptgeräte. Bezüglich der Prozessoren sind daher die Steuereinheiten Nebengeräte. In dieser Rangordnung müssen die verschiedenen Steuereinheiten sofort Antwortsignale ausgeben, sobald sie von den Prozessoren gefragt werden. Üblicherweise haben Prozessoren ein höheres Niveau von Fähigkeiten der Datenverarbeitung und Steuerung. Man kann sie deshalb schlecht Initiativen von unabhängig arbeitenden Steuereinheiten aussetzen.
Es gibt eine ganze Reihe von den Fachleuten bekannten Faktoren, die hier nur kurz erwähnt werden brauchen. Moderne Steuereinheiten, ob eine Mehrgeräte-Steuereinheit, eine Einzelgerät-Steuereinheit, eine integrierte Steuereinheit oder eine gemeinsam benutzte Mehrgeräte-Steuereinheit, haben beachtliche Fähigkeiten, selbst Entscheidungen zu treffen. Wenn beispielsweise der Zugriffsarm eines angesteuerten Plattenspeichers von einer Position zu einer anderen bewegt werden soll, dann vergeht eine beträchtliche Zeit (einige Millisekunden) für diese Tätigkeit Die Steuereinheit tritt zuerst mit dem Kanal in Verbindung, welcher den speziellen Plattenspeicher anfordert, um mit einem Signal zu antworten, das die Verfügbarkeit des Gerätes anzeigt Dann muß sie die gewünschte Tätigkeit beginnen in Antwort auf einen Maschinenbefehl von dem zugehörigen Prozessor. Wenn das Peripheriegerät einmal instruiert ist, die gewünschte Tätigkeit aufzunehmen, dann kann die Steuereinheit inzwischen andiire Funktionen erfüllen, bis die angeforderte Tätigkeit beendet ist, d. h. bis der Zugriffsarm die gewünschte Datenspur erreicht hat. Während dieses Zeitraums ϊ besteht keine elektrische Verbindung zu dem Peripheriegerät, jedoch behält die Steuereinheit eine logische Verbindung dadurch, daß sie die Funktion behält, dem Prozessor Anweisung zu geben, sobald der Programmschritt beendet worden ist. Zu einem solchen Zeitpunkt
ίο versucht die Steuereinheit eine Wiederverbindung mit dem zugehörigen Prozessorkanal, um ihm anzuzeigen, daß das Peripheriegerät den nächsten Programmschritt erwartet. Das kann eine Übertragung von Daten sein oder die Übermittlung eines weiteren Maschinenteil fehls. Auf diese Weise wird die hohe Verarbeitungs;geschwindigkeit der Prozessoren am günstigsten ausgenutzt. Denn sie werden nicht mit solchen Aufgaben beansprucht wie die Steuerung und Überwachung der Tätigkeit des Peripheriegerätes.
2n Die Schnittstellenverbindung A, B. Cund Dsind keine ei izelnen Leitungsverbindungen, sondern Gruppen von parallelen Sammelleitungen für die Übertragung von Daten, speziellen Anzeigesignalen, Adressen und Befehlen. Eine besondere Erläuterung wird hier nicht gegeben, weil diese Dinge aus der Literatur bekannt sind, beispielsweise durch die US-Patentschrift 33 36 582. Diese Patentschrift zeigt auch die serielle Anordung verschiedener Einheiten und beschreibt die besonderen Signalfolgen, Steuerschaltungen, Kennzei-
w chensignale, die Auswahlsteuerungen und Befehle, die boi der Zusammenarbeit eines Prozessors mit einer Steuereinheit verwendet werden können. Eine vollständige Aufzählung aller dieser Signale und ihrer Aufeinanderfolge ist nicht notwendig. Denn in dem
>5 beschriebenen Ausführungsbeispiel wird nur eine begrenzte Anzahl solcher Signale gebraucht.
Wie aus der Fig.2 ersichtlich ist, arbeitet eine Mehrgeräte-Steuereinheit 17 mit einer vorhandenen größeren Steuereinheit zusammen oder ist ein Teil von
·»<> ihr. Obwohl es vielerlei Arten von E/A-Steuereinheiten gibt, wie man beispielsweise aus den US-Patentschriften 3*140 859, 39 09 795, 38 66 184 oder ähnlichen entnehmen kann, wird vorzugsweise eine Steuereinheit verwendet, um die zahlreichen in der F i g. 1 dargestellten Steuereinheiten zu erläutern.
Die gemeinsam benutzte Mehrgeräte-Steuereinheit 17 erfüllt ihre üblichen Funktionen. Darüber hinaus bearbeitet jedoch eine Steuereinheit mit einer erfindungsgemäßen Schaltung auch folgende besondere /Anforderungen und Antworten.
A. Die vom Prozessor ausgegebenen Signale »Kanalinitiative« oder »Statusanforderung«. In der Terminologie der Steuereinheit werden solche Signale beispielsweise als »Start IO« (SIO) oder »Test IO«
(TIO) bezeichnet
B. Die Steuereinheit kann als Antwort dem Kanal eine
Gerät-Belegtmeldung abgeben.
C Die Steuereinheit kann dem Kanal eine Steuereinheit-Belegtmeldung abgebea
D. Die Steuereinheit kann dem Kanal eine Wiederverbindungs-Anfordening abgeben. In der Terminologie der Steuereinheit wird dieses Signal »Request In« bezeichnet
E. Als Antwortsignale auf die Anforderung der Steuereinheit zur Wiederverbindung kann eine Kanal-Quittung ausgegeben werden. Bei der Steuereinheit heißt dieses Signal »Select Out«.
29 Π 677
In der Fig.2 ist in die Eingabe- und Ausgabeleitungen der Steuereinheit 17 eine Blockierungs- Überwachungsschaltung 40 eingefügt. Zu den Eingabeleitungen gehört die Sammelleitungs-Eingabe 42, kurz Bus-Eingabe genannt, die unter anderem an den kanal solche Signale wie die Gerät-Belegtmeldung oder die Steuereinheit-Belegtmeldung geben kann. Die Leitung 44 fuhrt das Z<«Jnal Status-Eingabe, die Leitung 49 die Adressen-Ausgabe, um die Auswahl oder Ansteuerung eines Kanales anzuzeigen. Eine Leitung 46 liefert das Signal Kanal-Quittung für Antworten des Kanals auf Anforderungen der Steuereinheit und eine Leitung 48 führt das Signal Anforderungs-Eingabe für Anforderungen der Steuereinheit. Wenn eine Verbindung auf Grund einer Kanalinitiative erfolgt, dann gibt ein Kanal des Systems auf seiner Ausgangsleitung das Signal TIO. Eine vom Kanal begonnene Auswahl wird durch die gleichzeitige Anwesenheit der Signale der Kanal-Quittung und der nurc9a«M-
■••«•Urt a*««·.».·»!.··
Die Blockierungs- Überwachungsschaltung 40 gibt auf ihrer einzigen Ausgangsleitung als Antwortsignal die Steuereinheit-Belegtmeldung. In einer nicht dargestellten ODER-Schaltung kann für die Rückgabe an den Kanal das Signal mit der von der Steuereinheit 17 gegebenen Antwort der intern erzeugten Steuereinheit-Belegtmeldung gekoppelt werden. In der Tat kann sowohl die Steuereinheit 17 als auch die Blockierungs-Überwachungsschaltung 40 die Ausgabe der Steuereinheit-Belegtmeldung als Antwort veranlassen.
In der Blockierungs- Überwachungsschaltung 40 ist die J iMtung 42, Bus-Eingabe, an einen Decodierer 52 angeschlossen, der nur dann ein Signal ausgibt wenn die Sammelleitung die Gerät-Belegtmeldung führt. Dieses Belegtsignal wird dann ausgegeben, wenn die Steuereinheit auf die Signalfolge der Kanalauswahl antwortet, die das Signal Status-Eingabe auf der Leitung 44 enthält und das Gerät belegt ist. In jede neue Kanalauswahl ist eine Anforderung für den Status eingeschlossen. Mit dem Auftreten der Status-Eingabe auf der Leitung 44 wird das Ausgangssignal des Decodieren 52 mittels einer UND-Schaltung 54 auf einen Zähler 56 durchgeschaltet Immer wenn der Status angefordert wird und das Gerät belegt ist wird so der Zähler 56 um einen Schritt weiter geschaltet Der Zähler ist so eingerichtet daß er bei einer bestimmten Zahl Oberläuft und den Überlauf als Ausgangssignal abgibt in diesem Beispiel beim Erreichen der Zahl 64. Andererseits kann auch ein nicht dargestellter Decodierer dazu verwendet werden, irgend eine vorbestimmte Zahl auszuwählen, bei welcher ein Ausgangssignal erzeugt werden soll. Im Falle, daß auf der Leitung 44 nur das Signal Status-Eingabe vorhanden ist und der Decodierer 52 kein Ausgangssignal gibt, bedeutet das, daß die Steuereinheit 17 keine Gerät-Belegtmeldung abgibt In diesem Falle gibt die UND-Schaltung 54 kein Ausgangssignal ab, was nach dem Durchgang durch einen Inverter 58 ein logisch wahres Signal ergibt, das zusammen mit dem Signal Status-Eingabe auf der Leitung 44 eine UND-Schaltung 60 durchschaltet, deren Ausgangssignal den Zähler 56 zurückstellt Andererseits wird der Zähler zurückgestellt, wenn gleichzeitig auf der Leitung 48 eine Verbindungsanforderung ails Signal Anforderungs-Eingabe von der Steuereinheit 17 an einen Kanal gegeben wird und eine Kanal-Quittung als Signal auf der Leitung 46. Diese Situation wird durch eine UND-SchaStüng 62 entdeckt, welche von diesen beiden Signalen durchgeschaltet wird. Das Ausgangssignal der UND-Schaltung stellt die Antwort eines Kanals auf eine Anforderung durch die Steuereinheit für eine Verbindung oder eine Wiederverbindung dar. Über eine ODER-Schaltung 64 gelangt das Signal zu einem Rockstelleingang des Zählers 56. Das Überlaufsignal des ■, Zählers 56 setzt eine bistabile Schaltung 66, deren entsprechender Ausgang eine Zeitgeberschaltung 68 einschaltet Die Zeitgeberschaltung 68 kann einen Zähler enthalten, der durch einen frei schwingenden Oszillator fortgeschaltet wird. Ein Decodierer kann
ίο dann eine vorbestimmte Zahl auswählen, bei der ein Ausgangssignal erzeugt werden soll, oder die Schaltung arbeitet mittels Steuerung durch ein Zeitgebersignal. In jedem Falle wird nach einer vorbestimmten Zeitspanne ein Ausgangssignal ausgegeben, das über die ODER-Schaltung 64 zu einem Rückstelleingang des Zählers 56 gelangt. Das Ausgangssignal der bistabilen Schaltung 66 stellt die Antwort der Steuereinheit-Belegtmeldung dar. Das Signal kann nur ausgegeben werden, wenn am
irgendein Kanalauswahl-Ausgabesignal vorhanden ist. Andererseits können die Eingangssignale für die UND-Schaltung 70 auch so ausgewählt werden, daß die Belegtmeldung nur an den mit höherer Geschwindigkeit arbeitenden Prozessor ausgegeben wird, um weitere Kanalinitiativen von diesem Prozessor für einen gegebenen Zeitraum zurückzuweisen.
Was das Betriebsverfahren der Anordnung nach F i g. 2 anlangt, so wird daran erinnert, daß in der F i g. 1 der erste Prozessor 10 eine wesentlich höhere
jo Datenverarbeitungsgeschwindigkeit haben kann als der zweite Prozessor 12. Die Prozessoren arbeiten asynchron. Eine Blockierung kann auf verschiedene Weise entstehen. Der erste Prozessor 10 mag in der Lage sein, eine Reihe oder Warteschlange von Kanalanforderungen für verschiedene E/A-Geräte aufzustellen. Er kann durch diese Warteschlange hindurchgehen, Arbeitsabläufe aller Art nach Bedarf in Gang setzen und zu einer bestimmten Einheit zurückkehren, wie beispielsweise die gemeinsam benutzte Mehrgeräte-Steuereinheit 17.
Das alles kann er wesentlich schneller als der langsamer arbeitende zweite Prozessor 12. Aber die von beiden Prozessoren gemeinsam benutzte Steuereinheit 17 mag jedoch eine logische Verbindung mit einem bestimmten E/A-Gerät 22 aufrechterhalten, die für die Vervollständigung einer Aufgabe notwendig ist welche vorher zugeteilt worden war. In der für Kanalsteuereinheiten gebräuchlichen Terminologie wird das manchmal Unterbrechung (interrupt) genannt Dies gilt insofern, als die Steuereinheit verpflichtet ist dem Prozessor zurückzumelden, daß die vorher durch einen Maschinenbefehl diktierte Arbeit erledigt ist Das bedeutet nkht eine Abweichung von der gegebenen Rangfolge der Einheiten, sondern lediglich eine Quittung dafür, daß die vorher verlangte Arbeit vollendet ist In der
ss Steuereinheit muß jedoch eine bestimmte Reihe von Ereignissen stattfinden, damit die Steuereinheit fähig ist, die Verbindung zum entsprechenden Kanal wieder herzustellen. Zunächst muß die Steuereinheit als Teil ihrer Überwachungsaufgabe wiederholt nachsehen, ob
so die zugewiesene Aufgabe durchgeführt wird. In der Terminologie der Steuereinheit wird das angezeigt durch Signale »Gerät Ende«. Dann versucht die Steuereinheit, die Verbindung zum zugehörigen Kanal wieder herzustellen. Sie gibt dabei ein Wiederverbindungs-Anforderungssignal aus, das eine Quittung als Antwort erfordert Die Steuereinheit erhält daher von dem Kanal das Signal der Kanal-Quittung, damit die Wiederverbindung freigegeben werden kann. Danach
fährt die Steuereinheit fort, mit dem zugehörigen Prozessor-Kanal zu arbeiten, wobei sie gleichzeitig an die Übrigen Kanäle eine Steuereinheit-Belegtmeldung ausgibt. Diese innere Folge von Steuerfunktionen wird nicht eingestellt oder aufgegeben, wenn die Steuereinheit im Augenblick nicht in der Lage ist, die Verbindung zu dem gewünschten Kanal herzustellen. Statt dessen, wenn die Stet .reinheit die Wiederverbindung nicht herstellen kann, so muß sie doch als Nebengerät weiterhin auf andere Anforderungen von ihren Prozessoren reagieren, die in der Rangfolge Hauptgeräte sind. Wenn nun der schneller arbeitende Prozessor andauernd versucht, Verbindung zu einem bestimmten E/A-Gerät zu erlangen, bevor die Wiederverbindung hatte gemacht werden können, und bevor der langsamer arbeitende Prozessor seine Arbeit mit dem E/A-Gerät beendet hat, so ist das einzig mögliche Ausgangssignal, das gegeben werden kann, eine Belegtmeldung.
Wenn der schneller arbeitende Prozessor wiederholt versucht, den Zugriff zu einem bestimmten E/A-Gerät zu erlangen, dann hat das zur Folge, daß er die Steuereinheit mit der Ausgabe von Gerät-Belegtmeldungen andauernd beschäftigt. So wird die Steuereinheit praktisch blockiert und daran gehindert, die an sich notwendige Wiederverbindung mit dem langsamer arbeitenden Prozessor herzustellen. In diesem Falle wird eine ganze Folge von Gerät-Belegtmeldungen Ausgangssignale im Decodierer 52 erzeugen, die gleichzeitig mit Status-Eingabesignalen auftreten, welche über die Leitung 44 empfangen werden. Folglich wird eine ununterbrochene Folge von Fortschaltsignalen erzeugt, die den Zähler 56 veranlassen, weiter zu zählen. Wenn durch die Abgabe von Status-Eingabesignalen ohne dem gleichzeitigen Vorhandensein einer Gerät-Belegtmeldung diese Folge unterbrochen wird, dann wird der Zähler 56 über die UND-Schaltung 60 zurückgestellt. Er kann auch über die UND-Schaltung 62 und die ODER-Schaltung 64 zurückgestellt werden, wenn als Antwort eine Kanal-Quittung zusammen mit einer Steuereinheit-Anforderung vorhanden ist. Das ist die Kombination der Signale Kanal-Quittung auf der Leitung 46 und Anforderungseingabe auf der Leitung 48, ohne daß auf der Leitung 49 ein Adressen-Ausgabesignal anliegt Für diese letzte Anzeige ist zwischen der Leitung 49 und der UND-Schaltung 62 ein Inverter eingefügt. Wenn jedoch die Folge ununterbrochen erhalten bleibt, dann läuft der Zähler beim Erreichen der Zahl 64 (in diesem Beispiel) über und setzt die bislabile Schaltung 66. Dadurch wird die Steuereinheit-Belegtmeldung ausgegeben, womit alle weiteren Kanalinitiativen zu ausgewählten Kanälen zurückgewiesen werden. Die Dauer dieser automatischen Weigerung wird durch die Zeitgeberschaltung 68 bestimmt Aber diese Zeitspanne braucht nicht lang zu seia Im allgemeinen genügt eine Zeitspanne, welche wenige Arbeitszyklen des langsamer arbeitenden Prozessors umfaßt. Am Ende dieser Zeitspanne gibt die Zeitgeberschaltung ein Ausgabesignal aus, welches den Zähler 56 zurückstellt Gleichzeitig wird dadurch die bistabile Schaltung 66 zurückgestellt und auch die Zeitgeberschaltung 68 selbst. Dadurch wird die Blockierungs- Überwachungsschaltung 40 in den Stand gesetzt, die Operation zu wiederholen, falls der blockierte Betriebszustand noch anhält Wenn in dieser Zeitspanne eine Verbindung mit dem langsamer arbeitenden Prozessor zustande kommt, welche durch di« Steuereinheit angefordert war, dann wird der Zähler für die Entdeckung von bk>ekierten Zuständen und die Zeitgeberschaltung ebenfalls zurückgestellt.
Das erfindung^emäße Verfahren zum Überwachen und zur Auflösung von blockierten Betriebszuständen bei datenverarbeitenden Systemen mit mehreren r> Prozessoren und mit mindestens einer gemeinsam benutzten MehrgerSte-Steuereinheit basiert auf der Überwachung der von der Steuereinheit ausgegebenen Antwortsignale selbst. Es beruht auf der Entdeckung einer ununterbrochenen Folge von Belegtmeldungen
to bestimmter Art, ohne daß eine andere Aktion der Steuereinheit erfolgt oder ein anderes Signal als Antwort von einem Gerät ausgegeben wird. Die Wiederholungen dieser ununterbrochenen Folge werden bis zu einer vorgegebenen Zahl k, beispielsweise 64,
'"' gezählt. Im Falle, daß k aufeinanderfolgende Belegtmeidungen gleicher Art entdeckt wurden, wird für eine begrenzte Zeitspanne T die Initiative ausnahmsweise der Steuereinheit (und nicht einem Prozessor) überlassen. Diese Zeitspanne Γ ist gewöhnlich gerade
*> ausreichend, die Verbindung mit einem zugehörigen Prozessor wieder aufzunehmen, mit dem gerade Programmschritte in Arbeit sind. Diese unabhängige Initiative der Steuereinheit schließt sowohl die Fertigstellung interner Aufgaben ein als auch die versuchte
2r> Wiederherstellung einer Verbindung mit einem anfordernden Kanal, je nachdem, was die Ursache der Blockierung des Programmablauf* war. Gleichzeitig gibt die Steuereinheit eine Steuereinheit-Belegtmeldung aus, um in diesem Falle störende Anforderungen eines
1(1 der zugehörigen Prozessoren nicht anzunehmen. Diese kurzfristige Unabhängigkeit ist auf die begrenzte Zeitspanne Γ beschränkt, oder sie endet bereits, wenn eine Verbindung wieder hergestellt wurde. Daraus folgt, daß nach der Auflösung der Blockierung die Steuerein-
r> heit wieder als Nebengerät arbeitet, d. h. zu ihrer gewöhnlichen Rangfolge zurückkehrt. Falls ausnahmsweise die Wiederherstellung einer Verbindung in dieser Zeitspanne nicht möglich sein sollte, wird die Folge der Schritte wiederholt.
In einem daienverarbeitenden System, in dem zwei oder mehr Prozessoren asynchron als Hauptgeräte arbeiten, welche mit einer Steuereinheit Anfofderungen und Antworten austauschen, die ihrerseits eine Anzahl von Peripheriegeräten steuert und in der Rangfolge
4'' bezüglich der Prozessoren als Nebengerät arbeitet, kann es vorkommen, daß wiederholte Anforderungen von einem mit höherer Geschwindigkeit arbeitenden Prozessor eine Blockierung der Arbeitsabläufe verursachen, weil so die Steuereinheit verhindert wird, ihre
'*' vorher begonnene Folge von Programmschritten zwischen einem Peripheriegerät und einem anderen Prozessor /u Ende zu führen. Gemäß der Erfindung enthält die Schnittstelleneinrichtung mischen den Prozessoren und den Peripheriegeräten Schallmittel.
v' welche eine ununterbrochene Folge einer vorbestimmten Länge von Belegtmeldungen der Steuereinheit entdecken. Falls solche Antwortsignale nicht durcn andere Aktionen unterbrochen werden, übernimmt dieses System zeitweilig die Steuerung selbständig und
"" unabhängig und gibt dabei selbst eine Belegtmeldung an die Prozessoren, während es die Steuereinheit in die Lage versetzt, selbst festzustellen, ob die Wiederverbindung zu einem bestimmten Prozessor als nächster Schritt in einem vorher begonnenen Prozessorpro-
M gramm notwendig ist In diesem Falle wird die Steuereinheit in die Lage versetzt, innerhalb einer vorbestimmten Zeitspanne diese Verbindung wieder herzustellen, entweder in einem Zyklus der zur
29 11
Verfügung gestellten Zeitspanne oder in einer anschließenden Wiederholung eines solchen Zyklus. Diese Ausübung x-iner begrenzten Selbständigkeit in einer vorbestimmten Zeitspanne ändert nicht die grundlegende Rangfolge der Geräte und verzögert aurt nicht ungebührlich die Arbeitsabläufe bei der Datenverarbeitung.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Oberwachen und Verhindern einer Blockierung eines oder mehrerer Kanäle, die in Datenverarbeitungsanlagen Prozesroren mit Ein- und Ausgabeeinheiten koppeln, insbesondere mit mindestens einer gemeinsam benutzten Mehrgeräte-Steuereinheit, die in ihren internen Arbeitsabläufen zeitweilig durch gegenseitige Behinderung der gleichrangigen, aber verschieden schnell arbeitenden Prozessoren blockiert sein kann, dadurch gekennzeichnet, daß ein Zähler (56) durch ein Gerät-Besetztmeldungs-Signal fortgeschaltet wird, das als Antwortsignal auf eine Anforderung eines Kanals erzeugt wird, wenn das Gerät (22) mit der Ausführung eines früheren Befehls beschäftigt ist, daß der Zähler bei häufigem Nacheinanderauftreten von Gerät-Besetztmeldungs-Signalen ein Ausgabesignal abgibt, wodurch mit Hilfe einer Zeitgeberschaltung (68) ein Signal von einer vorgegebenen Zeitspanne^zeugt wird, während der eine Steuereinheit-Belegtmeldung an einen oder mehrere Kanäle ausgegeben wird, damit die Steuereinheit ihre internen Aufgaben abarbeiten kann und die Wiederverbindung zu einem bestimmten Prozessor herstellt, um die vorher gestellte Aufgabe zu vollenden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitgeberschaltung den Zähler zurückstellt, wenn die Wiederverbindung eines Ein-/Ausgabegeräts nicht in der bestimmten Zettspanne erfolg» und daß dann die genannten Verfahrensschritte wiederholt werden.
3. SchaltungsanocdnuBS zur Durchführung des Verfahrens nach den Ansprüche; 1 und 2, dadurch gekennzeichnet, daß einem Decoder (52) logische Schaltkreise (54,58 und 60) nachgeschaltet sind, die eine ununterbrochene Folge einer bestimmten Anzahl von Bclegtmeldungen der Steuereinheit (17) feststellen, daß auf die genannten logischen Schal· tungen (54,58 und 60} außerdem das Statuseingangssignal über eine Lei.ung (44) gegeben wird, daß das Ausgangssignal der einen logischen Schaltung (54) auf einen nachgeschalteten Zähler (56) gekoppelt ist, daß das Ausgaflgssignal der anderen logischen Schaltung (60) zum Zurücksetzen auf den Zähler (56) gelangt, dem eine bistabile Kippschaltung (66) nachgeschaltet ist, die eine nachgeschaltete Zeitgeberschaltung (68) steuert, die ein vorbestimmtes Zeitsignal erzeugt und auf den Eingang einer ODER-Schalter (64) abgibt, an deren anderen Eingang ein Sign») (Kanalantwort auf eine Steuereinheit-Anforderung) anliegt und die ausgangsseitig das Zurücksetzen des Zählers (M), der bistabilen Kippschaltung (66) und des Zeitgeberschaltkreises (68) steuert
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Decoder (52), die logischen Schaltungen (54,58 und 60) und der Zähler (56) eine ununterbrochene Folge vorbestimmter Schrittzahl von Belegtmeldungen der Steuereinheit (17) feststellen, daß die bistabile Kippschaltung (66) auf die genannte Folge von Belegtmeldungen nach Überschreiten der vorgegebenen Schrittzahl reagiert und eine Steuereinheit-Belegtmeldung an mindestens einen Prozessor (10,12) abgibt, womit die Steuereinheit (17) vorübergehend selbständig wird und andere, begonnene Arbeitsabläufe zn Ende führt.
und daß die Zeitgeberschaltung (68) die Zeit der vorübergehenden Selbständigkeit der Steuereinheit (t7) begrenzt,
5, Schaltungsanordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß der ODER-Schaltung (64) eine UND-Schaltung (62) vorgeschaltet ist, die an eine Kennzeichenleitung (46) für Kanalquittungssignale und an eine Kennzeirhnungsleitung (48) für Anforderungssignal angescHossen ist, wodurch eine neue und von einem Kanal bereits quittierte Anforderung die Ausgabe einer Steuereinheit-Belegtmeldung verhindert
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine Adressensignale führende Leitung (49) über einen Inverter (N) mit einem Eingang der UND-Schaltung (62) verbunden ist
DE2911677A 1978-04-10 1979-03-24 Verfahren und Schaltungsanordnung zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystemen mit mehreren Prozessoren Expired DE2911677C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/894,738 US4191997A (en) 1978-04-10 1978-04-10 Circuits and methods for multiple control in data processing systems

Publications (3)

Publication Number Publication Date
DE2911677A1 DE2911677A1 (de) 1979-10-11
DE2911677B2 true DE2911677B2 (de) 1980-12-18
DE2911677C3 DE2911677C3 (de) 1981-08-06

Family

ID=25403472

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2911677A Expired DE2911677C3 (de) 1978-04-10 1979-03-24 Verfahren und Schaltungsanordnung zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystemen mit mehreren Prozessoren

Country Status (12)

Country Link
US (1) US4191997A (de)
JP (1) JPS581452B2 (de)
AU (1) AU518849B2 (de)
BR (1) BR7902170A (de)
CA (1) CA1102425A (de)
DE (1) DE2911677C3 (de)
ES (1) ES479374A1 (de)
FR (1) FR2423002B1 (de)
GB (1) GB2018478B (de)
IT (1) IT1166704B (de)
NL (1) NL7902668A (de)
SE (1) SE435555B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
US4413317A (en) * 1980-11-14 1983-11-01 Sperry Corporation Multiprocessor system with cache/disk subsystem with status routing for plural disk drives
US4400773A (en) * 1980-12-31 1983-08-23 International Business Machines Corp. Independent handling of I/O interrupt requests and associated status information transfers
US4525806A (en) * 1981-03-26 1985-06-25 International Business Machines Corporation Printer sharing by plurality of display units in word processing system
US4445197A (en) * 1981-10-27 1984-04-24 International Business Machines Corporation Weak synchronization and scheduling among concurrent asynchronous processors
US4580232A (en) * 1982-09-21 1986-04-01 Xerox Corporation Single point microprocessor reset
JPS60215370A (ja) * 1984-04-11 1985-10-28 伊藤超短波株式会社 電位治療器
JPS60225577A (ja) * 1984-04-25 1985-11-09 伊藤超短波株式会社 電位治療器
JPH0670787B2 (ja) * 1984-06-29 1994-09-07 富士通株式会社 処理装置間指令転送制御システム
US5062076A (en) * 1985-07-12 1991-10-29 Wang Laboratories, Inc. Cascadable, high-bandwidth, multi-channel image transfer controller
US5701512A (en) * 1986-03-11 1997-12-23 Canon Kabushiki Kaisha Data transmission control apparatus for system with input/output units used in common by several CPU's
JPS62256154A (ja) * 1986-04-30 1987-11-07 Fujitsu Ltd チヤネル・パス制御方式
JPH0752420B2 (ja) * 1986-09-10 1995-06-05 株式会社日立製作所 入出力装置アドレス方式
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
US5140680A (en) * 1988-04-13 1992-08-18 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
JPH02100755A (ja) * 1988-10-08 1990-04-12 Nec Corp 情報処理装置
US5253347A (en) * 1988-11-18 1993-10-12 Bull Hn Information Systems Italia S.P.A. Centralized arbitration system using the status of target resources to selectively mask requests from master units
US5303351A (en) * 1988-12-30 1994-04-12 International Business Machines Corporation Error recovery in a multiple 170 channel computer system
EP0375909B1 (de) * 1988-12-30 1995-08-30 International Business Machines Corporation Vielfacher Ein-/Ausgabe-Kanal
US5367695A (en) * 1991-09-27 1994-11-22 Sun Microsystems, Inc. Bus-to-bus interface for preventing data incoherence in a multiple processor computer system
JP3474646B2 (ja) * 1994-09-01 2003-12-08 富士通株式会社 入出力制御装置及び入出力制御方法
CA2154509A1 (en) * 1994-10-03 1996-04-04 Paul Peixoto Carreiro Method and apparatus for automatic frame transmission on a channel to controller interface in a data processing system
US5784624A (en) * 1996-01-31 1998-07-21 Dallas Semiconductor Corp Multiple asynchronous event arbitrator
JP4847036B2 (ja) * 2005-03-30 2011-12-28 キヤノン株式会社 バスアクセスを調停する制御装置およびデータ処理装置の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3336582A (en) * 1964-09-01 1967-08-15 Ibm Interlocked communication system
FR2186155A5 (de) * 1972-05-01 1974-01-04 Ibm
US3840859A (en) * 1972-07-03 1974-10-08 Burroughs Corp Method and apparatus for regulating input/output traffic of a data processing system
US3828326A (en) * 1973-04-18 1974-08-06 Ibm Adapter for interfacing a programmable controller to a data processor channel
JPS5152250A (ja) * 1974-11-01 1976-05-08 Hitachi Ltd Basukanketsugosochi
JPS551607B2 (de) * 1975-03-22 1980-01-16
US4079448A (en) * 1975-04-07 1978-03-14 Compagnie Honeywell Bull Apparatus for synchronizing tasks on peripheral devices

Also Published As

Publication number Publication date
BR7902170A (pt) 1979-12-04
IT7921035A0 (it) 1979-03-16
FR2423002B1 (fr) 1985-11-29
GB2018478A (en) 1979-10-17
NL7902668A (nl) 1979-10-12
GB2018478B (en) 1982-03-10
DE2911677A1 (de) 1979-10-11
CA1102425A (en) 1981-06-02
JPS54134939A (en) 1979-10-19
AU4563979A (en) 1979-10-18
SE7903133L (sv) 1979-10-11
JPS581452B2 (ja) 1983-01-11
AU518849B2 (en) 1981-10-22
US4191997A (en) 1980-03-04
IT1166704B (it) 1987-05-06
FR2423002A1 (fr) 1979-11-09
DE2911677C3 (de) 1981-08-06
ES479374A1 (es) 1979-07-16
SE435555B (sv) 1984-10-01

Similar Documents

Publication Publication Date Title
DE2911677C3 (de) Verfahren und Schaltungsanordnung zum Überwachen und Verhindern von Blockierungen in Datenverarbeitungssystemen mit mehreren Prozessoren
DE3300261C2 (de)
EP0039036B1 (de) Datenübertragungssystem
DE3300262C2 (de)
DE3004827C2 (de) Datenverarbeitungsanlage
DE69632634T2 (de) Arbitrierungseinheit zum Multiprozessorsystembuszugriff mit Wiederholungsfähigkeit
DE69931473T2 (de) Eingang/ausgang scanner für ein steuersystem mit gleichrangiger ermittlung
DE3300260C2 (de)
DE2015971C3 (de) Datenverarbeitungsanlage mit einer Anzahl von zeitmultiplex von einem zentralen Rechenwerk bedienten virtuellen Prozessoren
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
CH628167A5 (de) Prozessoreinrichtung zur prioritaetssteuerung der zugriffe zum gemeinsam benutzten arbeitsspeicher einer mehrprozessoranlage.
EP0579934A1 (de) Mehrprozessor-Computersystem
CH620306A5 (de)
DE19822543A1 (de) Verfahren zum Zuteilen von Aufträgen, Datenverarbeitssystem, Client-Datenbearbeitungsknoten und computerlesbares Speichermedium
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
EP0537821A2 (de) Hierarchisches Netzmanagementsystem
DE1944483A1 (de) Programmgesteuertes Datenwaehlvermittlungssystem
EP0509114B1 (de) Verfahren zum Übertragen von Daten an mehrere Datenstationen
DE1524181A1 (de) Abrufsystem fuer Ein- und Ausgabegeraete einer Datenverarbeitungsanlage
DE2720842C3 (de) Datenübertragungssystem
DE19830803C2 (de) CAN-Modul
DE2234407C2 (de) Datenverarbeitungsanlage
DE10360535B4 (de) Einrichtung und Verfahren zur Steuerung und Kontrolle von Überwachungsdetektoren in einem Knoten eines Clustersystems
DE2632561B2 (de) Steuereinrichtung fuer eine echtzeitsteuerung, insbesondere fuer fernsprechvermittlungsanlagen
WO2001053952A2 (de) Multi-master-bus-system

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee