DE2857457C2 - Speichervorrichtung - Google Patents

Speichervorrichtung

Info

Publication number
DE2857457C2
DE2857457C2 DE2857457T DE2857457T DE2857457C2 DE 2857457 C2 DE2857457 C2 DE 2857457C2 DE 2857457 T DE2857457 T DE 2857457T DE 2857457 T DE2857457 T DE 2857457T DE 2857457 C2 DE2857457 C2 DE 2857457C2
Authority
DE
Germany
Prior art keywords
signal
storage device
supply
terminal
access terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2857457T
Other languages
English (en)
Other versions
DE2857457T1 (de
Inventor
Donald Keith Lauffer
William Pearson Poway Calif. Ward
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2857457T1 publication Critical patent/DE2857457T1/de
Application granted granted Critical
Publication of DE2857457C2 publication Critical patent/DE2857457C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Description

Die Erfindung betrifft eine Speichervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1.
Der wirtschaftliche Erfolg vieler statischer Speichervorrichtungen mit hoher Zugriffsgeschwindigkeit bei der Verwendung in elektronischen Datenverarbeitungsanlagen hängt zum großen Teil von der Bit-Dichte derartiger Vorrichtungen ab, so daß die Kosten pro Bit vergleichbar sind mit denjenigen üblicher dynamischer .Speichervorrichtungen mil niedriger Zugriffsgeschwindigkeit, etwa Magnet trommeln, -bändern und dergleichen.
Eine Speichervorrichtung der im Oberbegriff des Palentanspruchs 1 angegebenen Art ist in der nicht vorveröffeniiichten älteren deutschen Patentanmeldung P 28 28 698.8-53 (DE-OS 28 28 698) beschrieben. Neben einer Zugangsklemmc für Betriebssignale, Adressensi-
gnale und Datensignale, sind bei der bekannten Vorrichtung noch eigene Takt-Stromversorgungs- und Masseeingangsklemmen vorgesehen.
Die bekannte Speichervorrichtung hat den Nachteil, daß die Dichte der Datenspeicherung beschränkt ist, da die Anzahl der erforderlichen Eingangsklemmcn auf einer Schaltungsplatte der für die Speicherelemente verfügbaren Platz begrenzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Speichervorrichtung der angegebenen Art aufzuzeigen, bei der eine hohe Dichte der Datenspeicherung erreicht werden kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale.
Eine erfindungsgemäße Speichervorrichtung hat den Vorteil, daß die Anzahl der Klemmen verringert ist, da eigene Stromversorgungs- und Erdungsanschlüsse nicht erforderlich sind. Somit kann eine hohe Dichte der Datenspeicherung erreicht werden.
Gemäß einem weiteren Gesichtspunkt der Erfindung wird ein Verfahren zum Eliminieren der externen Stromversorgungs- und Erdungsklemmen bei einer Speichervorrichtung angegeben mit den Schritten Anlegen eines ersten Betriebssignals mit periodischen Impulsen an eine erste Zugangsklemme und Anlegen eines zweiten Betriebssignais, das periodisch auf Erdpegel ist, an eine zweite Zugangsklemme, gekennzeichnet durch den Schritt Verarbeiten des ersten und zweiten Betriebssignals, um ein Stromversorgungs- und ein Erdpegel-Signal für die Speichervorrichtung zu erzeugen.
Ein Ausführungsbeispie! der erfindungsgemäßen Speichervorrichtung wird nachstehend unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigt
F i g. 1 eine perspektivische Ansicht einer Speichervorrichtung in einer integrierten Schaitup.gsstruktur gemäß der Erfindung,
F i g. 2A und 2B sind zusammengenommen ein Blockschaltdiagramm einer Speichervorrichtung, wie sie in Fig. 1 gezeigt "St,
Fig.3A und 3B sind Signalformen, welche die Arbeitsweise der Schaltung der F i g. 2A und 2B veranschaulichen.
Beschreibung des bevorzugten
Ausführungsbeispiels
In F i g. 1 besitzt eine Speichervorrichtung 10 in monolithisch-integrierter Schaltungsform zwei externe Stifte oder Anschlüsse, die \v\i Cq und Fo bezeichnet sind. Die Speichervorrichtung besitzt ein Speicherelement, beispielsweise eine ladungsgekoppelte Vorrichtung (CCD) und, wie nachstehend noch näher beschrieben wird, die Co- und F0-Stifte stellen alle die notwendigen externen Eingänge und Ausgänge für die Speichervorrichtung 10 und das darin befindliche Speicherelement dar.
Es wird nun auf die F i g. 2A und 2B Bezug genommen, in denen die Speichervorrichtung 10 in Blockschaltbildform veranschaulicht ist. Die d-Klemme ist wahlweise mit einer Taktgeneratorschaltung 16 und einer Decoderschaltimg 18 mittels eines Feldeffekttransistors 12 und eines Koppelkondensators 14 verbunden. Die Co-Klemme ist auch wahlweise verbunden mit der Stromversorgungseirgangsklemme V einer internen Stromversorgung 30, und zwar über einen Feldeffekttransistors 24 und eine Diode 26. Die Fo-Klemme ist wahlweise verbunden mit einer Masseeingangsklemme GND der internen Stromversorgung 20, und zwar über einen Feldeffekttransistor 30. Die Fo-Klemme ist auch wahlweise über einen Feldeffekttransistor 32 und einen Koppelkondensator 34 mit dem Ausgang eines NAND-■i Gliedes 60 und den Eingängen verschiedener Datenempfangsbauelemente innerhalb der Speichervorrichtung verbunden; insbesondere besteht eine Verbindung zu dem D-Eingang eines D-Typ-Flip-Flops 36, dem D-Eingang eines Adressenschieberegisters 38 und mit der
ίο Daten-EiN-Klemme eines Speicherelementes 40, welches wie bereits erwähnt vom CCD-Typ oder eine andere An Speicherelement sein kann. Ein kondensator 42 ist über die Leitungen zu der Stromversorgungsklemme V und der Masse- oder Erdkiemme GND der internen Stromversorgung 20 geschaltet.
Die Transistoren 12,24,30 und 32 werden durch eine Schaltung periodisch aktiviert, welche eine Einleitungsschaltung 50 und eine Zählschaltung S2 umfaßt Der Eingang der Einleitungsschaltung 50 ist mit der Cb-Klemme und ihr Ausgang mit dem Rückstelleingang der Zählschaltung 52 verbunden. Der agiere Eingang D der Zählerschaitung 52 ist direkt mit der Cö-KIemme verbunden.
Die Einleitungsschaltung 50 liefert bei Empfang eiies erweiterten Taktimpulses an Klemme Co zu Beginn des Betriebs dir Speichervorrichtung ein Signal an den Rückstelleingang des Zählers 52, so daß der Zähler die Taktimpulse an der Klemme C0 zu zählen beginnen kann, und bewirkt ferner, daß eine Anfangsspannung über die Stromversorgungsklemme V und die Masseklemme GND der internen Stromversorgung 20 gelegt wird. Schaltungen, weiche einen Wechsel in der Impulsbreite abfühlen, sind in der Technik allgemein bekannt und können im allgemeinen aus einem Verzögerungsnetzwerk und einem Flip-Flop bestehen. Eine derartige Schaltung könnte auch in der zuvor erwähnten Decoderschaltung 18 verwendet werden, obgleich aus Gründen, die später noch deutlicher werden, die Einleitungsschaltung 50 nur eine Impulsbreitenänderung abfühten sollte, die breiter ist als die Impulsbreitenänderung, welche du-ch die Decoderschaltung 18 abgefühlt wird. Eine Schaltung von dem Typ, welcher in der Decoderschaitung 18 und in der Einleitungsschaitung 50 verwendet wird, ist in größcrem Detail beispielsweise in der vorgenannten älteren Anmeldung beschrieben.
Die Zählerschaltung 52 ist ebenfalls eine dem Fachmann allgemein bekannte Schaltung. Sie wird durch ein Signal an ihrem Rückstelleingang vorbereitet oder rückgesiellt und zählt die an ihrem D-Eingang empfangenen positiven Impulse. Sie gibt an ihrem Ausgang jedesmal dann ein Aktiv'ierungssignal ab, wenn eine vorbestimmte Anzahl von Impulsen an ihrem D-Eingang gezählt wurden und auch dann, wenn die Schaltung durch ein Signal an dem Rückstellsingang eingeleitet oder vorbereitet wird.
Der Ausgang der Zählerschaltung 52 ist mit aen Gate-Elektroden G der Feldeffekttransistoren 24 und 30 und mit dem Eingang eines Inverters 56 verbunden. Der Ausgang des Inverte.s 56 ist mit den Gate-Elektroden der Feldeffekttransistoren 12 und 32 verbunden.
Übrigens ist zu beachten, daß die interne Stromversorgung 20 die notwendigen Betriebsspannungen V0 bis V1, und ein Erd- oder Massepotential GND an die verschiedenen aktiven Schaltungselemente innerhalb der Speichervorrichtung 10 abgibt, einschließlich der Einleitungsschaltung 50, der Zählerschaltung 52 und dem Inverter 56.
Diejenigen Teile der Speichervorrichtung in den
F i g. 2A und 2B, welche von den gestrichelten Linien 70 umschlossen sind, stellen im wesentlichen eine Schaltungsstruktur dar, welche in der vorgenannten älteren Anmeldung mit gezeigt und beschrieben ist. Es kann somit für eine ausführlichere Beschreibung der einzelnen Bauelemente und der Arbeitsweise der Schaltung innerhalb der gestrichelten Linie 70 auf diese Anmeldung Bezug genommen werden. Es ist zu beachten, daß die Schaltung innerhalb der Linien 70 vier Eingänge besitzt, welche Signale führen, die mit TAKT. BE TRIEBSSPANNUNG. ERDE und FUNKTION bezeichnet sind und bei der vorliegenden Speichervorrichtung 10 stammen diese vier Signale von den Signalen, welche an die zwei Stifte C0 und F0 angelegt werden.
Wie noch nachstehend näher beschrieben wird, werden die an die Co- und Fo-Stifte angelegten Signale durch die Schaltung verarbeitet und gleichgerichtet, welche außerhalb der gestrichelten Linie 70 liegt, um die Betriebsspannungs- und £/?D-Signale zu erzeugen, welche an die Schaltung innerhalb der Linien 70 geliefert werden. Ferner wird das TAKT-S\gna\ dem Taktgenerator 16 und der Decoderschaltung 18 von der CVKIemme zugeführt. Das FIWK77O/V-Signal wird an das Flip-Flop 36, das Adressenschieberegister 38 und das Speicherelement 40 von der Fo-Klemme geliefert.
Es ist zu beachten, daß das Γ/4/cf-Signal, weiches an den Taktgenerator 16 und die Decoderschaltung 18 geliefert wird, ein zusammengefaßtes Funktionssignal ist. und zwar dadurch, daß es codiert ist, um ein Speicherauswahlsignal und ebenso ein Takt- oder Synchronisationssignal zu liefern. Das an der Fo-Klemme vorhandene und an das Flip-Flop 16 des Adressenschieberegisters 38 und das Speicherelement 40 angelegte FUNK-r/O/V-Signal ist ebenfalls ein zusammengefaßtes Funktionssignal, und war dadurch, daß es durch eine entsprechende Codiertechnik und in Verbindung mit dem TAACT-Signal die Betriebsartauswahl-. Speicheradressen-, Dateneingangs- und Datenausgangsfunktionen erzeugt.
Zur Veranschaulichung des vorstehenden kann auf die F i g. 3A und 3B Bezug genommen werden, welche Signalformen zeigen, die die an die Cr und Fo-Stifte angelegten Signale darstellen. Es sei zuerst auf F i g. 3A Bezug genommen, in der Signalformen wiedergegeben sind, die eine Zirkulationsbetriebsart veranschaulichen, d. h. einen Zustand, in dem die Speichervorrichtung 10 nicht zum Empfang oder zur Abgabe von Daten ausgewählt wurde und daß die Daten innerhalb des Speicherelementes 14 zirkuliert, d. h. in Umlauf versetzt werden, während es einsatzbereit gehalten wird. In diesem Zustand werden an der Co-Klemme praktisch periodische und einheitlich beabstandete Taktimpulse empfangen und zu der Taktgeneratorschaltung 16 geleitet, welche die notwendigen Taktsignale abgibt, die mit Φα bis Φη bezeichnet sind, und zwar an das Speicherelement 40 für eine geeignete Zirkulation der Daten, sowie an die anderen Elemente innerhalb der Speichervorrichtung, die ein Taktsignal benötigen.
Es ist zu beachten, daß dann, wenn die Speichervorrichtung 10 das erste Mal verwendet wird, es notwendig ist. daß an der Klemme C zuerst ein langer Einleitungsimpuls empfangen wird, wie er in F i g. 3A gezeigt ist. Während dieser Einieitungsperiode wird die Einleitungsschaltung dazu gebracht, ein Signal zu erzeugen, welches, wenn es von dem Zähler 52 empfangen wird, wiederum bewirkt, daß der Zähler 52 ein Aktivierungssignal erzeugt, welches die Transistoren 24 und 30 aktiviert. Die positive Spannung an der Klemme G, und das Erdpegelsignal, das dann an Fo liegt, werden an den Kondensator 42 und die Eingangsklemmen für die Stromversorgung 20 angelegt. Diese Einleitungsperiode ist lang genug, um den Kondensator 42 voll aufzuladen, derart, daß eine verhältnismäßig konstante Spannung über den V- und GND-Klemmen der Stromversorgung nach der Einleitung erhalten bleibt, bis die Spannungen wiederum (in periodischer Weise) an die V- und GND-Klemmen angelegt werden, wie dies noch beschrieben
ίο wird.
Der Empfang des Einleitungsimpulses und das sich daraus ergebende Signal am Ausgang der Einlcitungsschaltung stellt auch den Zähler 52 in der Speichervorrichtung 10 zurück. Nach der Einleitung zählt der Zähler 52 die positiven Impulse (und Zyklen) des an der Co-Klcrnrnc empfangenen Signals und nach Empfang der geeigneten Anzahl von Impulsen erscheint ein Aktivicrungssignal am Ausgang des Zählers 52 und bewirkt, daß die Transistoren 24 und 30 leitend werden. Während der Periode, während der die Transisioren 24 und 30 leitend sind, welche in den F i g. 3A und 3B als Stromversorgungszyklus bezeichnet ist, wird der positive Impuls an Co an die V-Klemme der internen Stromversorgung und das Signal an der Fo-Klemme, welche auf Erd- oder Massepegel liegt, wird an die Erd-Klemme der internen Stromversorgung 20 angelegt. Nach einem ersten Stromversorgungszyklus zählt die Zählerschaltung 52 wiederum die an Co empfangenen Impulse und nach Empiang der geeigneten Anzahl werden die Transistoren 24 und 30 wiederum leitend gemacht. Aufgrund des periodischen Empfangs von positiven Impulsen an der Stromycrsorgungsklemme V und der Erd- oder Massepegelsignale an der Masseklemme GND hält der Kondensator 42 eine praktisch konstante Spannung über den Klemmen aufrecht. Obgleich bei den in den F i g. 3A und 3B veranschaulichten Signalformen ein Stromversorgungszyklus bei jedem dritten Impuls an der Klemme Co auftritt, kann die tatsächliche Frequenz der Stromversorgungszyklen unterschiedlich sein, und zwar abhängig davon, was erforderlich ist, um die gewünschte Spannung an den Klemmen der Stromversorgung aufrecht zu erhalten.
Zu Zeiten außerhalb des Stromversorgungszyklus bewirkt der Inverter 56, daß die Transistoren 12 und 32 leitend sind und die an der Cö-Klerrime empfangenen Impulse werden über den Kondensator 14 dem Taktgenerator 16 und der Decodiercchaltung 18 zugeführt. Die Signale an der Fo-Klemme werden über den Kondensator 34 an das Flip-Flop 35 des Adressenschieberegisters
so 38 und das Speicherelement 40 angelegt. Da jedoch die Speichervorrichtung sich in der Zirkulationsbrtriebsart befindet, befinden sich die Signalpegel an der F0-Klemime in dem Zustand »OHNE BEACHTUNG«, wie dies durch die schraffierte Fläche angezeigt wird.
Übrigens werden die Koppelkondensatoren 14 und 34 verwendet, um Gleichspannungen zu eliminieren, weiche an den C0- und Fo-Stiften oder Klemmen auftreten können und welche sonst zu den Schaltungselementen innerhalb der Speichervorrichtung übertragen werden könnten. Diese Kondensatoren sind erforderlich, da die Erdklemme GND der internen Spannungsversorgung nur periodisch ein Erdpegelsignal erhält und das Erdpegelsignal am Ausgang der internen Spannungsversorgung 20 könnte sonst bezüglich der echten Masse oder Erde driften, und zwar zu Zeiten, wenn das Erdoder M'assepegeisignai nicht an die Erdeingangsklemme GND der Stromversorgung angelegt ist.
Es wird nun auf Fig.3B Bezug genommen, in der
derjenige Zustand veranschaulicht ist, bei dem die Speichervorrichtung 10 und ihr Speicherelement 40 entweder für das Lesen oder Schreiben von Daten ausgewühlt wurden, wobei eine Zirkulationsbetriebsart vorausgegangen ist. Das Speicherelement wird durch Verringern der Breite des positiven Taktimpulses ausgewählt, der an die Co-Klemme angelegt ist. Da Daten mit einer wesentlich höheren Frequenz eingeschrieben oder ausgelesen werden als die Frequenz, mit der sie während der Zirkulationsbetriebsart umlaufen, ist die Frequenz der positiven Taktimpulse in F i g. 3B ebenfalls erhöht. Es ist zu beachten, daß, obwohl die Taktfrequenz gemäß F i g. 3B graphisch als das zweifache der Taktfrequenz der Fig.3A veranschaulicht ist, die Frequenz in der Lese- oder Schreibbetriebsart ein viel höheres Vielfaches der Zirkulationsbetriebsart-Frequenz sein kann. Bei der veranschaulichten Speichervorrichtung ist angenommen, daß die externe Datenleitung zur Fo- Klemme gemeinsam ist mit der externen Datenleitung zu anderen Speichervorrichtungen, so daß an F0 Dalenimpulse auch während der Zirkulationsbetriebsart vorhanden sind, welche Datenimpulse die gleiche Frequenz wie die Taktfrequenz in der Lese- oder Schreibbetriebsart haben. Um zu gewährleisten, daß der positive Taktimpuls während jedes Stromversorgungszyklus der Zirkulationsbetriebsart auftritt, wenn Fo auf Massepegel ist, wie dies bestimmt wird durch jeden Stromversorgungszyklus der Lese- oder Schreibbetriebsart, ist vorzugsweise die Taktfrequenz gemäß Fig. 3B ein Vielfaches der Taktfrequenz der Fig.3Ä. Wenn jedoch die externe Datenle'rung zur Fo-Klemme anderen Speichervorrichtungen nicht gemeinsam ist, dann können die Taktfrequenzen der F i g. 3A und 3B auch unabhängig voneinander sein.
Es ist zu beachten, daß die Decodierschaltung 18 nur empfindlich ist, d. h. anspricht, auf die Änderung der Taktimpulsbreite für die Speicherauswahl und nicht auf die größere Änderung in der Taktimpulsbreite, welche bei der Einleitung auftritt. In einer Impulsbreitenabfühlschaltung mit einem Verzögerungsnetzwerk und einem Flip-Flop, wie sie vorstehend bereits beschrieben wurden, kann die Einleitungsschaltung dadurch erhalten werden, daß die Verzögerung in dem Verzögerungsnetzwerk über diejenige in der Decodierschaltung erhöht wird.
Es sei weiterhin auf Fig.3B Bezug genommen. Der positive Taktimpuls an C0 wird während der als »Speicher- und Betriebsartauswahl« bezeichneten Periode schmäler und die Decodierschaltung 18 fühlt eine Änderung in der Impulsbreite ab und legt ein Speicherauswahlsignal MS (logischer Pegel »1«)) an das Speicherelement 40 an einen Eingang eines NAND-Gliedes 60 an die CK-ENB-Klemme des Flip-Flops 36 an die CK- ENB-\ -Klemme des Adressenschieberegisters 38 und an die D- und SET-Eingänge eines Schieberegisters oder Zählers 62.
Während der Speicher- und Betriebsartauswahl-Periode befindet sich die Fo-Klemme entweder auf dem logischen Pegel 0 oder I1 um die Speicherbetriebsartauswahl anzuzeigen, d.h, ob das Speicherelement 40 zur Ablesung (logischer Pegel 0) oder zur Einschreibung (Logischer Pegel 1) ausgewählt wird. Das Betriebsartauswahlsignal an der Fo-Klemme während der Speicher- und Betriebsartauswahl-Periode wird an den D-Eingang des Flip-Flops 36 angelegt, wo es in das Flip-Flop 36 eingebracht und gehalten wird, wobei das Speicherauswahlsignal (MS)a\irdn die Decodierschaltung 18 erzeugt und an die CK-ENB-Klemme des Flip-Flops 36 (zur Taktaktivierung) angelegt ist; dieses Einbringen erfolgt bei Empfang eines Taktimpulses an der CX-Klemme (Taktklemme). Das Belriebsartauswahisignal (entweder 0- oder 1-Pegel) erscheint am (^-Ausgang (des Flip-Flops 36).
Nachdem das MS-Signal auch an den SET- und D-Eingängcn des Schieberegisters 62 empfangen wurde, beginnt dieses bis zu einer voreingestellten Anzahl zu zählen, welche der Anzahl der Bits Ao-An (Fig.3B)
ίο entspricht, welche seriell an der Fo-Klemme empfangen wurden und die Adressenposition darstellen, weiche in dem Speicherelement 40 auszuwählen ist. Wurde die geeignete Anzahl von Bits von dem Schieberegister 62 gezählt, dann wird ein Aktivierungssignal (logischer Pegel 0) vom ζ),,-Ausgang des Schieberegisters 62 an die C7C-£7Vß-2-Klemme des Adressenschieberegisters 38 und an einen Eingang eines ODER-Gliedes 64 angelegt. Zu diesem Zeitpunkt läßt das ODER-Gatter 64 das Betriebsartnuswahlsignal vom (^-Ausgang des Flin-Flons 36 zum LcseVSchreibbetriebsart-Eingang des Speicherelementes 40 durch und die am D-Eingang des Adressenschieberegisters 38 empfangenen zutreffenden Adressendatenbits (Ao-An) werden den Adresseneingängen O—yVdes Speicherelementes 40 angeboten.
Sollten Datenbits (D0- D1) an der Fo-Klemme in das Speicherelement eingeschrieben werden, dann werden diese Daten in serieller Form der Daten-Ein-Klemme des Speicherelementes 40 zugeführt. Sind Daten aus dem Speicherelement auszulesen, dann werden die Datenbits (Du— Dn) in dem Speicherelement an der durch die Adresseneingänge O—N spezifizierten Adresse in serieller Form an der Da ten-Aus-Klemme des Speicherelements 40 angeboten und über das NAND-Glied 60 zur Fo-Klemme geleitet.
Obgleich die Arbeitsweise der Schaltungselemente innerhalb der gestrichelten Linie 70 nur kurz beschrieben wurde, kann eine eingehendere Information, wie bereits zuvor erwähnt aus der vorgenannten älteren Anmeldung erhalten werden.
Aus dem vorstehenden ist ersichtlich, daß eine Speichervorrichtung in integrierter Schaltungsform mit einem Speicherelement mit nur zwei Außenanschlüssen oder Klemmen versehen sein kann. Die an den zwei AuBenanschlüssen oder -stiften angelegten Signale sind codiert, damit sie Synchronisier-, Speicherauswahl-, Betriebsauswahl-. Speicheradressen-, Dateneingangs- und Datenausgangsfunktionen darstellen und die Signale werden gleichgerichtet, um die notwendigen Stromversorgungs- und Erdungssignale zu der internen Strom-Versorgung innerhalb des integrierten Schaltungsaufbaus zu liefern. Es ist verständlich, daß natürlich andere als die beschriebenen Signalcodiertechniken angewandt werden können, um Speicherauswahl-, Betriebsartauswahl-, Speicheradressen- und Dateneingangs- und Dass tenausgangsfunktionen darzustellen, solange die Signale gleichgerichtet werden, damit sie eine genügende Spannungsdifferenz für die Stromversorgungs- und Erdungssignale entwickeln.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Speichervorrichtung, weiche eine Versorgungsspannung und eine Bezugspegelversorgungsspan- nung erfordert mit einem Speicherelement und ersten und zweiten Zugangsklemmen, welche entsprechende erste und zweite Betriebssignale für die genannte Speichervorrichtung empfangen können, gekennzeichnetdurch Signalverarbeitungs- iu mittel, welche die ersten und zweiten Betriebssignale empfangen und diese derart verarbeiten können, daß sie die genannten Versorgungs- und Bezugspegelversorgungsspannungen liefern.
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Signalverarbeitungsmittel Aktivierungsmittel beinhalten, welche zur Abgabe eines Aktivierungssignals geeignet sind, sowie Schaltmitte! (24,30), weiche auf das genannte Aktivierungsüjgnal ansprechen, um die erste und zweite Zugangsklemme (C0. F0) mit einer Betriebsspannungs-Versorgungsvorrichtung (20) koppeln, welche
in der genannten Speichervorrichtung (10) vorgesehen ist und welche Versorgungsspannungen und Bezugspegelspannungen für die Verwendung in der genannten Speichervorrichtung (tO) liefern kann.
3. Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Betriebsspannungs-Versorgungsvorrichtung (20) erste und zweite Eingangsklemmen besitzt, welche mit den Schaltmitteln (74,30) gekoppelt sind und über die kapazitive Mittel (42) geschaltet sind.
4. Speichervorrichtung -;■■ ich Anspruch 3, dadurch gekennzeichnet, daß die genannten Schaltmittel erste und zweite Transistoren 24,30) beinhalten, welehe mit der genannten ersten bzw. zweiten Zugangsklemme (Ca, Fo) gekoppelt sind.
5. Speichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das genannte erste Betriebssignal periodische Taktimpulse und das genannte zweite Signal Speicheradressen-, Dateneingangs- und Datenausgangs-Signalkomponenten beinhaltet.
6. Speichervorrichtung nach Anspruch 5, dadarch gekennzeichnet, daß die genannten Signalverarbeitungsmittel Zählmittel (52) beinhalten, welche geeignet sind, die genannten Taktimpulse zu zählen und das genannte Aktivierungssignal immer dann zu erzeugen, wenn eine vorbestimmte Anzahl der genannten Taktimpulse gezählt worden ist.
7. Speichervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die genannten Schaltmittel einen dritten Transistor (12) beinhalten, welcher mit der genannten ersten Zugangsklemme (Cn) und einer internen Taktgeneratorschaltung (16) gekoppelt ist, welche sich in der genannten Speichervorrichtung (10) befindet, und einen vierten Transistor (32), welcher zwischen der genannten zweiten Zugangsklemme CF0) und interne Datenempfangsmittel innerhalb der genannten Speichervorrichtung (10) geschaltet ist, wobei der dritte und vierte Transisior (12, 32) Steuerclekirodcn besitzen, an welche das Komplement des genannten Aktivicningssigmil angelegt werden kann.
8. Speichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die genannten Signalverarbeitungsmittel eine Einleitungsschaltung (50) beinhalten, welche mit der genannten ersten Zugangsklcmme (Co) und den genannten Zählmittcln (52) verbunden und geeignet ist zu bewirken, daß die genannten Zählmittel das genannte Aktivierungssignal abhängig von einem an die genannte erste Zugangsklemme (Co) angelegten Einleitungssignal zu erzeugen.
9. Speichervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die genannten Signaiverarbeitungsmittel einen Inverter (56) beinhalten, dessen einer Eingang das genannte Aktivierungssignal empfangen kann und dessen Ausgang mit den genannten Sleuerelektroden des genanntt-n dritten und vierten Transistors (12,32) gekoppelt ist.
10. Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Speichervorrichtung die Form einer integrierten Schaltungsstruktur besitzt
11. Verfahren zum Eliminieren der externen Stromversorgungs- und Erdungsklemmen bei einer Speichervorrichtung mit den Schritten Anlegen eines ersten Betriebssignals an eine erstt Zugangsklemme mit periodischen Impulsen und Anlegen eines zweiten Betriebssignals das periodisch auf Erdpegei ist, an eine zweite Zugangskiernme, gekennzeichnet durch den Schritt Verarbeiten des ersten und zweiten Betriebssignals, um ein Versorgungsund ein Erdpegelsignal für die genannte Speichervorrichtung (10) zu erzeugen.
12. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der genannte Schritt des Vorsehens eines ersten Signals ein Wechseln des genannten ersten Signals zwischen einer Versorgungspegelspannung und einer Erdpegelspannung beinhaltet und daß der genannte Schritt des Vorsehens eines zweiten Signals beinhaltet, daß das genannte zweite Signal immer dann auf seinem Erdspannungspegel ist, wenn das erste Signal sich auf seinem Versorgungsspannungspegel befindet.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der genannte Schritt des Verarbeiten den Schritt Zählen der Anzahl der an der genannten ersten Zugangsklemme· empfangenen Impulse beinhaltet, so wie, nach Empfang einer vorbestimmten Anzahl von Impulse, Erzeugen eines Aktivierungssignals, welches bewirkt, daß die genannte erste und zweite Zugangsklemme (Cn, F0) mit Versorgungsspannungs- und Erdungseingangsklemmen einer internen Versorgungsspannungsvorrichtung (20) innerhalb der genannten Speichervorrichtung (10) verbunden werden.
DE2857457T 1978-04-11 1978-09-19 Speichervorrichtung Expired DE2857457C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/895,329 US4148099A (en) 1978-04-11 1978-04-11 Memory device having a minimum number of pins
PCT/US1978/000084 WO1979000912A1 (en) 1978-04-11 1978-09-19 Memory device having a minimum number of pins

Publications (2)

Publication Number Publication Date
DE2857457T1 DE2857457T1 (de) 1982-01-28
DE2857457C2 true DE2857457C2 (de) 1984-07-26

Family

ID=25404345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2857457T Expired DE2857457C2 (de) 1978-04-11 1978-09-19 Speichervorrichtung

Country Status (6)

Country Link
US (1) US4148099A (de)
EP (1) EP0015940A1 (de)
JP (1) JPS54134935A (de)
DE (1) DE2857457C2 (de)
GB (1) GB2037520B (de)
WO (1) WO1979000912A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins
US4145760A (en) * 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US4330842A (en) * 1978-09-05 1982-05-18 Daniels R Gary Valid memory address pin elimination
US4432049A (en) * 1978-09-05 1984-02-14 Pern Shaw Programmable mode select by reset
JPS55115729A (en) * 1979-02-28 1980-09-05 Toshiba Corp Mos transistor circuit
JPS5619676A (en) * 1979-07-26 1981-02-24 Fujitsu Ltd Semiconductor device
US4288865A (en) * 1980-02-06 1981-09-08 Mostek Corporation Low-power battery backup circuit for semiconductor memory
US4503491A (en) * 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
FR2571870B1 (fr) * 1984-10-15 1987-02-20 Sagem Dispositif de sauvegarde de memoire de microprocesseur.
DE3518827A1 (de) * 1985-05-24 1986-11-27 Wilhelm Ruf KG, 8000 München Verfahren zum selektiven ansteuern von elektrischen schaltkreisen sowie schaltungsanordnung zur durchfuehrung des verfahrens
GB2177825B (en) * 1985-07-12 1989-07-26 Anamartic Ltd Control system for chained circuit modules
JPH01100788A (ja) * 1987-10-13 1989-04-19 Hitachi Ltd 半導体集積回路装置
NL8702672A (nl) * 1987-11-09 1989-06-01 Philips Nv Serieel geheugen, alsmede beeldgeheugeninrichting en weergeeftoestel voorzien van een of meer seriele geheugens.
IT1232973B (it) * 1987-12-01 1992-03-11 Sgs Microelettronica Spa Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos
GB8819647D0 (en) * 1988-08-18 1988-09-21 Alcatel Business Systems Franking machine
GB8903181D0 (en) * 1989-02-13 1989-03-30 Anamartic Ltd Improvements relating to control systems for chained circuit modules
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
EP0475588B1 (de) * 1990-08-17 1996-06-26 STMicroelectronics, Inc. Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens
FI95757C (fi) * 1992-10-09 1996-03-11 Nokia Mobile Phones Ltd Menetelmä sekä IC-väylärakenne sarjamuotoisen datan siirtämiseksi
US5696928A (en) * 1995-05-22 1997-12-09 Lucent Technologies Memory chip architecture for digital storage of prerecorded audio data wherein each of the memory cells are individually addressable
US5881121A (en) * 1997-02-13 1999-03-09 Cypress Semiconductor Corp. One-pin shift register interface
WO1998045787A1 (en) * 1997-04-10 1998-10-15 Advanced Micro Devices, Inc. Pin count reduction through serialization techniques
KR100280481B1 (ko) * 1998-05-13 2001-02-01 김영환 엠씨유의테스트모드설정회로
BR112015019459B1 (pt) 2013-03-15 2021-10-19 Intel Corporation Dispositivo para uso em um módulo de memória e método realizado em um módulo de memória
US10163508B2 (en) 2016-02-26 2018-12-25 Intel Corporation Supporting multiple memory types in a memory slot

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828698A1 (de) * 1977-07-01 1979-01-18 Ncr Co Monolithischer baustein

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786277A (en) * 1971-07-22 1974-01-15 Siemens Ag Circuit arrangement of mos transistors operating according to the dynamic principle for decoding the addresses for an mos memory
US3851221A (en) * 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
DE2364254B2 (de) * 1973-12-22 1976-03-18 Schaltungsanordnung fuer datenverarbeitende geraete
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
US4044339A (en) * 1975-12-15 1977-08-23 Honeywell Inc. Block oriented random access memory
US4145760A (en) * 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US4148099A (en) * 1978-04-11 1979-04-03 Ncr Corporation Memory device having a minimum number of pins

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828698A1 (de) * 1977-07-01 1979-01-18 Ncr Co Monolithischer baustein

Also Published As

Publication number Publication date
EP0015940A1 (de) 1980-10-01
WO1979000912A1 (en) 1979-11-15
US4148099A (en) 1979-04-03
DE2857457T1 (de) 1982-01-28
JPS6243277B2 (de) 1987-09-12
JPS54134935A (en) 1979-10-19
GB2037520B (en) 1983-01-26
GB2037520A (en) 1980-07-09

Similar Documents

Publication Publication Date Title
DE2857457C2 (de) Speichervorrichtung
DE2947100C2 (de) Speichervorrichtung
DE2828726C2 (de) Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung
DE69417281T2 (de) Verfahren und Schaltung zur Verbesserung von Steuerzeit- und Störabstand in einem DRAM Speicher
DE2711679C2 (de) Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus
DE69028498T2 (de) Datenübertragungssystem und -verfahren
DE2711426A1 (de) Frequenzvervielfacher
DE1774082A1 (de) Schaltungsanordnung zum Ausgleich von Zeitfehlern bei Signalen,vorzugsweise Farbfernsehsignalen,die von einem,vorzugsweise bandfoermigen,Magnetspeicher abgenommen werden
DE2659660A1 (de) Eingangspufferschaltung fuer speicherschaltungen
DE3200880A1 (de) Halbleiterspeicher
DE19954564A1 (de) Steuerungsschaltung für die CAS-Verzögerung
DE69606988T2 (de) Verfahren und vorrichtung zur parallelen automatischen prüfung von elektronischen schaltungen
DE3801993C2 (de) Zeitgebersystem
DE2906524A1 (de) Taktsignal-erzeugerschaltung
DE3803019A1 (de) Kontaktlos auslesbare ic-karte mit voranhebungsfunktion
DE19644443C2 (de) Adressübergangs-Detektorschaltung
EP0128396B1 (de) Integriertes, busorientiertes Übertragungssystem
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2553972C3 (de) Schaltungsanordnung zur Überwachung der Funktion einer dynamischen Decodierschaltung
DE19629771C2 (de) Adreßübergangs-Erfassungsschaltung
DE1256689C2 (de) Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen
WO2000007142A1 (de) Getaktete integrierte halbleiterschaltung und verfahren zum betreiben einer solchen
DE10126597A1 (de) Halbleitereinrichtung mit Ausgangslatchschaltung zur Ausgabe von Komplementärdaten mit hoher Geschwindigkeit
DE10054094B4 (de) Verfahren und Vorrichtung zur Datenübertragung

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: G11C 8/00

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: NCR INTERNATIONAL INC., DAYTON, OHIO, US

8328 Change in the person/name/address of the agent

Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8910 LANDSBERG FIENER, J., PAT.-ANWAELTE, 8948 MINDELHEIM

8327 Change in the person/name/address of the patent owner

Owner name: AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL IN

8327 Change in the person/name/address of the patent owner

Owner name: NCR INTERNATIONAL, INC. (N.D.GES.D.STAATES DELAWAR

8339 Ceased/non-payment of the annual fee