FI95757C

FI95757C - Menetelmä sekä IC-väylärakenne sarjamuotoisen datan siirtämiseksi

Info

Publication number: FI95757C
Application number: FI924588A
Authority: FI
Inventors: Veijo Korhonen
Original assignee: Nokia Mobile Phones Ltd
Priority date: 1992-10-09
Filing date: 1992-10-09
Publication date: 1996-03-11
Also published as: EP0597583A1; FI924588A0; JPH06282523A; DE69322941D1; DE69322941T2; US5446772A; EP0597583B1; FI95757B; FI924588A

Description

5 95757

Menetelmä sekä IC-väylärakenne sarjamuotoisen datan siirtämiseksi - Förfarande samt IC-busstruktur för överföring av data i serieform

Keksinnön kohteena on menetelmä sarjamuotoisen datan siirtämiseksi integroiduilla piireillä toteutetussa väylärakenteessa. Keksintö koskee myös vastaavaa väylärakennetta.

10 Nykyisin sarjamuotoisen datan siirrossa käytetään kolmen signaalin muodostamaa väylää, jossa data- (DATA) ja kello-linjan (CLK) lisäksi on datasiirron loppumisen ilmaiseva signaali (SLE). Siirrossa data (DATA) kellotetaan kellolin-jan (CLK) nousevalla tai laskevalla reunalla.

15

Viimeisen bitin jälkeen SLE-linjan tila vaihdetaan hetkeksi. Viimeisinä bitteinä datassa on osoite, joka ilmaisee, mihin rekisteriin data siirretään. Koska osoitebitit ovat viimeisinä, data täytyy ensin kellottaa jokaiseen rekisteriin ja 20 SLE:llä data liipaistaan vain osoitettuun rekisteriin. Kel-lolinja täytyy kytkeä jokaiseen rekisteriin eripuolilla IC:-tä, jolloin linjasta tulee pitkä ja helposti ylikuuluva.

Ylikuuluminen on (digitaalisen) signaalin kytkeytymistä toi-25 seen signaaliin, käyttöjännitteeseen tai maatasoon. Se on erityisen haitallista PLL-taajuussynteesissä, koska ylikuuluminen näkyy häiriönä VCO:n spektrissä ja siten myös TX-haarassa harhalähetteenä.

30 Aiemmin ylikuuluminen ei ollut niin haitallista, koska PLL-IC:llä on ollut vain 2-3 rekisteriä, ja ne on voitu sijoit-; taa siten, että ylikuulumista tapahtuu mahdollisimman vähän. Lisäksi analogisissa matkapuhelinjärjestelmissä VCO:n sää-töjännitettä, johon datan siirron kellosignaali ylikuuluu, 35 on voitu suodattaa enemmän kuin digitaalisissa järjestelmissä (kanavanvaihtoaika, joka riippuu suodattimen kaistan leveydestä, on pitempi). Integrointiasteen kasvaessa piirit -· suurenevat ja yhdellä ICrllä olevien rekisterien määrä li- 95757 2 sääntyy, ja niitä ei enää voida sijoittaa niin, että ylikuuluminen olisi riittävän vähäistä.

Nykyinen väyläratkaisu vaatii kolme signaalia ja niin ollen 5 myös kolme jalkaa mikropiirille. Kotelon kokoa voitaisiin pienentää ja myös mikropiirin vaatima piin pinta-ala vähenisi (padirajoitteisessa piirissä), mikäli piirin I/O-signaaleja voitaisiin vähentää.

10 Eurooppalaisessa patenttihakemuksessa EPO 390 978 on esitet- * ty eräs tunnetun tekniikan mukainen ratkaisu. Kyseisessä patenttihakemuksessa dataa voidaan siirtää kaksisuuntaisesti. Ratkaisussa käytetään kuitenkin pakettimuotoista dataformaattia, mikä rajoittaa oleellisesti keksinnön käyttöä.

15 Keksinnössä käytetään myös ainoastaan kaksitasoista pulssin-leveysmodulointia.

Esillä olevan keksinnön tarkoituksena on aikaansaada sellainen väyläratkaisu sarjamuotoisen datan kellotukseen, jonka 20 avulla edellä esitetyt puutteet ja ongelmat voitaisiin ratkaista. Tämän saavuttamiseksi on keksinnölle tunnusomaista se, että ylikuulumisen estämiseksi väylärakenteessa kellotetaan ensin osoitebitit, jotka muunnetaan ja dekoodataan va-lintalogiikalle, valitaan osoitteen mukaan vain yksi kello-25 ja datalinja, joka on kytketty osoitettuun rekisteriin, ja siirretään data rekisteriin. Keksinnössä kaikki signaalit käyttävät samaa linjaa. Signaalit on koodattu pulssinleveys-modulaatioksi.

30 Keksintöä selostetaan seuraavassa yksityiskohtaisesti viitaten oheisiin kuviin, joista: ! kuva 1 esittää keksinnön mukaisen ylikuulumisen estävän sarjamuotoisen väylärakenteen piirikaaviota, kuva 2 esittää keksinnön mukaisen ylikuulumisen estävän 35 sarjamuotoisen IC-väylän signaalikaaviota, kuva 3 esittää keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän lohkokaaviota, li 95757 3 kuva 4 esittää keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän viivästyslohkon rakennetta, kuva 5 esittää keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän viivästyslohkon vaihtoehtoista 5 rakennetta, kuva 6 esittää keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän pulssinleveysmoduloitua signaa-likaaviota, kuva 7 esittää keksinnön mukaisen yhden signaalin sarja-10 muotoisen IC-väylän piirikaaviota, kuva 8 esittää keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän signaalikaaviota, kuva 9 esittää keksinnön mukaisen ylikuulumisen estävän sarjamuotoisen IC-väylän piirikaaviota.

15

Keksinnön mukaista ratkaisua kuvataan seuraavassa viitaten kuviin 1-9, jotka esittävät keksinnön mukaisen ratkaisun toteutusta.

20 Kuvassa 1 on esitetty keksinnön mukaisen ylikuulumisen estävän sarjamuotoisen väylärakenteen piirikaavio. Keksinnön mukaisessa kytkennässä AND-portille 1 tuodaan SLE-pulssi invertterin 2 kautta ja suoraan CLK-kellopulssi. Rekisterin osoite viedään kiikkujen 3 ja 4 kautta AND-porteille 5-8.

25 Datalinjan pulssit muodostetaan AND-porttien 9-12 avulla, joille tuodaan tulon data suoraan ja myös osoitetieto AND-porteilta 5-8. Datalinjoja vastaavien kellolinjojen pulssit muodostetaan AND-porttien 13-16 avulla.

30 Kuvassa 2 on esitetty keksinnön mukaisen sarjamuotoisen IC-väylän signaalikaavio. Keksinnössä osoite kellotetaan ensim-mäisenä, ja dataa kellotetaan vain osoitettuun rekisteriin eikä kaikkiin yhtä aikaa, jolloin ylikuuluminen vähenee.

35 Keksinnön mukaisessa väylärakenteessa kellotetaan ensin osoitebitit, jotka muunnetaan ja dekoodataan valintalogii-kalle. Osoitteen mukaan valitaan vain yksi kello- ja data-** linja, joka on kytketty osoitettuun rekisteriin. Osoitteen 4 95757 kellotuksen jälkeen LE-linjan tila vaihdetaan ("0"-*"l") ja data kellotetaan rekisteriin. Datan kellottamisen jälkeen LE:n tila vaihdetaan jälleen takaisin 5 Keksinnön mukaisessa väylärakenteessa dataa kellotetaan vain osoitettuun rekisteriin ja näin vähennetään kellolinjan ylikuulumista.

Kuvassa 3 on esitetty keksinnön mukaisen yhden signaalin 10 sarjamuotoisen IC-väylän lohkokaavio. Lohkokaavio käsittää invertterit 17, 19, AND-portit 18, 20, 21 ja kiikut 22, 23 sekä viivästyslohkot 24-26.

Keksinnön mukaisessa väylässä kaikki informaatio (CLK-, DA-15 TA- ja SLE-signaalit) on sisällytetty yhteen signaaliin.

Datan siirto perustuu eripituisiin pulsseihin, jotka vastaavat "0", "1" ja SLE-tiloja. Pulssin laskeva reuna toimii kellona (CLK). Pulssin nousevaa reunaa viivästetään kahdessa viivelohkossa 24-26 ja riippuen pulssin pituudesta eli nou-20 sevan ja laskevan reunan välisestä ajasta saadaan sarja-rin-nakkaismuuntimen tuloon joko "0" tai "1" tai SLE-pulssi.

Keksinnön mukainen väyläratkaisu vähentää piirin tarvitsemia I/O-signaaleja käyttämällä kolmen linjan sijasta vain yhtä 25 linjaa.

«

Keksinnön toteutus vaatii viivästyslohkon 24-26. Viivästys-lohko 24-26 voidaan toteuttaa esim. invertteriketjulla, RC-aikavakion avulla tai kellotetulla d-kiikkuketjulla.

30

Kuvassa 4 on esitetty keksinnön mukaisen yhden signaalin I sarjamuotoisen IC-väylän viivästyslohkon rakenne. Viivästys- lohkossa on käytetty kellotettua d-kiikkuketjua 27-28. Tällöin kellosignaali saadaan joko piirille tulevasta ulkopuo-35 lisesta signaalista (syntesoijan referenssitaajuus tms.) tai se on generoitava sisäisesti esim. CMOS-rengasoskillaatto-rilla tai RC-oskillaattorilla.

• · li 95757 5

Kuvassa 5 on esitetty keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän viivästyslohkon vaihtoehtoinen rakenne. Viivästyslohko on toteutettu invertteriketjun 29-30 avulla.

5

Paras toteutustapa on d-kiikkuketjuun 27-28 perustuva vii-västyslohko, koska tällöin lohkon viiveen stabiilisuus riippuu kellosignaalin stabiilisuudesta.

10 Kuvassa 6 on esitetty keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän jakajan signaalikaavio. Datan siirto perustuu eripituisiin pulsseihin 35-37, jotka vastaavat "O”, "1" ja SLE-tiloja.

15 Kuvassa 7 on esitetty keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän piirikaavio. Yhden signaalin sarjamuotoisen IC-väylän piirikaavio käsittää invertterit 17, 50, AND-portit 18, 20, 21 ja kiikut 35-49.

20 Kuvassa 8 on esitetty keksinnön mukaisen yhden signaalin sarjamuotoisen IC-väylän signaalikaavio.

Kuvassa 9 on esitetty keksinnön mukaisen ylikuulumisen estävän sarjamuotoisen IC-väylän piirikaavio. Sarjamuotoisen IC-25 väylän piirikaavio käsittää invertterit 17, 50, AND-portit 1, 5-16, 18, 20, 21 ja kiikut 3, 4, 35-42, 51.

»

Claims

1. Menetelmä sarjamuotoisen datan siirtämiseksi integroiduilla piireillä toteutetussa väylärakenteessa, tunnettu siitä, että 5. kellotetaan ensin osoitebitit, jotka muunnetaan ja de koodataan valintalogiikalle, valitaan osoitteen mukaan vain yksi kello- ja datalinja, joka on kytketty osoitettuun rekisteriin, vaihdetaan SLE-linjan tila osoitteen kellotuksen jäl-10 keen ("1") ja kellotetaan data rekisteriin, vaihdetaan SLE:n tila takaisin datan kellottamisen jälkeen (" 0") .

2. Busstruktur i integrerade kretsar för överföring av data i serieform, kännetecknat av att busstruk-turen omfattar 95757 första kretsorgan för klockning, omvandling och dekod-ning av adressbitarna, andra kretsorgan för koppling av en klock- och datalin-je tili det anvisade registret, samt 5 - organ för att byta SLE-linjens tillständ dd data efter klockning av adressen klockas i registret.

2. Integroiduissa piireissä käytettävä väylärakenne sarja-15 muotoisen datan siirtämiseksi, tunnettu siitä, että väylärakenteeseen kuuluu ensimmäiset piirielimet osoitebittien kellottamiseksi, muuntamiseksi ja dekoodaamiseksi, toiset piirielimet yhden kello- ja datalinjan kytkemi-20 seksi osoitettuun rekisteriin, sekä elimet SLE-linjan tilan vaihtamiseksi kun osoitteen kellotuksen jälkeen data kellotetaan rekisteriin.

3. Busstruktur enligt patentkrav 2, känneteck-n a d av att den omfattar 10. flip-flop-organ för mottagning av de klockade adressbi tarna , portorgan (AND-porten 1) som hindrar klocksignalen frdn att nd flip-flop-organet dd nämnda klockade adressbitar har mottagits, 15. andra portorgan (5-8, 9-16) för att utse data- och klocktider för de anvisade flip-flop-organen (3, 4) enligt de anvisade adressbitarna.

3. Patenttivaatimuksen 2 mukainen väylärakenne, t u n -25 n e t t u siitä, että se käsittää kiikut (3, 4) kellotettujen osoitebittien vastaanottamiseksi, porttielimet (AND-portti 1), jotka estävät kellosignaalin pääsyn kiikuille, kun mainitut kellotetut osoitebitit on 30 vastaanotettu, toiset porttielimet (5-8, 9-16) data- ja kelloaikojen valikoimiseksi osoitetulle rekisterille kiikuille (3, 4) kellotettujen osoitebittien mukaisesti.

4. Busstruktur enligt patentkrav 3, kanneteck- 20. a d av att den omfattar dtminstone tvd fördröjningssegment (24-26), som bestäm-mer ätminstone tvd pd förhand bestämda fördröjningar, organ för att jämföra ingdngssignalens längd med dessa fördröjningar, 25. organ för att andra namnda jämförda datasignaltill- • stdnd, och • · organ för att bilda SLE-signaler pd basen av jämförel- sen.

4. Patenttivaatimuksen 3 mukainen väylärakenne, tun nettu siitä, että se käsittää ainakin kaksi viivästyslohkoa (24-26), jotka määritte-- levät ainakin kaksi ennalta määrättyä viivettä, 95757 elimet sisääntulosignaalin pituuden vertailemiseksi näihin viiveihin, elimet mainitun vertailun datasignaalitilan vaihtamiseksi, ja 5. elimet SLE-signaalin muodostamiseksi vertailun perus teella.

5. Busstruktur enligt patentkrav 4, känneteck- n a d av att fördröjningssegmenten (24-26) av den seriefor-i; made IC-bussen av en signal i busstrukturen har utförts med flip-flop-organ.

5. Patenttivaatimuksen 4 mukainen väylärakenne, tunnettu siitä, että väylärakenteen yhden signaalin sarja- 10 muotoisen IC-väylän viivästyslohkot (24-26) on toteutettu kiikkujen (27-28) avulla.

6. Busstruktur enligt patentkrav 4, känneteck- n a d av att fördröjningssegmenten (24-26) av den seriefor-made IC-bussen av en signal i busstrukturen har utförts med en inverterarkedja (29-30). n 9 95757

6. Patenttivaatimuksen 4 mukainen väylärakenne, tunnettu siitä, että väylärakenteen yhden signaalin sarja- 15 muotoisen IC-väylän viivästyslohkot (24-26) on toteutettu invertteriketjun (29-30) avulla.

7. Jonkin patenttivaatimuksen 2-6 mukainen väylärakenne, tunnettu siitä, että datan siirto perustuu eripitui- 20 siin pulsseihin, jotka vastaavat "0", "1" ja SLE-tiloja. l. Förfarande för överföring av data i serieform i en busstruktur med integrerade kretsar, kännetecknat 25. av att först klockas adressbitarna, som omvandlas och dekodas för vallogiken, enligt adressen väljs endast en klock- och datalinje, som är kopplad tili det anvisade registret,

30. SLE-linjens tillständ byts efter klockning av adressen ("1") och data klockas i registret, li - SLE-linjens tillständ äterställs efter klockning av data ("0").

6 95757

7. Busstruktur enligt nagot av patentkraven 2-6, k ä n -netecknad av att dataöverföringen utgar frdn pulser av olika längd, vilka motsvarar "0", "1", och SLE-tillstän-den.