DE2853923A1

DE2853923A1 - Frequenzteiler

Info

Publication number: DE2853923A1
Application number: DE19782853923
Authority: DE
Inventors: Neal Franklin Nordling
Original assignee: Cardiac Pacemakers Inc
Current assignee: Cardiac Pacemakers Inc
Priority date: 1978-01-31
Filing date: 1978-12-14
Publication date: 1979-08-02
Also published as: FR2416592A1; AR215958A1; BR7807572A; US4169994A; GB2013944A; NL7900616A

Description

Beschreibung zum Patentgesuch

der Firma Cardiac Pacemakers, Inc. St. Paul, Minnesota/USA

betreffend:

" Frequenzteiler "

Die Erfindung bezieht sich auf einen Frequenzteiler der im Oberbegriff des Anspruchs 1 angegebenen Art, und bezieht sich insbesondere auf einen Frequenzteiler, der den Ausgang eines quarzgesteuerten Oszillators umwandelt, in welchem ein ohne weiteres erhältlicher Quarz als Betriebselement verwendet wird, um eine Ausgangsimpulsfolge zu erzeugen, welche mit einem dezimalen Zahlensystem verträglich ist.

In der digitalen Rechentechnik und der Signalverarbeitungstechnik sind viele Arten von Frequenzteilern bekannt, um die Ausgangsfrequenz einer Impulsquelle in eine geforderte niedrigere Frequenz umzuwandeln. Die einfachste Form eines Teilers für impulsförmige Signale ist eine bistabile Flip-Flop-Stufe, welche, wenn sie an die Impulsquelle angekoppelt ist, die Frequenz dieser Quelle wirksam durch zwei teilt. Durch Hintereinanderschalten von mehreren Flip-Flops-Stufen kann eine Frequenzteilung durch einen Faktor 2 erhalten werden, wobei N die Anzahl der verwendeten bistabilen Stufen ist.

In der Dititaluhrindustrie, welche seit dem Erscheinen von LSI-Halbleitereinrichtunqen d.h. von Halbleitern mit hohem Inte-

909831/0571

Ir

grationsgrad, eine sehr starke Zunahme erfahren hat, ist eine üblicherweise verwendete Impulsquelle ein konstanter Oszillator, der einen Quarzkristall als das frequenzfestlegende Element aufweist. Die Digitaluhrindustrie ist im allgemeinen auf einen Quarzkristall mit einer Eigenfrequenz von 32,768 kHz standardisiert. Wenn der Ausgang von einem derartigen Oszillator an einen 15-stufigen Binärzähler angelegt wird, wird die Fre-

1 5

quenz des ankommenden Signals wirksam durch 2 oder 32 768 geteilt, um einen Impuls von jeweils einer Sekunde Dauer zu schaffen. Da Quarzkristalle mit einer Eigenfrequenz von 32,768 kHz im allgemeinen in großen Mengen in derüigitaluhrindustrie verwendet werden, hat sich eine größere Wirtschaftlichkeit ergeben, und derartige Kristalle können verhältnismäßig preiswert erhalten werden. Da sie ohne weiteres verfügbar sind, würde ihre Verwendung in elektronischen Einrichtungen und nicht nur in Digitaluhren vom Herstellerstandpunkt her vorteilhaft sein, vorausgesetzt, daß ein Frequenzteiler geschaffen werden kann, um Signale mit einer Frequenz zu erzeugen, die mit diesen übrigen Einrichtungen verträglich ist.

Beispielsweise ist in der US-Patentanmeldung S.N. 724 019 vom 16.9.1976 ein Herzschrittmacher beschrieben, bei welchem in größerem Umfang digitale Einrichtungen verwendet sind. Zeitsteuerintervalle werden in diesem Herzschrittmacher dadurch geschaffen, daß einer oder mehrere Zähler von einem digitalen Taktgeber aus angesteuert werden. In dieser Einrichtung sowie in vielen anderen, die man sich vorstellen kann, sollen Taktimpulse mit einer Frequenz erzeugt werden, welche eine vorbestimmte Potenz von 10, z.B. 10 kHz,1 kHz, usw. ist. Wenn ein Quarzschwinger oder Kristalloszillator mit einem üblicherweise verfügbaren, bei Digitaluhren verwendeten Quarz benützt wird, sollte ein Frequenzteiler vorgesehen sein, welcher den Oszillatorausgang wirksam durch einen Faktor teilt, der nicht nur eine Potenz von 2 ist. Um ein Taktsignal mit einer Frequenz von 1OkHz zu erhalten, ist es erforderlich, die Frequenz durch einen Faktor von 3,2768 zu teilen.

909831/0571

Es sind viele Schaltungen für eine Frequenzteilung durch verschiedene Faktoren geschaffen worden. Beispielsweise ist in
der US-PS 3 189 832 eine digitale Schaltung für eine Frequenzteilung durch einenFaktor (N+1/2) beschrieben, wobei N eine
ganze Zahl ist. Ferner ist in der US-PS 3 571 728 ein Frequenzteiler für eine Teilung durch einen Faktor von N/2 beschrieben, wobei N irgendeine ganze Zahl ist. In der US-PS 3 896 387 ist eine Schaltungsanordnung für eine Frequenzteilung durch einen Faktor von 2/N beschrieben, wobei N eine ungerade ganze Zahl
ist. In weiteren US-PS'en 3 906 374, 3 943 379, 3 982 199 und 4 041 403 sind weitere digitale Schaltungen für eine Frequenzteilung mit verschiedenen anderen Faktoren beschrieben.

In keiner der vorbeschriebenen Patentschriften ist jedoch ein Weg aufgezeigt oder vorgeschlagen, wie eine Impulsfolge mit einer Frequenz, welche eine ganzzahlige Potenz von 2 ist, frequenzgeteilt werden kann, um eine Impulsfolge mit einer niedrigeren
Frequenz zu schaffen, welche eine ganzzahlige Potenz von 10
ist. Folglich kann mit dem Stand der Technik nicht die Schwierigkeit gelöst werden, wie ein quarzgesteuerter Oszillator,
welcher den üblicherweise erhältlichen Kristall mit 32,768 kHz aufweist, in einer elektrischen Einrichtung verwendet werden
kann, welche für eine Taktgeberquelle ausgelegt ist, die in
einem System mit der Basis 10 betrieben wird.

Die Erfindung soll daher eine verbesserte Ausführung eines
digitalen Frequenzteiler schaffen, welcher dazu verwendet werden kann, um ein ankommendes Signal mit einer Frequenz, welche eine ganzzahlige Potenz von 2 ist, in ein Ausgangssignal umzuwandeln, dessen Frequenz eine ganzzahlige Potenz; von 10
ist. Darüber hinaus soll gemäß der Erfindung ein verhältnismäßig einfacher Frequenzteiler geschaffen werden, welcher
eine Frequenz von 32_f768 kHz in eine Frequenz von etwa 10 kHz umwandelt. Schließlich soll gemäß der Erfindung ein Frequenzteiler der beschriebenen Art geschaffen werden, welcher in
Verbindung mit normalen kommerziell erhältlichen integrierten

909831/0571

Schaltungsanordnungen verwendet wird.

Gemäß der Erfinding ist eine Ausführungsform eines digitalen Frequenzteilers geschaffen, welcher als Eingang den Ausgang von einer Impulsquelle erhält, deren Frequenz eine vorbestimmte Potenz von 2 ist und welcher ein brauchbares Ausgangssignal abgibt, dessen Frequenz eine ganzzahlige Potenz von 10 ist. Um dies zu erreichen, ist ein vierstufiger, programmierbarer Binärzähler vorgesehen, weichereinen Anfangswert haben kann, der periodisch in den Zähler geladen wird. Das Eingangssignal, welches ein Signal mit einer Frequenz ist, das eine ganzzahlige Potenz von 2 ist, und deren binäres Komplement werden über Verknüpf ungs schaltungen an den sogenannten Takteingang des Zählers angelegt. Ferner sind erste und zweite Steuer-Flip-Flops mit dem Übertragausgangsanschluß des Zählers und mit den vorerwähnten Verknüpfungsschaltungen in der Weise verbunden, daß die eine oder die andere von zwei Binärzahlen abwechselnd jedesmal dann in den Binärzähler eingegeben wird, wenn ein Übertragausgangssignal erzeugt wird. Das zweite Steuer-Flip-Flop ist mit dem Ausgang des ersten Flip-Flops verbunden, und sein Ausgang wird wiederum dazu verwendet, um festzulegen, ob das ankommende, zu teilende Signal oder dessen Komplement zum Weiterschalten des Zählers verwendet wird.

Mit Hilfe der vorstehend angeführten Schaltungsanordnung kann die ankommende Signalfolge durch einen Faktor geteilt werden, welcher bewirkt, daß der Ausgang des Frequenzteilers eng an eine ganzzahlige Potenz von 10 angenähert ist. Wenn infolgedessen der Oszillatorausgang eine Frequenz von 32, 768 kHz hat und der Frequenzteiler gemäß der Erfindung eine Teilung durch einen Faktor von 3,250 bewirkt, ist der sich ergebende Ausgang an dem Frequenzteiler annähernd 1OkHz.

Gemäß der Erfindung ist somit ein Frequenzteiler geschaffen, um einen Normalfrequenzausgang eines quarzgesteuerten Oszillators in eine niedrigere Frequenz umzuwandeln, welche mit im Dezimalbetrieb arbeitenden, digitalen Einrichtungen verträglich ist. Die Oszillator-Ausgangsimpulse und deren Komplement werden

909831/0571

an erste und zweite UND-Glieder angelegt, welche jeweils durch das Komplement und echte Ausgänge eines Steuer-Flip-Flops freigegeben werden. Die Ausgänge von diesen zwei UND-Gliedern werden über ein ODER-Glied verknüpft und an den Takteingang eines synchronen, programmierbaren Mehrbit-Zählers angelegt, dessen Übertrag-Ausgangsanschluß mit einem ersten Steuer-Flip-Flop des D-Typs über einen Inverter verbunden ist, dessen Zustand die Anfangswerte festlegt, die periodisch in den Mehrbit-Zähler geladen werden, und welcher auch das Setzen des zweiten Steuer-Flip-Flops des D-Typs steuert.

Nachfolgend wird die Erfindung anhand einer bevorzugten Ausführungsform unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:

Fig.1 ein logisches Schaltbild einer bevorzugten

Ausfuhrungsform der Erfindung; und

Fig.2 die Wellenformen an verschiedenen Stellen

in dem schematischen Schaltbild der Fig.1.

In Fig.1 kann ein quartzgesteuerter Oszillator 10 regelmäßig auftretende RechteckweIlensignale mit einer vorbestimmten Frequenz oder Folgefrequenz erzeugen. Gemäß der Erfindung kann der Oszillator 10einen herkömmlicher Pierce-Oszillator aufweisen, der einen normalerweise erhältlichen Kristall als frequezregulierendes Element enthält, wobei diese Ausführungsform eines Kristalls üblicherweise in Digitaluhren verwendet wird; er hat somit eine Eigenfrequenz von 32,768kHz. Da diese Frequenz eine ganzzahlige Potenz von 2, nämlich 2 ist, istsie ohne weiteres für Präzisionsuhren verwendbar, an welchen, indem dessen Ausgang einem 15-stufigen Freuquenzteiler zugeführt wird, Signale mit einer Frequenz von einem Impuls/Sekunde, d.h. von 1Hz erhalten werden; können.

In anderen digitalen Einrichtungen sollte jedoch in einem Dezimalsystem und nicht in einem Binärsystem gearbeitet werden. Folglich sollte eine Taktfrequenz für ein Grundsystem geschaffen

909831/0571

werden, das eine ganzzahlige Potenz von 10 ist. Da im allgemeinen Kristalle oder Quarze verwendet werden, die mit einer Eigenfrequenz von 32,768kHz arbeiten, sind sie ohne weiteres auf dem Markt erhältlich, sind äußerst genau und werden preiswert verkauft. Aus diesen Gründen ist es daher wünschenswert, einen derartigen Kristall oder Quarz auch in digitalen Schaltungen und nicht nur in Uhren, Zeitgeber u.a. zu verwenden. Der Frequenzteiler in der bevorzugten Ausführungsform erhält daher Ausgangssignale von dem Quarzsozillator 10, welcher auf einer Frequenz von 32,768kHz arbeiten kann, und gibt ein Ausgangssignal mit einer Frequenz ab, die eine ganzzahlige Potenz von 10 ist, z.B. 1OkHz.

Der Ausgang des Quarzoszillators 10 wird als Eingang an einen Inverter 12 angelegt, dessen Ausgang mit dem Eingang eines zweiten Inverters 14 und mit einem ersten Eingang eines UND-Glieds 16 verbunden ist. In ähnlicher Weise ist der Ausgang des Inverters 14 mit einem ersten Eingang eines zweiten UND-Glieds 18 verbunden. Die Ausgangsanschlüsse der UND-Glieder 16 und 18 sind mit Eingangsanschlüssen eines ODER-Glieds 20 verbunden.

Der Ausgang von dem ODER-Glied 20 wird an den Takteingang (CLK) eines synchronen, programmierbaren Zählerchips 22 angelegt. In der bevorzugten Ausführungsform ist der Zählerchip 22 vorzugsweise ein 4 Bit-Binärzähler aus einer integrierten Schaltung des Typs MC14T61,der von der Motorola Semiconductor Products Corporation in Phoenix, Arizona hergestellt und verkauft wird; es können aber auch andere Arten von Zählern verwendet werden, so daß die Erfindung nicht auf den vorbeschriebenen Zählertyp beschränkt ist. Wie in der Beschreibung zu dem Motorola-Chip MC14161 ausgeführt ist, sind diese Zähler voll programmierbar; das heißt, ihre Ausgänge können auf jeden der beiden Binärpegel voreingestellt werden. Die Voreinstellung ist synchron, so daß, wenn ein niedriger Binärpegel an den "LADE"-Eingang angelegt wird, der Zähler für die Dauer desLADE-Impulses gesperrt wird und die Zählerausgänge mit den Eingabedaten übereinstimmen, die nach dem nächsten Taktimpuls an dessen Eingangsanschlüsse P. bis P. unabhängig von dem Pegel der "Freigabe"-Eingänge ange-

90 9 831/0571

-JT-

legt werden. Der Zähler 22 weist auch einen mit CO. bezeichneten Übertrag-Ausgangsanschluß auf. Ein "hohes" Ausgangssignal liegt an diesem Anschluß an, wenn der in dem Zähler festgestellte Wert 15₁₀ (1111₂) erreicht.

Wie in Fig.1 dargestellt, ist der Übertrag-Ausgangsanschluß CO. über einen Inverter 24 mit dem ^ULADE"-Anschluß des Zählers verbunden. Wenn folglich das Signal am Ausgang CO. hoch wird, wird ein niedriges LADE-Signal an den Zähler angelegt, so daß die Daten, die zu diesem Zeitpunkt an den Eingangsanschlüssen P₁ bis P. vorhanden sind, in dem Zähler registriert werden. Nachfolgende ImpulseignaIe, die an den Takteingang CLK des Zählers 22 angelegt werden, schalten den auf diese Weise eingegebenen Zählerstand weiter, bis der Dezimalwert 15 wieder erreicht ist; zu diesem Zeitpunkt wird dann der Zähler wieder mit dem Binärwert geladen, der an seinen Eingangsanschlüssen P₁ bis P. vorhanden ist.

Der Ausgang des Inverters 24 wird über eine Leitung 26 an den Takteingang CLK eines ersten D-Flip-Flops 28 angelegt. Bekanntlich wird ein D-Flip-Flop auf einen speziellen Binärwert eingestellt, welcher an dessen D-Eingang zu dem Zeitpunkt vorhanden ist, an welchem ein positiv verlaufendes Taktsignal an den Takteingang CLK angelegt wird. Das D-Flip-Flop hat zwei mit Q₁ und Q₁ bezeichnete Ausgangsanschlüsse. Wenn das Flip-Flop sich in einem beliebig festgelegten Setzzustand befindet, ist der an dem Q₁-AnSChIuB anliegende Ausgang hoch und der an dem Q..-Ausgang anliegende Ausgang ist niedrig. Wenn dieses Flip-Flop in seinen anderen, entgegengesetzten Zustand, d.h. seinen Löschzustand geschaltet wird, wird der Ausgang an seinem Q₁-AnSChIuB niedrig und der Ausgang an seinem Q-]-Ausgang hoch.

Eine Leitung 30 koppelt den Q-|-Ausgangsanschluß des Flip-Flops 28 zurück zu dessen D-Eingangsanschluß. Der Q₁-Ausgangsanschluß des Flip-Flops ist über eine Leitung 32 mit dem Dateneingabeanschluß P₁ des Zählers 22 verbunden. Die zweite Stufe des Zählers 22, dessen Dateneingabeanschluß P₂/ ist ständig mit einem binär niedrigen Pegel (Erdpotential) verbunden. Die Stufen P₃ und P-

909831/0571

des Zählers 22 sind mit einer eine positive Spannung +V liefernden Quelle verbunden und liegen folglich auf einem binär hohen Wert. Wenn sich infolgedessen das Flip-Flop 28 in seinem gelöschten Zustand befindet, wird der Wert, der in den Zähler 22 bei Anlegen des Lade-Freigabeimpulses eingegeben wird, 110O₂ und wenn das Flip-Flop 28 sich in seinem gesetzten Zustand befindet, wird der Wert 1101₂ in den Zähler eingegeben.

Der Q₁-Ausgang des Flip-Flops 28 ist über eine Leitung 34 mit dem Takteingang CLK eines zweiten Steuer-Flip-Flops 36 verbunden. Das Flip-Flop 36 ist auch ein D-Flip-Flop, und sein Q₂-Ausgang ist über eine Leitung 38 mit einem zweiten Eingang des UND-Gliedes 16 verbunden. In ähnlicher Weise ist der (L-Ausgang des Flip-Flops 36 durch eine Leitung 40 mit einem zweiten Eingang des UND-Gliedes 18 verbunden. Der Q„-Ausgang des Flip-Flops 36 ist mittels einer Leitung 42 zu dessen D-Eingang zurückgekoppelt. Der Ausgang von dem Frequenzteiler wird an der Verbindung 44 erhalten, welche mit dem Übertragausgang CO. des Zählerchips 22 verbunden ist.

Nachdem nunmehr der Aufbau der bevorzugten Ausführungsform im einzelnen beschrieben ist, wird nunmehr deren Arbeitsweise beschrieben. In diesem Zusammenhang wird daher auf das in Fig.2 dargestellte Zeitsteuerdiagramm bezug genommen, welches die Wellenformen der verschiedenen Signale an verschiedenen Punkten der Schaltung der Fig.1 zeigt.

Eine Wellenform A stellt den Ausgang dar, der an dem Quarzoszillator 10 sowie nach dem Durchgang durch die zwei Inverter 12 und 14 in Fig.1 erhalten wird. Sie ist im allgemeinen ein Rechteckwellensignal mit einer vorbestimmten Frequenz, welche eine ganzzahlige Potenz von 2, beispielsweise 2 ist, was gleich 32,768kHz ist. Eine Wellenform B gibt das Signal wieder, die am Ausgang des ersten Inverters 12 in Fig.1 anliegt. Hierbei kann festgestellt werden, daß es ein Signal ist, das bezüglich der Wellenform A um 180° phasenverschoben ist. In Abhängigkeit von dem Zustand des zweiten Steuer-Flip-Flops 36 wird entweder das UND-Glied 16 oder das UND-Glied 18 freigegeben, um eines der

909831/0571

Signale der Wellenformen B oder A zu den Eingangsanschlüssen des ODER-Glieds 20 durchzulassen. Eine Wellenform G in Fig.2 stellt die Signale dar, die am Ausgang des ODER-Glieds 20 anliegen.

Der Betrieb soll zum Zeitpunkt t_Q beginnen, wenn der in dem programmierten Zähler 22 registrierte Zählerstand sich von 1110 auf 1111 ändert. Während des Registrierens von 14-q, gerade vor dem Zeitpunkt t„, wird das erste Steuer-Flip-Flop 28 gesetzt, so daß dessen Q.-Ausgang niedrig und dessen Q₁-Ausgang hoch ist. (Die Wellenformen C bzw. D in Fig.2). Zu diesem Zeitpunkt wird auch das zweite Steuer-Flip-Flop 36 gesetzt, so daß dessen Q^-Ausgang niedrig und dessen Q₂~Ausgang hoch ist. (Wellenformen E und F) Da das Signal am cL-Ausgang hoch ist, wird das UND-Glied 18 durch den über die Leitung 40 angelegten Eingang freigegeben. Das UND-Glied 16 wird durch das angelegte, niedrige Q^-Signal freigegeben. Folglich ist das doppelt invertierte Oszillator-Ausgangssignal der Wellenform A vorhanden, das über das UND-Glied 18 und das ODER-Glied 20 an den Takteingang CLK des Zählers 22 gelangt.

Wenn der Wert in dem Zähler 22 1111 (15-q) erreicht, wird ein übertrag-Ausgangs signal am Ausgang CO. erzeugt, welches an der Eingangsverbindung zu dem Inverter 24 anliegt und eine Periode der an den Zähler-Takteingang CLK angelegten Eingangswellenform andauert. Die Wellenform in Fig.2 gibt dieses übertrag- bzw. CO.-Signal zu verschiedenen Zeitpunkten wieder. Das CO. Signal wird an den Inverter 24 angelegt, dessen Ausgang mit dem LADE-Freigabeeingang des Zählers 22 und mit dem Takteingang CLK des ersten Steuer-Flip-Flops 28 verbunden ist. Dieses Signal ist durch eine Wellenform H in Fig.2 dargestellt.

Das Steuer-Flip-Flop 28 wird zu dem Zeitpunkt gesetzt, wenn das niedrige LADE-Signal an den Zähler 22 angelegt wird, und auf dieses eine ansteigende Taktimpulsflanke folgt, und der Digitalwert 1100 wird in den Zähler eingegeben. Zum Zeitpunkt t.. wird das LADE-Signal hoch, und dieser positiv verlaufende Übergang wird an den Takteingang CLK des Flip-Flops 28 angelegt,

909831/0571

wodurch es in seinen gesetzten Zustand geschaltet wird. Folglich wird das Ausgangssignal Q- hoch (Wellenformen C). Dieser positiv verlaufende übergang wird wiederum an den Takteingang CLK des D-Flip-Flops 36 angelegt, so daß auch dieses gesetzt wird, und sein Q₂~Ausgang ebenfalls hoch wird (Wellenform E).

Das hohe Signal wird über die Leitung 38 an den Freigabeeingang des UND-Gliedes 16 angelegt, so daß der Ausgang XTAL von dem Inverter 12 (Wellenform B) über das UND-Glied 16 und das ODER-Glied 20 zu dem Takteingang CLK des Zählers 22 durchgelassen wird. Da der Zähler auf einen Wert voreingestellt worden ist, welcher 12_1Q entspricht, muß er drei positiv verlaufende über-, gänge erhalten haben, bevor er seinen Zustand 1111₂ erreicht. Wenn überall der Eins-Zustand zum Zeitpunkt t„ wieder erreicht ist, gibt der Zähler 22 wieder einen positiv verlaufenden Impuls an seinem Übertragausgang CO. ab. Dieses hohe Signal wird dann durch den Inverter 24 invertiert, und das sich ergebende niedrige Signal bewirkt, wenn es an den LADE-Anschluß angelegt wird, daß ein neuer Datenwert in den Zähler eingegeben wird. Da zu diesem Zeitpunkt das Flip-Flop 28 gesetzt ist, ist sein Ausgang Q₁ hoch und der in den Zähler eingegebene Wert wird nunmehr 1101₂ (13_1Q). Wenn dann das Signal am Ausgang CO. (Wellenform I) zum Zeitpunkt t₃ wieder niedrig wird, schaltet dessen, invertierte Version das Flip-Flop 28 in dessen gelöschten Zustand, und das Signal am Ausgang Q₁ wird niedrig. Mit einem niedrigen Signal kann der Zustand der zweiten Steuer-Flip-Flops 36 nicht geschaltet werden, und es bleibt in seinem gesetzten Zustand, so daß das UND-Glied 16 freigegeben bleibt. Das UND-Glied 18 ist zu diesem Zeitpunkt natürlich gesperrt.

Nachdem zwei positiv verlaufende übergänge der Signale XTAL über das UND-Glied 16 und das ODER-Glied 20 an den Zähler angelegt sind, erreicht der Zähler zum Zeitpunkt t- überall wieder einen Eins-Zustand, und es wird ein weiterer hoher Ausgang am Übertragausgang CO. des Zählers erzeugt (siehe Wellenform I) Wenn zu diesem Zeitpunkt der Zustand des Flip-Flops 28 wieder zurückgerufen wird, wird der Zähler 22 wieder mit dem Binärwert 1100 geladen und am Ende des CO.-Impulses zum Zeitpunkt t,-

90983 1/0571

wird das Flip-Flop 28 wieder in seinen gesetzten Zustand taktgesteuert. Dies führt dann zu einem hohen Signal an dem Takteingang CLK des zweiten Steuer-Flip-Flops 36 und es kehrt in seinen gelöschten Zustand zurück. Nunmehr wird das UND-Glied 18 freigegeben, während das UND-Glied 16 gesperrt wird. Folglich werden die Impulse XTAL der Wellenform A für die Dauer kontrolliert, während welcher das Flip-Flop 36 in seinem gelöschten Zustand verbleibt. .

Aus der Wellenform G ist zu ersehen, daß jedesmal dann, wenn das Flip-Flop 36 seinen Zustand ändert, eine Phasenumkehr in der Zählertaktwellenform in der Weise stattfindet, in welcher die Signale XTAL und XTAL wahlweise angelegt werden. Aus einem Vergleich der Wellenformen A, B und I ist zu ersehen, daß drei und eine halbe und drei Perioden zwischen aufeinanderfolgenden CO.-Signalen auftreten. Insbesondere zwischen den Zeitpunkten t.. und t_ kommt es zu drei und einer halben Periode der Eingangssignale XTAL, während es zwischen den Zeitpunkten t., und t_g genau zu drei Perioden des Eingangs XTAL kommt. Danach finden dann zwischen dem Zeitpunkt t,-und t₇ drei und eine halbe Periode der Signale XTAL und zwischen den Zeitpunkten t-η und tg genau drei Perioden der Wellenform XTAL statt. Hieraus ist folglich zu ersehen, daß im Durchschnitt

3 + 3,5

= 3,25

Impulse zwischen aufeinanderfolgenden Ausgängen an der Verbindung 44 in Fig.1 auftreten. Folglich wird die Frequenz der ankommenden Signale von dem Oszillator 10 durch einen Faktor von 3,25 geteilt. Wenn eine Frequenz von 32,768kHz anliegt, wird die Frequenz des an der Verbindung 45 anliegenden Ausgangssignals etwa 1OkHz.

Somit ist durch die Erfindung eine neue Schaltungsanordnung geschaffen, welche dazu verwendet werden kann, um den Ausgang eines quarzgesteuerten Oszillators, der auf einer Eigenfrequenz von 32,768kHz arbeitet, welche eine ganzzahlige Potenz von 2

9098 3 1/0571

ist, in ein Signal von 1OkHz umzuwandeln, welches eine ganzzahlige Potenz von 10 ist. Somit können ohne weiteres verfügbare Kristalle oder Quarze, welche im großen Umfang in der Digitaluhr-Industrie verwendet werden, auf anderen Anwendungsgebieten angewendet werden, wo ein Dezimalbetrieb gefordert wird. Nur zum Zwecke der Erläuterung und nicht als Beschränkung werden nachstehend Bezeichnungen von kommerziell erhältlichen logischen Einrichtungen angegeben, welche in der bevorzugten Ausführungsform verwendet werden können:

Inverter 12, 14 und 24 Typ 4049

UND-Glieder 16 und 18 Typ 4081

ODER-Glied 20 Typ 4071

Flip-Flops 28 und 36 Typ 4013

Zähler 22 Typ MC14161

Ende der Beschreibung

809831/0571

Claims

Patentansprüche zum Patentgesuch

der Firma Cardiac Pacemakers, Inc. St.Paul, Minnesota / USA

M J Frequenzteiler, um Eingangssignale einer Frequenz f..= 2 aufzunehmen, wobei N eine erste vorbestimmte ganze Zahl ist, und um an dessen Ausgang ein Signal mit einer Frequenz

£„ = 10 abzugeben, wobei P eine zweite vorbestimmte ganz Zahl ist, g e kennzeichnet durch eine Quelle (10) für regelmäßge elektrische Signale der Frequenz f₁; durch einen programmierbaren Zähler (22) mit Dateneingabeanschlüssen (P₁ bis P.), einem Takteingang (CLK) und einem Übertrag-Ausgangsanschluß (CO.); durch eine erste Steuereinrichtung (28, 30, 32, 34), deren Eingangsanschluß an den Übertrag-Ausgangsanschluß (CO.) des Zählers (22) angekoppelt ist, damit abwechselnd ein erster und ein zweiter binärer Zahlenwert über die Dateneingabeanschlüsse in den Zähler (22) jedesmal dann eingegeben werden, wenn ein Übertrag-Ausgangssignal an dem Übertrag-Ausgangsanschluß (CO.) des Zählers

(22) erzeugt wird; und durch eine zweite Steuereinrichtung (16, 18, 20; 36 bis 42), die auf den Ausgang von der ersten Steuereinrichtung (28 bis 34) anspricht, um wahlweise die regelmäßige elektrischen Signale der Frequenz f.. oder deren Komplement an den Takteingang (CLK) des Zählers (22) anzulegen, wobei die Anordnung so ausgelegt ist, daß das Übertrag-Ausgangssignal eine Frequenz hat, die etwa f₂ ist.
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuereinrichtung ein erstes

909831/0571

D-Flip-Flop (28) mit einem Takteingang (CLK), der mit dem Übertrag-Ausgangsanschluß (CO.) des Zählers (22) verbunden ist, mit einem Dateneingabeanschluß (D) und richtigen sowie Komplement-Ausgangsanschlüssen (Q₁ bzw. Q₁) aufweist, von welchen der eine (Q₁) durch eine Leitung (30) mit dem Dateneingabeanschluß (D) und von welchen der andere (Q₁) über Leitungen (32, 34) zumindest mit einem (P₁) der Dateneingabeanschlüsse des programmierbaren Zählers (22) und mit der zweiten Steuereinrichtung (36) verbunden ist.
3. Frequenzteiler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Steuereinrichtung folgende Elemente aufweist: ein zweites D-Flip-Flop (36) mit einem Takteingang (CLK), der mit einem (Q₁) der Ausgangsanschlüsse der ersten Flip-Flops (28) verbunden ist, mit einem Dateneingabeanschluß (D) und richtigen sowie Komplement-Ausgangsanschlüssen (Q₂ bzw. Q₂); eine Verknüpfungsanordnung (16, 18, 20), deren erster Eingang mit der die regulären elektrischen Signale abgebenden Quelle (10) und deren Ausgang mit dem Takteingang (CLK) des Zählers (22) verbunden ist; Leitungen (38, 40), die die richtigen und die Komplement-Ausgangsanschlüsse (Q₂/ Q₂) des zweiten D-Flip-Flops (36) mit einem zweiten Eingang der Verknüpfungseinrichtung (16, 18, 20) verbinden; und eine Leitung (42), die einen (Q„) der Ausgangsanschlüsse des zweiten D-Flip-Flops (36) mit dessen Dateneingabeanschluß (D) verbindet.
4. Frequenzteiler nach Anspruch 3, dadurch gekennzeichnet, daß die Verknüpfungseinrichtung ein erstes und ein zweites UND-Glied (16, 18) mit jeweils zwei Eingangsanschlüssen und einem Ausgangsanschluß und ein ODER-Glied (20) mit zwei Eingangsanschlüssen und einem Ausgangsanschluß aufweist, das die regelmäßig auftretende Signale abgebende Quelle

(10) jeweils mit einem der beiden Eingangsanschlüsse des ersten und zweiten UND-Glieds (16, 18) verbunden ist, daß die Ausgangsanschlüsse der beiden UND-Glieder (16, 18) mit den beiden Eingangsanschlüssen des ODER-Glieds (20) verbunden sind; daß der Ausgangsanschluß des ODER-Glieds (20) mit dem Takteingang (CLK) des Zählers (22) verbunden ist, daß der richtige Ausgangsan-

9 0 9 8 3 1/0571

Schluß (Q ) des zweiten D-Flip-Flops (36) mit dem anderen Eingangsanscnluß des ersten UND-Glieds (16) verbunden ist, und daß der Komplementausgang (Q₂) des zweiten D-Flip-Flops (36) mit dem anderen Eingangsanschluß des zweiten UND-Glieds (18) verbunden ist.
5. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß N = 15 und P = 4 ist.
6. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Binärzahlenwert 1100 und der zweite Binärzahlenwert 1101 ist.

908 8 31/0571