DE2849382A1 - Elektrische recheneinrichtung - Google Patents
Elektrische recheneinrichtungInfo
- Publication number
- DE2849382A1 DE2849382A1 DE19782849382 DE2849382A DE2849382A1 DE 2849382 A1 DE2849382 A1 DE 2849382A1 DE 19782849382 DE19782849382 DE 19782849382 DE 2849382 A DE2849382 A DE 2849382A DE 2849382 A1 DE2849382 A1 DE 2849382A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- memory
- generator
- processed
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 210000000352 storage cell Anatomy 0.000 abstract 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
- G06F9/3552—Indexed addressing using wraparound, e.g. modulo or circular addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Complex Calculations (AREA)
- Multi Processors (AREA)
Description
- Elektrische Recheneinrichtung.
- Die Erfindung betrifft eine elektrische Recheneinrichtung eines von einem Strahlrichtsystem verschiedenen Signalverarbeitungs systems, mit einem Rechenwerk, einem damit verbundenen Speicher, einer Adreßerzeugungseinrichtung zur Adressierung des Speichers sowie mit Schalt- und Steuermittelll ur taktweisen Übertragung zu verarbeitender bzw. verarbeiteter Folgen von Datensignalen zwischen einem Eingang und einem Ausgang.
- Allgemein bekannte elektrische Recheneinrichtungen dieser Art enthalten außerdem einen mit dem Eingang bzw. dem Ausgang der Einrichtung verbundenen Hauptspeicher großen Fassungsvermögen, während der zuvor genannte Speicher ein Schnellspeicher ist, in welchem etwa bei der Abwicklung voll Unterprogrammen anfallende Zwischenergebnisse des Rechenwerkes kurzzeitig abgespeichert werden.
- Es zeigt sich, daß bei bekannten Recheneinrichtungell die Adresse sierung des eingangs genannten, dem Rechenwerk zugeordnetell Speichers vergleichsweise kompliziert ist und einen holln apparativen Aufwand dann erfordert, wenn wiederholt bestimmte Rechenoperationen an bestimmten Daten einer Datensignalfolge durchgeführt werden müssen. Dies ist bei Näherungsverfahren mit iterativen Rechenschritten, bei der Integration einander entsprechender Daten über eine bestimmte Anzahl von Takten des Datenflusses, bei einer Filterung und Gewichtung oder dergleichen der Fall.
- Aufgabe der vorliegenden Erfindung ist es demgemäß, eine elektrische Recheneinrichtung so auszugestalten, daß die Aressierung des Speichers für bestimmte wiederkehrende Operationen vereinfacht wird.
- Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Adreßerzeugungseinrichtung einen Generator zur Erzeugung eines ersten Adressenteiles, einen nach einer der Zahl bestimmter aufeinanderfolgend zu wählender Speicherplätze des Speichers entsprechenden Anzahl von Zählschritten neu beginnenden Zähler (modulo-M-Zähler) zur Lieferung eines zweiten Adressenteils und einen Kombinator enthält, welcher die beiden Adressenteile zu einer Adresse für den Speicher derart kombiniert, daß periodisch aufeinanderfolgende Rechenoperationen unter Verwendullg des Inhaltes der genannten aufeinanderfolgend zu wählenden Speicherplätze durchführbar sind.
- Ein Ausführungsbeispiel wird nachfolgend anhand der Zeichnung beschrieben, in welcher als Blockschaltbild eine elektrische Recheneinrichtung in ihren wesentlichen Bestandteilen gezeigt ist.
- Die zu bearbeitende Folge von Datensignalen erreicht über eine Eingangsleitung 1 einen Pufferspeicher 2, welcher die Datensig rille der Folge unter Steuerung durch die Steuersignale t einer Steuereinrichtung 3 an das Rechenwerk 4 weitergibt.
- Das Rechenwerk 4 ist mit seinem Ausgang 5 an einen Ausgangs pufferspeicher 6 angeschlossen, welcher in der dargestellten Weise ebenfalls durch die Steuereinrichtung 3 gesteuert wird.
- Außerdem hat das Rechenwerk 4 über einen Speichereingangskanal 7 bzw. einen Speicherausgangskanal 8 mit einem Speicher 9 Verbindung, dessen Speicherplatzeinteilung Gruppen von jeweils M aufeinanderfolgend zu adressierenden Speicherplätzen enthält.
- Der Adresseneingang des Speichers 9 wird durch einen Kombinator 10 beaufschlagt, der aus zwei Adressenteilen die den Speischer 9 steuernde Adresse bildet. Ein erster Adressenteil wird von einem Adressenteilgenerator 11 erzeugt, welcher auch Signale in Gestalt bestimmter Gewichtungsfaktoren über eine Leitung 12 an das Rechenwerk 4 liefert, um dort mit diesen Faktoren bestimmte der verarbeiteten Daten zu modifizieren oder zu gewichten.
- Ein jeweils zweiter Adressenteil erreicht den Kombinator 10 von einem Zähler 13, der modulo-M zählt, also nach einer Zahl M von Z':ihlschritten mit der Zählung neu beginnt. Die Zahl M stimmt mit der oben erwähnten Zahl im Speicher 9 aufeinanderfolgend zu wähwender Speicherplätze überein.
- Aus der Zeichnung ist schließlich noch zu erkennen, daß entsprechcride Steuerverbindungen von der Steuereinrichtung 3 zu den einzelnen Schaltungsbauteilen führen, um die Recheneinrichtung auf an sich bekannte Art taktweise zu betreiben.
- Die vorstehend beschriebene Adressierung des mit dem Rechenwerk 4 zusammenarbeitenden Speichers 9 gestattet es, bei der Verarbeitwig von nacheinander eintreffenden, einander entsprechenden Teiifolgen von Datensignaleii durch Einspeichern der jeweils sebildeten Zwischenergebnisse in aufeinanderfolgenden Speicherplätzen bei der Bildung des Endergebnisses, welches an den Ausgang der Einrichtung weiterzugeben ist, eine bestimmte Ordnung einzuhalten, derart, daß beispielsweise das erste Zwischenergebnis aus der ersten Teilfolge, das zweite Zwischenergebnis entsprechend der zweiten Teilfolge und das dritte Zwischenergebnis entsprechend der dritten Teilfolge miteinander zu dem Endergebnis kombiniert werden.
- L e e r s e i t e
Claims (1)
- Patentanspruch Elektrische Recheneinrichtung eines von einem Strahlrichtsystem verschiedenen Signalverarbeitungssystems, mit einem Rechenwerk, einem damit verbundenen Speicher, einer Adreßerzeugungseinrichtung zur Adressierung des Speichers sowie Schalt- und Steuermitteln zur taktweisen Übertragung zu verarbeitender bzw. verarbeiteter Folgen von Datensignalen zwischen einem Eingang uiid einem Ausgang, dadurch gekennzeichnet, daß die Adreßerzeugungseinrichtung (10, 11, 13) einen Generator (il) zur Erzeugungs eines ersten Adressenteiles, einen periodisch nach einer der Zahl bestimmter aufeinenderfolgend zu wählender Speicherplätze des Speichers (9) entspre c1ienden Anzahl (M) von Zählschritten neu beginnenden Zähler (1.3) 211r Lieferung des zweiten Adressenteils und einen Kombinator (10) enthält, welcher die beiden Adressenteile zu einer Adresse für den Speicher kombiniert, so daß periodisch aufeinanderfolgende Rechenoperationen unter Verwendung des Inhaltes der genannten aufeinanderfolgend zu wählenden Speicherplätze durchführbar sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782849382 DE2849382C2 (de) | 1978-11-14 | 1978-11-14 | Adressiervorrichtung für eine elektrische Recheneinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782849382 DE2849382C2 (de) | 1978-11-14 | 1978-11-14 | Adressiervorrichtung für eine elektrische Recheneinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2849382A1 true DE2849382A1 (de) | 1980-06-04 |
DE2849382C2 DE2849382C2 (de) | 1984-04-12 |
Family
ID=6054649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782849382 Expired DE2849382C2 (de) | 1978-11-14 | 1978-11-14 | Adressiervorrichtung für eine elektrische Recheneinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2849382C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0224267A2 (de) * | 1985-11-27 | 1987-06-03 | Nec Corporation | Datenverarbeitungsvorrichtung |
FR2666916A1 (fr) * | 1990-09-19 | 1992-03-20 | Alcatel Radiotelephone | Vanne regulatrice de debit. |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1119563B (de) * | 1957-07-31 | 1961-12-14 | Bull Sa Machines | Anordnung zum Steuern von Informationen |
-
1978
- 1978-11-14 DE DE19782849382 patent/DE2849382C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1119563B (de) * | 1957-07-31 | 1961-12-14 | Bull Sa Machines | Anordnung zum Steuern von Informationen |
Non-Patent Citations (1)
Title |
---|
Speiser "Digitale Rechenanlagen", Springer-Ver- lag Berlin, 1967, S.167 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0224267A2 (de) * | 1985-11-27 | 1987-06-03 | Nec Corporation | Datenverarbeitungsvorrichtung |
EP0224267A3 (de) * | 1985-11-27 | 1989-10-11 | Nec Corporation | Datenverarbeitungsvorrichtung |
FR2666916A1 (fr) * | 1990-09-19 | 1992-03-20 | Alcatel Radiotelephone | Vanne regulatrice de debit. |
EP0476592A2 (de) * | 1990-09-19 | 1992-03-25 | Alcatel Mobile Communication France | Adressengenerator für den Datenspeicher eines Prozessors |
EP0476592A3 (en) * | 1990-09-19 | 1992-08-05 | Alcatel Radiotelephone | Address generator for the data storage of a processor |
US5355462A (en) * | 1990-09-19 | 1994-10-11 | Alcatel Radiotelephone | Processor data memory address generator |
Also Published As
Publication number | Publication date |
---|---|
DE2849382C2 (de) | 1984-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0475497B1 (de) | Stopfentscheidungsschaltung für eine Anordnung zur Bitratenanpassung | |
DE2451982C2 (de) | ||
DE3300263C2 (de) | ||
DE3506749C2 (de) | ||
DE3485792T2 (de) | Digitale signalverarbeitungseinrichtungen. | |
DE2023570C2 (de) | Einseitenband-Modulationssystem | |
DE3124653C2 (de) | ||
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE3503508C2 (de) | ||
DE2747146A1 (de) | Datenverarbeitungsanlage | |
DE2125230B2 (de) | Verfahren und Schaltungsanordnung zur modifizierenden Verarbeitung digitaler Informationssignalfolgen | |
DE2433075B2 (de) | Anordnung zur frequenzsynthese | |
DE2834254A1 (de) | Kanalumsetzer fuer multiplex-betrieb | |
EP0230076A2 (de) | Verfahren und Anschaltungsanordnung zur Auflösungsumwandlung von binären Pseudo-Halbtonbildern | |
EP0660246A2 (de) | Signalprozessor | |
DE2849382A1 (de) | Elektrische recheneinrichtung | |
DE1300974B (de) | Verfahren zum Empfang und zur Auswertung im Zeitvielfachbetrieb von ueber individuelle Signalkanaele uebermittelten Wechselstromsignalen, insbesondere in Fernmeldeanlagen | |
DE4022387C2 (de) | ||
DE3609056C2 (de) | ||
EP0254824A2 (de) | Verfahren zur zweidimensionalen diskreten Cosinus-Transformation | |
DE3435816A1 (de) | Vorrichtung zur numerischen signalverarbeitung | |
EP0161335B1 (de) | Bereitstellung von Abtastwerten eines zeitabhängigen Signals in einer Datenverarbeitungsanlage | |
DE3634691A1 (de) | Differenzpulscodemodulator sowie dessen verwendung als demodulator | |
EP0430341B1 (de) | Verfahren zum zeitverschachtelten Verarbeiten von Datenwörtern und Anordnung zur Durchführung dieses Verfahrens | |
DE3417816A1 (de) | Programmierbares schaltnetz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |