DE2846488A1 - Datenverarbeitungssystem - Google Patents

Datenverarbeitungssystem

Info

Publication number
DE2846488A1
DE2846488A1 DE19782846488 DE2846488A DE2846488A1 DE 2846488 A1 DE2846488 A1 DE 2846488A1 DE 19782846488 DE19782846488 DE 19782846488 DE 2846488 A DE2846488 A DE 2846488A DE 2846488 A1 DE2846488 A1 DE 2846488A1
Authority
DE
Germany
Prior art keywords
data
sbi
information
link
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782846488
Other languages
English (en)
Inventor
Richard J Casabona
John V Levy
David P Rodgers
Robert F Stewart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE2846488A1 publication Critical patent/DE2846488A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Description

Anmelderin: Digital Equipment' Corporation, Maynard, MA/USA
Datenverarbeitungs sys tem
Die Erfindung betrifft ein Datenverarbeitungssystem und betrifft insbesondere die Verbindung verschiedener Einheiten in einem digitalen Datenverarbeitungssystem und die Datenübertragung zwischen diesen Einheiten.
Datenübertragungssysteme sind in verschiedenen US-Patentanmeldungen und US-Patentschriften der Anmelderin beschrieben, und zwar beispielsweise in der US-PS 3 614 740, die ein Datenverarbeitungssystem mit Schaltungen betrifft, um zwischen Betriebsprogrammen und Unterbrechungsprogrammen und Unterprogrammen zu übertragen. In der US-PS 3 614 741, die ein Datenverarbeitungssystem mit Befehlsadressen betrifft, die eines einer Anzahl Register einschließlich des Programmzählers identifizieren; in der US-PS 3 710 324, die ein Datenverarbeitungssystem betrifft,; in der US-PS 3 999 163, die einen Sekundärspeicher für ein Datenverarbeitungssystem betrifft, und ferner in der US-Patentanmeldung S.N. 845 055, die eine zentrale Recheneinheit zum Verarbeiten von Befehlen mit veränderlichen Längen betrifft; in der US-Patentanmeldung S.N. 845 051, die eine zentrale Recheneinheit zum Ausführen von Befehlen mit Hilfe eines speziellen Operanden-Spezifizierers betrifft; in der US-Patentanmeldung S.N. 845 416, die eine zentrale
809818/0878
Recheneinheit zum Verarbeiten von Unterprogramm-Abrufbefehlen betrifft; in der US-Patentanmeldung S.N. 845 415, die ein digitales Datenverarbeitungssystem betrifft, und in der US-Patentanmeldung S.N. 845 417, die einen Speicher für ein digitales Datenverarbeitungssystem mit einer Befehlsspeicherung betrifft.
Ein digitales Datenverarbeitungssystem weist drei Grundelemente auf, nämlich ein Speicherelement, ein Eingabe-Ausgabe-Element und eine zentrale Recheneinheit. Das Speicherelement speichert Information in adressierbaren Speicherstellen. Diese Information weist Daten und Befehle zum Verarbeiten der Daten auf. Die Recheneinheit überträgt Information an und von dem Speicherelement, interpretiert die ankommende Information entweder als Daten oder als Befehle und verarbeitet die Daten entsprechend den Befehlen. Die Eingabe-Ausgabe-Elemente stehen auch mit dem Speicherelement in Verbindung, um Eingangsinformation an das System zu übertragen und verarbeitete Information von diesem zu erhalten.
Seit Jahren sind viele verschiedene Arten von digitalen Datenverarbeitungssystem entwickelt worden. Jedoch ist diese Entwicklung auf das Schaffen neuer Prozessorelemente mit einem wirksameren Aufbau, von größeren und schnelleren Speicherelementen und von noch komplizierteren Eingabe-Ausgabe-Elementen gerichtet worden. Hierbei hat es kleine Änderungen in der Technologie gegeben, um Information zwischen den verschiedenen Elementen in dem Datenverarbeitungssystem zu übertragen. Tatsächlich können alle Datenverarbeitüngssysteme, welche der Anmelderin bekannt sind, durch die Zeitsteuersteuerverfahren klassifiziert werden, die sie benutzen. Es gibt nur zwei Zeitsteuerkategorien, nämlich eine synchrone und eine" asynchrone Zeitsteuerung.
Digitale Datenverarbeitungssysterne, die eine synchrone Zeitsteuerung benutzen, weisen im allgemeinen einen Haupttaktgeber auf, welcher alle Operationen in allen Elementen steuert. Dieser Haupttaktgeber erzeugt Zeitsteuersignale, welche Operationen in der zentralen Recheneinheit bzw. dem Prozessorelement und auch in dem Speicher und den Eingabe-Ausgabe-Elementen steuern, die mit einer Verbin-
009818/087-6
dungsleitung verbunden sind. Da alle Elemente in dem System durch den Haupttaktgeber synchronisiert sind, muß die Taktgeberfrequenz entsprechend eingestellt werden, um so zu arbeiten, daß sie mit dem langsamsten Element in dem System verträglich ist. Die Übertragungsgeschwindigkeiten zwischen Elementen bedingen äußerste Beschränkungen bezüglich der Geschwindigkeiten, mit welcher die schnelleren Elemente arbeiten können. Infolgedessen verlangsamt eine langsame Übertragungsgeschwindigkeit das ganze System, so daß das System unter dem theoretischen Wirkungsgrad vieler seiner Bauelement läuft.
Andere digitale Datenverarbeitungssysteme benutzen eine asynchrone Zeitsteuerung über ihre verschiedenen Verbindungen. Bei einer asynchronen Zeitsteuerung kann jedes Element frei mit der wirksamsten Geschwindigkeit arbeiten. Üblicherweise stehen zwei Elemente miteinander in Verbindung, wenn ein Element eine Datenübertragung über eine Verbindungsleitung einleitet. Das eine Element steuert dann die Leitung im Hinblick auf den Auschluß von allen dritten Elementen in dem System, bis das andere Element bestätigt, daß die angeforderte Übertragung beendet worden ist. Systeme mit einer asynchronen Zeitsteuerung dürften etwas schneller sein als die synchronen Systeme, da einige Übertragungen mit einer höheren Geschwindigkeit als die des langsamsten Elementes in dem System durchgeführt werden, während die Möglichkeit erhalten bleibt, langsamer mit den langsameren Elementen in Verbindung zu stehen. Jedoch sind asynchrone Übertragungen bei bestimmten Anwendungen nachteilig. In bestimmten asynchronen Systemen ist, wenn ein Übertragungsvorgang eingeleitet worden ist, die ganze Leitung für irgendwelche andere Elemente als die zwei, zwischen denen die Übertragung stattfindet, nicht verfügbar, bis diese Übertragung durchgeführt ist. Derartige Übertragungen mit langsameren Elementen behindern die Arbeitsweise der schnelleren Element und verringern deren Wirkungsgrade unter die theoretisch möglichen Werte.
Trotz der Nachteile der synchronen und der asynchronen Übertragungen arbeiten die meisten digitalen Datenverarbeitungssysteme
909818/00 7-6
noch einzig und allein entweder mit dem einen oder mit dem andere^ aber nicht mit beiden Zeitsteuerungsverfahren. Die Auswahl des einen gegenüber dem anderen hängt offensichtlich von vorbestimmten Anwendungen für das digitale Datenverarbeitungssystem ab. Infolgedessen können für bestimmte Anwendungen unanehmbare Arbeitsgeschwindigkeiten angetroffen werden, während in anderenFällen die Geschwindigkeiten akzeptabel sind.
In der eingangs erwähnten US-Patentanmeldung S.N. 845 415 ist ein digitales Datenverarbeitungssystem beschrieben, in welchem eine synchrone Hauptleitung die einzelnen Element verbindet. Im Unterschied zu herkömmlichen Systemen ist bei diesem System die Zeitsteuerung, die auf die Hauptleitung ausgeübt wird, nicht auf alle Elemente ausgedehnt. Jedes Element arbeitet mit der ihm eigenen maximalen Geschwindigkeit, solange es nicht mit der Hauptleitung verbunden ist. Zu dem Zeitpunkt, wenn ein Element .eine übertragung durchführt, bereitet es diese vor, um die übertragung synchron mit der Hauptleitung durchzuführen. Obwohl bei diesem System die Geschwindigkeit bei Nachrichtenübertragungen insgesamt viel höher ist/ ist dadurch die Übertragungsgeschwindigkeit insgesamt noch nicht auf die maximal mögliche Geschwindigkeit erhöht.
Die Erfindung soll daher ein Datenverarbeitungsssystem schaffen, in welchem die Elemente Information mit sehr hohen Geschwindigkeiten austauschen können. Ferner ist ein Datenverarbeitungssystem geschaffen, bei welchem jedes Element mit seiner wirksamstenGeschwindigkeit betrieben werden kann, ohne daß andere Informationsaustauschvorgänge zwischen den Elementen übermäßig verzögert werden'. Und schließlich soll gemäß der Erfindung ein Datenverarbeitungssystem geschaffen werden, in welchem jedes Element mit seiner wirksamsten Geschwindigkeit während eines Datenaustausches mit einem anderen Element betrieben werden kann, ohne daß Informationsaustauschvorgänge mit anderen Elementen vollständig unterbunden sind.
Gemäß der Erfindung weist jede Informationsübertragung zwischen zwei Elementen in einem digitalen Datenverarbeitungssystem zwei
909813/0876
einzelne, gesonderte Bewegungen bzw. Transaktionen auf. Während einer ersten Transaktion gibt einElement einen Befehl über eine Verbindungsleitung an ein anderes Element ab, wobei der Befehl die Datenübertragungsoperation festlegt und das Element identifiziert, das den Befehl abgibt. Wenn die Übertragungsoperation darin besieht, Information an das eine Element zu übertragen, verzichtet das letztere auf eine Steuerung über die Hauptleitung und ermöglicht dadurch andere Transaktionen oder Bewegungen zwischen anderen Elementen in dem System. Wenn das andere Element die angeforderte Information auffindet, erlangt&die Steuerung der Hauptleitung und gibt die Information an die Hauptleitung zusammen mit der Identifizierung des Elementes ab, dai die Information angefordert hat. Das eine Element spricht dann auf diese Indentifizierung an, indem es die Information annimmt und dadurch den Informationsaustausch beendet.
Gemäß der Erfindung weist somit ein digitales Datenverarbeitungssystem eine Verbindung für die verschiedenen Elemente auf, die das System bilden. Jedes Element, das mit der Verbindungseinrichtung verbunden ist, wird Verbindungsglied genannt. Wenn ein Element mit einem anderenElement in Verbindung kommen will, sucht das eine Element, das als ein befehlendes Verbindungsglied bezeichnet wird, eine Steuerung der Verbindung und überträgt dann einen Befehl und eine Adresse einer Speicherstelle an das andere Element, wenn es eine Steuerung der Verbindung erhält. Auf eine Steuerung wird dann verzichtet, wenn nicht das eine Element Daten an das andere Element abgibt, worauf dann die Daten unmittelbar abgegeben werden. Wenn Daten wieder aufzufinden sind, findet das andere Element die Daten auf, fordert eine Steuerung der Verbindung an und wenn es die Steuerung erhält, überträgt es die Daten auf die Verbindung mit einer Kennzeichnung des einen Elements. Das eine Element findet dann die Daten aus der Verbindung auf, wenn es die eigene Kennzeichnung erkennt. Wenn das andere Element ein Speicherelement ist, enthält es auch eine Speicherungsdatei zum Speichern von Befehlen und Daten, wenn es entsprechend einem Befehl von dem anderen Element arbeitet.
90981S/087S
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines digitalen Datenverarbeitungssystems gemäß der Erfindung;
Fig. 2A bis 2D Datenarten, die in Verbindung mit einer bestimmten Ausführungsform der Erfindung verwendet werden;
Fig. 3 die Leitungen und entsprechende Signale, welche eine ■ Verbindung für Elemente in dem digitalen Datenverarbeitungssystem in Fig. 1 bilden;
Fig. 4A bis 4K Kurven oder Zeitdiagramme, welche die verschiedenen Taktsignale und Zeitsteuerintervalle wiedergeben, welche Informationsübertragungen zwischen den in Fig. 1 dargestellten Elementen synchronisieren;
Fig. 5A ein Diagrammdas Folgen von Transaktionen darstellt, die zwischen den in Fig. 3 wiedergegebenen Elementen vorkommen können;
Fig. 6 ein ins einzelne gehendes Blockschaltbild der in Fig. 1 dargestellten zentralen Recheneinheit;
Fig. 7 ein Blockschaltbild der Datenwege in der in Fig. 6 wiedergegebenen SBI-Steuerung;
Fig. 8 ein ins einzelne gehendes Blockschaltbild von wichtigen Teilen der in Fig. 7 dargestellten Steuerlogik;
•Fig. 9 ein Zeitablaufdiagramm, das zum Verständnis der Arbeitsweise der in Fig. 6 bis 8 dargestellten SBI-Steuerung während einer Leseoperation vorteilhaft ist;
Fig.10 ein Zeitsteuerdiagramm, das zum Verständnis der Arbeitsweise der in Fig. 6 bis 10 wiedergegebenen Schaltungs-
Ö09818/Ü87.S
2646488
anordnung während eines Einschreibvorgangs vorteilhaft ist;
Fig. 11 ein Blockschaltbild einer in Fig. 1 dargestellten Speichersteuereinrichtung und einer Speicheranordnung;
Fig.12 ein Blockschaltbild eines Teils der in Fig. 11 wiedergegebenen Steuereinrichtung;
Fig.13 ein Blockschaltbild eines anderen Teils der in Fig. 11 wiedergegebenen Steuereinrichtung; und
Fig.14 Register, die in der in Fig. 11 dargestellten Speichersteuereinrichtung verwendet werden.
In Fig. 1 weisen die Grundelemente eines Datenverarbeitungssystems gemäß der Erfindung eine zentrale Recheneinheit 10, Speichereinheiten 11 und Ein-/Ausgabe-(E/A-)Einheiten 12 auf. Eine synchrone Rückseitenverbindung (SBI) 14 verbindet die zentrale Recheneinheit 10, die Speichereinheiten 11 und die E/AEinheiten 12.
Die zentrale Recheneinheit 11 weist ein Bedienungspult 15, eine SBI-Kopplungs- und Speicherpufferschaltung 16, einen Adressenübertragungspuffer 17, eine Befehlspufferschaltung 18 und eine Datenweg- und interne Registerschaltung 19 auf. Die SBI-Kopplungs- und Speicherpufferschaltung 16 schafft die erforderliche Kopplungsschaltung, um Information über die SBI-Verbindung 14 an die Speichereinheiten 11 und die E/A-Einheiten zu übertragen. Die Schaltung 16 erhält alle Daten vondem Speicher und alle AdressenÜbertragungen von der Pufferschaltung Sie weist einen assoziativen Speicher oder Puffer auf. Jedesmal wenn Daten in denPufferspeicher. in der Schaltung 16 von der Datenweg- und internen Registerschaltung 19 aus eingeschrieben werden, werden diese Datenauch in eine entsprechende Stelle der Speichereinheit 11 geschrieben.
Diese Ausführungsform der zentralen Recheneinheit 10 arbeitet
^08818/08
mit virtuellen Adressen. Der Adressenübertragungspuffer 17 :setzt die Virtuellen Adressen in physikalische bzw. natürliche Adressen um, welche die Speicherpufferschaltung 16 benutzt, um entweder zu bestimmen, ob er Daten von der entsprechenden Stelle enthält, oder um eine Übertragung von der entsprechenden tatsächlichen Stelle in der Speichereinheit 11 einzuleiten und abzufangen. Die Befehlspufferschaltung 18 weist Einrichtungen zum Speichern von Befehlen oder Teilen davon auf, wenn sie entweder aus dem Pufferspeicher unmittelbar oder aus der Speichereinheit 11 wiederbeschafft werden.
Das Bedienungspult 15 dient als Bedienungskopplungseinrichtung. Sie ermöglicht der Bedienungsperson, Daten zu prüfen und abzulegen, die Operation der zentralen Recheneinheit 10 anzuhalten oder sie über eine Folge von Programmbefehlen stufenweise einzustellen. Sie ermöglicht auch einer Bedienungsperson, das System über eine üreingabeprozedur zu initialisieren und verschiedene diagnostische Versuche bei dem ganzen Datenverarbeitungssystem durchzuführen.
In Fig. 1 weisen die Speichereinheiten 11 zwei Speichersteuerungen 2OA und 2OB auf. Jede Speichersteuerung ist mit einer Anzahl Speicherfelder verbunden. Insbesondere ist die Speichersteuerung 2OA mit Speicherfeldern 21A und die Speicherungsteuerung 2OB mit Speicherfeldern 21B verbunden. Die Arbeitsweise der Speichereinheit 11 wird im einzelnen später beschrieben.
Ferner sind verschiedene Arten von E/A-Einheiten 12 dargestellt. Ein E/A-Leitungsadapter 22 verbindet verschiedene Eingabe-/Ausgabe(E/A-)Einrichtungen 23, wie beispielsweise Fernschreiber mit der Leitung 14. Die Verbindung, Arbeitsweise und Übertragung von Signalen zwischen dem E/A-Leitungsadapter 22 und den E/AEinrichtungen 2-3 ist in der US-PS 3 710 324 beschrieben.
Zwei andere E/A-Einheiten 12 schaffen einai Sekundärspeicher für das Datenverarbextungssystem. Sie weisen einen Sekundärspeicher-Leitungsadapter 24 und eine Anzahl Platteneinheiten 25 auf. Ferner ist ein Sekundärspeicher-Leitungsadapter 26 und ein Bandlauf-
909818/08 7.0
werk dargestellt. Die Verbindung der Sekundärspeicher-Leitungsadapter 24 und 26 und ihre jeweiligen Platteneinheiten 25 sowie der Bandantrieb 27 sind in der eingangserwähnten US-PS 3 999 beschrieben.
Wie aus Fig. 1 zu ersehen ist, verbindet die SBI-Verbindung 14 die verschiedenen Einheiten in dem Datenverarbeitungssystem. Gemäß der Erfindung stehen die verschiedenen Schaltungen, welche mit der SBI-Verbindung 14 verbunden sind, über die SBI-Verbindung in äußerst wirksamer Weise in Wechselwirkung. Um die Informationsübertragung zwischen verschiedenen Paaren von Einheiten zu verstehen, die mit der SBI-Verbindung 14 verbunden sind, ist es zuerst vorteilhaft, einige Definitionen für Ausdrücke wiederzugeben, die ohne weiteres verwendet worden sind und die in der restlichen Beschreibung verwendet werden.
"Information" ist Intelligenz, die verwendet wird, um die Basis für eine Datenverarbeitung zu steuern und zu schaffen. Sie weist Adressen-jDaten-Steuer- und Zustandsinformation auf. "Daten" weisen Information auf, welche der Gegenstand oder das Ergebnis einer Verarbeitung ist.
Informationsübertragungen zwischen Einheiten in dem in Fig. 1 dargestellten Datenverarbeitungssystem erfolgen über die SBI-Verbindung 14 und enthalten Übertragungen von diskreten bzw. einzelnen Informations-Datenworten. Jedes Informationsdatenwort hat eine charakteristische Größe auf der SBI-Verbindung 14. Andere Elemente können Informations-Datenworte mit anderen Längen verarbeiten. Das elementarste Informations-Datenwort ist ein Byte. Bei der Ausführungsform des in Fig. 1 dargestellten Datenverarbeitungssystem weist ein Byte 8 binäre Ziffern (oder Bits ) auf. In Fig. 2A ist eine Anzahl aneinandergrenzender Bytes dargestellt. Die nächst größere Datenwortlänge ist ein"Wort". Ein "Wort" weist wie in Fig. 2B dargestellt ist, zwei aneinandergrenzende Bytes auf. Wie in Fig. 2C dargestellt ist, bilden zwei benachbarte Worte ein sogenanntes "Langwort11. Zwei aneinandergrenzende Langworte bilden ein "Vierfachwort", wie in Fig. 2D dargestellt ist.
90-98 18/087.6
Die SBI-Verbindung 14 überträgt alle Information parallel in Form eines Langwortes, in Fig. 2A bis 2D sind insgesamt vier Vierfachworte dargestellt. In dem in Fig. 2A dargestellten Vierfachwort befindet sich das Byte .Q an der ' . niedrigstwertigen Bytestelle, während sich ein Wort .Q " _. .
. und ein Langwort 0 an der niedrigstwertigen Wort- oder Langwortstelle in Fig. 2B bzw. 2C befinden. In der folgenden Beschreibung ist angenommen, daß entsprechende Ausrichtungen in dem Datenverarbeitungssystem erhalten werden. Es gibt keine Anforderung, daß irgendwelche derartige Ausrichtungen beizubehalten sind. Wie in der eingangserwähnten ÜS-Patentanmeldung S.N. 845 beschrieben ist, können Übertragungen auch ohne ein Einhalten dieser Ausrichtung vorkommen/ wenn eine zentrale Recheneinheit ein Langwort überträgt, das an einer gewissen anderen Bytegrenze beginnt.
Wenn zwei Elemente vorgesehen sind, um Information über die SBI-Verbindung 14 auszutauschen, sind zumindest zwei "SBI-Transaktionen" erforderlich. Während einer ersten SBI-Transaktion fordert ein Element den Informationsaustausch an und überträgt eine Befehlsund Adresseninformation an die SBI-Verbindung 14. Das durch die Adresseninformation gekennzeichnete andere Element spricht darauf an und bereitet sich vor, um den Informationsaustausch abzuschließen. Hierdurch ist eine erste SBI-Transaktion beendet. Während einer zweiten SBI-Transaktion läuft die auszutauschende Information über die SBI-Verbindung 14. Eine dritte SBI-Transaktion , um noch eine zusätzliche Information zu übertragen, ist ebenfalls noch möglich.
Jedes Element, das mit der SBI-Verbindung 14 verbunden ist, wird ein Verbindungsglied genannt. Das in Fig. 1 wiedergegebenen, spezifische System weist sechs Verbindungsglieder auf. Ein Verbindungsglied wird ferner anhand seiner Funktion während eines Informationsaustausches festgelegt. Während eines derartigen Austausches ist das Verbindungsglied, das Befehls- und Adresseninformation an die SBI-Verbindung 14 überträgt, ein "befehlenden Verbindungsglied". Die .Einheit, welche auf diese Befehls- und Adresseninformation anspricht, wird als ein "antwortendes Verbindungsglied" bezeichnet.
909818/08 7.6
Wenn infolgedessen die zentrale Recheneinheit Daten von der Speichersteuerung 2OA wieder auffinden muß , wird die zentrale Recheneinheit ein befehlendes Verbindungsglied und überträgt einen Lesebefehl und eine Speicheradresse während einer ersten SBI-Transaktion. Die Speichersteuereinrichtung 2OA wird ein antwortendes Verbindungsglied, welches die Befehls- und Adresseninformation von der SBI-Verbindung 14 empfängt und aufnimmt. Während der zweiten SBI-Transaktion überträgt die Speichersteuerung 2OA die angefordertenDaten zurück zu der zentralen Recheneinheit 10.
Ein Verbindungsglied wird auch als ein "sendendes" oder "empfangenes" Verbindungsglied definiert. Ein sendendes Verbindungsglied steuert die Signalleitungen an, während ein empfangendes Verbindungsglied die Signalleitungen während jeder Leitungstransaktion abtastet und prüft. In dem vorstehend wiedergegebenen Beispiel ist die zentrale Recheneinheit ein sendendes Verbindungsglied während der ersten SBI-Transaktion und ein empfangendes Verbindungsglied während der zweiten SBI-Transaktion. In ähnlicher Weise ist die Speichersteuerung 2OA während der ersten Leitungstransaktion ein empfangendes Verbindungsglied und während der zweiten SBI-Transaktion ein sendendes Verbindungsglied. Ähnliche Transaktionen ergeben sich für Informationsaustauschvorgänge zwischen irgendwelchen anderen zwei Verbindungsgliedern. Jedoch arbeiten die Speichersteuerungen normalerweise nur als antwortende Verbindungsglieder, während zentrale Recheneinheiten normalerweise nur als befehlende Verbindungsglieder arbeiten.
Typische Informationsaustauschvorgänge mit Hilfe der zentralen Recheneinheit 10 über die SBI-Verbindung 14 enthalten Daten, die in der zentralen Recheneinheit als Befehle, Operanden-Spezifizierer und Daten zu interpretieren sind. Bei anderen Übertragungen werden Daten von der zentralen Recheneinheit zurück über die SBI-Einheit 14 zur übertragung an andere Elemente oder Einheiten geleitet, die mit der SBI-Einheit 14 verbunden sind.
In ähnlicher Weise können die anderen in Fig. 1 dargestellten Einheiten Informationsaustauschvorgänge über die SBI-Einheit 14
«08818/08 7-8
einleiten. Typische Austauschvorgänge würden Übertragungen zwischen einer der Platteneinheiten 25 oder einem Bandantrieb 27 und einer der Speichereinheiten 11 aufweisen. Die E/AEinrichtungen 23 können ebenfalls mit den Speichersteuerungen in Verbindung stehen.
Jede der Speichersteuerungen 2OA und 2OB und die Leitungsadapter 22, 24 und 26 enthalten verschiedene Steuerregister. Zu verschiedenen Zeitpunkten wärend des Betriebs des Datenverarbeitungssystems können von der zentralen Recheneinheit 10 auszuführende Programm Informationen unmittelbar an eine und von einei dieser Steuerregister über die SBI-Einheit 14 ohne Einbeziehung der Speichersteuerungen 2OA oder 2OB übertragen. Alle diese Bewegungen über die SBI-Einheit 14 sind jedoch grundsätzlich dieselben, da jedes Steuerregister, das mit der SBI-Einheit 14 verbunden ist, eine Speicheradresse hat. Insbesondere hat die Befehls-Adresseninformation die Fähigkeit, eine vorbestimmte Anzahl Speicherstellen zu adressieren. Der maximale Wert dieser Zahl hängt von der Anzahl an Bitstellen in der Adresse ab, und sie legt den verfügbaren Speicherraum als eine Anzahl Bytes fest. Ein Teil des verfügbaren Speicherraums ist für die Speicherstellen in den Speicherfeldern 21A und 21B reserviert. Der übliche verfügbare Raum ist für die Steuerreaister reserviert. Infolgedessen hat jede Speicherstelle in dem Datenverarbeitungssystem, ob es nun eine Speicherstelle in einem Speicherfeld oder einem Steuerregister aufweist, eine eindeutige Speicheradresse.
Aufgrund dieses Merkmals des in Fig. 1 dargestellten Datenverarbeitungssystems ist die Notwendigkeit für Eingabe/Ausgäbe-Befehle beseitigt. Folglich kann die SBI-Kopplungs- und Speicherpufferschaltung 16 oder irgendein anderes mit der SBI-Einheit 14 verbundenes Element Zugriff zu irgendeiner Speicherstelle mit Hilfe derselben Grundoperationen haben, wie sie vorliegen würde, wenn eine der Speichereinheiten 11 zugreifen würde. Folglich werden bei einer Beschreibung von Informationsaustauschvorgängen zwischen der SBI-Kopplungs- und Speicherpufferschaltung 16 der zentralen Recheneinheit 10 und der Speichersteuerung
909818/08 7-6
20A und einer der Speicherfenster 21A in den Speichereinheiten 11 im wesentlichen die Informationsaustauschvorgänge zwischen irgendwelchen anderen Einheiten beschrieben, die mit der SBI-Einheit 14 verbunden sind. Änderungen oder Abwandlungen, die für ein ganz bestimmten der Adapter 22, 24 und 26 erforderlich sind, beruhen auf der besonderen Funktion dieser Adapter und gehen aus der folgenden Beschreibung hervor.
Bei einer bevorzugten Ausfuhrungsform der Erfindung fördert die synchrone Rückseiten-{Backplane-)Verbindung (SBI) 14 eine Anzahl Signale zu und von verschiedenen Einheiten, welche über entsprechende Leiterstellen mit ihr verbunden sind. Diese Leiterstellen und Signale können in fünf Klassen aufgeteilt bzw. aufgelistet werden: (1) Schiedsentscheidung; (2) Informationsübertragung; (3) Ansprechempfindlichkeit; (4) Steuerung; und (5) Unterbrechungsanforderung.
Alle diese Signale werden synchron mit Taktsignalen erhalten, welche einige der Signale an den Steuerleiterstellen darstellen. Diese Taktsignale sind in Fig. 4 dargestellt. Insbesondere verwendet eine Taktgeberschaltung Signale von einem Haupttaktgeber (z.B. einem Taktgenerator 70 in Fig. 6) um eine Anzahl Signale zu erzeugen. In Fig. 4A und 4B sind komplementäre TP-Signale dargestellt, die als ein TP-H- bzw.als ein TP-L-Signal bezeichnet sind. Die Taktsignale weisen auch um 90° phasenverschobene Signale mit der halben Frequenz der TP-Signale auf. Diese sind als PCLK-H- und PCLK-L-komplementäre Taktsignale in Fig. 4 C und 4D und als komplementäre Taktsignale PDCLK-H- und als PDCLK-L-Signale in Fig. 4E und 4F wiedergegeben. Die die vorstehend angeführten Signale sind Taktsignale, die an Leitungen der SBI-Einheit 14 anliegen, wie in Fig. 3 dargestellt ist.
Jedes Verbindungsglied weist eine Schaltungsanordnung auf, um die Zeitsteuersignale zu erhalten, die erforderlich sind, um Transaktionen bzw. Bewegungen über die SBI-Einheit 14 durchzuführen. Wie in Fig. 4G bis 4J dargestellt ist, weisen diese Signale TOCLK bis T3CLK- um 90° phasenverschobene Signale auf,
909*818/0870
die jeweils ein Tastverhältnis von 25% der halben Frequenz der TP-Signale haben. Die Vorderflanken der TOCLK-bis T3CLK-Impulse legen Taktzeitpunkte TO bis T3 fest, wie in Fig. 4K dargestellt ist. Das Zeitintervall zwischen aufeinanderfolgenden TO-Zeitpunkten wird eine Leitungszyklus- bzw. -Periodenzeit genannt. Im allgemeinen überträgt ein sendendes d.h. abgebendes Verbindungsglied Informationen an die SBI-Einheit 14 zu einem Zeitpunkt TO. Ein empfangenes Verbindungsglied fragt die SBI-Einheit 14 zu einem Zeitpunkt T3 ab. In einer speziellen Ausführungsform der Erfindung beträgt der Abstand zwischen aufeinanderfolgenden TO-Zeitpunkten etwa 200 ns.
Wie hieraus zu ersehen ist, kann jedes Verbindungsglied, das mit der SBI-Einheit 14 verbunden ist, Information über die SBI-Einheit 14 übertragen. Es müssen infolgedessen einige Einheiten vorgesehen sein, um den Zugriff der SBI-Einheit 14 zu steuern. Die Schiedsentscheidungssignale auf (TR-)Leitern oder Leitungen 31 in Fig. 3 schaffen diese Steuerfunktion. Jedes Verbindungsglied weist eine vorbestimmte, ihm zugewiesene Leitungszugriffspriorität auf. In der vorliegenden Ausführungsform gibt es sechzehn Schiedsentscheidungsleitungen, welche als Leitungen TROO bis TR15 bezeichnet sind. Das Signal TROO stellt ein Haltesignal dar und ist mit jedem Verbindungsglied verbunden. Jede der Leitungen TR01 bis TR' 15 hat ihm eine Priorität zugeordnet. Das Verbindungsglied mit der hächsten Priorität überträgt ein Zugriffssteuersignal an die Leitung TRO1 , und das Verbindungsglied mit der zweiniedrigsten Priorität überträgt ein anderes ZugriffsSteuersignal auf der Leitung TR15. Γ&5 Zugriffsglied mit der niedrigsten Priorität überträgt kein'Zugriffssteuersignal. Jedes Verbindungsglied spricht auf Eugriffssteuersignale von Verbindungsgliedern an, die Prioritäten haben, die höher sind als die Priorität, die diesem Verbindungsglied und dem Haltesignal zugeordnet ist. Wenn ein Verbindungsglied außer dem Verbindungsglied mit der niedrigsten Priorität, beispielsweise das in Fig. 3 dargestellte Verbindungsglied 32, Zugriff zu der SBI-Einheit ί4 haben will,bedingt es sich eine Schiedsent scheidungs schaltung 33A aus bzw. bestimmt sie, damit sein Zugriffssteuersignal auf der zugeordneten TR-Leitung zu einem
^09878/0878
Zeitpunkt TO übertragen wird. Bei dem nächsten Zeitpunkt T3 fragt die Entscheidungsschaltung 33A alle ZugriffsSteuersignale von Verbindungsgliedern mit höher Priorität und das Haltesignal ab. Wenn ein derartiges Zugriffssteuersignal oder das Haltesignal zu übertragen ist, tastet das Verbindungsglied 32A die Zugriffssteuersignale zu jedem folgenden Zeitpunkt T3 fortlaufend ab, bis kein Zugriffssteuersignal von einem Verbindungsglied mit höherer Priorität oder das Haltesignal empfangen wird. Wenn zu einem Zeitpunkt T3 keine derartigen Signale empfangen werden, gibt die Entscheidungsschaltung 33A die Informationsübertragungsschaltung 56A frei, damit sie beginnt, InformationsÜbertragungssignale zu dem folgenden Zeitpunkt TO zu übertragen. Wie vorstehend aufgezeigt, überträgt das Verbindungsglied mit der niedrigsten Priorität kein Zugriffssteuersignal, es empfängt aber alle Zugriffssteuersignale und das Haltesignal. Wenn dieses Verbindungsglied einen Zugriff zu der SBI-Einheit 14 wünscht, kann dies zu einem ganz bestimmten Zeitpunkt T3 vorgesehen werden, wenn keines der ZugriffsSteuersignale und das Haltesignal empfangen werden. Für dieses Verbindungsglied ist es nicht notwendig, seine erste Abfragung der TR-Leitung zu verzögern. Folglich hat dieses Verbindungsglied in Wirklichkeit die kürzeste Zugriffszeit zu der SBI-Einheit 14. Aus diesem Grund ist der zentralen Recheneinheit 10 normalerweise die niedrigste Priorität in dem digitalen Datenverarbeitungssystem zugeordnet.
Die Informationsübertragungssignale und ihre entsprechenden Leitungen 34 sind in vier Untergruppen eingeteilt. Sie weisen (DParitätsprüfleitungen 35, (2) Informationsmarkierungsleitungen (TAG) 36, (3) Identifizierungsleitungen(ID) und (4) Informationsleitungen 40 auf.
Es gibt zwei Paritätsprüfleitungen 35. Eine PO-Leitung überträgt ein Paritätssignal für die Signale auf den TAG-Leitungen 36, den ID-Leitungen 37 und Maskenleitungen in den Informationsleitungen 40. Eine P1-Leitung überträgt eine Parität für die Signale auf den anderen Informationsleitungen 40.
Die Markierungs- bzw. Hinweissignale werden von einer Markierungsschaltung .60A in einem sendenden Verbindungsglied
erzeugt. Sie steuern die Auswertung der Signale auf den ID-Leitungen 37 und die Informationssignale 40 durch ID- und Informationsschaltungen 57B und 56P. Es gibt vier allgemeine Informationsarten, die über die Informationsleitungen 40 übertragen werden. Sie weisen Lesedaten, Befehlsadressen, Schreibdaten und eine Unterbrechungszusammenfassungs-Leseinformation auf. Ein Satz von Hinweisbitwerten, die jeder dieser Arten entsprechen, steuern die Auswertung, die mit den Maskensignalen auf den Informationsleitungen 4 0 durch die Informationsschaltung 56B gegeben wird. Wenn beispielsweise die Hinweissignale genau festlegen, daß die Informationen Daten sind, die aus bestimmten Speicherstellen gelesen worden sind, können die Maskenbits entsprechend interpretiert und ausgewertet werden, um anzuzeigen, ob die Daten tatsächliche Daten, korrigierte Daten oder eingesetzte bzw. ausgetauschte Daten sind. Wenn die Hinweisbits festlegen, daß die Information auf denlnformatxonsleitungen 40 Daten darstellt, die an bestimmten Stellen einzuschreiben sind, legen die Maskenbits fest, welche von vier benachbarten Bytes in der adressierten Langwortstelle eingeschrieben werden.
Wenn der Hinweisbitwert festlegt, daß die Information auf den Informationsleitungen 40 einen Befehl und eine Adresse darstellt, wird die Information in zwei Felder aufgeteilt. Ein erstes Feld ist ein Funktionsfeld, und das zweite ist ein Adressenfeld. Das Funktionsfeld legt verschiedene Arten von Lese- und Schreibvorgängen fest, die von dem anrufenden Teilnehmer durchzuführen sind. Die Maskenbits können oder können nicht bei einzelnen dieser Operationen benutzt werden.
Es gibt sechs Grundoperationen, welche das Funktionsfeld festlegen kann, und sie weisen (1) eine ausgeblendete Leseoperation, (2) eine gesperrte, ausgeblendete Leseoperation, (3) eine erweiternde Leseoperation, ' (4) eine ausgeblendete Schreiboperation, (5) eine gesperrte ausgeblendete Schreiboperation und (6) eine erweiternde ausgeblende Schreiboperation auf. Mit Ausnahme der erweiterten Leseoperation benutzen alle diese Operationen die Information in dem Maskenfeld.
H09818/.0 87S
Die Antwortleitungen 41 weisen eine Fehlerleitung 43 und zwei CNF-Leitungen 44 auf. Wenn ein sendendes Verbindungsglied Information an die SBI-Einheit 14 während eines Leitungszyklus überträgt, überträgt das empfangene Verbindungsglied, das die Adresse dekodiert, zwei Leitungszyklen später eine Bestätigung des richtigen Empfangs dieser Information. Jedes Verbindungsglied fragt die Signale auf der SBI-Einheit zu dem Zeitpunkt T3 jedes folgenden Leitungszyklus ab. Infolgedessen muß jedes sendende Verbindungsglied eine Schaltung aufweisen, um diese Bestätigungssignale zu unterscheiden, die entsprechend jeder ihrer Übertragungen vorhanden sind.
Die Bestätigungsleitungen 44 können einen von vier Zuständen festlegen, nämlich einen nicht festgestellten bzw. durchgesetzten Zustand, der kein Ansprechen oder eine Auswahl anzeigt; einenBestätigungs- (ACK-)Zustand als eine mögliche Bestätigung auf eine Übertragung; einen Besetztzustand e^ntprechend einer erfolgreichen Auswahl eines Verbindungsglieds, das momentan nicht in der Lage war, weiter auf den Befehl anzusprechen, und einen Fehlerzustand, wenn eine erfolgreiche Wahl eines Verbindungsgliedes durchgeführt worden ist, aber das Verbindungsglied diese Art Befehl nicht ausführen kann.
Die Fehlerleitung 43 überträgt ein Fehlersignal, das anzeigt, ob ein Informationsweg-Paritätsfehler, ein Schreibfolgefehler oder andere Fehlerzustände bestehen. Steuerleitungen 45 weisen die Taktleitungen 30 sowie vier andere Steuerleitungen auf. Eine UNJAM-Leitung 46 in den zentralen Steuerleitungen 45 überträgt ein Signal von der zentralen Recheneinheit 10, die einen Ausgangszustand an allen anderen Elementen schafft und das UNJAM-Signal stellt dadurch ein Systemeinleitungssignal dar.
Ein Ausfallsignal auf der Leitung 47 wird durch ein Verbindungsglied festgestellt, wenn es ein wesentliches Element in dem Datenverarbeitungssystem ist, und ihre Energieversorgung ausgefallen ist. Die zentrale Recheneinheit 10 ist das einzige Verbindungsglied, das ein Ausfallsignal erkennt. Ein sogenanntes Totsignal auf der Leitung 50 wird festgestellt, wenn ein an-
909818/0876
28A6488
hängiger Energieausfall in den Takt- oder SBI-Abschlußschaltungen festgestellt wird. Es ist äquivalent einftDC LO-Signal in einem Datenverarbeitungssystem.
Ein Sperrsignal auf der Leitung 51 koordiniert verschiedene Verbindungsglieder, die auf gesperrte bzw. blockierte Lese- und Schreiboperationen ansprechen. Wenn ein befehlendes Verbindungsglied Information mit einem gesperrten bzw. blockierten Lesebefehl während eines ersten Leitungszyklus überträgt, überträgt es das Sperrsignal während des nächsten Leitungszyklus. Das ansprechende Verbindungsglied überträgt das Sperrsignal während des folgenden Leitungszyklus. Somit wird das Sperrsignal weiter übertragen, bis es einen gesperrten bzw. blockierten ausgeblendeten Schreibbefehl erhält und eine entsprechende positive Bestätigung überträgt. Das Sperrsignal wird dann beendet.
Eine letzte Gruppe von Leitungen 52 überträgt Unterbrechungs-Anforderungssignale. Diese Signale werden von Verbindungsgliedern erzeugt, die der zentralen Recheneinheit 10 ein Ansprechen auf einen gewissen Zustand anzeigen müssen, beispielsweise die Beendigung einer Datenübertragung durch die Sekundärspeicher-Leitungsadapter 24 oder 26 (Fig. 1). Die Unterbrechungsanforderungsleitungen 52 werden synchron zum Zeitpunkt TO festgestellt. Wenn die zentrale Recheneinheit 10 auf ein ünterbrechungsanforderungssignal anspricht, überträgt sie einen UnterbrechungsZusammenfassungs-Lesebefehl, welcher eine Unterbrechungsanforderungsleitung bezeichnet. Ein Verbindungsglied, das den Unterbrechungszusammenfassungslesebefehl erhält und die entsprechende Unterbrechungsanforderungs· leitung feststellt, überträgt Einsen an die vorher zugeordneten Bitstellen in dem Langwort in dem Informationsfeld zur selben Zeit, zu welcher es seine CNF-Signale überträgt. Andere Signale werden nicht übertragen. Diese Signale kennzeichnen eindeutig das angeforderte Verbindungsglied und geben die zentrale Recheneinheit 10 für ein Ansprechen frei. Andere Transaktionen oder Bewegungen werden über die SBI-Einheit während einer derartigen Transaktion durchgeführt, da die zentrale Recheneinheit 10 das Haltesignal auf der Leitung TROO
909818/0870
olu
sowohl für den Leitungszyklus, während welchem sie den Unterbrechungszusammenfassungs-Lesebefehl überträgt, als auch für den folgenden Leitungszyklus. Die zentrale Recheneinheit 10 spricht dann auf den Zustand an, den die Unterbrechung hervorgerufen hat. feststellt
Wenn ein Verbindungsglied keine Unterbrechungsanordnung enthält, wie beispielsweise die Speichersteuerung 2OA, kann es auch noch erforderlich sein, die zentrale Recheneinheit 10 bei einer bestimmten Änderung in dem Zustand zu alarmieren. Wenn eine derartige Änderung vorkommt, gibt einderartiges Verbindungsglied ein Alarmsignal an die Leitung 54 ab. Die zentrale Recheneinheit 10 spricht dann auf das Alarmsignal an.
Mit dieser Kenntnis der verschiedenen Signale, die über die SBI-Einheit 14 übertragen worden sind, können nunmehr die Fig. 3 und 5 verwendet werden, um im allgemeinen mehrere SBI-Transaktionen oder Bewegungen zu beschreiben, welche die Leistungsfähigkeit eines Datenverarbeitungssystems wiedergeben, das Elemente verwendet, die mit der SBI-Einheit 14 verbundensind. Die SBI-Einheit ist eine Zeitmultiplex betriebene Verbindung. Wie aus der vorstehenden Beschreibung zu ersehen ist, bedingt ein Speicheraustausch mindestens zwei Transaktionen. Eine erste Transaktion hat die Übertragung von Befehls- und Adresseninformation zur Folge. Eine zweite und alle folgenden Informationen betreffen die Datenübertragung. Für alle Transaktionen werden dieselben Leitungen verwendet, und die Bedeutung, die der Information auf den Informationsleitungen 40 während jeder Transaktion gegeben wird, wird durch die Signale auf den Hinweisleitungen 36 bestimmt.
In Fig. 5 sind mehrere Folgen dargestellt, die zwischen verschiedenen Verbindungsgliedern einschließlich dem Verbindungsglied 32A und dem Verbindungsglied 32B auftreten können, wenn das Verbindungsglied 32B eine der Speichersteuerungen aufweist. Das Verbindungsglied 32A könnte der E/A-Leitungsadapter 22 oder einer der Sekundärspeicher-Leitungsadapter 24 und 26 sein.
Anfangs erhält die Entscheidungsschaltung 33A ein Signal von einer anderen Schaltung, das anzeigt, daß das Verbindungsglied 32A vorbereitet ist, um Daten an das Verbindungsglied 32B zu übertragen. Zu jedem Zeitpunkt T3 danach fragt die Entscheidungs schaltung 33A die Entscheidungsleitung ab, bis es eine Steuerung der SBI-Einheit 14 erhält. In Fig. 5 fragt die Entscheidungsschaltung 33A die Entscheidungsleitungen 31 ab und findet kein Zugriffssteuersignal höherer Priorität oder das Haltesignal auf den TR-Leitungen zum Zeitpunkt T3 während des Leitungszyklus 1.
* aufnimmt. Während des Zyklus Am Ende des Leitungszyklus 1 überträgt eine Schaltungsanordnung mit der Informationsschaltung 56A und der ID-Schaltung 57A, einer Hinweis- oder Markierungsschaltung 6OA und einer Paritätsschaltung 6IA, während des Leitungszyklus 2 entsprechende Signale an Informationsübertragungssleitungen 34. Diese weisen Schreibbefehleignale und Adressensignale von der Informationsschaltung 56A zum Kennzeichnen einer Stelle in den Informationsschaltungen 56B, Signale.die das Verbindungsglied 32 A von der ID-Schaltung 57A aus identifizieren und Signale von der Hinweisschaltung 6OA auf, die genau festlegen, daß die Informationsleitungen 40 Befehls- und Adresseninformationen haben. Die Paritätsschaltung 61A schafft die entsprechende Parität. Wenn auf den Schreibbefehl Daten, sogenannte "Schreibdaten", während des nächsten Leitungszyklus folgen, überträgt die Entscheidungsschaltung 32A auch das Haltesignal an die Leitung TROO während des Leitungszyklus 2, um dadurch zu verhindern, daß irgendein Verbindungsglied mit einer höheren Priorität eine Steuerung über die Informationsübertragungsleitungen 34 während des Leitungszyklus 3. geschieht bezüglich einer SBI-Polge "n" nichts . Bei dem zweiten folgenden Leitungszyklus (d.h. dem Leitungszyklus 4) überträgt eine CNF-Schaltung 63B in dem Verbindungsglied 32B eine positive Bestätigung (die als eine Speicherbestätigung MEMORY ACK bezeichnet wird) über die CNF- Leitungen 44, wobei angenommen wird, daß die während des Leitungszyklus 2 von dem Verbindungsglied 32B erhaltene Information ohne Fehler war. Hierdurch wird die SBI-Folge "n" zum Übertragen eines ausgeblendeten oder gesperrten und
909818/0876
beendet ausgeblendeten Schreibbefehls und einer entsprechenden Adresse; diese Transaktion erfordertete vier aufeinanderfolgende Leitungszyklen. Während des Leitungszyklus 3 stoppt das Verbindungs- . glied 32A die Schreibbefehls- und Adresseninformation und überträgt von der Informationsschaltung 56 A aus die Schreibdaten. Nachdem das Verbindungsglied 32B die Schreibdaten während eines Leitungszyklus 3 erhält, wartet es zum Leitungszyklus 5, um die entsprechende Speicherbestätigung MEMORY ACK zu übertragen. Hierdurch ist die SBI-Folge "n+1" beendet. Das ansprechende Verbindungsglied wandelt nur die Bytestellen ab, die durch die mit dem Befehl und der Adresse übertragene Bytemaske genau festgelegt sind.
Aus dem Vorstehenden ist zu ersehen, daß die Schreiboperation zwei getrennte Transaktionen erfordert. Darüber hinaus erfordert jede Transaktion vier aufeinanderfolgende Leitungszyklen. Jedoch wird durch das Aneinanderreihen und die zeitliche Steuerung der Transaktionen der SBI-Einheit 14 die Dauer dieser Schreiboperation auf fünf Leitungszyklen und nicht wie bisher auf acht vermindert.
Wenn das Verbindungsglied 32A vorbereitet wurde, um einen erweiterten Lesebefehl auszugeben und kein anderes Verbindungsglied höherer Priorität sein Zugriffssteuersignal übertrug und das Haltesignal nicht während des Leitungszyklus 3 übertragen wurde, könnte das Verbindungsglied 32A die Befehls- und Adresseninformation auf den Informationsübertragungsleitungen 34 während des Leitungszyklus 4 übertragen. Die MEMORY ACK-Bestätigung für diese Transaktion, die Leitungsfolge "n+2" in Fig. 5, würde nicht an dem befehlenden Verbindungsglied 32A bis zum Leitungszyklus 6 abgefragt. Eine erweitere Leseoperation führt dazu, daß ein ansprechendes Verbindungsglied 32B ein Vierfachwort erhält, daß an der durch die Adressensignale festgelegten Stelle beginnt. Ein Vierfachwort weist jedoch zwei Langworte auf, und die Inforinationsleitungen 34 übertragen nur ein Langwort parallel. Infolgedessen interpretiert das Verbindungsglied 32B den erweiterten Lesebefehl und bereitet sich vor, um zwei
909818/0876
aufeinanderfolgende Transaktionen an der SBI-Einheit 14 durchzuführen.
Zu diesem Zeitpunkt würde es möglich sein, irgendwelche weiteren Transaktionen über die SBI-Leitung 14 durch irgendein anderes Verbindungsglied zu sperren. Gemäß der Erfindung tritt das Verbindungsglied 32A seine Steuerung der SBI-Einheit 14 ab, so daß ein anderes Verbindungsglied eine Steuerung durchführenkann. Diese Freigabe ermöglicht es beispielsweise einem Sekundärspeicherelement, die SBI-Einheit zu steuern und einen erweiterten Schreibbefehl während des Leitungszyklus 5 zu übertragen. Wie später noch beschrieben wird, legt dieser Befehl normalerweise eine der Speichersteuerungen 2OA und 2OB in Fig. 1 fest. Wenn er auf dieselbe Speichersteuerung gerichtet ist, die den erweiterten Lesebefehl erhalten hat, würde die Speichersteuerung 2OA den Befehl noch annehmen und anschließend die übertragenen Schreibdaten annehmen, da jede Speichersteuerung eine Befehlsdatei enthält, welche aufeinanderfolgende Befehle und Schreibdateiworte speichert, die an sie übertragen werden, wie später noch beschrieben wird.
Wie vorstehend aufgezeigt, können auf irgendeine Einschreiboperation in aufeinanderfolgenden Leitungszyklen die einzuschreibenden Schreibdaten folgen, so daß das Sekundärspeicherelement als ein befehlendes Verbindungsglied das Haltesignal während der Leitungszyklen 5 und 6 feststellt und die Schreibdaten während der Leitungszyklen 6 und 7 überträgt. Infolgedessen erfordert eine erweiterte Schreiboperation drei aufeinanderfolgende Transaktionen, die als Leitungsfolgen "n+3" bis "n+5" in Fig. 5 dargestellt sind. Sie erstrecken sich somit nur über einen Intervall von sechs Leitungszyklen.
Wenn bei Beendigung einer übertragung der Schreibbefehls- und Adresseninformation und der Schreibdaten das Verbindungsglied 32B bereit wurde, auf den vorherigen erweiterten Lesebefehl zu antworten, würde es sich an einer Stelle befinden, um eine Steuerung der. Leitung aufzunehmen und das erste Lesedatenwort an die Informationsübertragungsleitungen während des
909818/0876
Leitungszyklus 8 als Teile der SBI-Folge "n+6" zu übernehmen. Wenn eine erweiterte Leseoperation durchzuführen ist, stellt das Verbindungsglied 32B das Haltesignal während des Leitungszyklus 8 fest, um zu garantieren, daß es das zweite Lesedatenwort während der SBI-Folge "n+7" abgeben kann. Das Verbindungsglied 32A dekodiert seinen ID-Kode auf den ID-Leitungen 37 und die Lesedatenfunktion auf den Hinweisleitungen 35 und nimmt die Lesedatenworte zu den Zeitpunkten T3 während der Leitungszyklen 8 und 9 an. Das Verbindungsglied 32A überträgt seine Bestätigung, die in Fig. 5 als NEXUS ACK bezeichnet ist, über die CNF-Leitungen 44, während der Leitungszyklen 10 und 11, so daß das Verbindungsglied 32B "erkennt", daß keine Übertragungsfehlerbedingungen bestehen.
Aus dem Vorstehenden kann ersehen werden, daß die in Fig.3 dargestellte Schaltung und die Arbeitsweise in Fig. 5 Übertragungen über die SBI-Einheit ermöglichen, die sehr wirksam geführt werden. Da dies durch Sperren irgendeines bestimmten Zyklus der Leitungszyklen 1 bis 11 erreicht werden kann, sind verschiedene Leitungsgruppen, welche die SBI-Einheit 14 bilden, mit verschiedenen Leitungsfolgen oder Transaktionen zur gleichen Zeit vorgesehen. Beispielsweise wird während des Leitungszyklus 6 das Haltesignal für die Leitungsfolge "n+5" festgestellt. Gleichzeitig befördern die Informationsübertragungsleitungen 34 die Schreibdaten für die SBI-Folge "n+4", und die Antwortleitungen 41 führen Bestätigungsleitungen für die SBI-Folge "n+2". Darüber hinaus ermöglicht die Steuerung der SBI-Einheit 14 acht Transaktionen, von denen jede vier Leitungszyklen zur Durchführung erfordern, die innerhalb von 11 Leitungszyklen und nicht (wie bisher) in 32 Leitungszyklen beendet werden. Es ist die vorstehend angeführte Zeitsteuerung und Aneinanderreihung von Signalen auf der SBI-Leitung, welche ein übertragen von Daten zwischen den Elementen in einem digitalen Datenverarbeitungssystem in einer sehr wirksamen Weise ermöglichen.
Obwohl die erweiterte Leseoperation in dem Leitungszyklus 3 begann, a:.ber ixs zum Leitungs zyklus 11 nicht beendet wurde/
4ORS'i 8/0876
ließ die zugeordnete Freigabe der SBI-Einheit 14 eine vollständig andere Transaktion während des Leitungszyklus 5 zu. Die Leseoperation behindert infolgedessen nicht andere Übertragungen über die SBI-Einheit 14, während das Verbindungsglied 32B die Lesedaten aufweist. Dies war nur der Fall, wenn das Verbindungsglied 32B die Datenworte für eine Übertragung bereit hatte, welche eine Steuerung der SBI-Einheit 14 erforderte.
Wie in Fig. 6 dargestellt, weist die zentrale Recheneinheit 10 das Bedienungspult 15, die SBI-Einheit 14 und die anderen Schaltungen auf, welche die SBI-Kopplungs- und Speicherpufferschaltung 16, die Adressenübertragungs-Pufferschaltung 17 und die Befehlspufferschaltung 18 der Fig. 1 darstellen. Insbesondere arbeitet die zentrale Recheneinheit 10 zeitlich gesteuert durch einen Taktgenerator 70, der nicht nur die internen Taktsignale, sondern auch die TP-, PCLK- und PDCLK-Taktsignale erzeugt, die an die SBI-Einheit 14 übertragen werden. Die SBI-Kopplungs- und Speicher pufßrschaltung 16 weist eine SBI-Steurschaltung 71 auf, die mit der SBI-Einheit 14 und mit einer physikalische oder tatsächliche Adressen aufweisenden Leitung 72, der PA-Leitung, verbunden ist. Die PA-Leitung 72 ist mit einer Datenpufferschaltung 73 und mit einem Übertragungspuffer 74 verbunden. Der Übertragungspuffer 74 setzt eine VA-Information aus virtuellen Adressen und andere Steuerinformation in eine physikalische Adresse im, die gleichzeitig an die SBI-Steuerung 71 und den Datenpuffer 73 übertragen wird. Daten aus dem Datenpuffer 73 oder von irgendeiner anderen Stelle auf der SBI-Einheit 14, die über die SBI-Steuerung 71 laufen, werden zu anderen Elementen in der zentralen Recheneinheit 10 über eine Speicherdaten- (MD-)Leitung 75 befördert. Diese Einheiten weisen eine Datenwegeschaltung 76 und eine Befehlspufferund Dekodierschaltung 77 auf.
Über eine Mikroporgrammsteuer- (UPC-)Leitung 78 werden Signale von der Befehlspuffer- und Dekodierschaltung 77 zu einem Programmsteuerspeicher 80 befördert. Der Programmsteuerschalter erzeugt dann verschiedene Steuersignale auf einer CS-Leitung 81, und über diese Leitung werden Signale zu dem übertragungs-
909818/0876
puffer 74, den Datenwegen 76, der Befehlspuffer- und Dekodierschaltung 77 und einer zwischen (nichtprogrammierten) Sprüngen-Unterbrechungen entscheidenden Schaltung 74 befördert. Diese Schaltung und das Bedienungspult 15 stehen über eine Befehlsdaten— (ID-) Leitung 83 mit einem Mikrosortierer 84 in Verbindung, welcher die Operationsfolge entsprechend den in dem Programmsteuerspeicher 80 gespeicherten Mikrobefehlen steuert.
Ein Mikrosortierer 84 bildet einen Auffindzustand, um einen Befehl zu erhalten. Der Programmzähler, welcher die Adresse des nächsten aus einer der Speichereinheiten 11 aufzufindenden Befehls genau festlegt, läuft von der Datenwegeschaltung 76 über den Übertragungspuffer 74 auf die PA-Leitung 72. Wenn der Datenpuffer 73 eine gültige Information an einer Stelle enthält, die der genau bestimmten physikalischen Adresse entspricht, überträgt er Daten über die MD-Leitung 75 an die Befehlspufferund Dekodierschaltung 77. Der Mikrosortierer 84 setzt andere Datenwege fest, über die andere Daten zu dem Übertragungspuffer 74 übertragen werden, um dadurch andere Daten an Register in der Datenwegeschaltung 76 entweder von dem Datenspeicher 73 oder nach einem Auffinden in den Speichereinheiten 11 oder an anderen Speicherstellen an der SBI-Einheit 14 von der SBI-Steuerung 71 aus zu übertragen. Wenn der Befehl fordert, daß Daten an eine physikalisch adressierte Stelle übertragen werden, bestimmt der Mikrosortierer 84 die Datenwege, die erforderlich sind, um Signale an den Übertragungspuffer 74 zu übertragen, um dadurch die physikalische Adresse zu bilden, und um die Daten gleichzeitig an den Datenspeicher 73 und an die SBI-Steuerung 71 zu übertragen. Während einer derartigen übertragung leitet die'SBI-Steuerung 71 einen Austausch mit der genau festgelegten Speicherstelle ein.
Wie in Fig. 6 und 7 dargestellt, ist die SBI-Steuerung 71 mit der PA-Leitung 72, der MD-Leitung 75, derlD-Leitung 83 und der SBI-Einheit 14 verbunden. Wenn ein Zugriff zu dem Datenpuffer 73 in Fig. 6 vorgenommen wird, und der Datenpuffer nicht die angeforderten Daten enthält, existiert eine "Fehl-" bedingung. Eine inFig. 8 dargestellte Schreib-Lese-Bedingungs-
^09818/0876
schaltung 91 stellt ein STALL-Signal fest, was bedingt, daß ein RAISE-TR-Flip-Flop 92 zu einem späteren SBIT1-Zeitpunkt gesetzt wird. Die allgemeine Beziehung zwischen der Zeitsteuerung der zentralen Recheneinheit 10 und der SBI-Einheit ist in Fig. 9 und 10 dargestellt. Im folgenden bezeichnet die Vorsilbe "SBI" die SBI-Zeitpunkte, und die Vorsilbe 11CP" die Zeitpunkte der zentralen Recheneinheit. In Fig. 9 sind die Zykluszeitpunkte dargestellt, die bei den CPTO-Zeitpunkten begren ζ t s ind.
Während der ersten Zykluszeit erzeugt ein Mikrowort aus dem Mikrosortierer 84 ein Lesesignal und setzt die physikalische Adresse auf der PA-Leitung 72. Wenn der Datenspeicher nicht die Information enthält, wird das Flip-Flop 92 bei dem nächsten SBI-T1-Zeitpunkt gesetzt und gibt das RAISE-TR-FF-Signal ab. Nach einer kurzen Zeitverzögerung gibt ein ODER-Glied 93 ein Signal "Puffer voll" ab, welches auch entsprechend anderen Signalen, wie beispielsweise der Feststellung eines Daten-Lese-FF-Signals durch das Flip-Flops 94, wenn das Verbindungsglied auf Empfangsbetrieb ist, oder eines Signals "Lesen . erwarten" von einem Schieberegister 95 erzeugt werden kann, nachdem ein Lesedatenwort empfangen worden ist. Solange ein Besetzt-Flip-Flop 96 gelöscht ist, erregt ein RAISED TR FF-Signal ein UND-Glied 97 und ein ODER-Glied 100, um dadurch ein RAISE TR-Signal zu erzeugen.
Eine Prioritäts-Entscheidungsschaltung 101 stellt ein ARB-CK-Signal zu einem Zeitpunkt SBIT3 fest, solange (1) keine ankommenden Zugriffssteuersignale höherer Priorität oder Haltesignale auf den TR-Leitungen festgestellt werden, (2) das UND-Glied 102 durch das RAISE TR-Signal von dem ODER-Glied 100 angeschaltet ist, und (3) das ARB OK-Signal dann nicht festgestellt wird. Die Entscheidungsschaltung 101 steuert das ankommende Signal von dem UND-Glied 102 in Übereinstimmung mit dem SBITO-Zeitpunkt im Takt und überträgt ein MY TR-Signal.
Zum Zeitpunkt SB IT 2 wird ein Sperr- oder Verriegelungsglied 103 gesetzt, wenn das RAISED TR-Signal festgestellt wird, um
dadurch ein UND-Glied 104 anzuschalten und ein Signal "übertragen CA" zu erzeugen. Das Signal "übertragen CA" zeigt an, daß Befehls-Adresseninformation abzugeben ist, und dies Signal wird an mehrere andere Schaltungen angelegt. Beispielsweise steuert dies Signal die übertragung der Adresse von einem Adressenregister 120 in Fig. 7 über einen sendenden bzw. übertragenden Multiplexer 121 und einen Daten-Sende-Empfanger 115 an die SBI-Einheit 14. Das Besetzt-Flip-Flop 96 spricht auf das Signal "übertragen CA" durch Setzen bei dem nächsten Zeitpunkt SBIT1 an, wodurch das ODER-Glied 100 und das RAISE TR-Signal gesteuert wird. Dann wird das Flip-Flop 103 bei dem nächsten Zeitpunkt SBIT3 gelöscht und das Signal "übertragen CA" beendet. Das Besetztsignal und ein Rücksetzen-Besetzt-Signal schalten eine Rücksetzlogik 106 an, welche einen Anfangszustand in einem Zeitsteuer-Schieberegister 107 festsetzt, das einen Zeitsteuerimpuls 0,1 und 2 während aufeinanderfolgender Zyklen oder Perioden erzeugt, wobei sich die Zeitsteuerimpulse zu den Zeitpunkten SBIT2 ändern. Hierdurch ist dann die Übertragung der Befehls-Adresseninformation beendet.
Das Schieberegister 107 wirkt als eine Zustandssteuerung und gibt die CNF-Schaltung 63 frei, um die SNF-Leitungen 41 zu dem entsprechenden Zeitpunkt bzw. den jeweiligen Zeitpunkten zu überwachen. Wenn eine positive Bestätigung empfangen wird, wird das Schieberegister 65 mit einem ANY READ-Signal von einem Folgedekodierer 108 aus geladen, welcher auf einen Sortierer (SEQ) 109 durch Erzeugen eines ANY READ-Signals anspricht, wenn die Befehlsadressen-Information eine der Leseoperationen festlegt. Infolgedessen stellt bei dem nächsten Zeitpunkt SBITI das Schieberegister 95 ein Signal "Lesen erwarten" fest, wodurch das ODER-Glied 93 angeschaltet wird, um "dadurch das Signal "Puffer voll" auf einem festgestellten Pegel zu halten.
Wenn das ansprechende Verbindungsglied die angeforderten Datenworte aufgefunden hat, eine Steuerung der SBI-Einheit 14 er-
-J 0 i- G 'f 8 / 0 8 7 6
reicht und das Datenwort und andere Informationen überträgt, arbeiten ein Vergleicher 110 und eine Verbindungsglied-ID-Schaltung 111, die einen Teil der ID-Schaltung 57 bildet, zusammen, um ein MY ID-Signal zu erzeugen, wenn die ankommenden ID-Signale auf der SBI-Einheit 14 den Signalen von der Verbindungsglied-ID-Schaltung 111 entsprechen. Wenn die Hinweis-(TAG-) Signale anzeigen, daß die Information Lesedaten sind, keine Paritätsfehler festgestellt werden, und das befehlende Verbindungsglied nicht ausgesteuert ist, um auf ein Ansprechen zu warten, gibt ein UND-Glied 112 ein Signal "irgendwelche Lesedaten" ab. Beim nächsten Zeitpunkt SBIT1 erzeugt das Flip-Flops 94 das Signal "Lesedaten FF" ab, welches das ODER-Glied 93 erregt und bedingt, daß ein Flip-Flop 113 zum nächsten Zeitpunkt SBIT2 gesetzt wird, damit eine Dekodierschaltung 114 ein Signal "Fehl- bzw. keine Daten" abgibt. D±eses7s'ignal~gibt~dann~"die Bedingungsschaltung 91 frei, um das STALL-Signal zum nächsten Zeitpunkt SBITO zu sperren.
Zu dem Zeitpunkt, zu welchem das Signal "Lesedaten FF" in einen festgestellten Zustand geschoben wird, wird auch die Steuerlogik 90 in Fig. 7 freigegeben, um die Datenübertragung von einem Daten-Sende-Empfanger 115 und einem Lesedatenregister 116 zu steuern, damit sie über eine Treiberschaltung 117 zu der MD-Leitung 75 abgeleitet werden. Offensichtlich können auch die ankommenden Daten über den Daten-Sende-Empfänger 115, eine SBI-Siloschaltung 122, einen ID-Leitungsmultiplexer 123 und eine Treiberschaltung 124 für diagnostische Zwecke der ID-Leitung 83 zugeführt werden.
In Fig. 9 ist die zeitliche Steuerung einer erweiterten Leseoperätion dargestellt. Hierbei leitet das ansprechende Verbindungsglied eine Leitungstransaktion während des Zyklus "MEMORY TR" ein und überträgt ein Lesedatewort während des nächsten Leitungszyklus. Das ansprechende Verbindungsglied überträgt auch das Haltesignal während desselben Leitungszyklus, wobei das erste Lesedatenwort übertragen wird, so daß dann das zweite Lesedatenwort in dem folgenden Leitungszyklus übertragen werden kann.
^00818/0876
In Fig. 10 ist die Zeitsteuerfolge für die Signale dargestellt, die während einer Schreiboperation erzeugt werden. Für diese übertragung gibt der Mikrosortierer 44 einen Schreibbefehl ab und schafft die Adressen- und Datenworte, über die PA-Leitung 72 bzw. die MD-Leitung 75. Das Flip-Flop 92 stellt dann das RAISE TR FF-Signal fest, und das ODER-Glied 93 stellt dann das Signal "Puffer voll" fest. Bei dem nächsten Zeitpunkt SBIT1 wird das Besetzt-Flip-Flop 96 gesetzt und die Rücksetzlogik 106 gibt dann den Zustandszähler 107 frei. Vier Zeitsteuerimpulse werden für eine Warteoperation erzeugt, die nur ein Langwort enhält. Diese Impulse legen die Befehls-Adressenzeit die Schreibdatenzeit bzw. zwei BestätigungsZeitpunkte fest. Wenn das zweite Bestätigungssignal über die CNF-Leitungen 44 empfangen wird, werden die RAISE TR FF "Puffer voll" und "Besetzt"-Signale beendet. Aus Fig. 10 ist zu ersehen, daß dasDatenwort gleichzeitig zu Beginn dieser Operation in den Pufferspeicher eingeschrieben wird.
Zum Verständnis des grundsätzlichen Aufbaus und der grundätzlichen Arbeitsweise einer SBI-Steuerschaltung, beispielsweise der SBI-steuerschaltung 71 in Fig. 6, die als befehlendes Verbindungsglied sowohl in dem sendenden als auch in dem empfangenden Zustand arbeitet, wird nunmehr die Arbeitsweise einer Speichersteuerung als ein ansprechendes Verbindungsglied beschrieben.
Die Speichersteuerung 2OA und ein Speicherfeld 21A sind in Fig. 11 als Beispiels für eine Speichereinheit dargestellt. Die Speichersteuerung 2OA weist eine Speicher-SBI-Kopplungsschaltung 20 auf, welche viele der Schaltungen enthält, die in dem Verbindungsglied 2OB in Fig. 3 dargestellt sind. Diese Kopplungsschaltung 20Ö ist über eine FILF-Leitung mit einer Steuer- und Zeitsteuerschaltung 201 und einer Datenwegschaltung 202 verbunden. Eine Steuerleitung von der Steuer- und Zeitsteuerschaltung 201 verbindet verschiedene Speicherfeldabschnitte 203, während eine Datenleitung die Speicherfeldabschnitte 203 und die Datenwegschaltung 202 verbindet.
) (J': c"" 8 / 0 8 7 δ
In Fig. 12 weist die SBI-Kopplungsschaltung 200 eine Anzahl Treiberschaltungen und Empfänger in einer SBI-Kopplungseinrichtung 201 auf, welche unmittelbar mit der SBI-Einrichtung 14 verbunden ist. Andere Teile der Speicher-SBI-Kopplungseinrichtung 200 weisen Schaltungen auf, um auf diese Signale anzusprechen und entsprechende Signale an die SBI-Einheit 14 abzugeben.
Bevor die Arbeitsweise dieser Speichersteuerung und -anordnung beschrieben wird, ist es zweckmäßig, die Funktion der speziellen in Fig. 12 bis'14 dargestellen Schaltungen zu beschreiben. InFig. 12 erhält eine Paritätsprüfschaltung 205, die in der Paritätsschaltung 61 vorgesehen ist, vorausgesetzt, daß das Verbindungsglied 32B dieser Speichersteuerung entspricht, die Paritäts- und alle anderen Signale von der SBI-Kopplungseinrichtung 204 undüberwacht irgendwelche Paritätsfehler. Die Logikschaltung 206 spricht auf die SNF-Schaltung 63B und die Fehlerschaltung 62B an; sie überträgt eine Antwort in Form einer Bestätigung oder eines Fehlers, wie vorher beschrieben ist,und zwar nicht mehr als zwei Leitungszyklen, nachdem der Speicher eine Befehlsadresse oder Schreibdaten empfängt.
Die logische Entschexdungsschaltung 207 entspricht der Entscheidungsschaltung 33b und legt ähnlich wie die in Verbindung mit der zentralen Recheneinheit dargestellten Schaltung fest, wann die Speichersteuerung 2OA eine Steuerung der SBI-Einheit 14 erreicht,mit der diese Schaltung unmittelbar verbunden ist.
Die Hinweisdekodierschaltung 210 entspricht der Hinweisschaltung 6OB in Fig. 3, und dekodiert das Hinweisfeld von empfangener Information auf den Hinweisleitungen 35, um dadurch die Art der Signale auf den Informationsleitungen 40 zu bestimmen. Der dekodierte Hinweis wird dann einer Adressen-Daten-Gültigkeitsprüfschaltung 211 zugeführt und das Hinweisfeld wird einer Befehlsdatei 212 zugeführt.
909 818/0876
Eine Funktions-Dekodierschaltung 213 dekodiert die Funktionssignale, wenn Befehls-Adresseninformation von der SBI-Einheit 14 erhalten wird. Diese Schaltung legt die Gültigkeit der Funktionssignale fest, indem sie mit den anerkannten Funktionssignalen verglichen werden. Die Funktionsbits werden ebenfalls an die Adressen/Daten-Gültigkeitsprüfschaltung 211 und an die Befehlsdatei 212 übertragen.
Die Adressen-Daten-Gültigkeitsprüfschaltung 211 gibt ein VAL DAT-Signal ab, wenn die Paritätsprüfschaltung 205 anzeigt, daß keine Paritätsfehler bestehen, wenn die Funktionsdekodierschaltung 213 anzeigt, daß die Funktionsbits gültig sind und wenn die Bestiminungsadresse, die Funktion und andere Information alle anzeigen, daß die Operation in dem Speicher durchgeführt werden kann. Eine Schaltungsanordnung in der Dateisteuerlogik 214, die der Befehlsdatei 212 zugeordnet ist, gibt die Information auf der SBI-Kopplungseinrichtung 204 frei, damit sie an die Befehlsdatei 212 und in einen Schreibzähler 252 übertragen wird, der entsprechend dem VAL DAT-Signal weitergeschaltet wird.
Eine Feldadressen-Prüfschaltung 215 bestimmt, ob die auf den Informationsleitungen 40 erhaltene Adresse in den Bereich von Speicherstellen fällt, die der speziellen Speichersteuerung zugeordnet sind. Die Schaltung 215 empfängt auch Signale von einer Speichergrößen-Kodierschaltung 220, einer Chipgrößen-Korrekturschaltung 212 und einer Verschachtelungsadressen-Korrekturschaltung 222. Schaltungen zum Prüfen ankommender Adressen im Hinblick auf gültige Bereiche der Speicherstellen sind ebenfalls" allgemein bekannt.
Eine E/A-Adressengültigkeitsprüfschaltung 223 bestimmt, wann die Adressen- und eine ausgewählte Funktion für irgendwelche Steuerregister gültig sind, die in der Speichersteuerung vorgesehen sind. In einer bestimmten Ausfuhrungsform weist die Speichersteuerung drei Konfigurationsregister, die schematisch in Fig. 14 dargestellt sind, und einen Festwertspeicher auf. Ein Konfigurationsregister 14 in Fig. 14 weist ein Verschachtelungs-Informationsfeld 230, ein Untersystem- oder Systemgruppen-
* ü '., 2 "· 8 / 0 e 7 8
feld 232, das die Größe und Art des Speichers anzeigt und ein Schreibverschachtelungs-Freigabefeld 233 auf, welches das einzuschreibende Verschachtelungsfeld freigibt. Ein Größenfeld 234 zeigt die Größe der mit der Speichersteuerung verbundenen Speicherung an. Ein Kennzeichen 235 "Energie oben" und ein Kennzeichen 36 "Energie unten" zeigt an, ob der Speicher eine der entsprechenden Folgen durchläuft. Fehlerzustandsanzeigen 235, die einen Übertragungsfehler (TF), einen Mehrfach-Übertragungsfehler (MTF), einen Sperrbefehl-Folgefehler (ICS), einen Schreibdaten-Folgefehler (WDS) und einen Leitungsparitatsfehler (BP) aufweisen, sind ebenfalls vorgesehen. Das TF-Signal wird erzeugt, wenn der Speicher als ein sendender Speicher arbeitete, wenn ein Fehler auftrat. Das MTF-Signal zeigt an, daß eine ID-Prüfschaltung 238 (Fig. 12) ID-Signale auf den Leitungen 37 (Fig. 3) feststellt, die sich von den ID-Signalen unterscheiden, die durch ein ID-Sperrglied 239 zu dem Zeitpunkt übertragen werden, an welchem die Speichersteuerung als ein sendendes Verbindungsglied wirkt. Das ICS-Signal wird festgestellt, wenn ein gesperrter, ausgeblendeter Schreibbefehl empfangen wird, aber das Sperrsignal auf der Steuerleitung 51 wird nicht festgestellt. Gesperrte Austauschvorgänge erfordern, daß das befehlende Verbindungsglied einen gesperrten, ausgeblendeten Lesebefehl ausgibt, bevor der gesperrte, ausgeblendete Schreibbefehl gesendet wird. Durch den ersten Befehl wird ein Sperr- oder Verriegelungsflip-Flop in dem befehlenden Verbindungsglied gesetzt, um dadurch das Sperrsignal festzustellen. Das WDS-Signal wird festgestellt, wenn einer der Schreibbefehle abgegeben wird, und auf ihn nicht unmittelbar Schreibdaten während des nachfolgenden Leitungszyklus folgen. Das BP-Signal wird vorgebracht, wenn ein Paritätsfehler festgestellt wird.
In Fig. 14 enthält ein Konfigurationsregister B eine Information zum Prüfen der Fehlerprüflogik und des Speicherzustands. Es weist ein Zangsprüfungsbitfeld 240, das für zwangsläufige Fehlerkorrekturen verwendet wird, und ein FOR-FeId 242 auf, um einen Fehler in eine vorbestimmte Adresse zu zwingen. Ein
909818/0876
Ein ECC-FeId 241 wird verwendet, um die FCC-Schaltungen zu sperren. Ein INIT STAT-FeId 243 zeigt an,ob die Speicherdaten gültig sind , der Speicher sich in dem Initialisierungsvorgang befindet oder eine Initialisierung vollständig ist. Ein EWSA-FeId 244 gibt ein zu änderndes Speicherstartadressenfeld 245 frei. Die Speicherstartadresse kennzeichnet, wie der Name sagt, die erste Stelle des Speichers. Ein Datei-Feld 246 zeigt an, ob die Befehlsdatei 212 in Fig. 11 voll ist.
In Fig. 14 enthält ein Konfigurationsregister C Fehler-Syndrom-Fehleradressen- und andere Felder, die zum Anzeigen korrigierter Daten verwendet werden, wenn bestimmte Datenarten vorkommen.
In Fig. 12 erzeugt ein Adressengenerator 240 Speicherbezugsadressen entsprechend den Adressen, die von derSBI-Einheit erhalten werden und die Startadressensignale von einem Konfigurationsregister B das in Fig. 13 mit dem Bezugszeichen 247 bezeichnet ist.
Eine Befehls/Adressen-Bestimmungsdekodierschaltung 251 verwendet die ankommenden Adressensignale von der SBI-Einheit 14, um den entsprechenden Abschnitt in dem Speicher auszuwählen. Wie vorher erwähnt, können diese Adressensignale eine Stelle in einem Feldabschnitt 2 oder 3 (Fig. 11), eines der Konfigurationsregister (Fig. 14) oder einen Festwertspeicher 248 in Fig. 13 kennzeichnen, der verwendet wird, um das System zu initialisieren.
Die Schaltung 251 dekodiert die ankommenden Adressensignale, um eine der Speicherstellen auszuwählen.
In Fig. 12 überwacht die Dateisteuerlogik 214 den Raum in " der Befehlsdatei 212. Sie weist einen Schreibzähler 252 und einen Lesezähler 253 auf. Ein Differenzdekodierer 254 überwacht beide Zähler 252 und 253. Wie später noch beschrieben wird, zeigt ein Dateivergleicher 255 an, ob zusätzliche Information in die Befehlsdatei 212 entsprechend Signalen von dem Differenzdeko-
. ^093 18/08 76
dierer 254 und dem Funktionsdekodierer 213 geladen werden können. Die Schaltungsanordnung in Fig. 12 weist auch eine Taktlogik 256 auf. Diese Logik erhält Taktsignale auf den Leitungen 30 und gibt die erforderlichen Zeitsteuerimpulse synchron mit den Taktsignalen auf der SBI-Einheit 14 ab.
14
Wenn Daten an die SBI-Einheit übertragen werden, spricht ein Paritätsgenerator 257.auf die Information in den Daten-, ID-, TAG- und in anderen Feldern an, um entsprechende Paritätsbits zu erzeugen.
Außerdem enthält die Speichersteuerung eine Schaltungsanordnung zum Steuern von Speicherzyklen, während welchen Daten in ein Speicherfeld 21A übertragen oder aus ihm ausgelesen werden. Diese Schaltungsanordnung ist in Fig. 13 dargestellt, und weist ein Adressenregister 260 auf, das die Adresse für die Speicherstelle in einer Anordnung erhält, die aus der Adresseninformation in Befehls/Adressen-Signalen von den Leitungen abgeleitet wird. DieseSignale werden über einen Adressen-Multiplexer 261 dem Speicherfeld, dem Festwertspeicher 248 oder den Konfigurationsregistern zugeführt. Der andere Eingang an dem Adressenmultiplexer 261 weist Adressensignale von einer Speichersteuer- und Auffrischlogik 262 auf, die die Daten in einem nichtpermanenten Speicher in einem gültigen Zustand erhält. Das Auffrischen derartiger Speicher ist allgemein bekannt.
Eine Zyklus-Dekodier- und Steuerlogik 264 in Fig. 12 erhält Information aus der Befehlsdatei und erzeugt Steuersignale, die in der in'Fig. 13 dargestellten Schaltungsanordnung verwendet werden. In Fig. 13 wählt ein E/A-Datenmultiplexer 265 Daten aus einem der Konfigurationsregister 247, 266 und 267 oder aus dem Festwertspeicher 248 aus, um die Daten an die FIE-Leitung zu übertragen, wenn die ankommende Adresse eines dieser Speziellen Register kennzeichnet. Datenempfangssperrglieder 268 empfangen ein Datenlangwort von der FILE-Leitung und speichern es zeitweilig, bis es bereit ist, um über die Datenleitung an den Speicher 21A übertragen zu werden. Diese Daten werden auch in Sperrglieder 269 und 270 geladen, welche als Eingänge in eir^F,e£leTp:nü£ schaltung 271 dienen, welche
hier im einzelnen nicht beschrieben ist.
Ein Lesedaten-Hinweisgenerator 272 kodiert das Hinweisfeld entsprechend irgendwelcher Fehler, welche vorhanden sein
können oder nicht und erregt einen Hinweisgeber 273, wenn
die Daten an die SBI-Einheit 14 übertragen werden.
Während des Betriebs des Datenverarbeitungssystems überwacht die Taktgeberlogik 30 die ZextSteuersignale auf der
SBI-Einheit 14. Zum Zeitpunkt SBIT3 werden alle Informationen auf der SBI-Einheit 14 an entsprechende Sperrglieder aller empfangender Verbindungsglieder übertragen. Anfangs werden alle Signale auf der SBI-Einheit 14 bezüglich der Parität
geprüft. Wenn ein Paritätsfehler festgestellt wird, werden verschiedene Fehleranzeigen gesetzt und gelöscht und ein
Paritätsfehler wird angezeigt. Wenn Schreibdaten zu empfangen sind werden sie in die Befehlsdatei zusammen mit einem Hinweis eingegeben, daß der Schreibzyklus fehlgeschlagen ist, und der Schreibzähler 252 wird weitergeschaltet. Wenn eine Befehls/Adressen-Information empfangen wird, wird sie in
die Befehlsdatei 212 eingegeben, aber der Schreibzähler wird nicht weitergeschaltet.
Wenn die Befehls-Adresseninformation ohne Fehler empfangen wird, dekodiert die Hinweisdekodierschaltung 210 die Funktionssignale. Wenn die Adressensignale eine Stelle in einem Speicherfeld genau festlegen, wird die Adresse an die Befehlsdatei 212 übertragen. Zu dem Speicherfeld kann dann durch eine der gültigen Funktionen Zugriff erhalten werden; wenn eine ungültige Funktion gefühlt wird, werden die CNF-Signale in einen Fehlerzustand gebracht.
Ende der Beschreibung
L e e r s e i t e

Claims (1)

  1. Anwaltsakte: D-4542
    Anmelderin: Digital Equipment Corporation, Maynard, MA/USA
    Patentanspruch
    Datenverarbeitungssystem mit einer ersten Dateneinrichtung, einer zweiten Dateneinrichtung und Einrichtungen zum übertragen von Information zwischen der ersten und zweiten Dateneinrichtung dadurch gekennzeichnet, daß die erste Dateneinrichtung Einrichtungen aufweist, um an der übertragungseinrichtung einen Befehl zu erzeugen, der einen Befehlsanteil, der die erste Dateneinrichtung identifiziert, und eine Anforderung für eine Datenübertragung von der zweiten Dateneinrichtung an die erste Dateneinrichtung sowie eine Adresse für eine Speicherstelle in der zweiten Dateneinrichtung aufweist, und daß die zweite Dateneinrichtung Einrichtungen, die auf Befehle ansprechen, die eine Datenübertragung anfordern, um die Daten wieder aufzufinden, Einrichtungen zum Speicher der Identifizierung der ersten Dateneinrichtung und Einrichtungen aufweist, die freigegeben werden, wenn die Auffindeinrichtung die Daten erhält, um eine Übertragung der Daten und der Identifizierung der ersten Dateneinrichtung über die Übertragungseinrichtung an die erste Dateneinrichtung durchzuführen .
    9098 18/0
    ORIGINAL INSPECTED
DE19782846488 1977-10-25 1978-10-25 Datenverarbeitungssystem Withdrawn DE2846488A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84541177A 1977-10-25 1977-10-25

Publications (1)

Publication Number Publication Date
DE2846488A1 true DE2846488A1 (de) 1979-05-03

Family

ID=25295177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782846488 Withdrawn DE2846488A1 (de) 1977-10-25 1978-10-25 Datenverarbeitungssystem

Country Status (5)

Country Link
JP (1) JPS6035698B2 (de)
CA (1) CA1114517A (de)
DE (1) DE2846488A1 (de)
FR (1) FR2407522B1 (de)
GB (1) GB2008293B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134428C2 (de) * 1980-01-28 1991-07-25 Digital Equipment Corp., Maynard, Mass., Us

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8001908L (sv) * 1979-03-12 1980-09-13 Digital Equipment Corp Databehandlingsanleggning
FR2474199B1 (fr) * 1980-01-21 1986-05-16 Bull Sa Dispositif pour superposer les phases successives du transfert des informations entre plusieurs unites d'un systeme de traitement de l'information
JPS57500445A (de) * 1980-03-21 1982-03-11
NL8002346A (nl) * 1980-04-23 1981-11-16 Philips Nv Multi databron- en dataontvangersysteem met communicatiebus.
US4476527A (en) * 1981-12-10 1984-10-09 Data General Corporation Synchronous data bus with automatically variable data rate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614740A (en) * 1970-03-23 1971-10-19 Digital Equipment Corp Data processing system with circuits for transferring between operating routines, interruption routines and subroutines
US3614741A (en) * 1970-03-23 1971-10-19 Digital Equipment Corp Data processing system with instruction addresses identifying one of a plurality of registers including the program counter
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
US4041472A (en) * 1976-04-29 1977-08-09 Ncr Corporation Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815099A (en) * 1970-04-01 1974-06-04 Digital Equipment Corp Data processing system
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614740A (en) * 1970-03-23 1971-10-19 Digital Equipment Corp Data processing system with circuits for transferring between operating routines, interruption routines and subroutines
US3614741A (en) * 1970-03-23 1971-10-19 Digital Equipment Corp Data processing system with instruction addresses identifying one of a plurality of registers including the program counter
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
US4041472A (en) * 1976-04-29 1977-08-09 Ncr Corporation Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134428C2 (de) * 1980-01-28 1991-07-25 Digital Equipment Corp., Maynard, Mass., Us

Also Published As

Publication number Publication date
GB2008293A (en) 1979-05-31
JPS6035698B2 (ja) 1985-08-16
CA1114517A (en) 1981-12-15
FR2407522A1 (fr) 1979-05-25
JPS5484940A (en) 1979-07-06
GB2008293B (en) 1982-05-06
FR2407522B1 (fr) 1989-03-31

Similar Documents

Publication Publication Date Title
DE3204905C2 (de)
DE2856483C2 (de)
DE2854485C2 (de) Datenverarbeitungsanlage
DE2522748C2 (de) Peripheriekopplungsadapter zur Steuerung der Informationsübertragung zwischen einer Datensammelleitung eines Zentralprozessors und daran angeschlossenen peripheren Einheiten
DE3725343C2 (de) Vielzweck-Kanalsteuersystem
DE19900245B4 (de) Vorrichtung und Verfahren zum Senden von Daten von einem USB-Endpunkt an einen USB-Host
DE3114961C2 (de)
DE2148847C3 (de) Datenübertragungssteuerung zwischen Speichern und peripheren Geräten einer Datenverarbeitungsanlage
DE2209136B2 (de) Steuer- und Anpassungsschaltung für Datenverarbeitungsanlagen
DE2806024A1 (de) Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit
DE2122338A1 (de) Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE2358545A1 (de) Datenverarbeitungssystem mit dynamisch veraenderlichem vorrangzugriffssystem
DE2612139A1 (de) Ein/ausgang-steuerungssystem
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE1524102B2 (de) Elektronische, aus baueinheiten aufgebaute datenverarbeitungsmaschine
DE2459956A1 (de) Prozessor und diesen verwendendes peripheres verarbeitungssystem
EP0586715B1 (de) Informationsübertragungsverfahren zur Übertragung digitaler Informationen
DE2844295C2 (de) Verfahren und Vorrichtung zur Steuerung des Datentransfers auf einem Datenbus
DE2846488A1 (de) Datenverarbeitungssystem
DE3009530C2 (de)
EP0350016B1 (de) Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern
DE2846487A1 (de) Datenverarbeitungssystem
DE2807321A1 (de) Spannungsueberwachung in einem datenverarbeitungssystem
DE2517170C2 (de) Schaltungsanordnung zum Unterbrechen des Programmablaufs in Datenverarbeitungsanlagen mit mehreren Ansteuereinrichtungen von Sekundärspeichern und dergleichen Speichereinheiten mit sequentiellem Zugriff

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 9/46

8125 Change of the main classification

Ipc: G06F 13/14

8130 Withdrawal