DE2846487A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2846487A1 DE2846487A1 DE19782846487 DE2846487A DE2846487A1 DE 2846487 A1 DE2846487 A1 DE 2846487A1 DE 19782846487 DE19782846487 DE 19782846487 DE 2846487 A DE2846487 A DE 2846487A DE 2846487 A1 DE2846487 A1 DE 2846487A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- information
- sbi
- signals
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Description
Anwaltsakte: D-4541
Anmelderin: Digital Equipment Corporation, Maynard MA/USA
Datenverarbeitungssystem
Die Erfindung betrifft ein Datenverarbeitungssystem, und betrifft insbesondere die Verbindung von verschiedenen Einheiten
in einem derartigen digitalen Datenverarbeitungssystem und die Datenübertragung zwischen diesen Einheiten.
Derartige digitale Datenverarbeitungssystem sind in verschiedenen US-Patentanmeldungen und US-Patentschriften der Anmelderin
beschrieben, und zwar beispielsweise in der US-PS 3 614 740, die ein Datenverarbeitungssystem mit Schaltungen betrifft, um zwischen
Betriebsprogrammen, Unterbrechungsprogrammen und Unterprogrammen zu übertragen; in der US-PS 3 614 741, die ein Datenverarbeitungssystem
mit Befehlsadressen betrifft, die eines einer Anzahl Register mit einem Programmzähler identifizieren; in der
US-PS 3 710 324, die ein Datenverarbeitungssystem betrifft; in der US-PS 3 999 163, die einen Sekundärspeicher für ein Datenverarbeitungssystem
betrifft, und ferner in der US-Patentanmeldung S.N. 845 055, die eine zentrale Recheneinheit zum Verarbeiten von
Befehlen mit veränderlicher Länge betrifft; in der US-Patentanmeldung S.N. 845 051, die eine zentrale Recheneinheit zum Ausführen
von Befehlen mit Hilfe eines speziellen Operanden-Spezifizierers betrifft; in der US-Patentanmeldung S.N. 845 416, die
9Q9817/1G2S
eine zentrale Recheneinheit zum Verarbeiten von Unterprogramm-Abrufbefehlen
betrifft; in einer US-Patentanmeldung S.N. 845 411, die ein digitales Datenverarbeitungssystem mit aufgeteilten Leseoperationen
betrifft, und in der US-Patentanmeldung S.N. 845 417,
die einen Speicher für ein digitales Datenverarbeitungssystem mit einer Befehlsspeicherung betrifft.
Ein digitales Datenverarbeitungssystem weist drei Grundelemente
auf, nämlich ein Speicherelement, ein Eingabe- Ausgabe-Element und eine zentrale Recheneinheit. Das Speicherelement speichert
Information in adressierbaren Speicherstellen. Diese Information weist Daten und Befehle zum Verarbeiten der Daten auf. Die Recheneinheit
überträgt Informationen an und von dem Speicherelement, interpretiert die ankommende Information entweder als Daten oder
als Befehle und verarbeitet Daten entsprechend den Befehlen. Das Eingabe-Ausgabe-Element steht auch mit dem Speicherelement
in Verbindung, um Eingangsdaten in das System zu übertragen, und von diesem verarbeitete Daten zu erhalten.Im Verlauf der
Jahre sind viele verschiedene Arten von digitalen Datenverarbeitungssystemen entwickelt worden. Die Entwicklung hat sich
jedoch hauptsächlich auf die Schaffung neuer Prozessorelemente mit einem wirksameren Aufbau, auf größere und schneller Speicherelemente
und auf hochentwickelte Ein- und Ausgabeelemente gerichtet. Auch haben sich kleine Änderungen in der Technologie beim
übertragen von Information zwischen den verschiedenen Elementen in dem Datenverarbeitungssystem ergeben. Praktisch können alle
Datenverarbeitungssystem, die der Anmelderin bekannt sind, anhand der grundsätzlichen Zextsteuerverfahren eingeteilt werden, welche
sie benutzen. Hierbei gibt es im wesentlichen zwei Zeitsteuerungen, nämilich eine synchrone und eine asynchrone Steuerung.
Digitale Datenverarbeitungssysteme, welche eine synchrone Zeitsteuerung
benutzen, weisen im allgemeinen einen Haupttaktgeber auf, welcher alle Operationen in allen Elementen steuert. Dieser
Haupttaktgeber erzeugt Zeitsteuersignale, welche die Operationen in dem Prozessorelement und auch in dem Speicher sowie in den
Ein- und Ausgabeelementen steuern, die sie mit einer Verbindungsleitung verbinden. Da alle Elemente in dem System durch den Takt-
§0 9817/1025
geber synchronisiert sind, muß die Taktgeberfrequenz entsprechend
eingestellt werden, um so zu arbeiten, daß sie mit dem langsamsten Element in dem System verträglich ist. Die Übertragungsgeschwindigkeiten zwischen den Elementen zwingen zu äußersten
Beschränkungen im Hinblick auf die Geschwindigkeiten, mit welchen die schnelleren Elemente arbeiten können. Infolgedessen verlangsamt
eine langsame'übertragungsgeschwindigkeit das ganze System,
so daß das System unter dem theoretisch möglichen Wirkungsgrad vieler Baueelemente läuft.
Andere digitale Datenverarbeitungssysteme benutzen eine asynchrone
Zeitsteuerung über ihre verschiedenen Verbindungen. Bei einer asynchronen Zeitsteuerung kann jedes Element mit der wirksamsten
Geschwindigkeit betrieben werden, üblicherweise stehen zwei Elemente
miteinander in Verbindung, wenn ein Element eine Datenübertragung über eine Verbindungsleitung einleitet. Das eine Element
steuert dann die Leitung im Hinblick auf ein Sperren aller dritten. Elemente in dem System, bis das andere Element bestätigt,
daß die geforderte Übertragung beendet worden ist. Systememit
einer asynchronen Zeitsteuerung dürften etwas schneller sein, als synchrone Systeme, da sie einige Übertragungen mit einer
größeren Geschwindigkeit durchführen als das langsamste Element in dem System, während die Fähigkeit erhalten bleibt, langsamer
mit den langsameren Elementen in Verbindung zu stehen. Asynchrone Übertragungen sind jedoch bei bestimmtenAnwendungsfallen nach-teilig.
In einigen asynchronen Systemen ist,sobald eine Übertragungsoperation
eingeleitet worden ist, die ganze Hauptleitung für irgendwelche Elemente nicht mehr verfügbar außer den zwei
bei der übertragung beteiligten Elementen, bis diese übertragung
beendet ist." Infolgedessen behindern solche Übertragungen mit langsameren Elementen eine Operation mit schnelleren Elementen
und verringern dadurch deren Wirkungsgrad unter die theo-. retisch möglichen Werte.
Trotz der Nachteile sowohl von asynchronen als auch von synchronen
Übertragungen sind die meisten digitalen Datenverarbeitungssysteme immer noch nur entweder um das eine oder um das andere
System herum aufgebaut, weisen aber nicht beide Zeitsteuerungs-
8 17/1025
verfahren auf. Die Auswahl des einen gegenüber dem anderen hängt dabei offensichtlich von vorherbestimmten Anwendungen für das
digitale Datenverarbeitungssystem ab. Infolgedessen können bei bestimmten Anwendungen unanehmbare Betriebsgeschwindigkeiten
angetroffen werden, während bei anderen Anwendungen die Geschwindigkeiten akzeptabel sind.
Die Erfindung soll daher eine Verbindung für die Elemente eines digitalen Datenverarbeitungssystems schaffen, bei welchem die
vorteilhaften Kenndaten sowohl einer synchronen als auch einer asynchronen Zeitsteuerung verwendet sind. Ferner soll eine Verbindung
für die Elemente eines digitalen Datenverarbeitungssystems geschaffen werden, bei welchem die Elemente über die
Verbindung mit sehr hohen Geschwindigkeiten in Verbindung stehen können, und bei welchem die Elemente Information wirksam austauschen
und ohne eine übermäßige Verzögerung Information zwischen anderen Elementen in dem System ausgetauscht wird.
Gemäß der Erfinding überträgt eine Verbindung für Elemente in einem Datenverarbeitungssystem Zeitsteuersignale, welche Zeitsteuerintervalle
schaffen. Hierbei kann jedes Element Information über die Verbindung durch eine Zugriffssteuerung übertragen,
die auf diese Zeitsteuer- und Zugriffssteuersignale von der Verbindung aus anspricht. Information wird während eines
ZeitsteuerIntervalls entsprechend den Zeitsteuersignalen und
der Zugriffssteuerung übertragen. Bestätigungssignale werden
während eines anschließenden Zeitsteuersignals entsprechend der Informationsübertragung und den ZeitSteuerSignalen übertragen
.
Somit weist gemäß der Erfindung ein digitales Datenverarbeitungssystem eine Verbindung für die verschiedenen Elemente auf, die
das System bilden. Jedes Element, das mit der Verbindung verbunden ist, wird ein Verbindungsglied genannt. Um eine Element
mit einem anderen Element zu verbinden, sucht das eine Element als befehlendes Verbindungsglied eine Steuerung der Verbindung
und überträgt dann einen Befehl und eine Adresse einer Speicherstelle an das andere Element, wenn es eine Steuerung der Verbindung
909817/102S
-/■
erhält. Die Steuerung wird dann aufgegeben, wenn das eine Element Daten an das andere Element abzugeben hat, wobei die Daten unmittelbar
abgegeben bzw. gesendet werden. Wenn Daten wieder aufzufinden sind, findet das andere Element die Daten auf, fordert eine Steuerung
der Verbindung an und wenn sie eine Steuerung erhält, überträgt sie die Daten an die Verbindung mit einer Kennzeichnung des
einen Elements. Das eine Element liest dann die Daten aus der Verbindung aus, wenn es die eigene Kennzeichnung erkennt. Wenn das
andere Element ein Speicherelement ist, enthält es auch eine
Speicherungsdatei zum Speichern von Befehlen und Daten, wenn es
entsprechend einem Befehl von dem anderen Element arbeitet.
andere Element ein Speicherelement ist, enthält es auch eine
Speicherungsdatei zum Speichern von Befehlen und Daten, wenn es
entsprechend einem Befehl von dem anderen Element arbeitet.
909817/1025
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen
unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines digitalen Datenverarbeitungssystems gemäß der Erfindung;
Fig. 2A bis 2D Datenarten, die in Verbindung mit einer bestimmten Ausführungsform der Erfindung verwendet werden;
Fig. 3 die Leitungen und entsprechende Signalef welche eine
Verbindung für Elemente in dem digitalen Datenverarbeitungssystem in Fig. 1 bilden;
Fig. 4A bis 4K Kurven oder Zeitdiagramme, welche die verschiedenen
Taktsignale und Zeitsteuerintervalle wiedergeben, welche Informationsübertragungen zwischen den in Fig. 1 dargestellten
Elementen synchronisieren;
Fig. 5A ein Diagramm, das Folgen von Transaktionen darstellt, die
zwischen den in Fig. 3 wiedergegebenen Elementen vorkommen können;
Fig. 6 ein ins einzelne gehendes Blockschaltbild der in Fig. 1 dargestellten zentralen Recheneinheit;
Fig. 7 ein Blockschaltbild der Datenwege in der in Fig. 6 wiedergegebenen
SBI-Steuerung;
Fig. 8 ein ins einzelne gehendes Blockschaltbild von wichtigen Teilen der in Fig. 7 dargestellten Steuerlogik;
Fig. 9 ein Zeitablaufdiagramm, das zum Verständnis der Arbeitsweise
der in Fig. 6 bis 8 dargestellten SBI-Steuerung während einer Leseoperation vorteilhaft ist;
Fig.10 ein Zeitsteuerdiagramm, das zum Verständnis der Arbeitsweise
der in Fig. 6 bis 10 wiedergegebenen Schaltungs-
9817/1025
anordnung während eines Einschreibvorgangs vorteilhaft ist;
Fig. 11 ein Blockschaltbild einer in Fig. 1 dargestellten Speichersteuereinrichtung
und einer Speicheranordnung;
Fig.12 ein Blockschaltbild eines Teils der in Fig. 11 wiedergegebenen
Steuereinrichtung;
Fig.13 ein Blockschaltbild eines anderen Teils der in Fig. 11
wiedergegebenen Steuereinrichtung; und
Fig.14 Register, die in der in Fig. 11 dargestellten Speichersteuereinrichtung
verwendet werden.
In Fig. 1 weisen die Grundelemente eines Datenverarbeitungssysteins
gemäß der Erfindung eine zentrale Recheneinheit 10, Speichereinheiten 11 und Ein-/Ausgabe-(E/A-)Einheiten 12 auf.
Eine synchrone Rückseitenverbindung (SBI) 14 verbindet die zentrale
Recheneinheit 1.0, die Speichereinheiten 11 und die E/AEinheiten
12.
Die zentrale Recheneinheit 11 weist ein Bedienungspult 15,
eine SBI-Kopplungs- und Speicherpufferschaltung 16, einen
Adressenübertragungspuffer 17, eine Befehlspufferschaltung 18
und eine Datenweg- und interne Registerschaltung 19 auf. Die SBI-Kopplungs- und Speicherpufferschaltung 16 schafft die erforderliche
Kopplungsschaltung, um Information über die SBI-Verbindung
14 an die Speichereinheiten 11 und die E/A-Einheiten zu übertragen. Die Schaltung 16 erhält alle Daten vondem Speicher
und alle AdressenÜbertragungen von der Pufferschaltung
Sie weist einen assoziativen Speicher oder Puffer auf. Jedesmal wenn Daten in denPufferspeicher in der Schaltung 16 von der
Datenweg- und internen Registerschaltung 19 aus eingeschrieben
werden, werden diese Datenauch in eine entsprechende Stelle der Speichereinheit 11 geschrieben.
Diese Ausführungsform der zentralen Recheneinheit 10 arbeitet
909817/1025
mit virtuellen Adressen. Der Adressenübertragungspuffer 17 .setzt
die virtuellen Adressen in physikalische bzw. natürliche Adressen um, welche die Speicherpufferschaltung 16 benutzt, um entweder
zu bestimmen, ob er Daten von der entsprechenden Stelle enthält, oder um eine Übertragung von der entsprechenden tatsächlichen
Stelle in der Speichereinheit 11 einzuleiten und abzufangen. Die
Befehlspufferschaltung 18 weist Einrichtungen zum Speichern von Befehlen oder Teilen davon auf, wenn sie entweder aus dem Pufferspeicher
unmittelbar oder aus der Speichereinheit 11 wiederbeschafft
werden.
Das Bedienungspult 15 dient als Bedienungskopplungseinrichtung. Sie ermöglicht der Bedienungsperson, Daten zu prüfen und abzulegen,
die Operation der zentralen Recheneinheit 10 anzuhalten oder sie über eine Folge von Programmbefehlen stufenweise einzustellen.
Sie ermöglicht auch einer Bedienungsperson, das System über eine Ureingabeprozedur zu initialisieren und verschiedene
diagnostische Versuche bei dem ganzen Datenverarbeitungssystem
durchzuführen.
In Fig. 1 weisen die Speichereinheiten 11 zwei Speichersteuerungen
2OA und 2OB auf. Jede Speichersteuerung ist mit einer Anzahl Speicherfelder verbunden. Insbesondere ist die Speichersteuerung
2OA mit Speicherfeldern 21A und die Speicherungsteuerung 2OB mit Speicherfeldern 21B verbunden. Die Arbeitsweise der Speichereinheit
11 wird im einzelnen später beschrieben.
Ferner sind verschiedene Arten von E/A-Einheiten 12 dargestellt. Ein E/A-Leitungsadapter 22 verbindet verschiedene Eingabe-/Ausgabe(E/A-)Einrichtungen
23, wie beispielsweise Fernschreiber mit der Leitung 14. Die Verbindung, Arbeitsweise und Übertragung
von Signalen zwischen dem E/A-Leitungsadapter 22 und den E/AEinrichtungen 23 ist in der US-PS 3 710 324 beschrieben.
Zwei andere E/A-Einheiten 12 schaffen einen. Sekundärspeicher
für das Datenverarbeitungssystem. Sie weisen einen Sekundärßpeicher-Leitungsadapter
24 und eine Anzahl Platteneinheiten 25 auf. Ferner ist ein Sekundärspeicher-Leitungsadapter 26 und ein Bandlauf-
909 8 17/102S
werk dargestellt. Die Verbindung der Sekundärspeicher-Leitungsadapter
24 und 26 und ihre jeweiligen Platteneinheiten 25 sowie der Bandantrieb 27. sind in der eingangserwähnten US-PS 3 999 167
beschrieben.
Wie aus Fig. 1 zu ersehen ist, verbindet die SBI-Verbindung 14 die
verschiedenen Einheiten in dem Datenverarbeitungssystern. Gemäß
der Erfindung stehen die verschiedenen Schaltungen, welche mit der SBI-Verbindung 14 verbunden sind, über die SBI-Verbindung 14
in äußerst wirksamer Weise in Wechselwirkung. Um die Informationsübertragung
zwischen verschiedenen Paaren von Einheiten zu verstehen, die mit der SBI-Verbindung 14 verbunden sind, ist es zuerst
vorteilhaft, einige Definitionen für Ausdrücke wiederzugeben, die ohne weiteres verwendet worden sind und die in der restlichen
Beschreibung verwendet werden.
"Information" ist Intelligenz, die verwendet wird, um die Basis für eine Datenverarbeitung zu steuern und zu schaffen. Sie weist
Adressen-jDaten-jSteuer- und Zustandsinformation auf. "Daten" weisen
Information auf, welche der Gegenstand oder das Ergebnis einer Verarbeitung ist.
Informationsübertragungen zwischen Einheiten in dem in Fig. 1 dargestellten Datenverarbeitungssystem erfolgen Über die SBI-Verbindung
14 und enthalten Übertragungen von diskreten bzw. einzelnen Informations-Datenworten. Jedes Informationsdatenwort
hat eine charakteristische Größe auf der SBI-Verbindung 14. Andere Elemente können Informations-Datenworte mit anderen
Längen verarbeiten. Das elementarste Informations-Datenwort ist ein Byte. Bei" der Ausführungsform des in Fig. 1 dargestellten
Datenverarbeitungssystem weist ein Byte 8 binäre Ziffern (oder Bits ) auf. In Fig. 2A ist eine Anzahl aneinandergrenzender Bytes
dargestellt. Die nächst größere Datenwortlänge ist ein"Wort". Ein "Wort" weist wie in Fig. 2B dargestellt ist, zwei aneinandergrenzende
Bytes auf. Wie in Fig. 2C dargestellt ist, bilden zwei benachbarte Worte ein sogenanntes "Langwort". Zwei aneinandergrenzende
Langworte bilden ein "Vierfachwort", wie in Fig. 2D dargestellt
ist.
i 0 9 8 1 7 / 1 0 2 S
Die SBI-Verbindung 14 überträgt alle Information parallel in
Form eines Langwortes. In Fig. 2A bis 2D sind insgesamt vier Vierfachworte dargestellt. In dem in Fig. 2A dargestellten
Vierfachwort befindet sich das Byte .Q an der . ' - -niedrigstwertigen
Bytestelle, während sich ein Wort .Q "
. und ein Langwort 0 an der niedrigstwertigen Wort- oder Langwortstelle in Fig. 2B bzw. 2C befinden. In der folgenden
Beschreibung ist angenommen, daß entsprechende Ausrichtungen in dem Datenverarbeitungssystem erhalten werden. Es gibt keine Anforderung,
daß irgendwelche derartige Ausrichtungen beizubehalten sind. Wie in der eingangserwähnten US-Patentanmeldung S.N. 845
beschrieben ist, können Übertragungen auch ohne ein Einhalten dieser Ausrichtung vorkommen," wenn eine zentrale Recheneinheit
ein Langwort überträgt, das an einer gewissen anderen Bytegrenze beginnt.
Wenn zwei Elemente vorgesehen sind, um Information über die SBI-Verbindung
14 auszutauschen, sind zumindest zwei "SBI-Transaktionen" erforderlich. Während einer ersten SBI-Transaktion fordert ein Element
den Informationsaustausch an und überträgt eine Befehlsund Adresseninformation an die SBI-Verbindung 14. Das durch die
Adresseninformation gekennzeichnete andere Element spricht darauf an und bereitet sich vor, um den Informationsaustausch abzuschließen.
Hierdurch ist eine erste SBI-Transaktion beendet. Während einer zweiten SBI-Transaktion läuft die auszutauschende Information
über die SBI-Verbindung 14. Eine dritte SBI-Transaktion , um
noch eine zusätzliche Information zu übertragen, ist ebenfalls noch möglich.
Jedes Element, das mit der SBI-Verbindung 14 verbunden ist, wird
ein Verbindungsglied genannt. Das in Fig. 1 wiedergegebenen, spezifische System weist sechs Verbindungsglieder auf. Ein Verbindungsglied
wird ferner anhand seiner Funktion während eines Informationsaustausches festgelegt. Während eines derartigen Austausches ist
das Verbindungsglied, das Befehls- und Adresseninformation an die SBI-Verbindung 14 überträgt, ein "befehlenden Verbindungsglied".
Die Einheit, welche auf diese Befehls- und Adresseninformation anspricht, wird als ein "antwortendes Verbindungsglied" bezeichnet.
1098 17/1025
Wenn infolgedessen die zentrale Recheneinheit Daten von der Speichersteuerung 2OA wieder auffinden muß , wird die zentrale
Recheneinheit ein befehlendes Verbindungsglied und überträgt einen Lesebefehl und eine Speicheradresse während einer ersten
SBI-Transaktion. Die Speichersteuereinrichtung 2OA wird ein antwortendes
Verbindungsglied, welches die Befehls- und Adressen-
information von der SBI-Verbindung 14 empfängt und aufnimmt.
Während der zweiten SBI-Transaktion überträgt die Speichersteuerung
2OA die angefordertenDaten zurück zu der zentralen Recheneinheit
10.
Ein Verbindungsglied wird auch als ein "sendendes" oder "empfangenes"
Verbindungsglied definiert. Ein sendendes Verbindungsglied steuert die Signa!leitungen an, während ein empfangendes
Verbindungsglied die Signalleitungen während jeder Leitüngstransaktion
abtastet und prüft. In dem vorstehend wiedergegebenen Beispiel ist die zentrale Recheneinheit ein sendendes Verbindungsglied
während der ersten SBI-Transaktion und ein empfangendes Verbindungsglied während der zweiten SBI-Transaktion. In ähnlicher
Weise ist die Speichersteuerung 2OA während der ersten Leitungstransaktion ein empfangendes Verbindungsglied und während der
zweiten SBI-Transaktion ein sendendes Verbindungsglied. Ähnliche Transaktionen ergeben sich für Informationsaustauschvorgänge
zwischen irgendwelchen anderen zwei Verbindungsgliedern. Jedoch arbeiten die Speichersteuerungen normalerweise nur als antwortende
Verbindungsglieder, während zentrale Recheneinheiten normalerweise nur als befehlende Verbindungsglieder arbeiten.
Typische Informätionsaustauschvorgänge mit Hilfe der zentralen Recheneinheit 10 über die SBI-Verbindung 14 enthalten Daten,
die in der zentralen Recheneinheit als Befehle, Operanden-Spezifizierer
und Daten zu interpretieren sind. Bei anderen Übertragungen werden Daten von der zentralen Recheneinheit zurück
über die SBI-Einheit 14 zur Übertragung an andere Elemente oder Einheiten geleitet, die mit der SBI-Einheit 14 verbunden sind.
In ähnlicher Weise können die anderen in Fig. 1 dargestellten Einheiten Informationsaustauschvorgänge über die SBI-Einheit 14
to 9817/1025
einleiten. Typische Austauschvorgänge würden Übertragungen zwischen einer der Platteneinheiten 25 oder einem· Bandantrieb
27 und einer der Speichereinheiten 11 aufweisen. Die E/AEinrichtungen
23 können ebenfalls mit den Speichersteuerungen in Verbindung stehen.
Jede der Speichersteuerungen 2OA und 2OB und die Leitungsadapter 22, 24 und 26 enthalten verschiedene Steuerregister. Zu verschiedenen
Zeitpunkten wärend des Betriebs des Datenverarbeitungssystems können von der zentralen Recheneinheit 10 auszuführende
Programm Informationen unmittelbar an eine und von einer dieser Steuerregister über die SBI-Einheit 14 ohne Einbeziehung
der Speichersteuerungen 2OA oder 2OB übertragen. Alle diese Bewegungen über die SBI-Einheit 14 sind jedoch grundsätzlich
dieselben, da jedes Steuerregister, das mit der SBI-Einheit 14 verbunden ist, eine Speicheradresse hat. Insbesondere hat
die Befehls-Adresseninformation die Fähigkeit, eine vorbestimmte Anzahl Speicherstellen zu adressieren. Der maximale
Wert dieser Zahl hängt von der Anzahl an Bitstellen in der Adresse ab, und sie legt den verfügbaren Speicherraum als eine
Anzahl Bytes fest. Ein Teil des verfügbaren Speicherraums ist für die Speicherstellen in den Speicherfeldern 21A und
21B reserviert«, Der übliche verfügbare Raum ist für die Steuerreaister
reserviert. Infolgedessen hat jede Speicherstelle in dem Datenverarbeitungssystem, ob es nun eine Speicherstelle
in einem Speicherfeld oder einem Steuerregister aufweist, eine eindeutige Speicheradresse.
Aufgrund dieses Merkmals des in Fig. 1 dargestellten Datenverarbeitungssystems
ist die Notwendigkeit für Eingabe/Ausgabe-Befehle beseitigt. Folglich kann die SBI-Kopplungs- und Speicherpufferschaltung
16 oder irgendein anderes mit der SBI-Einheit 14 verbundenes Element Zugriff zu irgendeiner Speicherstelle
mit Hilfe derselben Grundoperationen haben, wie sie vorliegen würde, wenn eine der Speichereinheiten 11 zugreifen würde.
Folglich werden bei einer Beschreibung von Informationsaustauschvorgängen zwischen der SBI-Kopplungs- und Speicherpufferschaltung
16 der zentralen Recheneinheit 10 und der Speichersteuerung
«09817/1025-
2OA und einer der Speicherfenster 21A in den Speichereinheiten
11 im wesentlichen die Informationsaustauschvorgänge zwischen
irgendwelchen anderen Einheiten beschrieben, die mit der SBI-Einheit 14 verbunden sind. Änderungen oder Abwandlungen, die
für ein ganz bestimmten der Adapter 22, 24 und 26 erforderlich sind, beruhen auf der besonderen Funktion dieser Adapter und
gehen aus der folgenden Beschreibung hervor.
Bei einer bevorzugten Ausführungsform der Erfindung fördert die synchrone Rückseiten-(Backplane-)Verbindung (SBI) 14 eine
Anzahl Signale zu und von verschiedenen Einheiten, welche über entsprechende Leiterstellen mit ihr verbunden sind. Diese Leiterstellen
und Signale können in fünf Klassen aufgeteilt bzw. aufgelistet werden: (1) Schiedsentscheidung; (2) Informationsübertragung;
(3) Ansprechempfindlichkeit; (4) Steuerung; und (5) ünterbrechungsanforderung.
Alle diese Signale werden synchron mit Taktsignalen erhalten, welche einige der Signale an den Steuerleiterstellen darstellen.
Diese Taktsignale sind in Fig. 4 dargestellt. Insbesondere verwendet eine Taktgeberschaltung Signale von einem Haupttaktgeber
(z.B. einem Taktgenerator 70 in Fig. 6) um eine Anzahl Signale zu erzeugen. In Fig. 4A und 4B sind komplementäre TP-Signale
dargestellt, die als ein TP-H- bzw.als ein TP-L-Signal
bezeichnet sind. Die Taktsignale weisen auch um 90° phasenverschobene Signale mit der halben Frequenz der TP-Signale auf.
Diese sind als PCLK-H- und -PCLK-L-komplementäre Taktsignale in Fig. 4 C und 4D und als komplementäre Taktsignale PDCLK-H-
und als PDCLK-L-Signale in Fig. 4E und 4F wiedergegeben. Die die vorstehend angeführten Signale sind Taktsignale, die
an Leitungen der SBI-Einheit 14 anliegen, wie in Fig. 3 dargestellt
ist.
Jedes Verbindungsglied weist eine Schaltungsanordnung auf,
um die Zeitsteuersignale zu erhalten, die erforderlich sind, um Transaktionen bzw. Bewegungen über die SBI-Einheit 14 durchzuführen.
Wie in Fig. 4G bis 4J dargestellt ist, weisen diese Signale TOCLK bis T3CLK- um 90° phasenverschobene Signale auf,
§0981 7/102%
die jeweils ein Tastverhältnis von 25% der halben Frequenz der TP-Signale haben. Die Vorderflanken der TOCLK-bis T3CLK-Impulse
legen TaktZeitpunkte TO bis T3 fest, wie in Fig. 4K
dargestellt ist. Das Zeitintervall zwischen aufeinanderfolgenden TO-Zeitpunkten wird eine Leitungszyklus- bzw. -Periodenzeit
genannt. Im allgemeinen überträgt ein sendendes d.h. abgebendes Verbindungsglied Informationen an die SBI-Einheit 14 zu
einem Zeitpunkt TO. Ein empfangenes Verbindungsglied fragt die SBI-Einheit 14 zu einem Zeitpunkt T3 ab. In einer speziellen
Ausführungsform der Erfindung beträgt der Abstand zwischen aufeinanderfolgenden TO-Zeitpunkten etwa 200 ns.
Wie hieraus zu ersehen ist, kann jedes Verbindungsglied, das mit der SBI-Einheit 14 verbunden ist, Information über die SBI-Einheit
14 übertragen. Es müssen infolgedessen einige Einheiten vorgesehen sein, um den Zugriff der SBI-Einheit 14 zu steuern.
Die Schiedsentscheidungssignale auf (TR-)Leitern oder Leitungen 31 in Fig. 3 schaffen diese Steuerfunktion. Jedes Verbindungsglied
weist eine vorbestimmte, ihm zugewiesene Leitungszugriffspriorität auf. In der vorliegenden Ausführungsform gibt es
sechzehn Schiedsentscheidungsleitungen, welche als Leitungen TROO bis TR15 bezeichnet sind. Das Signal TROO stellt ein Haltesignal
dar und ist mit jedem Verbindungsglied verbunden. Jede der Leitungen TR01 bis TR 15 hat ihm eine Priorität zugeordnet.
Das Verbindungsglied mit der hächsten Priorität überträgt ein Zugriffssteuersignal an die Leitung TRO1 , und das Verbindungsglied
mit der zweiniedrigsten Priorität überträgt ein anderes Zugriffssteuersignal auf der Leitung TR15. Das Zugriffsglied
mit der niedrigsten Priorität überträgt kein ZugriffsSteuersignal.
Jedes Verbindungsglied spricht auf Zugriffssteuersignale von Verbindungsgliedern an, die Prioritäten haben, die
höher sind als die Priorität, die diesem Verbindungsglied und dem Haltesignal zugeordnet ist. Wenn ein Verbindungsglied außer
dem Verbindungsglied mit der niedrigsten Priorität, beispielsweise das in Fig. 3 dargestellte Verbindungsglied 32, Zugriff
zu der SBI-Einheit 14 haben will,bedingt es sich eine Schiedsentscheidungsschaltung
33A aus bzw. bestimmt sie, damit sein Zugriffssteuersignal auf der zugeordneten TR-Leitung zu einem
§0981 7/1025
Zeitpunkt TO übertragen wird. Bei dem nächsten Zeitpunkt T3 fragt die Entscheidungsschaltung 33A alle Zugriffssteuersignale
von Verbindungsgliedern mit höher Priorität und das Haltesignal ab. Wenn ein derartiges Zugriffssteuersignal oder das Haltesignal
zu übertragen ist, tastet das Verbindungsglied 32A die Zugriffssteuersignale zu jedem folgenden Zeitpunkt T3 fortlaufend
ab, bis kein Zugriffssteuersignal von einem Verbindungsglied mit höherer Priorität oder das Haltesignal empfangen wird. Wenn
zu einem Zeitpunkt T3 keine derartigen Signale empfangen werden, gibt die Entscheidungsschaltung 33A die Informationsübertragungsschaltung 56A frei, damit sie beginnt, Informationsübertragungssignale
zu dem folgenden Zeitpunkt TO zu übertragen. Wie vorstehend aufgezeigt, überträgt das Verbindungsglied mit der niedrigsten
Priorität kein Zugriffssteuersignal, es empfängt aber
alle Zugriffssteuersignale und das Haltesignal. Wenn dieses Verbindungsglied einen Zugriff zu der SBI-Einheit 14 wünscht,
kann dies zu einem ganz bestimmten Zeitpunkt T3 vorgesehen werden, wenn keines der Zugriffssteuersignale und das Haltesignal
empfangen werden. Für dieses Verbindungsglied ist es nicht notwendig, seine erste Abfragung der TR-Leitung zu verzögern.
Folglich hat dieses Verbindungsglied in Wirklichkeit die kürzeste Zugriffszeit zu der SBI-Einheit 14. Aus diesem
Grund ist der zentralen Recheneinheit 10 normalerweise die niedrigste Priorität in dem digitalen Datenverarbeitungssystem
zugeordnet.
Die Informationsübertragungssignale und ihre entsprechenden
Leitungen 34 sind in vier Untergruppen eingeteilt. Sie weisen (1)Paritätsprüfleitungen 35, (2) Informationsmarkierungsleitungen
(TAG) 36, (3) Identifizierungsleitungen(ID) und (4) Informations
leitungen 40 auf.
Es gibt zwei Paritätsprüfleitungen 35. Eine PO-Leitung überträgt
ein Paritätssignal für .die Signale auf den TAG-Leitungen
36, den ID-Leitungen 37 und Maskenleitungen in den Informationsleitungen 40. Eine P1-Leitung überträgt eine Parität für die
Signale auf den anderen Informationsleitungen 40.
Die Markierungs- bzw. Hinweissignale werden von einer Markierungsschaltung
ßOR. in einem sendenden Verbindungsglied
§03817/1025
erzeugt. Sie steuern die Auswertung der Signale auf den ID-Leitungen
37 und die Informationssignale 40 durch ID- und
Informatxonsschaltungen 57B und 56P. Es gibt vier allgemeine Informationsarten, die über die Informationsleitungen 40 übertragen
werden. Sie weisen Lesedaten, Befehlsadressen, Schreibdaten und eine Unterbrechungszusammenfassungs-Leseinformation
auf. Ein Satz von Hinweisbitwerten, die jeder dieser Arten entsprechen, steuern die Auswertung, die mit den Maskensignalen
auf den Informationsleitungen 40 durch die Informationsschaltung 56B gegeben wird. Wenn beispielsweise die Hinweissignale genau
festlegen, daß die Informationen Daten sind, die aus bestimmten Speicherstellen gelesen worden sind, können die Maskenbits entsprechend
interpretiert und ausgewertet werden, um anzuzeigen, ob die Daten tatsächliche Daten, korrigierte Daten oder eingesetzte
bzw. ausgetauschte Daten sind. Wenn die Hinweisbits festlegen, daß die Information auf denlnformationsleitungen 40
Daten darstellt, die an bestimmten Stellen einzuschreiben sind, legen die Maskenbits fest, welche von vier benachbarten Bytes
in der adressierten Langwortstelle eingeschrieben werden.
Wenn der Hinweisbitwert festlegt, daß die Information auf den .Informationsleitungen 40 einen Befehl und eine Adresse darstellt,
wird die Information in zwei Felder aufgeteilt. Ein erstes Feld ist ein Funktionsfeld, und das zweite ist ein Adressenfeld.
Das Funktionsfeld legt verschiedene Arten von Lese- und Schreibvorgängen fest, die von dem anrufenden Teilnehmer durchzuführen
sind. Die Maskenbits können oder können nicht bei einzelnen dieser Operationen benutzt werden.
Es gibt sechs Grundoperationen, welche das Funktionsfeld festlegen
kann, und sie weisen (1) eine ausgeblendete Leseoperation,
(2) eine gesperrte, ausgeblendete Leseoperation, (3) eine erweiternde"
Leseoperation, (4) eine ausgeblendete Schreiboperation, (5) eine gesperrte ausgeblendete Schreiboperation und
(6) eine erweiternde ausgeblende Schreiboperation auf. Mit Ausnahme
der erweiterten Leseoperation benutzen alle diese Operationen die Information in dem Maskenfeld.
§098 17/-102 S
Die Antwortleitungen 41 weisen eine Fehlerleitung 43 und zwei
CNF-Leitungen 44 auf. Wenn ein sendendes Verbindungsglied Information
an die SBI-Einheit 14 während eines Leitungszyklus überträgt, überträgt das empfangene Verbindungsglied, das die
Adresse dekodiert, zwei Leitungszyklen später eine Bestätigung des richtigen Empfangs dieser Information. Jedes Verbindungsglied
fragt die Signale auf der SBI-Einheit zu dem Zeitpunkt T3 jedes folgenden Leitungszyklus ab. Infolgedessen muß jedes
sendende Verbindungsglied eine Schaltung aufweisen, um diese Bestatigungssignale zu unterscheiden, die entsprechend jeder
ihrer Übertragungen vorhanden sind.
Die Bestätigungsleitungen 44 können einen von vier Zuständen festlegen, nämlich einen nicht festgestellten bzw. durchgesetzten
Zustand, der kein Ansprechen oder eine Auswahl anzeigt; einaiBestätigungs- (ACK-)Zustand als eine mögliche Bestätigung
auf eine Übertragung; einen Besetztzustand e^ntprechend
einer erfolgreichen Auswahl eines Verbindungsglieds, das momentan nicht in der Lage war, weiter auf den Befehl anzusprechen,
und einen Fehlerzustand, wenn eine erfolgreiche Wahl eines Verbindungsgliedes durchgeführt worden ist, aber das Verbindungsglied
diese Art Befehl nicht ausführen kann.
Die Fehlerleitung 43 überträgt ein Fehlersignal, das anzeigt, ob ein Informationsweg-Paritätsfehler, ein Schreibfolgefehler
oder andere Fehlerzustände bestehen. Steuerleitungen 45 weisen die Taktleitungen 30 sowie vier andere Steuerleitungen auf.
Eine UNJAM-Leitung 46 in den zentralen Steuerleitungen 45 überträgt
ein Signal von der zentralen Recheneinheit 10, die einen Ausgangszustand an allen anderen Elementen schafft und das
UNJAM-Signal stellt dadurch ein Systemeinleitungssignal dar.
Ein Ausfallsignal auf der Leitung 47 wird durch ein Verbindungsglied
festgestellt, wenn es ein wesentliches Element in dem Datenverarbeitungssystem ist, und ihre Energieversorgung ausgefallen
ist. Die zentrale Recheneinheit 10 ist das einzige Verbindungsglied, das ein Ausfallsignal erkennt. Ein sogenanntes
Totsignal auf der Leitung 50 wird festgestellt, wenn ein an-
9817/10?S
hängiger Energieausfall in den Takt- oder SBI-Äbschlußschaltungen
festgestellt wird. Es ist äquivalent ein«tf)C LO-Signal in einem
Datenverarbeitungssystem.
Ein Sperreignal auf der Leitung 51 koordiniert verschiedene
Verbindungsglieder, die auf gesperrte bzw. blockierte Lese- und Schreiboperationen ansprechen. Wenn ein befehlendes Verbindungsglied
Information mit einem gesperrten bzw. blockierten Lesebefehl während eines ersten Leitungszyklus überträgt,
überträgt es das Sperrsignal während des nächsten Leitungszyklus . Das ansprechende Verbindungsglied überträgt das Sperrsignal
während des folgenden Leitungszyklus. Somit wird das Sperrsignal weiter übertragen, bis es einen gesperrten bzw.
blockierten ausgeblendeten Schreibbefehl erhält und eine entsprechende positive Bestätigung überträgt. Das Sperrsignal·
wird dann beendet.
Eine ietzte Gruppe von Leitungen 52 überträgt Unterbrechungs-Anforderungssignale.
Diese Signale werden von Verbindungsgliedern erzeugt, die der zentralen Recheneinheit 10 ein
Ansprechen auf einen gewissen Zustand anzeigen müssen, beispielsweise die Beendigung einer Datenübertragung durch die
Sekundärspeicher-Leitungsadapter 24 oder 26 (Fig. 1). Die Unterbrechungsanforderungsieitungen
52 werden synchron zum Zeitpunkt TO festgestellt. Wenn die zentrale Recheneinheit
10 auf ein Unterbrechungsanforderungssignal anspricht, überträgt
sie einen UnterbrechungsZusammenfassungs-Lesebefehl,
welcher eine Unterbrechungsanforderungsleitung bezeichnet. Ein Verbindungsglied, das den ünterbrechungszusammenfassungslesebefehl
erhält und die entsprechende ünterbrechungsanforderungs leitung feststellt, überträgt Einsen"an die vorher zugeordneten
Bitstellen in dem Langwort in dem Informationsfeld zur selben Zeit, zu welcher es seine CNF-Signale überträgt. Andere
Signale werden nicht übertragen. Diese Signale kennzeichnen eindeutig das angeforderte Verbindungsglied und geben
die zentrale Recheneinheit 10 für ein Ansprechen frei. Andere
Transaktionen oder Bewegungen werden über die SBI-Einheit während einer derartigen Transaktion durchgeführt, da die zentrale
Recheneinheit 10 das Haltesignal auf der Leitung TROO
90P317/1025
sowohl für den Leitungszyklus, während welchem sie den Unterbrechungszusammenfassungs-Lesebefehl
überträgt, als auch für den folgenden Leitungszyklus. Die zentrale Recheneinheit 10
spricht dann auf den Zustand an, den die Unterbrechung hervorgerufen hat. feststellt
Wenn ein Verbindungsglied keine Unterbrechungsanordnung enthält, wie beispielsweise die Speichersteuerung 2OA, kann
es auch noch erforderlich sein, die zentrale Recheneinheit 10 bei einer bestimmten Änderung in dem Zustand zu alarmieren.
Wenn eine derartige Änderung vorkommt, gibt einderartiges Verbindungsglied ein Alarmsignal an die Leitung 54 ab. Die zentrale
Recheneinheit 10 spricht dann auf das Alarmsignal an.
Mit dieser Kenntnis der verschiedenen Signale, die über die SBI-Einheit 14 übertragen worden sind, können nunmehr die Fig.
3 und 5 verwendet werden, um im allgemeinen mehrere SBI-Transaktionen
oder Bewegungen zu beschreiben, welche die Leistungsfähigkeit eines Datenverarbeitungssystems wiedergeben, das
Elemente verwendet, die mit der SBI-Einheit 14 verbundensind. Die SBI-Einheit ist eine Zeitmultiplex betriebene Verbindung.
Wie aus der vorstehenden Beschreibung zu ersehen ist, bedingt ein Speicheraustausch mindestens zwei Transaktionen. Eine erste
Transaktion hat die Übertragung von Befehls- und Adresseninformation
zur Folge. Eine zweite und alle folgenden Informationen betreffen die Datenübertragung. Für alle Transaktionen werden
dieselben Leitungen verwendet, und die Bedeutung, die der Information auf den Informationsleitungen 40 während jeder Transaktion
gegeben wird, wird durch die Signale auf den Hinweisleitungen 36 bestimmt.
In Fig. 5 sind mehrere Folgen dargestellt, die zwischen verschiedenen
Verbindungsgliedern einschließlich dem Verbindungsglied 32A und dem Verbindungsglied 32B auftreten können, wenn
das Verbindungsglied 32B eine der Speichersteuerungen aufweist.
Das Verbindungsglied 32A könnte der E/A-Leitungsadapter 22 oder einer der Sekundärspeicher-Leitungsadapter 24 und 26
sein.
§09817/1023
2S4B487
Anfangs erhält die Entscheidungsschaltung 33A ein Signal von
einer anderen Schaltung, das anzeigt, daß das Verbindungsglied 32A vorbereitet ist, um Daten an das Verbindungsglied 32B zu
übertragen. Zu jedem Zeitpunkt T3 danach fragt die Entscheidungs-Schaltung
33A die Entscheidungsleitung ab, bis es eine Steuerung der SBI-Einheit 14 erhält. In Fig. 5 fragt die Entscheidungsschaltung
33A die Entscheidungsleitungen 31 ab und findet kein Zugriffssteuersignal höherer Priorität oder das Haltesignal
auf den TR-Leitungen zum Zeitpunkt T3 während des Leitungszyklus 1.
* aufnimmt. Während des Zyklus
Am Ende des Leitungszyklus 1 überträgt eine Schaltungsanordnung
mit der Informationsschaltung 56A und der ID-Schaltung 57A,
einer Hinweis- oder Markierungsschaltung 6OA und einer Paritätsschaltung
61A, während des Leitungszyklus 2 entsprechende
Signale an Informationsübertragungssleitungen 34. Diese weisen Schreibbefehleignale und Adressensignale von der Informationsschaltung 56A zum Kennzeichnen einer Stelle in den Informationsschaltungen
56B, Signale.die das Verbindungsglied 32 A von der ID-Schaltung 57A aus identifizieren und Signale von
der Hinweisschaltung 6OA auf, die genau festlegen, daß die Informationsleitungen 40 Befehls- und Adresseninformationen
haben. Die Paritätsschaltung 61A schafft die entsprechende
Parität. Wenn auf den Schreibbefehl Daten, sogenannte "Schreibdaten
", während des nächsten Leitungszyklus folgen, überträgt
die Entscheidungsschaltung 32A auch das Haltesignal an die
Leitung TROO während des Leitungszyklus 2, um dadurch zu verhindern, daß irgendein Verbindungsglied mit einer höheren Priorität
eine Steuerung über die Informationsübertragungsleitungen 34 während des Leitungszyklus 3. geschieht bezüglich einer SBI-Folge
"n" nichts . Bei dem zweiten folgenden Leitungszyklus (d.h. dem Leitungszyklus 4) überträgt eine CNF-Schaltung 63B
in dem Verbindungsglied 32B eine positive Bestätigung (die als eine Speicherbestätigung MEMORY ACK bezeichnet wird) über
die CNF- Leitungen 44, wobei angenommen wird, daß die während des Leitungszyklus 2 von dem Verbindungsglied 32B erhaltene
Information ohne Fehler war. Hierdurch wird die SBI-Eolge
"n" zum übertragen eines ausgeblendeten oder gesperrten und
909817/102*5
beendet ausgeblendeten Schreibbefehls und einer entsprechenden Adresse;
diese Transaktion erfordertete vier aufeinanderfolgende Leitungszyklen. Während des Leitungszyklus 3 stoppt das Verbindungs- .
glied 32A die Schreibbefehls- und Adresseninformation und überträgt
von der Informationsschaltung 56 A aus die Schreibdaten.
Nachdem das Verbindungsglied 32B die Schreibdaten während eines
bis
Leitungszyklus 3 erhält, wartet es zum Leitungszyklus 5f um die entsprechende Speicherbestätigung MEMORY ACK zu übertragen. Hierdurch ist die SBI-Folge "n+1" beendet. Das ansprechende Verbindungsglied wandelt nur die Bytestellen ab, die durch die mit dem Befehl und der Adresse übertragene Bytemaske genau festgelegt sind.
Leitungszyklus 3 erhält, wartet es zum Leitungszyklus 5f um die entsprechende Speicherbestätigung MEMORY ACK zu übertragen. Hierdurch ist die SBI-Folge "n+1" beendet. Das ansprechende Verbindungsglied wandelt nur die Bytestellen ab, die durch die mit dem Befehl und der Adresse übertragene Bytemaske genau festgelegt sind.
Aus dem Vorstehenden ist zu ersehen, daß die Schreiboperation zwei getrennte Transaktionen erfordert. Darüber hinaus erfordert
jede Transaktion vier aufeinanderfolgende Leitungszyklen. Jedoch wird durch das Aneinanderreihen und die zeitliche Steuerung
der Transaktionen der SBI-Einheit 14 die Dauer dieser Schreiboperation
auf fünf Leitungszyklen und nicht wie bisher auf acht vermindert.
Wenn das Verbindungsglied 32A vorbereitet wurde, um einen erweiterten
Lesebefehl auszugeben und kein anderes Verbindungsglied höherer Priorität sein Zugriffssteuersignal übertrug und
das Haltesignal nicht während des Leitungszyklus 3 übertragen
wurde, könnte das Verbindungsglied 32A die Befehls- und Adresseninformation auf den Informationsübertragungsleitungen 34 während
des Leitungszyklus 4 übertragen. Die MEMORY ACK-Bestätigung
für diese Transaktion, die Leitungsfolge "n+2" in Fig. 5, würde nicht an dem befehlenden Verbindungsglied 32A bis zum
Leitungszyklus 6 abgefragt. Eine erweitere Leseoperation führt dazu, daß ein ansprechendes Verbindungsglied 32B ein Vierfachwort
erhält, daß an der durch die Adressensignale festgelegten Stelle beginnt. Ein Vierfachwort weist jedoch zwei Langworte
auf, und die Informationsleitungen 34 übertragen nur ein Langwort parallel. Infolgedessen interpretiert das Verbindungsglied
32B den erweiterten Lesebefehl und bereitet sich vor, um zwei
§0 9 8 17/10"2S
aufeinanderfolgende Transaktionen an der SBI-Einheit 14 durchzuführen
.
Zu diesem Zeitpunkt würde es möglich sein, irgendwelche weiteren Transaktionen über die SBI-Leitung 14 durch irgendein anderes
Verbindungsglied zu sperren. Gemäß der Erfindung tritt das Verbindungsglied 32A seine Steuerung der SBI-Einheit 14 ab, so
daß ein anderes Verbindungsglied eine Steuerung durchführenkann. Diese Freigabe ermöglicht es beispielsweise einem Sekundärspeicherelernent,
die SBI-Einheit zu steuern und einen erweiterten Schreibbefehl während des Leitungszyklus 5 zu übertragen.
Wie später noch beschrieben wird, legt dieser Befehl normalerweise eine der Speichersteuerungen 2OA und 2OB in
Fig. 1 fest. Wenn er auf dieselbe Speichersteuerung gerichtet ist, die den erweiterten Lesebefehl erhalten hat, würde die
Speichersteuerung 2OA den Befehl noch annehmen und anschließend die übertragenen Schreibdaten annehmen, da jede Speichersteuerung
eine Befehlsdatei enthält, welche aufeinanderfolgende Befehle und Schreibdateiworte speichert, die an sie übertragen werden,
wie später noch beschrieben wird.
Wie vorstehend aufgezeigt, können auf irgendeine Einschreiboperation
in aufeinanderfolgenden Leitungszyklen die einzuschreibenden Schreibdaten folgen, so daß das Sekundärspeicherelement
als ein befehlendes Verbindungsglied das Haltesignal während der Leitungszyklen 5 und 6 feststellt und die Schreibdaten
während der Leitungszyklen 6 und 7 überträgt. Infolgedessen erfordert eine erweiterte Schreiboperation drei aufeinanderfolgende
Transaktionen, die als Leitungsfolgen "n+3" bis "n+5" in Fig. 5 dargestellt sind. Sie erstrecken sich
somit nur über einen Intervall von sechs Leitungszyklen.
Wenn bei Beendigung einer übertragung der Schreibbefehls- und
Adresseninformation und der Schreibdaten das Verbindungsglied 32B bereit wurde, auf den vorherigen erweiterten Lesebefehl
zu antworten, würde es sich an einer Stelle befinden, um eine Steuerung der Leitung aufzunehmen und das erste Lesedatenwort
an die Informationsübertragungsleitungen während des
9 0 S 8 1 7 / 1 0 2 S
Leitungszyklus 8 als Teile der SBI-Folge "n+6" zu übernehmen.
Wenn eine erweiterte Leseoperation durchzuführen ist, stellt das Verbindungsglied 32B das Haltesignal während des Leitungszyklus 8 fest, um zu garantieren, daß es das zweite Lesedatenwort
während der SBI-Folge nn+7" abgeben kann. Das Verbindungsglied
32A dekodiert seinen ID-Kode auf den ID-Leitungen 37 und
die Lesedatenfunktion auf den Hinweisleitungen 35 und nimmt die Lesedatenworte zu den Zeitpunkten T3 während der Leitungszyklen 8 und 9 an. Das Verbindungsglied 32A überträgt seine
Bestätigung, die in Fig. 5 als NEXUS ACK bezeichnet ist, über die CNF-Leitungen "44, während der Leitungszyklen 10 und 11,
so daß das Verbindungsglied 32B "erkennt", daß keine Übertragungsfehlerbedingungen
bestehen.
Aus dem Vorstehenden kann ersehen werden, daß die in Fig.3
dargestellte Schaltung und die Arbeitsweise in Fig. 5 Übertragungen über die SBI-Einheit ermöglichen, dia sehr wirksam
geführt werden. Da dies durch Sperren irgendeines bestimmten Zyklus der Leitungszyklen 1 bis 11 erreicht werden kann, sind
verschiedene Leitungsgruppen, welche die SBI-Einheit 14 bilden, mit verschiedenen Leitungsfolgen oder Transaktionen zur gleichen
Zeit vorgesehen. Beispielsweise wird während des Leitungszyklus 6 das Haltesignal für die Leitungsfolge "n+5" festgestellt.
Gleichzeitig befördern die Informationsübertragungsleitungen
34 die Schreibdaten für die SBI-Folge "n+4", und die Antwortleitungen 41 führen Bestätigungsleitungen für die
SBI-Folge "n+2". Darüber hinaus ermöglicht die Steuerung der SBI-Einheit 14 acht Transaktionen, von denen jede vier Leitungszyklen
zur Durchführung erfordern, die innerhalb von 11 Leitungszyklon und nicht (wie bisher) in 32 Leitungszyklen beendet werden. Es ist die vorstehend angeführte Zeitsteuerung
und Aneinanderreihung von Signalen auf der SBI-Leitung, welche ein übertragen von Daten zwischen den Elementen
in einem digitalen Datenverarbeitungssystem in einer
sehr wirksamen Weise ermöglichen.
Obwohl die erweiterte Leseoperation in dem Leitungszyklus
3 begann, a:.ber bis zum Leitungs zyklus 11 nicht beendet wurde,
98 17/10-25
ließ die zugeordnete Freigabe der SBI-Einheit 14 eine vollständig
andere Transaktion während des Leitungszyklus 5 zu. Die Leseoperation behindert infolgedessen nicht andere Übertragungen
über die SBI-Einheit 14, während das Verbindungsglied 32B die Lesedaten aufweist. Dies war nur der Fall, wenn
das Verbindungsglied 32B die Datenworte für eine übertragung
bereit hatte, welche eine Steuerung der SBI-Einheit 14 erforderte.
Wie in Fig. 6 dargestellt, weist die zentrale Recheneinheit 10 das Bedienungspult 15, die SBI-Einheit 14 und die anderen
Schaltungen auf, welche die SBI-Kopplungs- und Speicherpufferschaltung
16, die Adressenübertragungs-Pufferschaltung 17 und
die Befehlspufferschaltung 18 der Fig. 1 darstellen. Insbesondere
arbeitet die zentrale Recheneinheit 10 zeitlich gesteuert durch einen Taktgenerator 70, der nicht nur die internen Taktsignale,
sondern auch die TP-, PCLK- und PDCLK-Taktsignale erzeugt, die an die SBI-Einheit 14 übertragen werden. Die SBI-Kopplungs-
und Speicher pufärschaltung 16 weist eine SBI-Steurschaltung
71 auf, die mit der SBI-Einheit 14 und mit einer physikalische oder tatsächliche Adressen aufweisenden Leitung 72, der PA-Leitung,
verbunden ist. Die PA-Leitung 72 ist mit einer Datenpufferschaltung
73 und mit einem Übertragungspuffer 74 verbunden. Der Übertragungspuffer 74 setzt eine VA-Information
aus virtuellen Adressen und andere Steuerinformation in eine physikalische Adresse um, die gleichzeitig an die SBI-Steuerung
71 und den Datenpuffer 73 übertragen wird. Daten aus dem Datenpuffer 73 oder von irgendeiner anderen Stelle auf der
SBI-Einheit 14, die über die SBI-Steuerung 71 laufen, werden zu anderen Elementen in der zentralen Recheneinheit 10 über
eine Speicherdaten- (MD-)Leitung 75 befördert. Diese Einheiten weisen eine Datenwegeschaltung 76 und eine Befehlspufferund
Dekodierschaltung 77 auf.
über eine Mikroporgrammsteuer- (UPC-)Leitung 78 werden Signale
von der Befehlspuffer- und Dekodierschaltung 77 zu einem Programmsteuerspeicher 80 befördert. Der Programmsteuerschalter
erzeugt dann verschiedene Steuersignale auf einer CS-Leitung . 81, und über diese Leitung werden Signale zu dem übertragungs-
909817/1025
puffer 74, den Datenwegen 76, der Befehlspuffer- und Dekodierschaltung
77 und einer zwischen (nichtprogrammierten) Sprüngen-Unterbrechungen
entscheidenden Schaltung 74 befördert. Diese Schaltung und das Bedienungspult 15 stehen über eine Befehlsdaten— (ID-) Leitung 83 mit einem Mikrosortierer 84 in Verbindung,
welcher die Operationsfolge entsprechend den in dem Programmsteuerspeicher 80 gespeicherten Mikrobefehlen steuert.
Ein Mikrosortierer 84 bildet einen Auffindzustand, um einen Befehl zu erhalten. Der Programmzähler, welcher die Adresse
des nächsten aus einer der Speichereinheiten 11 aufzufindenden
Befehls genau festlegt, läuft von der Datenwegeschaltung 76
über den Übertragungspuffer 74 auf die PA-Leitung 72. Wenn der Datenpuffer 73 eine gültige Information an einer Stelle enthält,
die der genau bestimmten physikalischen Adresse entspricht, überträgt er Daten über die MD-Leitung 75 an die Befehlspufferund
Dekodierschaltung 77. Der Mikrosortierer 84 setzt andere Datenwege fest, über die andere Daten zu dem Übertragungspuffer
74 übertragen werden, um dadurch andere Daten an Register in der Datenwegeschaltung 76 entweder von dem.Datenspeicher 73
oder nach einem Auffinden in den Speichereinheiten 11 oder
an anderen Speicherstellen an der SBI-Einheit 14 von der SBI-Steuerung 71 aus zu übertragen. Wenn der Befehl fcrdert, daß
Daten an eine physikalisch adressierte Stelle übertragen werden, bestimmt der Mikrosortierer 84 die Datenwege, die erforderlich
sind, um Signale an den Übertragungspuffer 74 zu übertragen, um dadurch die physikalische Adresse zu bilden, und um die
Daten gleichzeitig an den Datenspeicher 73 und an die SBI-Steuerung 71 zu übertragen. Während einer derartigen übertragung
leitet die'SBI-Steuerung 71 einen Austausch mit der genau
festgelegten Speicherstelle ein.
Wie in Fig. 6 und 7 dargestellt, ist die SBI-Steuerung 71 mit der PA-Leitung 72, der MD-Leitung 75, derlD-Leitung 83
und der SBI-Einheit 14 verbunden. Wenn ein Zugriff zu dem Datenpuffer 73 in Fig. 6 vorgenommen wird, und der Datenpuffer
nicht die angeforderten Daten enthält, existiert eine "Fehl-"
bedingung. Eine inFig. 8 dargestellte Schreib-Lese-Bedingungs-
88 17/10-2 5
schaltung 91 stellt ein STALL-Signal fest, was bedingt, daß
ein RAISE-TR-Flip-Flop 92 zu einem späteren SBIT1-Zeitpunkt
gesetzt wird. Die allgemeine Beziehung zwischen der Zeitsteuerung der zentralen Recheneinheit 10 und der SBI-Einheit 14
ist in Fig. 9 und 10 dargestellt. Im folgenden bezeichnet die Vorsilbe "SBI" die SBI-Zeitpunkte, und die Vorsilbe "CP"
die Zeitpunkte der zentralen Recheneinheit. In Fig. 9 sind die Zykluszeitpunkte dargestellt, die bei den CPTO-Zeitpunkten
begrenzt sind.
Während der ersten Zykluszeit erzeugt ein Mikrowort aus dem Mikrosortierer 84 ein Lesesignal und setzt die physikalische
Adresse auf der PA-Leitung 72. Wenn der Datenspeicher nicht die Information enthält, wird das Flip-Flop 92 bei dem nächsten
SBI-T1-Zeitpunkt gesetzt und gibt das RAISE-TR-FF-Signal ab.
Nach einer kurzen Zeitverzögerung gibt ein ODER-Glied 93 ein Signal "Puffer voll" ab, welches auch entsprechend anderen
Signalen, wie beispielsweise der Feststellung eines Daten-Lese
-FF -Signals durch das Flip-Flops 94, wenn das Verbindungsglied
auf Empfangsbetrieb ist, oder eines Signals "Lesen .. erwarten" von einem Schieberegister 95 erzeugt werden kann,
nachdem ein Lesedatenwort empfangen worden ist. Solange ein Besetzt-Flip-Flop 96 gelöscht ist, erregt ein RAISED TR FF-Signal
ein UND-Glied 97 und ein ODER-Glied 100, um dadurch ein RAISE TR-Signal zu erzeugen.
Eine Prioritäts-Entscheidungsschaltung 101 stellt ein ARB-CK-Signal
zu einem Zeitpunkt SBIT3 fest, solange (1) keine ankommenden ZugriffsSteuersignale höherer Priorität oder
Haltesignale auf den TR-Leitungen festgestellt werden, (2) das UND-Glied 102 durch das RAISE TR-Signal von dem ODER-Glied
100 angeschaltet ist, und (3) das ARB OK-Signal dann nicht festgestellt wird. Die Entseheidungsschaltung 101 steuert
das ankommende Signal von dem UND-Glied 102 in Übereinstimmung
mit dem SBITO-Zeitpunkt im Takt und überträgt ein ΜΪ TR-Signal.
Zum Zeitpunkt SB IT 2 wird ein Sperr- oder Verriegelungsglied 103 gesetzt, wenn das RAISED TR-Signal festgestellt wird, um
8098 17/1025
dadurch ein UND-Glied 104 anzuschalten und ein Signal "übertragen
CA" zu erzeugen. Das Signal "übertragen CA" zeigt an, daß Befehls-Adresseninformation abzugeben ist, und dies
Signal wird an mehrere andere Schaltungen angelegt. Beispielsweise steuert dies Signal die Übertragung der Adresse von
einem Adressenregister 120 in Fig. 7 über einen sendenden bzw. übertragenden Multiplexer 121 und einen Daten-Sende-Empfanger
115 an die SBI-Einheit 14. Das Besetzt-Flip-Flop
96 spricht auf das Signal "Übertragen CA" durch Setzen bei dem nächsten Zeitpunkt SBIT1 an, wodurch das ODER-Glied 100
und das RAISE TR-Signal gesteuert wird. Dann wird das Flip-Flop 103 bei dem nächsten Zeitpunkt SBIT3 gelöscht und das
Signal "Übertragen CA" beendet. Das Besetztsignal und ein Rücksetzen-Besetzt-Signal schalten eine Rücksetzlogik 106
an, welche einen Anfangszustand in einem Zeitsteuer-Schieberegister
107 festsetzt, das einen Zeitsteuerimpuls 0,1 und 2 während aufeinanderfolgender Zyklen oder Perioden erzeugt,
wobei sich die Zeitsteuerimpulse zu den Zeitpunkten SBIT2 ändern. Hierdurch ist dann die Übertragung der Befehls-Adresseninformation
beendet.
Das Schieberegister 107 wirkt als eine Zustandssteuerung und
gibt die CNF-Schaltung 63 frei, um die SNF-Leitungen 41 zu dem entsprechenden Zeitpunkt bzw. den jeweiligen Zeitpunkten
zu überwachen. Wenn eine positive Bestätigung empfangen wird, wird das Schieberegister 65 mit einem ANY READ-Signal
von einem Folgedekodierer 108 aus geladen, welcher auf einen
Sortierer (SEQ) 109 durch Erzeugen eines ANY READ-Signals anspricht,
wenn die Befehlsadressen-Information eine der Leseoperationen festlegt. Infolgedessen stellt bei dem nächsten
Zeitpunkt SBIT1 das Schieberegister 95 ein Signal "Lesen erwarten" fest, wodurch das ODER-Glied 93 angeschaltet wird,
um dadurch das"Signal "Puffer voll" auf einem festgestellten
Pegel zu halten.
Wenn das ansprechende Verbindungsglied die angeforderten Datenworte
aufgefunden hat, eine Steuerung der SBI-Einheit 14 er-
9817/1025
reicht und das Datenwort und andere Informationen überträgt,
arbeiten ein Vergleicher 110 und eine Verbindungsglied-ID-Schaltung
111, die einen Teil der ID-Schaltung 57 bildet, zusammen, um ein MY ID-Signal zu erzeugen, wenn die ankommenden
ID-Signale auf der SBI-Einheit 14 den Signalen von der Verbindungsglied-ID-Schaltung
111 entsprechen. Wenn die Hinweis-(TAG-) Signale anzeigen, daß die Information Lesedaten sind, keine
Paritätsfehler festgestellt werden, und das befehlende Verbindungsglied nicht ausgesteuert ist, um auf ein Ansprechen zu warten,
gibt ein UND-Glied 112 ein Signal "irgendwelche Lesedaten" ab.
Beim nächsten Zeitpunkt SBIT1 erzeugt das Flip-Flops 94 das Signal "Lesedaten FF" ab, welches das ODER-Glied 93 erregt
und bedingt, daß ein Flip-Flop 113 zum nächsten Zeitpunkt SBIT2 gesetzt wird, damit eine Dekodierschaltung 114 ein Signal
"Fehl- bzw. keine Daten" abgibt. DiesesTslgnal~gibt~dann~die
Bedingungsschaltung 91 frei, um das STALL-Signal zum nächsten Zeitpunkt SBITO zu sperren.
Zu dem Zeitpunkt, zu welchem das Signal "Lesedaten FF"
in einen festgestellten Zustand geschoben wird, wird auch die Steuerlogik 90 in Fig. 7 freigegeben, um die Datenübertragung
von einem Daten-Sende-Empfanger 115 und einem Lesedatenregister
116 zu steuern, damit sie über eine Treiberschaltung 117 zu
der MD-Leitung 75 abgeleitet werden. Offensichtlich können
auch die ankommenden Daten über den Daten-Sende-Empfanger
115, eine SBI-Siloschaltung 122, einen ID-Leitungsmultiplexer
123 und eine Treiberschaltung 124 für diagnostische Zwecke der ID-Leitung 83 zugeführt werden.
In Fig. 9 ist die zeitliche Steuerung einer erweiterten Leseoperation
dargestellt. Hierbei leitet das ansprechende Verbindungsglied eine Leitungstransaktion während-des Zyklus
"MEMORY TR" ein und überträgt ein Lesedatewort während des nächsten Leitungszyklus. Das ansprechende Verbindungsglied
überträgt auch das Haltesignal während desselben Leitungszyklus, wobei das erste Lesedatenwort übertragen wird, so
daß dann das zweite Lesedatenwort in dem folgenden Leitungszyklus übertragen werden kann.
903817/102 5
In Fig. 10 ist die Zeitsteuerfolge für die Signale dargestellt,
die während einer Schreiboperation erzeugt werden. Für diese übertragung gibt der Mikrosortierer 44 einen Schreibbefehl
ab und schafft die Adressen- und Datenworte, über die PA-Leitung 72 bzw. die MD-Leitung 75. Das Flip-Flop 92 stellt dann
das RAISE TR FF-Signal fest, und das ODER-Glied 93 stellt dann das Signal "Puffer voll" fest. Bei dem nächsten Zeitpunkt
SBIT1 wird das Besetzt-Flip-Flop 96 gesetzt und die Rücksetzlogik
106 gibt dann den Zustandszähler 107 frei. Vier Zeitsteuerimpulse
werden für eine Warteoperation erzeugt, die nur ein Langwort enhält. Diese Impulse legen die Befehls-Adressenzeit
die Schreibdatenzeit bzw. zwei BestätigungsZeitpunkte
fest. Wenn das zweite Bestätigungssignal über die CNF-Leitungen 44 empfangen wird, werden die RAISE TR FF "Puffer voll" und
"Besetzt"-Signale beendet. Aus Fig. 10 ist zu ersehen, daß dasDatenwort gleichzeitig zu Beginn dieser Operation in den
Pufferspeicher eingeschrieben wird.
Zum Verständnis des grundsätzlichen Aufbaus und der grundätzlichen
Arbeitsweise einer SBI-Steuerschaltung, beispielsweise der SBI-steuerschaltung
71 in Fig. 6, die als befehlendes Verbindungsglied sowohl in dem sendenden als auch in dem empfangenden
Zustand arbeitet, wird nunmehr die Arbeitsweise einer Speichersteuerung als ein ansprechendes Verbindungsglied beschrieben.
Die Speichersteuerung 2OA und ein Speicherfeld 21A sind in Fig. 11 als Beispiels für eine Speichereinheit dargestellt.
Die Speichersteuerung 2OA weist eine Speicher-SBI-Kopplungsschaltung
20 auf, welche viele der Schaltungen enthält, die in dem Verbindungsglied 2OB in Fig. 3 dargestellt sind. Diese .
Kopplungsschaltung 200 ist über eine FILF-Leitung mit einer
Steuer- und Zeitsteuerschaltung 201 und einer Datenwegschaltung. 202 verbunden. Eine Steuerleitung von der Steuer- und Zeit-"
steuerschaltung 201 verbindet verschiedene Speicherfeldabschnitte 203, während eine Datenleitung die Speicherfeldabschnitte 203
und die Datenwegschaltung 202 verbindet.
§03817/102$
846487
In Fig. 12 weist die SBI-Kopplungsschaltung 200 eine Anzahl
Treiberschaltungen und Empfänger in einer SBI-Kopplungseinrichtung
201 auf, welche unmittelbar mit der SBI-Einrichtung 14 verbunden ist. Andere Teile der Speicher-SBI-Kopplungseinrichtung
200 weisen Schaltungen auf, um auf diese Signale anzusprechen und entsprechende Signale an die SBI-Einheit 14
abzugeben.
Bevor die Arbeitsweise dieser Speichersteuerung und -anordnung beschrieben wird, ist es zweckmäßig, die Funktion der speziellen
in Fig. 12 bis"14 dargestellen Schaltungen zu beschreiben.
InFig. 12 erhält eine Paritätsprüfschaltung 205, die in der
Paritätsschaltung 61 vorgesehen ist, vorausgesetzt, daß das
Verbindungsglied 32B dieser Speichersteuerung entspricht, die Paritäts- und alle anderen Signale von der SBI-Kopplungseinrichtung
204 undüberwacht irgendwelche Paritätsfehler. Die Logikschaltung 206 spricht auf die SNF-Schaltung 63B
und die Fehlerschaltung 62B an; sie überträgt eine Antwort in Form einer Bestätigung oder eines Fehlers, wie vorher beschrieben
ist,und zwar nicht mehr als zwei Leitungszyklen, nachdem der Speicher eine Befehlsadresse oder Schreibdaten
empfängt.
Die logische Entscheidungsschaltung 207 entspricht der Entscheidungsschaltung
33b und legt ähnlich wie die in Verbindung mit der zentralen Recheneinheit dargestellten Schaltung fest,
wann die Speichersteuerung 2OA eine Steuerung der SBI-Einheit 14 erreicht,mit der diese Schaltung unmittelbar verbunden ist.
Die Hinweisdekodierschaltung 210 entspricht der Hinweisschaltung 6OB in Fig. 3, und dekodiert das Hinweisfeld von empfangener
Information auf den Hinweisleitungen 35, um dadurch die Art der Signale auf den Informationsleitungen 40 zu bestimmen.
Der dekodierte Hinweis wird dann einer Adressen-Daten-Gültigkeitsprüfschaltung
211 zugeführt und das Hinweisfeld wird einer Befehlsdatei 212 zugeführt.
S0381 7/1G25
Eine Funktions-Dekodierschaltung 213 dekodiert die Funktionssignale, wenn Befehls-Adresseninformation von der SBI-Einheit
14 erhalten wird. Diese Schaltung legt die Gültigkeit der Funktionssignale fest, indem sie mit den anerkannten Funktionssignalen
verglichen werden. Die Funktionsbits werden ebenfalls an die Adressen/Daten-Gültigkeitsprüfschaltung 211 und an
die Befehlsdatei 212 übertragen.
Die Adressen-Daten-Gültigkeitsprüfschaltung 211 gibt ein VAL
DAT-Signal ab, wenn die Paritätsprüfschaltung 205 anzeigt,
daß keine Paritätsfehler bestehen, wenn die Funktionsdekodierschaltung 213 anzeigt, daß die Funktionsbits gültig sind und
wenn die Bestimmungsadresse, die Funktion und andere Information alle anzeigen, daß die Operation in dem Speicher durchgeführt
werden kann. Eine Schaltungsanordnung in der Dateisteuerlogik 214, die der Befehlsdatei 212 zugeordnet ist, gibt die Information
auf der SBI-Kopplungseinrichtung 204 frei, damit sie an die
Befehlsdatei 212 und in einen Schreibzähler 252 übertragen wird, der entsprechend dem VAL DAT-Signal weitergeschaltet wird.
Eine Feldadressen-Prüfschaltung 215 bestimmt, ob die auf den
Informationsleitungen 40 erhaltene Adresse in den Bereich von Speicherstellen fällt, die der speziellen Speichersteuerung
zugeordnet sind. Die Schaltung 215 empfängt auch Signale von einer Speichergrößen-Kodierschaltung 220, einer Chipgrößen-Korrekturschaltung
212 und einer Verschachtelungsadressen-Korrektürschaltung
222. Schaltungen zum Prüfen ankommender Adressen im Hinblick auf gültige Bereiche der Speicherstellen
sind ebenfalls* allgemein bekannt.
Eine E/A-Adressengültigkeitsprüfschaltung 223 bestimmt, wann
die Adressen- und eine ausgewählte Funktion für irgendwelche Steuerregister gültig sind, die in der Speichersteuerung vorgesehen
sind. In einer bestimmten Ausfuhrungsform weist die
Speichersteuerung drei Konfigurationsregister, die schematisch in Fig. 14 dargestellt sind, und einen Festwertspeicher auf.
Ein Konfigurationsregister 14 in Fig. 14 weist ein Verschachtelungs-Infonnationsfeld
230, ein Untersystem- oder Systemgruppen-
90 9 8-1 7 / 1 025
feld 232, das die Größe und Art des Speichers anzeigt und ein
Schreibverschachtelungs-Freigabefeld 233 auf, welches daseinzuschreibende Verschachtelungsfeld freigibt. Ein Größenfeld
234 zeigt die Größe der mit der Speichersteuerung verbundenen Speicherung an. Ein Kennzeichen 235 "Energie oben" und ein
Kennzeichen 36 "Energie unten" zeigt an, ob der Speicher eine der entsprechenden Folgen durchläuft. Fehlerzustandsanzeigen
235, die einen übertragungsfehler (TF), einen Mehrfach-Übertragungsfehler
(MTF), einen Sperrbefehl-Folgefehler (ICS), einen Schreibdaten-Folgefehler (WDS) und einen Leitungsparitätsfehler
(BP) aufweisen, sind ebenfalls vorgesehen. Das TF-Signal wird erzeugt, wenn der Speicher als ein sendender Speicher
arbeitete, wenn ein Fehler auftrat. Das MTF-Signal zeigt an, daß eine ID-Prüfschaltung 238 (Fig. 12) ID-Signale auf den
Leitungen 37 (Fig. 3) feststellt, die sich von den ID-Signalen
unterscheiden, die durch ein ID-Sperrglied 239 zu dem Zeitpunkt
übertragen werden, an welchem die Speichersteuerung als ein sendendes Verbindungsglied wirkt. Das ICS-Signal wird festgestellt,
wenn ein gesperrter, ausgeblendeter Schreibbefehl empfangen wird, aber das Sperrsignal auf der Steuerleitung
51 wird nicht festgestellt. Gesperrte Austauschvorgänge erfordern, daß das befehlende Verbindungsglied einen gesperrten,
ausgeblendeten Lesebefehl ausgibt, bevor der gesperrte, ausgeblendete Schreibbefehl gesendet wird. Durch den ersten Befehl
wird ein Sperr- oder Verriegelungsflip-Flop in dem befehlenden Verbindungsglied gesetzt, um dadurch das Sperrsignal festzustellen.
Das WDS-Signal wird festgestellt, wenn einer der Schreibbefehle abgegeben wird, und auf ihn nicht unmittelbar
Schreibdaten während des nachfolgenden Leitungszyklus folgen. Das BP-Signal wird vorgebracht, wenn ein Paritätsfehler festgestellt
wird.
In Fig. 14 .enthält ein Konfigurationsregister B eine Information
zum Prüfen der Fehlerprüflogik und des Speicherzustands. Es
weist ein Zangsprüfungsbitfeld 240, das für zwangsläufige Fehlerkorrekturen verwendet wird, und ein FOR-FeId 242 auf,
um einen Fehler in eine vorbestimmte Adresse zu zwingen. Ein
90-98 17/102 S
Ein ECC-FeId 241 wird verwendet, um die FCC-Schaltungen zu
sperren. Ein INIT STAT-FeId 243 zeigt an,ob die Speicherdaten
gültig sind , der Speicher sich in dem Initialisierungsvorgang befindet oder eine Initialisierung vollständig ist. Ein EWSA-FeId
244 gibt ein zu änderndes Speicherstartadressenfeld 245
frei. Die Speicherstartadresse kennzeichnet, wie der Name
sagt, die erste Stelle des Speichers. Ein Datei-Feld 246 zeigt an, ob die Befehlsdatei 212 in Fig. 11 voll ist.
In Fig. 14 enthält ein Konfigurationsregister C Fehler-Syndrom-Fehleradressen-
und andere Felder, die zum Anzeigen korrigierter Daten verwendet werden, wenn bestimmte Datenarten
vorkommen.
In Fig. 12 erzeugt ein Adressengenerator 240 Speicherbezugsadressen
entsprechend den Adressen, die von derSBI-Einheit erhalten werden und die Startadressensignale von einem Konfigurationsregister
B das in Fig. 13 mit dem Bezugszeichen 247 bezeichnet ist.
Eine Befehls/Adressen-Bestimmungsdekodierschaltung 251 verwendet
die ankommenden Adressensignale von der SBI-Einheit 14, um den entsprechenden Abschnitt in dem Speicher auszuwählen.
Wie vorher erwähnt, können diese Adressensignale eine Stelle in einem Feldabschnitt 2 oder 3 (Fig. 11), eines der Konfigurationsregister
(Fig. 14) oder einen Festwertspeicher 248 in Fig. 13 kennzeichnen, der verwendet wird, um das System zu
initialisieren.
Die Schaltung 251 dekodiert die ankommenden Adressensignale, um eine der Speicherstellen auszuwählen.
In Fig. 12 überwacht die Dateisteuerlogik 214 den Raum in der Befehlsdatei 212. Sie weist einen Schreibzähler 252 und einen
Lesezähler 253 auf. Ein Differenzdekodierer 254 überwacht beide Zähler 252 und 253. Wie später noch beschrieben wird, zeigt
ein Dateivergleicher 255 an, ob zusätzliche Information in die Befehlsdatei 212 entsprechend Signalen von dem Differenzdeko-
909817/1025
dierer 254 und dem Funktionsdekodierer 213 geladen werden
können. Die Schaltungsanordnung in Fig. 12 weist auch eine-Taktlogik
256 auf. Diese Logik erhält Taktsignale auf den Leitungen 30 und gibt die erforderlichen Zeitsteuerimpulse
synchron mit den Taktsignalen auf der SBI-Einheit 14 ab. Wenn Daten an die SBI-Einheit übertragen werden, spricht
ein Paritatsgenerator 257 auf die Information in den Daten-,
ID-, TAG- und in anderen Feldern an, um entsprechende Paritätsbits zu erzeugen.
Außerdem enthält die Speichersteuerung eine Schaltungsanordnung zum Steuern von Speicherzyklen, während welchen Daten in ein
Speicherfeld 21A übertragen oder aus ihm ausgelesen werden.
Diese Schaltungsanordnung ist in Fig. 13 dargestellt, und weist ein Adressenregister 260 auf, das die Adresse für die
Speicherstelle in einer Anordnung erhält, die aus der Adresseninformation in Befehls/Adressen-Signalen von den Leitungen
abgeleitet wird. DieseSignale werden über einen Adressen-Multiplexer
261 dem Speicherfeld, dem Festwertspeicher 248 oder den Konfigurationsregistern zugeführt. Der andere Eingang
an dem Adressenmultiplexer 261 weist Adressensignale von einer Speichersteuer- und Auffrischlogik 262 auf, die die Daten in
einem nichtpermanenten Speicher in einem gültigen Zustand erhält. Das Auffrischen derartiger Speicher ist allgemein bekannt.
Eine Zyklus-Dekodier- und Steuerlogik 264 in Fig. 12 erhält
Information aus der Befehlsdatei und erzeugt Steuersignale, die in der in "Fig. 13 dargestellten Schaltungsanordnung verwendet
werden. In Fig. 13 wählt ein E/A-Datenmultiplexer
Daten aus einem der Konfigurationsregister 247, 266 und 267 oder aus dem Festwertspeicher 248 aus, um die Daten an die
FIE-Leitung zu übertragen, wenn die ankommende Adresse eines dieser Speziellen Register kennzeichnet. Datenempfangssperrglieder
268 empfangen ein Datenlangwort von der FILE-Leitung
und speichern es zeitweilig, bis es bereit ist, um über die Datenleitung an den Speicher 21A übertragen zu werden. Diese
Daten werden auch in Sperrglieder 269 und 270 geladen, welche als Eingänge in eine Fehlerprüfschaltung 271 dienen, welche
90981771025
' 284648?
hier im einzelnen nicht beschrieben ist.
Ein Lesedaten-Hinweisgenerator 272 kodiert das Hinweisfeld entsprechend irgendwelcher Fehler, welche vorhanden sein
können oder nicht und erregt einen Hinweisgeber 273, wenn
die Daten an die SBI-Einheit 14 übertragen werden.
können oder nicht und erregt einen Hinweisgeber 273, wenn
die Daten an die SBI-Einheit 14 übertragen werden.
Während des Betriebs des Datenverarbeitungssystems überwacht die Taktgeberlogik 30 die Zeitsteuersignale auf der
SBI-Einheit 14. Zum Zeitpunkt SBIT3 werden alle Informationen auf der SBI-Einheit 14 an entsprechende Sperrglieder aller empfangender Verbindungsglieder übertragen. Anfangs werden alle Signale auf der SBI-Einheit 14 bezüglich der Parität
geprüft. Wenn ein Paritätsfehler festgestellt wird, werden verschiedene Fehleranzeigen gesetzt und gelöscht und ein
Paritätsfehler wird angezeigt. Wenn Schreibdaten zu empfangen sind werden sie in die Befehlsdatei zusammen mit einem Hinweis eingegeben, daß der Schreibzyklus fehlgeschlagen ist, und der Schreibzähler 252 wird weitergeschaltet. Wenn eine Befehls/Adressen-Information empfangen wird, wird sie in
die Befehlsdatei 212 eingegeben, aber der Schreibzähler wird nicht weitergeschaltet.
SBI-Einheit 14. Zum Zeitpunkt SBIT3 werden alle Informationen auf der SBI-Einheit 14 an entsprechende Sperrglieder aller empfangender Verbindungsglieder übertragen. Anfangs werden alle Signale auf der SBI-Einheit 14 bezüglich der Parität
geprüft. Wenn ein Paritätsfehler festgestellt wird, werden verschiedene Fehleranzeigen gesetzt und gelöscht und ein
Paritätsfehler wird angezeigt. Wenn Schreibdaten zu empfangen sind werden sie in die Befehlsdatei zusammen mit einem Hinweis eingegeben, daß der Schreibzyklus fehlgeschlagen ist, und der Schreibzähler 252 wird weitergeschaltet. Wenn eine Befehls/Adressen-Information empfangen wird, wird sie in
die Befehlsdatei 212 eingegeben, aber der Schreibzähler wird nicht weitergeschaltet.
Wenn die Befehls-Adresseninformation ohne Fehler empfangen wird, dekodiert die Hinweisdekodierschaltung 210 die Funktionssignale. Wenn die Adressensignale eine Stelle in einem Speicherfeld
genau festlegen, wird die Adresse an die Befehlsdatei 212 übertragen. Zu dem Speicherfeld kann dann durch eine der
gültigen Funktionen Zugriff erhalten werden; wenn eine ungültige Funktion gefühlt wird, werden die CNF-Signale in einen
Fehlerzustand gebracht.
Ende der Beschreibung
909817/102$
Claims (1)
- Anmelderin: Digital Equipment Corporation, Maynard, MA/USAPatentanspruchDatenverarbeitungssystem mit ersten und zweiten Dateneinrichtungen und einer Systemverbindungseinrichtung, die mit den ersten und zweiten Dateneinrichtungen verbunden ist, um dadurch eine Informationsübertragung zwischen den ersten und zweiten Dateneinrichtungen zu ermöglichen, dadurch gekennzeichnet, daß jede der ersten und zweiten Dateneinrichtungen Leitungszugriffssteuereinrichtungen zum Abgeben und Aufnehmen von Leitungszugriffs-Steuerdaten, welche den Zugriff der Dateneinrichtungen zu der Systemverbindungseinrichtung steuern, Informationsübertragungseinrichtungen, die mit den Leitungszugriffs-Steuereinrichtungen und der Systemverbindungseinrichtung zum Abgeben und Aufnehmen von Informationsübertragungssignalen verbunden sind, und Bestätigungseinrichtungen aufweist, die mit den Informationsübertragungseinrichtungen und. der Systemverbindungseinrichtung zum Abgeben und Aufnehmen von Bestätigungssignalen verbunden sind, die entsprechend dem Informationsempfang durch eine der Dateneinrichtun'gen übertragen werden, und daß die Systemverbindungseinrichtung Leitungszugrif fssteuersignal-Verbindungseinrichtungen, die mit den Leitungszugriff ssteuereinrichtungen in jeder der Dateneinrichtungen verbunden sind, Informationsübertragungssignal-Verbindungseinrichtungen, die mit den Informationsübertragungseinrichtungen in jeder der Dateneinrichtung verbunden sind, übertragungsbestätigungssig-3098 17/1025ORIGINAL INSPECTEDnal-Verbindungseinrichtungen, die mit der übertragungsbestätigungseinrichtung in jeder der Dateneinrichtungen verbunden sind, und Zeitsteuereinrichtungen aufweist, um aufeinanderfolgende Zeitintervalle zu schaffen, wobei die Leitungszugriffssteuereinrichtung, die Informationsübertragungseinrichtung und die übertragungsbestätigungseinrichtung in jeder der Dateneinrichtungen auf die Zeitsteuersignale anspricht, um für jede Informationsübertragung eine Folge von Zeitintervallen zu schaffen, wobei die Leitungszugriffs-Steuereinrichtung die Informationsübertragungseinrichtung zur Übertragung der Information während eines Intervalls und die Bestätigungseinrichtung zum übertragen der Bestätigungssignale während eines nachfolgenden Intervalls .freigibt .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84541577A | 1977-10-25 | 1977-10-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2846487A1 true DE2846487A1 (de) | 1979-04-26 |
Family
ID=25295188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782846487 Withdrawn DE2846487A1 (de) | 1977-10-25 | 1978-10-25 | Datenverarbeitungssystem |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS5484939A (de) |
AU (1) | AU520317B2 (de) |
CA (1) | CA1117664A (de) |
DE (1) | DE2846487A1 (de) |
ES (1) | ES474428A1 (de) |
FR (1) | FR2407523B1 (de) |
GB (1) | GB2007890B (de) |
IT (1) | IT1192335B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3152435C2 (de) * | 1980-10-20 | 1990-02-22 | Digital Equipment Corp |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833770A (ja) * | 1981-08-24 | 1983-02-28 | Sony Corp | デジタルデ−タのプログラム転送方法 |
US4683530A (en) * | 1984-04-10 | 1987-07-28 | Telemecanique Electrique | Serial information transfer protocol |
US4827409A (en) * | 1986-07-24 | 1989-05-02 | Digital Equipment Corporation | High speed interconnect unit for digital data processing system |
GB2273376B (en) * | 1992-12-11 | 1997-03-12 | Sony Corp | Data processing |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614741A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with instruction addresses identifying one of a plurality of registers including the program counter |
US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
US3710324A (en) * | 1970-04-01 | 1973-01-09 | Digital Equipment Corp | Data processing system |
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
US3999163A (en) * | 1974-01-10 | 1976-12-21 | Digital Equipment Corporation | Secondary storage facility for data processing systems |
DE2629401A1 (de) * | 1975-06-30 | 1977-01-20 | Honeywell Inf Systems | Datenverarbeitungssystem |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3815099A (en) * | 1970-04-01 | 1974-06-04 | Digital Equipment Corp | Data processing system |
DE2259223A1 (de) * | 1972-12-04 | 1974-06-27 | Licentia Gmbh | Schaltungsanordnung zum verbinden einer mehrzahl von binaere informationen abgebende als auch aufnehmende einrichtungen |
US3916108A (en) * | 1973-11-09 | 1975-10-28 | Multiplex Communicat Inc | Tdm communication system with centralized time slot address distribution |
US3997896A (en) * | 1975-06-30 | 1976-12-14 | Honeywell Information Systems, Inc. | Data processing system providing split bus cycle operation |
-
1978
- 1978-10-23 ES ES474428A patent/ES474428A1/es not_active Expired
- 1978-10-24 IT IT69443/78A patent/IT1192335B/it active
- 1978-10-25 FR FR7830346A patent/FR2407523B1/fr not_active Expired
- 1978-10-25 GB GB7841840A patent/GB2007890B/en not_active Expired
- 1978-10-25 JP JP13210278A patent/JPS5484939A/ja active Granted
- 1978-10-25 AU AU41037/78A patent/AU520317B2/en not_active Expired
- 1978-10-25 DE DE19782846487 patent/DE2846487A1/de not_active Withdrawn
- 1978-10-25 CA CA000314182A patent/CA1117664A/en not_active Expired
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614741A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with instruction addresses identifying one of a plurality of registers including the program counter |
US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
US3710324A (en) * | 1970-04-01 | 1973-01-09 | Digital Equipment Corp | Data processing system |
US3999163A (en) * | 1974-01-10 | 1976-12-21 | Digital Equipment Corporation | Secondary storage facility for data processing systems |
DE2629401A1 (de) * | 1975-06-30 | 1977-01-20 | Honeywell Inf Systems | Datenverarbeitungssystem |
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3152435C2 (de) * | 1980-10-20 | 1990-02-22 | Digital Equipment Corp |
Also Published As
Publication number | Publication date |
---|---|
JPS5484939A (en) | 1979-07-06 |
JPS616424B2 (de) | 1986-02-26 |
GB2007890B (en) | 1982-07-14 |
GB2007890A (en) | 1979-05-23 |
IT1192335B (it) | 1988-03-31 |
ES474428A1 (es) | 1979-04-16 |
FR2407523A1 (fr) | 1979-05-25 |
FR2407523B1 (fr) | 1988-05-13 |
CA1117664A (en) | 1982-02-02 |
AU520317B2 (en) | 1982-01-28 |
AU4103778A (en) | 1980-05-08 |
IT7869443A0 (it) | 1978-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2856483C2 (de) | ||
DE3204905C2 (de) | ||
DE3687367T2 (de) | Ein/ausgabe-steuerungssystem. | |
DE2854485C2 (de) | Datenverarbeitungsanlage | |
DE2459975C2 (de) | ||
DE3725343C2 (de) | Vielzweck-Kanalsteuersystem | |
DE69120586T2 (de) | Rechnersystem mit synchronem Bus | |
DE2522748C2 (de) | Peripheriekopplungsadapter zur Steuerung der Informationsübertragung zwischen einer Datensammelleitung eines Zentralprozessors und daran angeschlossenen peripheren Einheiten | |
DE69030861T2 (de) | Bus-Master-Steuerprotokoll | |
DE19900245B4 (de) | Vorrichtung und Verfahren zum Senden von Daten von einem USB-Endpunkt an einen USB-Host | |
DE3650092T2 (de) | E/a-steuerung mit zwei funktionen. | |
DE69210243T2 (de) | Kommunikationseinrichtung und bilddatenübertragungsverfahren von einem sender zu einem oder mehreren empfängern | |
DE2806024A1 (de) | Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit | |
DE19900345A9 (de) | Vorrichtung und Verfahren für die Bereitstellung einer Schnittstelle für eine Verbundsteuereinheit eines Universellen Seriellen Buses | |
DE2755952C2 (de) | ||
DE2122338A1 (de) | Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen | |
DE2755897A1 (de) | Ein/ausgabe-system | |
DE2806045A1 (de) | Dv-system mit pufferspeicher | |
DE2612139A1 (de) | Ein/ausgang-steuerungssystem | |
DE3688408T2 (de) | Drucker-magnetbanddatenverbindungsprozessor. | |
DE2209136B2 (de) | Steuer- und Anpassungsschaltung für Datenverarbeitungsanlagen | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2459956A1 (de) | Prozessor und diesen verwendendes peripheres verarbeitungssystem | |
DE68926596T2 (de) | Rechnerschnittstelle mit Masterfähigkeiten mit mehreren Wortbreiten | |
DE69029643T2 (de) | Kanal für Datenverarbeitungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 13/38 |
|
8130 | Withdrawal |