DE2845385C2 - Schaltungsanordnung zur Einphasung eines Codesicherungssystems - Google Patents

Schaltungsanordnung zur Einphasung eines Codesicherungssystems

Info

Publication number
DE2845385C2
DE2845385C2 DE19782845385 DE2845385A DE2845385C2 DE 2845385 C2 DE2845385 C2 DE 2845385C2 DE 19782845385 DE19782845385 DE 19782845385 DE 2845385 A DE2845385 A DE 2845385A DE 2845385 C2 DE2845385 C2 DE 2845385C2
Authority
DE
Germany
Prior art keywords
counting
counter
syndrome
signal
syndromes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19782845385
Other languages
English (en)
Other versions
DE2845385A1 (de
Inventor
Wernhard Dipl.-Ing. 8000 München Markwitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782845385 priority Critical patent/DE2845385C2/de
Publication of DE2845385A1 publication Critical patent/DE2845385A1/de
Application granted granted Critical
Publication of DE2845385C2 publication Critical patent/DE2845385C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Einphasung eines Codesicherungssystems, dem eine mit einem rekurrenten Code codierte Nachricht zugeführt wird und die abwechselnd aus je einem Informationsbit bzw. Paritätsbit besteht, wobei zwei Syndrome S1 und S 2 erzeugt werden, von denen jeweils eines zur Korrektur der Nachricht herangezogen wird, bei der ein in Vorwärtsrichtung oder Rückwärtsrichtung zählender von den Syndromen angesteuerter Zähler vorgesehen ist, dessen Zählerstand den Wert 251 ©S2 darstellt, der bei Erreichen eines vorgegebenen ersten oder zweiten Zählerstandes ein entsprechendes Zählersignal abgibt, welches das richtige Syndrom signalisiert, bei der ferner eine von dem Zählerstandsignal gesteuerte Kippstufe vorgesehen ist, die mit einem Schaltsignal das zuletzt als richtig angesehene Syndrom signalisiert und bei der mit Hilfe des Schaltsignals das richtige Syndrom zur Korrektur der Nachricht ausgewertet wird.
F i g. 1 zeigt schematisch Teile einer bekannten Sendeeinrichtung und insbesondere das Schieberegister SR 1, die Paritätsstufe PA 1 und den Schalter SVVl. Die zu übertragende Nutzinformation wird aus einer Folge von Informationsbits / gebildet, die seriell in das Schieberegister SR 1 eingegeben wird. Zwecks einfacher Darstellung sind nur fünf Zellen dieses Schieberegisters eingezeichnet, wogegen in der Praxis hunderte derartiger Zellen vorgesehen sein können. Es wird angenommen, daß die Informationsbits bitweise mit dem Bittakt T von einer Zelle zur anderen weitergeschoben werden. Die Ausgänge einiger der Zellen des Schieberegisters sind an die Eingänge der Paritätsstufe PA 1 angeschlossen, die in Abhängigkeit von den Binärwerten der Informationsbits jeweils ein Paritätsbit P erzeugt. Der Schalter SiVI Wi>xl mit dem Bittakt T derart betrieben, daß abwechselnd in Schalterstellung 1 je ein Informationsbit und in Schalterstellung 0 je ein Paritätsbit abgegeben wird. Diese Folge IPIP wird in nicht näher dargestellter Weise zu einer bekannten Empfangseinrichtung übertragen, die in F i g. 2 dargestellt ist.
Der in Fig.2 dargestellte Schalter SW2 wird mit dem Bittakt geschaltet, so daß er zeitlich nacheinander seine Schalterste'lungen 0 und 1 einnimmt. Je nach der Einphasung werden von der empfangene Bitfolge IPlP die Informationsbits / entweder in das Schieberegister SR 2 oder SR 3 eingespeichert. Die Paritätsbits P gelangen dann in das andere der beiden Schieberegister. Im vorliegenden Fall wurde angenommen, daß die Informationsbits /seriell dem Schieberegister SR2 und die Paritätsbits P seriell dem Schieberegister SR 3 zugeführt werden. Mit Hilfe der Paritätsstufe PA 2 wird das Paritätssignal P1 gewonnen, das dem in den F i g. I und 2 eingezeichneten Paritätssignal P entspricht. Mit Hilfe der Paritätsstufe PA 3 werden die beiden Signale P und Pl miteinander verglichen und es wird das Syndrom S i gewonnen, das mit SI=O keinen Fehler und mit Sl = 1 einen Fehler signalisiert.
In ähnlicher Weise wird mit Hilfe der Paritätsstufe PA 4 das Paritätssignal P2 gewonnen und mit Hilfe der Paritätsstufe PA 5 wird im Vergleich mit dem jeweiligen Informationsbit / das zweite Syndrom S 2 gewonnen.
Dieses zweite Syndrom signalisiert mit 52 = 0 ebenfalls keinen Fehler und mit 52 = 1 einen Fehler. Welches der beiden Syndrome 51, 52 das richtige Syndrom ist und tatsächlich die Fehler der Informationsbits/signalisiert, ist zunächst nicht bekannt
Um das jeweils richtige Syndrom zu ermitteln, wird mit Hilfe der Syndromkorrekturstufe SYNK das Schaltsignal 55 gewonnen, das mit Hilfe der Steuerstufe 57" die Schalter SW3 und SW* steuert Mit dem Schaltsignal DD — 1 nehmen die beiden Schalter SW3 u> und SW 4 ihre 1-Schalterstellungen ein, wogegen sie mit dem Schaltsignal SS = 0 ihre O-Schalterstellung einnehmen. Bei den voll eingezeichneten Schalterstellungen 1 werden die Informationsbits / in das Schieberegister SR 2 eingegeben und die verzögerten Informationsbits /'werden über den Schalter SW3 der Signalkorrekturstufe SKOR zugeführt, wogegen das Syndrorn 51 über den Schalter SW4 der-Signalkorrekturstufe SKOR zugeführt wird. Ober den Ausgang dieser Signalkorrek-. turstufe wird dann eine Folge von gegebenenfalls korrigierten Informationsbits weitergeleitet
Die Syndromkorrekturstuie SYNK enthält den Zähler Z, dem über den Zähleingang ze uie Bittaktimpulse T als Zählimpulse zugeführt werden. Die Steuerstufe 5T5 steuert den Schalter SW5 derart, daß er mit dem Schaltsignal 55—1 seine Schalterstellung 1 und mit dem Schaltsignal 55 = 0 seine Schalterstellung 0 einnimmt Je nach der Schalterstellung dieses Schalters SWS wird entweder das Syndrom 51 oder das Syndrom 5 2 dem Rücksetzeingang re des Zählers Z jo zugeführt, wobei angenommen wird, daß dessen Zählerstand mit einem 1-Signal zurückgesetzt wird. Bei Erreichen eines vorgegebenen maximalen Zählerstandes gibt der Zähler Zuber den Ausgang max ein Signal an die Kippstufe K ab, die mit jedem dieser Signale in ihren jeweils anderen stabilen Zustand versetzt wird und über ihren Ausgang das Schaltsignal 55 abgibt
Hinsichtlich der Wirkungsweise der Syndromkorrekturstufe SYNK wird angenommen, daß die Schalter SW3, 5HM, SWS zunächst ihre voll dargestellten Schalterstellungen einnehmen und daß mit dem Schaltsignal SS = 1 das Syndrom 51 als das richtige Syndrom angesehen wird. In vielen Fällen wird unter diesen Voraussetzungen das Syndrom 52 mit 52 = 1 einen Fehler signalisieren, so daß die Zählerstände des Zählers Z laufend zurückgesetzt werden und der maximale Zählerstand nicht erreicht wird. Es wird also über den Ausgang max kein Signal abgegeben, so daß die bistabile Kippstufe K ihre Lage nicht ändert und weiterhin das Schaltsignal SS = 1 abgibt
Die Situation ändert sich, falls mehrmals mit dem Syndrom 52 = 0 signalisiert wird, daß das Syndrom 52 richtig ist. In diesem Fall wird der Zähler Z nicht zurückgesetzt, so daß er seinen maximalen Zählerstand erreicht und über den Ausgang max ein Signal abgibt, welches die Kippstufe K in ihren anderen stabilen Zustand überführt und nunmehr das Signal SS = 0 abgibt. Die Steuerstufe f>T bewirkt nun die O-Schalterstellungen der Schalter SW3 und SWA. Außerdem bewirkt die Steuerstufe ßTS die O-Schalterstellung des &o Schalters 5^5, so daß We Schalter SW3, SW* und SWS ihre gestrichelt dargestellten Schalterstellungen einnehmen. Diese Arbeitsweise ist befriedigend, sofern tatsächlich das Syndrom ^'2 das richtige Syndrom ist.
Gelegentlich kann es Vorkommen, daß durch längere Zeit hindurch &lie Inforrtiationsbits und die zugeordneten Syndrome 51 und 5 2 jeweils 0-Werte annehmen. Es wird wieder angenommen, daß die Schalter SW3, SW4, SW5 ihre voll dargestellten Schalterstelfungen einnehmen. Da das Syndroia 52 voraussetzungsgemäß aus einer Folge von 0-Werten besteht, wird der Zähler Z nicht zurückgesetzt so daß er seinen maximalen Zählerstand erreicht und über den Ausgang max ein Signal an die Kippstufe K abgibt Kurz nach Erreichen des maximalen Zählerstandes wird automatisch der Anfangszählerstand eingestellt In weiterer Folge nimmt die Kippstufe K ihren anderen stabilen Zustand ein und mit dem Signal 55 = 0 werden die gestrichelt dargestellten Schalterstellungen der Schalter SW3, SW4, SW5 eingestellt Es wird also nunmehr angenommen, daß das Syndrom 52 das richtige Syndrom sei, was nicht unbedingt den Tatsachen entsprechen muß. In weiterer Folge werden die 0-Werte des Syndroms 51 dem Zähler Z zugeführt, wo sie keine Rückstellung des Zählerstandes bewirkten, so daß der Zähler wieder seinem maximaler; Zählerstand erreicht und über den Ausgang max ein Signal an die Kippstufe K abgibt Die Kippstufe K ändert also wieder ihren Zustand und mit dem Signal SS =·- ί werden die Schalter cu/5 cu/λ cu/c ,„;^ar ;„ ;Um .«π Om™„>;^„„i„-
urr ^r, k/r> Ύ, wff «r nibuvi in iiu%» »\j * wiug\.*.\.it.iiiiv.i\,ii Schalterstellungen gebracht Es wird also wieder angenommen, daß das Syndrom 51 das richtige Syndrom ist Auf diese Weise wird abwechselnd einmal das Syndrom 51 und dann das Syndrom 52 als richtig angesehen, was unter den gemachten Voraussetzungen im allgemeinen nicht zutreffend ist Mit der anhand der F i g. 1 und 2 beschriebenen bekannten Codesicherungseinrichtung läßt sich also der Gleichäauf der sendeseitigen Einrichtung und der empfangsseitigen Einrichtung nicht bei allen Folgen von Informationsbits / mit Sicherheit aufrechterhalten.
Es sind mehrere Ausführungsformen der in F i g. 1 und 2 prinzipiell dargestellten Einrichtungen bekannt. Beispielsweise können die Schieberegister SRi, SR 2, SR3 mit Hilfe von RAM-Speichern gebildet werden. Die Funktion der Schalter SW1,SW2 kann dann durch die Adressierung derartiger RAM-Speicher bewerkstelligt werden. Es ist auch grundsätzlich denkbar, den in F i g. 2 dargestellten Schalter SW2 durch eine Verzögerungseinrichtung derart zu ersetzen, daß die den Schieberegistern SR 2 und SR 3 zugeführten Signale um eine ungeradzahlige Anzahl von Bits gegeneinander versetzt sind. Bei der praktischen Realisierung sind im allgemeinen auch Torschaltungen und Verzögerungseinrichtungen erforderlich, um zu gewährleisten, daß die einander zugeordneten Signale P1 und deinerseits bzw. /und P2 andererseits zur Erzeugung der Syndrome 51 bzw. 52 herangezogen werden. Alle diese bekannten Einrichtungen haben aber den Nachteil, daß der Gleichlauf der Sende- und Empfangseinrichtungen bei speziellen Folgen von Informationsbits / nicht mit Sicherheit gewährleistet ist. Insbesondere dann, wenn beide Syndrome 51 und 52 während einer längeren Dauer keine Feb'-er signalisieren, ist die Aufrechterhaltung des Gleichlaufs problematisch.
Die Nachteile dieser bekannten Schaltungsanordnungen, nämlich ab einer bestimmten Störintensität nicht in dien Fällen den Gleichlauf der Sende- und der Empfangseinrichtung gewährleisten zu können, kann, wie die Literaturstelle »Elektroniker, Nr. 7.15 Jahrgang, 1976, Seiten ELl bis EL5, insbesondere Seiten EL4 und EL5 zeigt, dadurch überwunden werden, daß anstelle eines rücksetzbaren Zählers ein AUF/AB-Zähler verwendet wird, titssen Aufwärts-Zähleingang das eine Syndrom und dessen Abwärts-Zähleingang das andere Syndrom zugeführt werden. Der Zähler ist hierbei
derart geschaltet, daß er nicht über 1111 ... 11 und nicht unter 0000 ... 00 zählen kann. Weiter besitzt die Schaltung eine untere und eine obere Schwelle, bei deren Überschreiten (bzw. Unterschreiten) ein das im Zusammenhang mit F i g. 2 der Zeichnung beschriebene Schallsignal SS lieferndes Flip-Flop gesetzt (bzw. zurückgesetzt) wird. Auf diese Weise wird erreicht, daß der Zähler bei gleichen Wertfolgen beider Syndrome praktisch blockiert wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der letztgenannten Art dahingehend weiterzubilden, daß sie ein schnelles Einphasen des Codesicherungssystems ermöglicht und zwar bei hoher Unempfindlichkeit gegen Änderungen der Biniirwerte der Syndrome, die durch Übertragungsstörungen verursacht werden.
Diese Aufgabe wird für eine solche Schaltungsanordnung gemäß der Erfindung dadurch gelöst, daß der Zähler in Abhängigkeit von den Binärwerten des einen der bc:de" Syridrome sn Vorwärts- cd?r Ip Rückwärts-Zählrichtung eingestellt und durch Freigabe des Zähltaktes dann und nur dann fortgeschaltet wird, wenn die beiden Syndrome verschieden sind, daß ferner eine erste höhere Zählfolgefrequenz bzw. eine zweite niedrigere Zählfolgefrequenz des Zähltaktes für den Zähler in Abhängigkeit vom Binärwert des einen der beiden Syndrome und in Abhängigkeit vom Schaltsignal derart eingestellt ist, daß bei Binärwerten, die eine Zählung in Richtung des zuletzt erreichten ersten oder zweiten Zählerstandes bewirken, die erste Zählfolgefrequenz eingestellt ist. wogegen bei Binärwerten, die eine Zählung entgegengesetzt der Richtung des zuletzt erreichten ersten oder zweiten Zählerstandes bewirken, die zweite Zählfolgefrequenz eingestellt ist.
Durch die erfindungsgemäße Ansteuerung des Zählers kann über die Zählfrequenzfolge des Zähltaktes frei verfügt werden. Hierdurch wird es möglich, den Zählvorgang in der bevorzugten Zählrichtung im Sinne einer schnellen Einphasung des Codesicherungssystems zu beschleunigen und in der Gegenrichtung im Sinne einer Stabilisierung zu verzögern.
Zur rationellen Realisierung der Schaltungsanordnung ist es zweckmäßig, daß eine Paritätsstufe vorgesehen ist. der die beiden Syndrome zugeführt werden und die ein Paritätssignal abgibt, daß ein UND-Glied vorgesehen ist, dessen Eingängen einerseits das Paritätssienal und andererseits Zählimpulse, vorzugsweise ein Bittaktsignal zugeführt werden und dessen Ausgang an einen Zähleingang des Zählers angeschlossen ist. daß das eine der beiden Syndrome einem Zählrichtungseingang des Zählers zugeführt wird und die Vorwrrtsrichtung bzw. die Rückwärtsrichtung des Zählers in Abhängigkeit vom Binärwert des Syndroms eingestellt wird, daß eine Schaltstufe vorgesehen ist. die in Abhängigkeit von den Binärwerten eines weiteren Schaltsignals je eine erste bzw. zweite Schaltsteüung einnimmt, in der Zählimpulse des Zähltaktes mit der höheren bzw. niedrigeren Zählfoigefrequenz über das UND-Glied dem Zähler zugeführt werden und daß eine Logikschaltung vorgesehen ist. die bei ungleichen Binärwerten der beiden Syndrome einen ersten bzw. zweiten Binärwert des weiteren Schaltsignais abgibt, falls die Binärwerte des dem Zähler zugeführten Syndroms und des Schaltsignals gleich bzw. ungleich sind.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 3 bis 6 beschrieben. In allen F i g. 1 bis 6 dargestellte Gegenstände sind mit gleichen
Bezugszeichen bezeichnet. Es zeigt
F i g. 3 eine erste Grundschaltung für eine Syndromkorrekturstufe SYNK/\, die eine freie Verfügbarkeit der Zählfolgefrequenz des Zähltaktes ermöglicht.
Fig.4 eine von der ersten Grundschaltung nach Fig. 3 Gebrauch machende Syndromkorrekturstufe SYNK/2 mit umschaltbarer Zählfolgefrequenz des Zähltaktes,
F i g. 5 eine zweite Grundschaltung für eine Syndromkorrekturstufe SYNK/3, die eine freie Verfügbarkeit der Zählfolgefrequenz des Zähltaktes ermöglicht.
Fig. 6 eine von der zweiten Grundschaltung nach F i g. 5 Gebrauch machende Syndromkorrekturstufe SYNK/4 mit umschaltbarer Zählfolgefrequenz des Zähltaktes.
F i g. 3 zeigt einen in Vorwärtsrichtung und gegebenenfalls in Rückwärtsrichtung zählenden Zähler Zl. Über den Zähleingang ze werden Zählimpulse zugeführt. Dem Zählrichtungseingang zr wird das Syndrom .9 2 zugeführt. Falls der Zähler Z 1 überhaupt Zahlimpulse erhält, wird mit dem Syndrom S2 = 1 eine Zählung in Vorwärtsrichtung und mit dem Syndrom S 2 = 0 eine Zählung in Rückwärtsrichtung erzielt. Falls der Zahler vorwiegend in Vorwärtsrichtung zählt, wird ein vorgegebener erster Zählerstand erreicht und es wird über einen Ausgang des Zählers das erste Zählerstandssignal ZSS1 abgegeben. Dieses Zählerstandssignal ZSS 1 ergibt sich also dann, wenn mit dem Syndrom S 2 = \ vorwiegend Fehler signalisiert werden. Das erste Zählerstandssignal ZSSl signalisiert somit die wahrscheinliche Richtigkeit des ersten Syndroms S 1.
Falls der Zähler mit S 2 = 0 überwiegend in Rückwärtsrichtung zählt, ergibt sich ein zweiter vorgegebener Zählerstand und es wird über einen zweiten Ausgang des Zählers das zweite Zählerstandssignal ZSSO abgegeben. Wenn also mit dem Syndrom S 2 = 0 überwiegend das Syndrom S 2 als richtig erkannt wird, dann ergibt sich der zweite Zählerstand ZSSO. Das erste Zähierstandssignai ZSSi signalisiert, daß das erste Syndrom S 1 richtig ist und das zweite Zählerstandssignal ZSSO signalisiert, daß das zweite Syndrom S 2 richtig ist.
Die beiden Syndrome Sl und S 2 werden der Paritätsstufe PA 6 zugeführt, die nur dann ein 1-Signal abgibt, falls die beiden Syndrome verschieden sind. Mit Hilfe des UND-Gliedes U1 werden dem Zähler Z 1 nur dann Zählimpulse T zugeführt, wenn gleichzeitig vom Ausgang der Paritätsstufe PA 6 ein 1-Signal abgegeben wird und somit die beiden Syndrome Sl und S 2 verschieden sind. Der Zähler Zl wird also bei Übereinstimmung bzw. bei Nichtübereinstimmung der beiden Syndrome Sl, S2 durch Sperre bzw. F-eigabe der Zählimpulse ebenfalls gesperrt bzw. freigegeben. Es wäre grundsätzlich denkbar, mit dem von der Paritätsstufe PA 6 abgegebenen Paritätssignal den Zähler Zl in anderer Weise zu sperren bzw. nicht zu sperren.
Die bistabile Kippstufe K wird mit dem ersten bzw. zweiten Zähierstandssignai ZSS 1 bzw. ZSSO gesteuert. Während der Dauer eines ersten bzw. zweiten stabilen Zustandes der Kippstufe K gibt diese Kippstufe das Schaltsignal SS = 1 bzw. SS = 0 ab. Wenn sich die Kippstufe K in ihrem ersten Zustand befindet, dann signalisiert das Schaltsignal SS = 1. daß der Zähler Zl zuletzt den ersten Zählerstand erreicht hat und über einen Ausgang das Zählerstandssignal ZSS1 abgegeben hat Auch wenn mittlerweile in Rückwärtsrichtung gezählt wurde, wird weiterhin das Schaltsignai SS = 1
to
15
20
abgegeben. Falls der erste Zählerstand erneut erreicht wird und wieder das erste Zählerstandssignal ZS1 abgegeben wird, dann wird dadurch der Zustand der Kippstufe nicht geändert und es wird weiterhin das Schaltsignal SS = 1 abgegeben. Falls jedoch der Zähler längere Zeit in Rückwärtsrichtung betrieben wird und bei Erreichen des zweiten Zählerstands das zweite ZAhlerstandssignal ZSSO abgegeben wird, dann ändert die Kippstufe K ihren Zustand und gibt das Schaltsignal SS " 0 ab. Damit wird signalisiert, daß zuletzt das Zählerstandssignal ZSSO abgegeben wurde. Dieser zweite Zustand der Kippstufe und das Schaltsignal SS = 0 bleiben solange erhalten, bis erneut mit dem Zählerstandssignal ZSS1 wieder der andere Zustand der Kippstufe eingestellt wird.
Hinsichtlich der Wirkungsweise der in F i g. 3 dargestellten Schaltungsanordnung sind zunächst die beiden Fälle zu betrachten, bei denen beide Syndrome übereinstimmen. Mit Sl= S2 = 0 oder mit Sl = S 2 - 1 kann der Zählerstand des Zählers Zi nicht geändert werden und in weiterer Folge bleibt auch der bereits eingestellte Zustand der Kippstufe K und das Schaltsignal SS erhalten. Falls unter diesen Voraussetzungen die Kippstufe K das Schaltsignal SS = 1 abgibt, dann bewirkt die in F i g. 2 dargestellte Steuerstufe ST die voll dargestellten Schalterstellungen der Schalter SW3 und SW4. In diesem Fall wird das Syndrom S1 als das richtige Syndrom angesehen und zur Signalkorrektur herangezogen. Falls aber das Schaltsignal SS = 0 abgegeben wurde, dann wird dieses Schaltsignal während der Gleichheit der beiden Syndrome nicht geändert; es werden die in F i g. 2 gestrichelt dargestellten Schalterstellungen der Schalter SW3 und SW4 eingestellt und es wird das Syndrom 52 als das richtige Syndrom angesehen.
Mit 51 = 1 und 52 = 0 zählt der Zähler in Rückwärtsrichtung, bis er seinen zweiten vorgegebenen Zählerstand erreicht und das zweite Zähicrstandssigna! Z550 abgibt. Mit der Abgabe des Zählerstandssignals Z5S0 wird signalisiert, daß das Syndrom 52 wahr- *o scheinlich als richtig und das Syndrom 51 wahrscheinlich als falsch anzusehen ist. Mit dem Schaltsignal SS = 0 wird das richtige Syndrom S 2 zur Signalkorrektur herangezogen.
Mit Sl = 0 und S 2 = 1 zählt der Zähler ZX in Vorwärtsrichtung und bei Erreichen des vorgegebenen ersten Zählerstandes gibt er das Zählerstandssignal ZSS1 ab. In diesem Fall wird das Syndrom 51 als richtig und das Syndrom 52 als falsch angesehen und mit dem Schaltsignal SS = 1 wird das richtige Syndrom S1 zur Signalkorrektur herangezogen.
Fig.4 zeigt zusätzlich zu den bereits erwähnten Bauteilen die Logikschaltung LOG, den Schalter SW6 und die Steuerstufe ST6. Mit Hilfe des Schalters SW6 können dem Zähler Zählimpulse verschiedener Zählfolgefrequenz zugeführt werden. Wenn der Schalter SW6 seine 1-Schalterstellung einnimmt, dann werden die Zählimpulse 2 T zugeführt, welche die doppelte Impulsfolgefrequenz haben wie der Bittakt T, der bei der O-Schalterstellung des Schalters SWS dem UND-Glied Ui zugeführt wird. Die jeweilige Schalterstellung des Schalters SW6 wird mit Hilfe der Steuerstufe ST6 eingestellt und ist vom Signal ss abhängig. Mit dem Signal ss = 1 bzw. 0 wird die 1-Schalterstellung bzw. die O-Schalterstellung des Schalters SW6 eingestellt
Die Logikschaltung LOG besteht bei vorliegendem Ausfühningsbeispiel aus den Gliedern i/2, NOK OR und IN.
30
J5 Die Wirkungsweise der Logikschaltung LOG ist aus der Tabelle 1 ablesbar. In der ersten Kolonne dieser Tabelle sind mit den Bezugszeichen 11 bis 14 die vier relevanten Fälle bezeichnet. Die zweite und dritte Kolonne bezieht sich auf die Syndrome S J bzw. 5 2. Die vierte Kolonne bezieht sich auf das Schaltsignal SS und die letzte Kolonne bezieht sich auf das Ausgangssignal ss der Logikschaltung LOG. Da dem Zähler Z\ nur dann Zählimpulse zugeführt werden, wenn die beiden Syndrome S1 und S 2 ungleich sind, genügt es, die in der Tabelle 1 angegebenen Fälle 11 bis 14 zu diskutieren. Es ist also gleichgültig, welche Schalterstellung des Schalters SIV6 mit dem Signal 5S bei Gleichheit der beiden Syndrome S1 und S 2 eingestellt wird.
Tabelle 1
Fälle Sl Sl 1 SS
11 0 1 1 1
12 1 0 0 0
13 0 1 0 0
14 1 0 1
65 Im Fall 11 bewirkt das Syndrom S2 = 1 eine Zählrichtung, die sich bereits bewährt hat, wie das Schaltsignal SS = 1 beweist. Es ist also zweckmäßig, insbesondere im Hinblick auf Störungen, diese Zählrichtung zu bevorzugen und mit dem Signal ss = 1 über den Schalter SW6 in der voll eingezeichneten Schaltstellung Zählimpulse relativ hoher Impulsfolgefrequenz dem Zähler zuzuführen.
Im Fall 12 stellt das Syndrom 52 = 0 eine Zählrichtung ein, die von der bisher bewährten Zählrichtung abweicht, wie das Schaltsignal SS = 1 beweist. Es ist zweckmäßig, diese abweichende Zählrichtung weniger zu bewerten, indem mit dem Signa! ss = 0 bei der gestrichelt dargestellten Schalterstellung des Schalters SW6 Zählimpulse relativ niedriger Impulsfolgefrequenz dem Zähler zugeführt werden.
Im Fall 13 bewirkt das Syndrom S2=l eine Änderung der Zählrichtung, die von der bisher bewährten Zählrichtung abweicht, wie das Schaltsignal SS=O zeigt. Mit dem Signal ss=0 werden daher bei der gestrichelt eingezeichneten Schalterstellung des Schalters SWS Zählimpulse relativ geringer Impulsfolgefrequenz zugeführt
Im Fall 14 bewirkt das Syndrom S2 = 0 eine Änderung des Zählerstandes in jene Richtung, die sich bereits bewährt hat, wie das Schaltsignal 55 = 0 beweist Um diese Änderung des Zählerstandes in der bewährten Richtung zu bevorzugen, werden mit dem Signal si = 1 bei der voll eingezeichneten Schaltstellung des Schalters SW6 Zählimpulse relativ hoher Impulsfolgefrequenz zugeführt
F i g. 5 zeigt die Syndromkorrekturstufe SYNK/3, die sich von der F i g. 3 nur durch eine Vertauschung der Syndrome 51 und 52 unterscheidet Die Signale SSl bzw. SSO signalisieren nun das richtige Syndrom S2 bzw. 51.
F i g. 6 zeigt die Syndromkorrekturstufe SYNKJA, die sich von der Fig.4 nur durch eine Vertauschung der Syndrome Sl und S 2 unterscheidet Die Signale SSl bzw. SSO signalisieren nun das richtige Syndrom S2 bzw. Sl.
Die Wirkungsweise der Logikschaltung LOG ist aus der Tabelle 2 ablesbar.
Tabelle 2
Fälle
Sl
SS
21
22 23 24
1
1
0
0
Da dem Zähler Zl nur dann Zählimpulse zugeführt werden, wenn die beiden Syndi omeSlundS2 ungleich sind, genügt es, die in der Tabelle 2 angegebenen Fälle 21 bis 24 zu diskutieren. Es ist also gleichgültig, welche Schalterstellung des Schalters SW6 mit dem Signal 55 bei Gleichheit der beiden Syndrome Sl und S 2 eingestellt wird.
Im Fall 21 bewirkt das Syndrom Sl = I eine Zählrichtung, die sich bereits bewährt hat, wie das Schaltsignal SS = 1 beweist. Es ist also zweckmäßig, mit dem Signal S5 =* 1 über den Schalter SW6 in der voll eingezeichneten Schaltstellung Zählimpulse relativ hoher Impulsfolgefrequenz dem Zähler zuzuführen.
Im Fall 22 stellt das Syndrom Sl=O eine Zählrichtung ein, die von der bisher bewährten Zählrichtung abweicht, wie das Schaltsignal SS = 1 beweist. Es ist zweckmäßig, diese abweichende Zählrichtung weniger zu bewerten und Zählimpulse relativ niedriger Impulsfolgefrequenz dem Zähler zuzuführen.
Im Fall 23 bewirkt das Syndrom Sl = I eine Änderung der Zählrichtung, wie das Schaltsignal SS = 0 zeigt. Mit dem Signal S5 = 0 werden daher bei der gestrichelt eingezeichneten Schalterstellung des Schalters SW6 Zählimpulse relativ geringer Impulsfolgefrequenz zugeführt.
Im Fall 24 bewirkt das Syndrom Sl=O eine Änderung des Zählerstandes in jene Richtung, die sich bereits bewährt hat, wie das Schaltsignal SS = 0 beweist. Daher werden Zähiimpuise relativ hoher Impulsfolgefrequenz zugeführt.
Die Logikschaltung LOG könnte auch in anderer Weise mit anderen logischen Bauteilen realisiert werden. Sie sollte aber derart aufgebaut sein, daß der Zähler Zl Zählimpulse relativ holier Impulsfolgefrequenz erhält, falls die Binärwerte des dem Zähler Z1 zugeführten Syndroms und des Schaltsignals SS gleich sind, wogegen der Zähler Zl Zählimpulse relativ niedriger Impulsfolgefrequenz erhalten sollte, falls die Binärwerte des dem Zähler Z1 zugeführten Syndroms und des Schaltsignals SS ungleich sind. Dieser Sachverhalt ist direkt aus den Tabellen 1 und 2 ablesbar.
Mit dem SchaUsignal SS wird immer jenes Syndrom
zur Korrektur der Nachricht herangezogen, das zuletzt als richtig signalisiert wurde. Wenn gemäß F i g. 3 und 4 das Syndrom S2 dem Zählrichtungseingang zr zugeführt wird, dann muß das Schaltsignal SS das Syndrom Sl als richtig signalisieren, falls zuletzt das Zählerstandssignal ZSS1 abgegeben wurde. Wurde unter
ίο dieser Voraussetzung das Zählerstandssignal ZSSO zuletzt abgegeben, dann muß das Schaltsignal SS das Syndrom S 2 als richtig signalisieren.
Falls jedoch gemäß F i g. 5 und 6 das Syndrom S 1 dem Zählrichtungseingang zr zugeführt wird, dann muß das Schaltsignal SS das Syndrom S 2 als richtig signalisieren, falls zuletzt das Zählerstandssignal ZSS 1 abgegeben wurde. Wurde zuletzt das Zählerstandssignal ZSSO abgegeben, dann muß das Schaltsignal OS unter dieser Voraussetzung das Syndrom S1 als richtig signalisieren. Die in F i g. 2 dargestellten Schalter SW3 und SW4 werden dann jeweils derart eitigesieiii. daß die als richtig signalisierten Syndrome zur Signalkorrekturstufe SKOR geleitet werden.
Gemäß den F i g. 3 und 6 wurden die Bittaktimpulse T als Zählimpulse herangezogen, weil derartige Bittaktimpulse im allgemeinen ohne zusätzlichen Aufwand verfügbar sind. Es wäre aber grundsätzlich denkbar, beliebige andere Zählimpulse anstelle der Bittaktzählimpulse zu verwenden. Die jeweils verwendeten Zählinipulse beeinflussen jedoch die Zählfolgefrequenz des Zählers Z 1 und die Dauer, innerhalb der die beiden extremen Zählerstände des Zählers Z 1 erreichbar sind. Falls die beiden extremen Zählerstände nach relativ kurzer Zeit erreichbar sind, dann sprechen die Syndromkorrekturstufen SYNK/\. SYNK/2, SYNK/3. SYNK/4 sehr empfindlich auf Änderungen der Binärwerte der Syndrome an, arbeiten aber relativ wenig stabil bei größeren Störungen, insbesondere bei Büiidelstörungen. Jc länger es dauert, bis die beiden extremen Zählerstände erreichbar sind, desto stabiler arbeiten die beschriebenen Syndromkorrekturstufen insbesondere bei Bündelstörungen und desto unempfindlicher reagieren sie auf Änderunger der beiden Syndrome. In der Praxis hat sich ein Kompromiß
bewährt, bei dem die Zählerstände des Zählers Z1 einen Abstand von 16 Bittaktimpulsen T haben. Mindestens sollte dieser Abstand 4 und maximal sollte dieser Abstand 32 Bittaktimpulse Tbetragen.
Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Schaltungsanordnung zur Einphasung eines Codesicherungssystems, dem eine mit einem rekurrenten Code codierte Nachricht zugeführt wird und die abwechselnd aus je einem Informationsbit (I) bzw. Paritätsbit (P) besteht, wobei zwei Syndrome S1 und S 2 erzeugt werden, von denen jeweils eines zur Korrektur der Nachricht herangezogen wird, bei der ein in Vorwärtsrichtung oder Rückwärtsrichtung zählender von den Syndromen angesteuerter Zähler (Zl) vorgesehen ist, dessen Zählerstand den Wert £S1 © 52 darstellt, der bei Erreichen eines vorgegebenen ersten oder zweiten Zählerstandes ein entsprechendes Zählersignal (ZSS \ oder ZSSO) abgibt, welches das richtige Syndrom signalisiert, bei der ferner eine von dem Zählerstandssignal (ZSSX, ZSSO) gesteuerte Kippstufe (K) vorgesehen ist, die mit einem Schaltsignal (SS) das zuletzt als richtig angesehene Syndrom signalisiert und bei der mit Hilfe des,ü-nhaüsignals (SS)aas richtige Syndrom zur Korrektur der Nachricht ausgewertet wird, dadurch gekennzeichnet, daß der Zähler (Z I) in Abhängigkeit von den Binärwerten des einen der beiden Syndrome (Si, S2) in Vorwärts- oder in Rückwärtszählrichtung eingestellt und durch Freigabe des Zähltaktes (T, 2 T) dann und nur dann fortgeschaltet wird, wenn Jie beiden Syndrome verschieden sind, daß ferner eine erste höhere Zählfolgefrequenz bzw. eine zweite niedrige Zählfolgefrequenz des Zähltaktes für den Zähler (Z 1) in Abhängigkeit vom Binärwert des einen der beiden Syndrome (J2 bzw. Sl) und in Abhängigkeit vom Schaltsignal (SS) dorart t-\!gestellt ist, daß bei Binärwerten (1 bzw. 0), die eine Zählung in Richtung des zuletzt erreichten ersten ■ der zweiten Zählerstandes bewirken, die erste Zählfolgefrequenz (2 T) eingestellt ist, wogegen bei Binärwerten (1 bzw. 0), die eine Zählung entgegengesetzt der Richtung des zuletzt erreichten ersten oder zweiten Zählerstandes bewirken, die zweite Zählfolgefrequenz (T) eingestellt ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Paritätsstufe (PA 6) vorgesehen ist, der die beiden Syndrome (Sl, S2) zugeführt werden und die ein Paritätssignal abgibt, daß ein UND-Glied (U 1) vorgesehen ist, dessen Eingängen einerseits das Paritätssignal und andererseits Zählimpulse, vorzugsweise ein Bittaktsignal (T) zugeführt werden und dessen Ausgang an einen Zähleingang (Ze)aes Zählers (Z 1) angeschlossen ist, daß das eine der beiden Syndrome (S 2) einem Zählrichtungseingang (zr) des Zählers (Z 1) zugeführt wird und die Vorwärtsrichtung bzw. die Rückwärtsrichtung des Zählers (Zl) in Abhängigkeit vom Binärwert des Syndroms (S 2) eingestellt wird, daß eine Schaltstufe (STS) vorgesehen ist, die in Abhängigkeit von den Binärwerten eines weiteren Schaltsignals (ss) je eine erste bzw. zweite Schaltstellung einnimmt, in der Zählimpulse des Zähltaktes mit der höheren bzw. niedrigeren Zählfölgefrequenz über das UND-Glied (U \) dem Zähler (Zl) zugeführt werden und daß eine Logikschaltung (LOG) vorgesehen ist, die bei ungleichen Binärwerten der beiden Syndrome (Sl, S2) einen ersten bzw. zweiten Binärwert des weiteren Schaltsignals (ss) abgibt, falls die Binärwerte des dem Zähler (ZI) zugeführten Syndroms (S2
bzw. Sl) und des Schaltsignals (SS) gleich bzw. ungleich sind.
DE19782845385 1978-10-18 1978-10-18 Schaltungsanordnung zur Einphasung eines Codesicherungssystems Expired DE2845385C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782845385 DE2845385C2 (de) 1978-10-18 1978-10-18 Schaltungsanordnung zur Einphasung eines Codesicherungssystems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782845385 DE2845385C2 (de) 1978-10-18 1978-10-18 Schaltungsanordnung zur Einphasung eines Codesicherungssystems

Publications (2)

Publication Number Publication Date
DE2845385A1 DE2845385A1 (de) 1980-04-30
DE2845385C2 true DE2845385C2 (de) 1984-03-29

Family

ID=6052498

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782845385 Expired DE2845385C2 (de) 1978-10-18 1978-10-18 Schaltungsanordnung zur Einphasung eines Codesicherungssystems

Country Status (1)

Country Link
DE (1) DE2845385C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214188B4 (de) * 2002-03-28 2005-08-25 Siemens Ag Verfahren zur gesicherten Übertragung von Daten, insbesondere zur Übertragung über eine Luftschnittstelle

Also Published As

Publication number Publication date
DE2845385A1 (de) 1980-04-30

Similar Documents

Publication Publication Date Title
DE1281194B (de) Verknuepfungsnetzwerk mit einer Lernmatrix
DE1144341B (de) Schaltungsanordnung fuer Zaehlstufen eines Ringzaehlers
DE2750155A1 (de) Monitor zur bestimmung des operationsstatus eines digitalen systems
DE2845385C2 (de) Schaltungsanordnung zur Einphasung eines Codesicherungssystems
DE1549367A1 (de) Schaltungsanordnung zur Synchronisierung von pneumatischen Informationssignalen mit pneumatischen Zeitsteuersignalen
DE2228320B2 (de) Rundsteuerempfänger
DE3007824C2 (de) Programmierbarer Frequenzteiler
DE2422971B2 (de) Selbstprüfende Schaltung zur Prüfung eines mehrstufigen Registers
DE1069405B (de) Anordnung zum Speichern mit Kondensatoren
DE2161169A1 (de) Schaltungsanordnung zum Erzeugen von Abfragemustern für die Fernüberwachung der Verstärkerstellen von PCM-Übertragungsleitungen
DE2146108A1 (de) Synchrone Pufferanordnung
DE2619710A1 (de) Einrichtung zum anzeigen, ob sich ein oder mehrere gegenstaende bewegen
DE2455028B1 (de) Schaltungsanordnung zum automatischen empfang von daten unter verwendung eines fehlerdiskriminators
DE2365957B2 (de) Übertragungsverfahren für umkodierte Nachrichten
DE1954981C3 (de)
DE2527098C3 (de) Schaltungsanordnung zur Überprüfung der Übernahme bei digitalen Speichern
DE2237579C3 (de) Taktgesteuerte Master-Slave-Kippschaltung
DE2150638A1 (de) Empfaenger fuer Datenuebertragungsanlagen
DE2163105A1 (de) Verfahren und schaltungsanordnung zum dekodieren und korrigieren eines sogenannten convolutional-code
DE1240928B (de) Gleichstromgekoppelter elektronischer Binaerzaehler
DE2656095C2 (de) Schaltungsanordnung zur Erzeugung eines zentralen Taktes in Abhängigkeit von mehreren Kanaltakten
DE2113018C (de) Schaltungsanordnung zur Herstellung des Gleichlaufes von Sende- und Empfangseinrichtungen bei der Übertragung von binären Datenblöcken
DE2512271C3 (de) Schaltungsanordnung zur Zeitmultiplexübertragung von Binärsignalen
DE1149926B (de) Binaerzaehler zur Verarbeitung von Daten
DE2845397A1 (de) Schaltungsanordnung zur einphasung eines codesicherungssystems

Legal Events

Date Code Title Description
OAM Search report available
OB Request for examination as to novelty
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee