DE2843706A1 - Bildwiedergabesystem - Google Patents

Description

Beschreibung

Die Erfindung betrifft ein Bildwiedergabe- bzw. Bildanzeigesystem zum Wiedergeben oder Anzeigen eines Bildes auf einem Bildschirm oder Anzeigefeld.

Eines der häufigsten Bildwiedergabesysteme, die auf dem Markt erhältlich sind, ist ein Fernsehempfänger mit einer Kathodenstrahlröhre (CET). Um den Fernsehempfänger zur Verwendung als leichttragbaren Fernsehempfänger in seinen Abmessungen kleiner und leichter auszuführen, werden die Teile des Fernsehempfängers mit Ausnahme der Kathodenstrahlröhre wesentlich kleinemnd kompakt ausgeführt. Es ist jedoch äusserst schwierig, die Kathodenstrahlröhre selbst kleiner auszuführen. Insbesondere dann, wenn der Fernsehempfänger bei gleicher Bildgrösse kompakter und kleiner ausgeführt werden soll, d. h. wenn eine sehr dünne Anzeige- bzw. Bildschirmeinheit erforderlich wird oder gewünscht ist, ist eine Kathodenstrahlröhre nicht mehr zu verwenden. Es sind daher Bildwiedergabesysteme vorgeschlagen worden, bei denen ein dünner oder plattenförmiger Bildschirm verwendet ist, auf dem das Bild wiedergegeben oder angezeigt wird. Ein solcher Bildschirm bzw. ein solches Anzeigefeld, kann beispielsweise ein Flüssigkristall-Bildschirm unter Verwendung von Flüssigkristallen, ein Elektrolumineszenz-Bildschirm, bei dem ein Elektrolumineszenz-Effekt ausgenutzt wird, ein Plasmabildschirm, bei dem ein Plasmaeffekt ausgenutzt wird, ein Bildschirm mit lichtemittierenden Dioden oder dgl. sein. Wenn ein Bild auf einem derartigen Bildschirm wiedergegeben werden soll, sind Schaltungseinrichtungen, die Helligkeitspegelsignale zur Wiedergabe des Helligkeitsgrades der jeweiligen Punkte oder Bildelemente (die Schnittoder Kreuzungspunkte der jeweiligen Zeilen- und Spaltenelektroden), die den Bildschirm bilden, sowie Schaltungseinrichtungen erforderlich, die elektrische Signale in Abhängigkeit von den jeweiligen Helligkeiten in zeitlicher

909815/1019

Übereinstimmung mit der Bildabtastung erzeugen. Aus diesem Grunde ist der Anzeige- bzw. Wiedergabezustand in verschiedene Pegel zwischen einem dunklen Pegel (de.m kleinsten Pegel) und einem hellsten Pegel (dem höchsten Pegel) unterteilt und es werden elektrische Signale erzeugt, die diesen jeweiligen Pegeln entsprechen. Um eine höhere Bildwiedergabetreue und -genauigkeit zu erhalten, müssen möglichst viele Helligkeitspegel vorgesehen werden, und es sind eine der Anzahl der Pegel entsprechende Anzahl an elektrischen Signalen bereitzustellen. Je mehr Helligkeitspegel verwendet werden, umso komplizierter und aufwendiger wird dabei aber die Schaltung.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Bildwiedergabesystem mit einem Bildschirm zu schaffen, der eine höhere Helligkeitsauflösung mit einer einfachen Schaltung ermöglicht.

Diese Aufgabe wird erfindungsgemäss mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Ein Merkmal der vorliegenden Erfindung besteht darin, dass dann, wenn ein von einem Videosignal abgeleiteter Helligkeitspegel eine.m Zwischenpegel von vorgegebenen Helligkeitspegeln der elektrischen Signale entspricht, die Helligkeitspegel, die dem Zwischenpegel am nächsten liegen und die Helligkeitspegel, die über und unter dem Zwischenpegel liegen, für jedes zweite Vollbild abwechselnd angelegt werden.

Das erfindun gsgemässe Bildwiedergabesystem umfasst einen Bildschirm, auf dem ein Bild unter Ausnutzung von optischen Änderungen wiedergegeben wird, die durch elektrische Signale

909815/101Θ

hervorgerufen werden, welche an die Kreuzungspunkte oder Schnittstellen von in Matrixform angeordneten Zeilen- und Spaltenelektroden angelegt werden. Eine Zeitsteuerschaltung erzeugt verschiedene Zeitsteuersignale, die. zur Wiedergabe des Bildes auf dem Bildschirm erforderlich sind. Eine Abtastschaltung tastet in Abhängigkeit des Ausgangssignals von der Zeitsteuerschaltung den Bildschirm in Zeilenrichtung sequentiell ab. Ein Helligkeitsmodulationssignalgenerator erzeugt K (K ^ 2) unterschiedliche elektrische Signale, die zwischen einem elektrischen Signal für ei ne kleinste optische Änderung an den Schnittpunkten des Bildschirms und einem elektrischen Signal für die grösste optische Änderung aufgeteilt sind bzw. unterschiedliche Werte aufweisen. Ein Helligkeitspegelsignalgenerator erhält ein Videosignal zugeleitet und erzeugt ein Helligkeitspegelsignal, das dem Helligkeitspegel des empfangenen Videosignals entspricht. Ein Zeilenspeicher speichert das Helligkeitspegelsignal und stellt es in zeitlicher Übereinstimmung mit einem Horizontal-Synchronsignal bereit. Eine Wahlschaltung wählt dasjenige der K elektrischen Signale aus, das dem Ausgangssignal vom Zeilenspeicher entspricht und stellt dieses ausgewählte elektrische Signal den Spaltenelektroden bereit.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise naher erläutert. Es zeigen:

Pig. 1 ein Blockschaltbild, das den Grundaufbau eines erfin-

dungsgemässen Ausführungsbeispiels wiedergibt, Fig. 2 ein Ausführungsbeispiel für die in Fig. 1 dargestellte Wahlschaltung,

Fig. 3 Schwingungsformen der Helligkeitsmodulationssignale, Fig· 4- eine vorteilhafte Ausgestaltung des in Fig. 1 dargestellten Helligkeitspegelsignalgenerators, Fig. 5 eine weitere Ausführungsform des Helligkeitspegelsignalgenerator s,

Fig. 6 die Arbeitsweise der in Fig. 5 dargestellten Schaltungsanordnung,

909815/1019

Fig. 7 eine weitere Ausführungsform des Helligkeitspegel-Signalgenerators ,

Fig. 8 Darstellungen, die der Erläuterung der Arbeitsweise der in Fig. 7 dargestellten Schaltungsanordnung dienen,

Fig. 9 eine weitere Ausführungsform des Helligkeitspegel-Signalgenerators,

Fig.10 Darstellungen, die der Erläuterung der Arbeitsweise des in Fig. 9 dargestellten Ausführungsbeispiels dienen, und

Fig.11 eine Helligkeitskurve.

Fig. 1 zeigt das Blockschaltbild einer Grundausfuhrung eines Bildschirmsystems. In einem Bildschirm 1 sind Zeilenelektroden X -X₂^q (240 Elektroden) und Spaltenelektroden

^Yo~^Y:529 (550 Elektroden) matrixförmig angeordnet und es

wird ein Bild durch optische Änderungen wiedergegeben bzw. angezeigt, die sich ergeben, wenn elektrische Signale wahlweise an die entsprechenden Spalten- und Zeilenelektroden angelegt werden. Bei dem dargestellten Ausführungsbeispiel sind 240 Zeilenelektroden und 330 Spaltenelektroden vorgesehen. Eine Zeitsteuerschaltung erzeugt für die Anzeige verschiedene Zeitsteuersignale. Die Zeitsteuerschaltung 2 umfasst eine Synchronsignal-Trennstufe 21, die ein Horizontal-Synchronsignal und ein Vertikal-Synchronsignal aus einem Videosignal abtrennt, sowie einen Zeitsteuer-Signalgenerator 22, der ZeitSteuersignale aus den Horizontal- und Vertikal-Synchronsignalen ableitet. Die Zeitsteuersignale gelangen zu einer Abtastschaltung 3» einen Helligkeits-Modulationssignalgenerator 4 und einem Zeilenspeicher 6.

Die Abtastschaltung 3 tastet sequentiell die Zeilenelektroden synchron zum Horizontal-Synchronsignal ab. Oder genauer ausgedrückt, stellt die Abtastschaltung 3 den Zeilenelektroden sequentiell jedesmal ein elektrisches Signal bereit, wenn das Horizontal-Synchronsignal empfangen xdLrd, so dass an den Schnittstellen bzw. Überkreuzungspunkten der Zeilea- und Spaltenelektroden eine Anzeige ausgelöst wird., Der HeI-

909815/1019

ligkeitsmodulationssignalgenerator 4· erzeugt K unterschiedliche elektrische Signale für die Spaltenelektroden, um an den jeweiligen Schnittstellen eine Anzeige auszulösen. Hierbei ist K die Anzahl der Pegel der optischen Änderungen 5 oder Unterschiede oder der Anzeigepegel an den Schnittstellen. Der Generator 4- besteht nämlich aus K elektrischen Signalgeneratoren 41-4K. Ein Helligkeitspegelsignalgenerator 5 erhält das Videosignal zugeleitet und erzeugt ein dem Helligkeitspegel des Videosignals wiedergebendes Helligkeitspegelsignal. Das Helligkeitspegel signal ist ein Befehlssignal in Form eines digitalen Signals, das eines der K elektrischen Signale auswählt. Wenn K = 8 ist, ist das Helligkeitspegelsignal ein digitales 3-Bit-Signal. Dieses Signal wird in den Zeilenspeicher 6 eingeschrieben, in dem während einer Abtastperiode für eine Zeilenelektrode (Abtastelektrode) 330 Helligkeitspegelsignale eingeschrieben werden. Oder genauer ausgeführt, werden die Helligkeitspegelsignale in ein Schieberegister 61 des Zeilenspeichers 6 nacheinander eingegeben. Wenn das 33Oste Signal (die Zahl entspricht der Gesamtuahl der Spaltenelektroden) eingegeben worden ist, wird der Inhalt für die 330 Worte parallel einem Zwischenregister 62 übertragen. Das Ausgangssignal des Zwischenregisters 62 bleibt unverändert, während Information (die Helligkeitspegelsignale) für die nächste Abtastperiode ia das Schieberegister 61 eingegeben wird. Wenn die Information für eine Abtastelektrode in das Schieberegister 61 eingegeben worden ist, wird die Information zum Zwischenregister 62 übertragen und im Zwischenregister 62 so lange gehalten, bis eine Abtastzeile vollständig ist. Während der Haltezeit erhält das Schieberegister 61 ein Helligkeitspegelsignal für die nächste Abtastelektrode zugeführt. Wenn die Abtastschaltung 3 ein Signal für die nächste Abtastelektrode erzeugt, wird das Helligkeitspegelsignal für die nächste Abtastelektrode, das in das Schieberegister 61 eingegeben worden war, gleichzeitig zum Zwischenregister 62 übertragen. Auf diese Weise erzeugt der Zeilenspeicher 6 die Helligkeitspegelsignale für die jeweiligen Elektroden

909815/1019

bei der Abtastung. Das Ausgangssignal des Zeilenspeichers 6 gelangt an eine Wählschaltung 7₅ die eines der K Ausgangssignale, die vom Helligkeitsmodulationssignalgenerator bereitgestellt werden, in Abhängigkeit vom empfangenen Helligkeitspegel signal auswählt und dieses Signal dann den Spaltenelektroden Y₀-Y^pQ bereitstellt.

Unter Steuerung durch die Zeitsteuerschaltung 2 wählt die Abtastschaltung 3 nacheinander die Zeilenelektroden X^ des Bildschirms 1 (im dargestellten Ausführungsbeispiel sind 240 Abtastelektroden vorgesehen und i ist 0-239) jeweils einzeln nacheinander aus, wobei bei der Zeilenelektrode X begonnen wird, und zwar sofort, nachdem das Vertikal-Synchron sign al erzeugt ist. Die Abtastgeschwindigkeit ist synchron zum Horizontal-Synchronsignal. Der Helligkeitsmodulationssignalgenerator 4- erzeugt beim dargestellten Ausführungsbeispiel acht unterschiedliche Modulationssignale BP^. (k - O-7» wenn K gleich 8 ist), die unterschiedliche Helligkeiten ergeben, wenn sie an die Spaltenelektroden des Bildschirms 1 angelegt werden. Das Modulationssignal BP_Q stellt dabei ein Impulssignal dar, das die geringste Helligkeit ergibt, und das Modulations signal BPr₇ stellt ein Impulssignal dar, das die grösste Helligkeit ergibt. Diese Signale BP₀-BP₇ werden von den elektrischen Signalgeneratoren 4-1-4-X im Generator 4- erzeugt. Die Helligkeitsmodulationssignale BP, gelangen an die Analogeingänge der Wahlschaltung 7·

Fig. 2 zeigt eine spezielle Ausführungsform der Wahlschaltung 7. In Fig. 2 besitzt die Wahlschaltung 7 Schaltstufen ^So~^S329' ^die *~ⁿ ^^rer Anzahl gleich der Anzahl 330 der Spaltenelektroden sind (j = 0-329). Jede der 33O Schaltstufen S₀-S^g umfasst einen Decoder und Analog-Verknüpfungsglieder bzw. analoge Torschaltungen. In Fig. 2 ist nur eine der Schaltstufen, nämlich die Schaltstufe S_Q im einzelnen dargestellt. Die Schaltstufe S_Q erhält das J-Bit-Helligkeitspegelsignal vom Zeilenspeicher 6 zugeleitet und

909815/1019

decodiert dieses Signal in einem Decoder D , der ein Torbzw. Verknüpfungssignal erzeugt. Die Helligkeitsmodulationssignale PB, liegen dagegen an den Analogeingängen an und gelangen über die Tore G-Gr, an die Ausgänge. Dieses Tor, an dem das vom Decoder D_Q bereitgestellte Torsignal anliegt, wird durchgeschaltet, so dass eines der Helligkeit smodulationssignale BP_fc als Ausgangssignal Y_Q bereitgestellt wird. Die anderen Schaltstufen S^-S329 arbeiten in derselben Weise. Auf diese Weise wählt die Wahlschaltung 7 eines der acht Helligkeitsmodulationssignale entsprechend dem empfangenen Helligkeitspegel aus und stellt es den Spaltenelektroden y. bereit. Da das Helligkeitspegel signal für die Auswahl für jede Abtastzeile synchron mit der Abtastung der Abtastelektroden X. auf den neuesten Stand gebracht wird, wird die Helligkeit der Bildelemente an den Schnittstellen P- · der Elektroden X· und T- sequentiell zur Anzeige eines Bildes gesteuert. Bei der dargestellten Ausführungsform ist der Bildschirm ein Flüssigkristall-Matrix-Bildschirm.

Fig. 3 zeigt ein Beispiel für Schwingungsformen der Helligkeitsmodulationssignale für den Flüssigkristall-Bildschirm. Wie in Fig. 3 dargestellt ist, gibt ein Zyklus mit einem grossen Amplitudenpulsstrom (T_Q für X_Q und T^ für X^) für die Zeilenelektrode X^ einen ausgewählten Zustand wieder, und die übrigen Perioden geben einen nicht ausgewählten Zustand wieder. Die Helligkeitsmodulationsimpulse BP^. bestehen jeweils aus einem pulsierenden Strom mit einem grossen Amplitudenteil und einem kleinen Amplitudenteil in jedem Zyklus, wie dies aus Fig. 3 zu ersehen ist. Der grosse Araplitudenteil dauert m^T lang (0 — m^ £ 1), wobei T eine halbe Zyklusperiode ist. Je grosser m^ ist, desto heller ist also das Bild. m^. bezeichnet also einen Modulationsgrad. Die an den Spaltenelektroden X· auftretenden Schwingungsformen sind diejenigen Schwingungsformen, die von den Wahlschaltern YD. ausgewählt sind. Bei dem darge-

«J
stellten Ausführungsbeispiel wird das Signal BP^ für die Zeiträume T_Q und T^ und das Signal BPp für den Zeitraum T₂

909815/1019

gewählt. Die an den Bildelamenten P. · anliegenden Spannungen sind die Spannungsdifferenzen zwischen den an den Elektroden X- und Y. angelegten Spannungen. Das dargestellte Ausführungsbeispiel zeigt die Spannung, die an das Bildelement P_Q^ angelegt wird. Aus Fig. 3 ist zu ersehen, dass sich der Modulationsgrad m für den Zeitraum T„ der Elektrode X- vergrössert, die am Bildelement P · angelegte effektive Spannung vergrössert und während der Zeiträume QL, und Tp> während denen X nicht gewählt wird, die Spannung des Bildelementes unabhängig vom Modulationsgrad konstant ist. Auf diese Weise kann dia Helligkeit des Bildelementes P^ gesteuert werden.

In Fig. 1 erzeugt der Helligkeitsmodulationssignalgenerator nur acht Ausgangs signale BP-BPr₇, so dass nur acht Pegel für die Helligkeitsmodulation vorhanden sind. Gemäss der vorliegenden Erfindung können auch mehr als acht Helligkeitssteuerpegel unter Verwendung der acht Pegel der Helligkeitsmodulationssignale erhalten werden. Dies wird dadurch erreicht, dass ein Helligkeitszivischenpegel zwischen zwei benachbarten Helligkeitspegeln der acht Helligkeitspegel geschaffen werden, und zwar durch abwechselndes Bereitstellen der Helligkeitsmodulationsimpulse dieser beiden benachbarten Helligkeitspegel für jede zweite Bildabtastung. Da eine Bildabtastung mit einem sehr kurzen Zeitraum ausgeführt wird, und die Helligkeitsmodulationssignale mit den Helligkeitspegeln, die am nächsten dem Zwischenpegel und über oder unter dem Zwischenpegel liegen, verwendet werden, ist das Flimmern oder Flackern sehr gering. Auf diese Weise wird die Anzahl der visuellen Helligkeitspegel wesentlich erhöht. Eine kleine Änderung des Helligkeitspegels für jedes Bild

$0 oder jedes Halbbild wird vom Helligkeitspegelsignalgeenrator 5 gesteuert. Ein sehr wesentlicher Teil der vorliegenden Erfindung stellt daher der Helligkeitspegelsignalgenerator 5 dar. Spezielle Ausführungsformen des in Fig. 1 dargestellten Helligkeitspegelsignalgenerators sollen nachfolgend erläutert werden.

909815/1019

Fig- 4- zeigt eine Ausführungsform des Helligkeitspegelsignalgenerators 5. Ein Binärzähler 51 (el- h. N = 2), erzeugt Signale η = O, 1, O, 1, ... . Bei dem dargestellten Ausführungsbeispiel ist dies ein Flip-Flop. Ein Analog-Digital-Umsetzer 52, der nachfolgend als ,A/D-Umsetzer abgekürzt wird, umfasst einen reinen Binärumsetzer 521 und eine Addierstufe 522. Da das Vertikal-Synchronsignal an den Binärzähler 51 gelangt, erzeugt er bei dieser Anordnung für jede Bildabtastung ein "0" oder "1"-Signal. Der reine Binärumsetzer 521 erhält dagegen das Videosignal angelegt und erzeugt ein digitales Signal mit einem der Pegel L = 2K-1, wobei K die Anzahl der unterschiedlichen Helligkeitsmodulationssignale ist. Bei dem dargestellten Ausführungsbeispiel ist die Zahl K der unterschiedlichen Helligkeitsmodulationssignale BP^. gleich 8, und der Umsetzer

521 erzeugt eines der 15 Pegel "0000" - "1111" (oder 0-14 in Dezimalangabe), in Abhängigkeit von der Amplitude des am Eingang auftretenden Videosignals. Die Addierstufe 522 addiert die beiden Eingangssignale miteinander und erzeugt ein höheres 3-Bit-Ausgangssignal mit Ausnahme des geringst signifikantesten Bits, wobei dieses Ausgangssignal dann den Zeilenspeicher 6 zugeleitet wird. Bei dem dargestellten Ausführungsbeispiel ist der geringstsignifikanteste Bit am Eingang B bei einen ungeradzahligen Halbbild (d. h., wenn das Ausgangssignal η des Zählers 51 den Binärwert "0" auf- ' . weist) den Binärwert "0", und das Signal am Eingang B weist den Digitalwert "0000" auf. In einem geradzahligen Halbbild (d. h., wenn das Ausgangssignal η des Zählers 51 den Binärwert "1" aufweist), ist der geringstsignifikanteste Bit des Eingangssignals B der Binärwert "1", und das Signal am Eingang B ist die Binärzhal "0001". Da die Addierstufe 522 den geringstsignifikantesten Bit der Summe negiert und nur die höheren drei Bits der Summe erzeugt, wenn der geringstsignifikanteste Bit (2°) am Eingang A den Binärwert "0" aufweist, werden die höheren drei Bits (2 -2r) des Eingangssignals unabhängig davon, ob das Signal am Eingang B die Binärzahl "OOOp-'oder "0001" aufweist, nicht beeinflusst.

909815/1019

Wenn das 2°-Bit am Eingang A den Binärwert "1" aufweist, werden die höheren drei Bits (2 -2^) des Ausgangssignals nur dann beeinflusst, wenn das Eingangssignal die Binärzahl "0001" aufweist. Das heisst, der 2°-Bit-Teil erzeugt in diesem Fall ein Trägersignal, so dass "1" der 2 -Bit-Lage zuaddiert wird. Wenn das Ausgangssignal des reinen Binärumsetzers 521 beispielsweise die Binärzahl "0101" ( oder in dezimaler Angabe 5) ist, so ist das Ausgangssignal der Addierstufe 522 im ungeradzahligen Teilbild "0101" und im geradzahligen Teilbild "PHO; (oder in dezimaler Bezeichnung 6). Wenn jetzt nur die höheren drei Bits des Ausgangssignals betrachtet werden, so sind diese "010" (oder in dezimaler Angabe 2) für das ungeradzahlige Teilbild und "011" (oder in dezimaler Angabe 3) für das geradzahlige Teilbild. Der Helligkeitspegelsignalgenerator 5 erzeugt die Signale auf diese Weise. Tabelle I zeigt den Zusammenhang zwischen den Eingangs- und den Ausgangssignalen.

909815/1019

- 15 Tabelle I (N = 2)

5	Grosse des Videosignals V	Helligkeitspegel signal für das un geradzahlige Teil bild	Helligkeitspegel signal für das gerad zahlige Teilbild
	0000	000	000
	0001	000	001
	0010	001	001
	0011	001	010
10	0100	010	010
	0101	010	011
	0110	011	011
	0111	011	100
	1000	100	100
15	1001	100	101
	1010	101	101
	1011	101	110
	1100	110	110
	1101	110	111
20	1110	111	111

Da der Helligkeitsmodulationssignalgenerator 4- nur acht unterschiedliche Signale BP-BPr₇ erzeugt, gibt es acht Helligkeitspegelsignalpegel "000"-"111". Es sei jedoch darauf hingewiesen, dass das Helligkeitspegel signal des ungeradzahligen Teilbildes sich vom Helligkeitspegelsignal des geradzahligen Teilbildes unterscheidet, wenn der geringstsignifikanteste Bit des Videosignals V den Binärwert "1" aufweist. Wenn die Grosse des Videosignals V die Binärzahl "0011" (J) ist, ist also das Helligkeitspegelsignal "001" für das ungeradzahlige Teilbild und "010" für das geradzahlige Teilbild. Wenn also zwei Teilbildabtastungen durchgeführt worden sind, wird ein Bild mit einem Helligkeit szwischenpegel der Pegel "001" und "010" angezeigt. Auf

909815/1019

diese Weise kann das Bild mit 15 Helligkeitspegeln wiedergegeben werden, wobei acht Helligkeitsmodulationssignalpegel verwendet werden.

Nachfolgend soll eine weitere Ausführungsform des Helligkeitspegelsignalgenerators 5 erläutert werden.

Fig. 5 zeigt eine Ausführungsforra, bei der das digitale Signal nicht als binäres Signal vorliegt. Bei dieser Ausführungsform werden die Helligkeitspegelsignale in Form eines Grau-Codes (gespiegelter bzw. reflektierter (reflected) Binärcode) erzeugt. In Fig. 5wird das Videosignal V einem Vergleicher 523 zugeführt, der feststellt, in welchem der Pegel 0-14 das Videosignal V liegt, und der ein Vergleichssignal A erzeugt. Zwei Codierer 524 und 525 erhalten jeweils das Vergleichssignal A zugeleitet und erzeugen ein Grau-Codesignal, das an zwei Eingänge I_Q und I^ eines Multiplexers 526 gelangt. Der Codierer 524 erzeugt ein ' Ausgangssignal, das dem Signal in der Spalte für das ungeradzahlige Teilbild in Tabelle I entspricht, und der Codierer 525 erzeugt ein Ausgangssignal, das dem Signal in der Spalte für das geradzahlige Teilbild entspricht. Ein Ausgang eines Zählers 51 wird dazu verwendet, die Eingangssignale an den Multiplexer 526 anzuschalten, oder genauer ausgedrückt, erhält der Multiplexor 526 das Schaltsignal (das Ausgangssignal der Zählers 51) an einem Schalteingang S bereitgestellt, und wenn η = 0 ist, erzeugt der Multiplexor 526 drei I_Q-Bits als Helligkeitspegel signal, und wenn η = 1 ist, erzeugt er drei Ι^,-Bits als Helligkeitspegelsignal.

Fig. 6 zeigt die Funktions-Schwingungsformen der in Fig. dargestellten Schaltung. Anhand von Fig. 6 soll die Arbeitsweise der in Fig. 5 dargestellten Schaltung im einzelnen erläutert werden.

In flg. 5 ist eine Bezugs spannung V^₁- am Vergleicher 523

909815/1019

eine Gleichspannung, die gleich dem grössten Pegel des Videosignals V ist. Die Spannung V^₁- wird durch Widerstände r^-r^t- heruntergeteilt, so dass Zwischen-Bezugsspannungen V^-V^ erzeugt werden. Jeder Vergleicher C^-C^ vergleicht den Pegel des Videosignals V mit den Bezugsspannungen V^-V^^,, und wenn der Pegel des Videosignals V grosser ist, wird am entsprechenden Ausgang A,,-A^^ ein binäres "1"-Signal erzeugt (vgl. die Schwingungsformen V und A^-A^^ in i"ig. 6, wobei die über der Schwingungsform V angegebenen ^q Zahlen die normalisierten bzw. genormten oder relativen Werte für V wiedergeben).

Die Verknüpf ungsglieder G-^-Gc: in den jeweiligen Codierern 524 und 525 sind Exklusiv-ODER-Glieder mit zwei Eingängen. Wenn beispielsweise V = 1-4 ist, wobei die Ausgangssignale

^c A^ und Aj- einander nicht gleich sind, weist das Ausgangssignal B^,^ des Verknüpfungsgliedes G/, den Binärwert "1" auf. Inn entsprechender Weise erzeugen die anderen Verknüpfungsglieder Go-Gg die entsprechenden in Fig. 6 durch die Schwingungsformen B_x,, B-^₂ > ^n?' ^1V ^o3 dargestellten Ausgangs sign ale. Die ODEE-Glieder Gr₇ und Go unterziehen die Ausgangs signale B^- und B_x., bzw. B -und B_Q^» der Exklusiv-ODER-Verknüpfungsglieder einer ODER-Verknüpfung und erzeugen die Ausgangssignale B^₁, bzw. B^.

Von diesen in dieser Weise erzeugen binären Signalen stellen die Signale B^, Bp und Ag ein 3-Bit-Grau-Code und die Signale B^, B.~ und Ar, ein Grau-Code dar, der um eine Phase gegenüber dem erstgenannten Grau-Code verändert bzw. grosser ist. Diese Signale gelangen an die Eingänge I₀₀-I^2 des Multiplexors 526 und die Signale B_Q/p %₀o und Ag werden als Helligkeitspegelsignale DV_Q, DV^ und DV₂ im ungeradzahligen Teilbild, und die Signale B^, B^₂ ^und Ar₇ als Helligkeitspegel signale im geradzahligen Teilbild genommen. Dazu wird ein Flip-Flop als Zähler 51 verwendet, um das Vertikal-Synchronsignal SV zu zählen, wobei ein Q-Ausgangssignal des Zählers 51 als Schaltsignal η dem Schaltsignal-

909815/1019

eingang S des Multiplexors 526 bereitgestellt wird. Die Schwingungsformen des Vertikal-Synchronsignals SV und des Schaltsignals η sind in Fig. 6 dargestellt.

Im unteren Teil von Fig. 6 sind die Schwingungsformen des digitalen Videosignals DV₀-DV₂ dargestellt, und die Zahlen k, die durch Codierung des Grau-Codes erhalten werden, sind in der untersten Eeihe angegeben.

In Fig. 7 ist eine weitere Ausführungsform des Helligkeitspegelssignalgenerators 5 dargestellt und soll nachfolgend erläutert werden. Die in Fig. 7 auftretenden Schwingungsformen sind in Fig. 8 dargestellt. Mit dem Bezugszeichen 51 ist ein Binärzähler und mit dem Bezugszeichen 53 eine Wiedergabe- bzw. Wiedergewinnungsschaltunga versehen, die den Zählerstand des Zählers 51 in ein Analogsignal umsetzt

y\c, und es mit dem Videosignal kombiniert. Ein A-D-Umsetzer 52' erzeugt als Ausgangssignale 3-Bit-Helligkeitspegelsignale (DV-DV₂), wie dies in Tabelle I angegeben ist. Die Funktionsweise der in Fig. 7 dargestellten Schaltung wird nachfolgend erläutert. Der Zähler 51 erhält das Vertikal-Synchronsignal SV zugeführt und nn erzieht es einer Frequenzteilung. Das Ausgangssignal des Zählers 51 gelangt an die Wiedergewinnungsschaltung 531 die ein Summensignal aus diesem Signal und dem Videosignal bereitstellt. Oder genauer ausgedrückt, wird das Ausgangssignal des Zählers 51 mit den Widerständen R^, und R₇, spannungsgeteilt, um eine Summenspannung FC zu erhalten, die auf O und Δ E im ungeradzahligen Halbbild bzw. im geradzahligen Halbbild geschaltet wird. Das Videosignal V liegt am Eingang eines Verstärkers A an, dessen Ausgang über einen Kondensator C mit der Basis eines Transistors Q in Verbindung steht. Der Transistor Q, die Widerstände E₁ und E₂, sowie die Versor- , gungsspannungen +V und -V bilden einen Emitter-Folger, der ein Videosignal VD am Emitter des Transistors Q bereitstellt. Eine Gleichspannungs-Klemm- bzw. Wiederherstellungsdiode (restoring diode) ist in der dargestellten Polarität zwischen

909815/1019

die Basis des Transistors Q und dem Verbindungspunkt der Widerstände R^. und R, gelegt. Wenn die Basispannung des Transistors Q bei dieser Schaltungsanordnung unter die Summen spannung PC abfällt, wird die Diode D leitend und lädt den Kondensator C auf, so dass die kleinste Spannung des Videosignals an der Basis des Transistors Q immer mit der Summenspannung PC übereinstimmt. Da die Summenspannung FC für jedes Teilbild umgeschaltet wird, ist das analoge Helligkeitssignal im geradzahligen Teilbild um den Betrag Z^E grosser als das analoge Helligkeitssignal im ungeradzahligen Teilbild, wie dies in Fig. 8 dargestellt ist. Der Wert von Δ E ist 1/15 (ein Fünfzehntel) einer Spannungsdifferenz zwischen der kleinsten und der grössten Helligkeit des Videosignals V und entspricht einem Bereich des Helligkeitspegels einer effektiven Helligkeit.

Das Ausgangssignal VD der Wiedergewinnungsschaltung 53 gelangt an den positiven (+) Eingang der Vergleicher C_xJ-Cr₇ des A-D-Umsetzers 52' . Die Zwischen-Bezugsspannungen E^-Er₇, die durch Teilung der positiven Gleichspannung +V durch die Widerstände rg-rn und die veränderlichen Widerstände VE^ und VEp erzeugt werden, gelangen an die negativen (-) Eingänge der jeweiligen Vergleicher Cj-Cr₇. Die Widerstände Γρ-Γπ weisen jeweils denselben Widerstandswert auf, so dass die Spannungen Ε/,-Επ Spannungen mit jeweils gleichem Spannungsabstand sind. Wie Fig. 8 zeigt, ist die Spannungsdifferenz gleich 2 ΔΕ. Die Spannung E_x, wird den veränderlichen Widerständen VR,, und VR₂ so eingestellt, dass sie um 2 AS, höher ist als der kleinste Helligkeitspegel im ungeradzahligen Teil- bzw. Halbbild.

Die Ausgangssignale der Vergleicher C^-Cr₇ sind binäre Pegelsignale, die jeweils den Binärwert "0" aufweisen, wenn das Videosignal V am +Eingangsanschluss kleiner als Bezugsspannung E^j-E₁-; am (-)Eingangsanschluss ist. Im umgekehrten Falle weisen die jeweiligen Ausgangssignale den Binärwert "1" auf. Da sich die Anzahl der binären Einsen in den Aus-

909815/1019

gangssignalen der Vergleicher erhöht, wenn V grosser wird, gibt die Anzahl dieser Einsen an, in welchem der acht Pegel, die mit dem Intervall 2 AE unterteilt sind, das Videosignal V liegt.

G₁-G, sind Exklusiv-ODER-Glieder und G^ ist ein ODER-Glied. Diese Verknüpfungsglieder bilden einen Codierer zum Codieren der Ausgangssignale der Ve'rgleicher in ein 3~Bit-Helligkeitssignal DV-DVp. Bei vorliegenden Ausführungsbeispiel ist das Codiersystem für das Helligkeitspegelsignal ein in Tabelle II angegebener Grau-Code.

	DV2	Tabelle II	DV1	O
Index k für DV	0	0	Λ
0	0	O	Λ
Λ	0	1	0
2	0	1	0
3	1	1	1
4-	1	Λ	1
5	1	O	0
6	1	0
7

Wenn die beiden Eingangssignale an den jeweiligen Exklusiv-ODER-Gliedern G^, G₂ und G, in Fig. 7 nicht gleich sind, wird ein Ausgangssignal mit fern Beinärwert "1" erzeugt. Da das ODER-Glied G^ eine ODER-Verknüpfung durchführt, ändern sich die Ausgangssignale DV-DVp in der in Tabelle II angegebenen Art, wenn die Ausgangssignale der Vergleicher - von C^ an beginnend - der Reihe nach den Binärwert "1" annehmen.

Wie zuvor erwähnt, ist der Spannungsbereich E₁ gleich 2 E.

JO Da die Amplitude des Videosignals V für jedes Halbbild jedoch um AE ansteigt oder abnimmt, kann eine Auflösung von Δ Ε

909815/ 1019

erreicht werden (d. h. das Videosignal V kann in 15 Pegel unterteilt werden), wenn zwei Gruppen oder Felder der Helligkeit spegel signale DV kombiniert werden. Es ergibt sich also die in Tabelle I angegebene Beziehung zwischen der Grosse bzw- Amplitude des Videosignals V und dem Wert des Helligkeitspegelsignals.

Pig. 9 zeigt eine weitere Ausführungsform des Helligkeitspegelsignalgenerators 5· Dazu sind in Fig. 10 die in der in Fig. 9 dargestellten Schaltung auftretenden Schwingungsformen dargestellt. Einem A-D-Umsetzer 52 wird das Videosignal und das Ausgangssignal eines Binärzählers 51 bereitgestellt und erzeugt ein ^-Bit-Helligkeitspegelsignal, wie dies in Tabelle I angegeben ist. Der A-D-Umsetzer 52 umfasst Vergleicher C^-Cr₇, Exklusiv-ODER-Glieder G^-G,, ein ODER-Glied G^, Transistoren Q^ und Q₂, sowie Widerstände R^j-R , r -Γη und veränderliche Widerstände VR_x, und VRp. Mit dieser Anordnung zählt der Zähler 51 das Vertikal-Synchronsignal SV jedesmal dann, wenn es auftritt. Da der Zähler 51 ein Binärzähler ist, erzeugt er ein Pegel mit hohem Binärwert entsprechend einem Signal mit dem Binärwert "1" bzw. ein Signal mit niederem Binärwert oder ein Signal mit dem-Binärwert "0". Das Zählerausgangssignal FC wird für jedes ungeradzahlige und geradzahlige Halbbild invertiert. Das Zählerausgangssignal FC gelangt über den Widerstand R^ an die Basis des Transistors CL im A-D-Umsetzer 52, so dass der Transistor QL in den leitenden Zustand versetzt wird, wenn das Ausgangssignal FC den Binärwert "1" aufweist. Daher wird der Widerstand r_Q kurzgeschlossen und es tritt an ihm kein Spannungsabfall auf. Der Transistor Qp, die Widerstände R2 und R^, sowie der veränderliche Widerstand VRp bilden eine Konstantstromquelle, so dass vom Kollektor des Transistors Qo ein konstanter Strom gezogen wird. Die Stromstärke des konstanten Stromes kann beispielsweise mit dem veränderlichen Widerstand VRq eingestellt werden, und bei der dargestellten Ausführungsform ist dieser konstante Strom so gewählt, dass eine Spannung 4 E über dem Widerstsnd

909815/1019

r gleich 1/15 (ein Fünfzehntel) einer Spannungsdifferenz zwischen dem grössten Helligkeitspegel und dem kleinsten Helligkeitspegel des Videosignals V, d. h. ein Bereich der effektiven Helligkeit ist, wenn dieser Strom durch diesen Widerstand r fliesst. Der konstante Strom gelangt an eine aus den Widerständen r -Γπ und dem veränderlichen Widerstand VR_x, gebildete Reihenschaltung, so dass sieben Bezugsspannungspegel E^-En an den jeweiligen Anschlüssen der Widerstände Γρ-Γη entstehen. Beispielsweise sind die Widerstandswerte der jeweiligen Widerstände Γρ-Γη doppelt so gross wie der Widerstandswert des Widerstands r gewählt. Dementsprechend ist die Änderung Δ E der jweiligen Bezugsspannung zwischen dem Fall, dass der Widerstand r durch den leitenden Transistor CL kurzgeschlossen ist und dem Fall, bei dem der Widerstand r nicht kurugeschlossen ist, halb so gross wie die Spannungsdifferenz (E--E. A zwischen zwei benachbarten Bezugsspannungen E,,-Er₇. Der veränderliche Widerstand VR_x, ist zur Einstellung der Differenz ^E zwischen dem Fall, dass der Widerstand r kurzgeschlossen ist und dem Fall, bei dem der Widerstand r nicht kurzgeschlossen ist, vorgesehen, damit diese Differenz Δ E halb so gross wie (E.-E. .) ist.

Die Funktionsweise der zuvor beschriebenen Schaltungsanordnung wird nachfolgend anhand der in Fig. 10 dargestellten Schwingungsformen erläutert.

Es sei angenommen, dass der Zähler 51 bei Auftreten eines Vertikal-Synchronsignals SV im ungeradzahligen Halbbild ein Ausgang s sign al FC mit dein Binärwert "0" und im geradzahligen Halbbild ein Ausgangssignal FC mit dem Binärwert "1" erzeugt. Der Transistor CL wird daher im ungeradzahligen Halbbild gesperrt und im geradzahligen Halbbild in den leitenden Zustand versetzt, so dass in diesem Falle der Widerstand r_Q kurzgeschlossen wird. Infolgedessen sind die jeweilingen Bezugsspannungen E^-Er₇ im ungeradzahligen Halbbild um ΔΈ höher als im geradzahligen Halbbild.

909815/1019

- 27) -

Die Bezugsspannungen E^-E₁-, gelangen an die jeweilige negativen Eingänge der Vergleicher C^-Cr₇ und dienen als Bezugswerte für die Binär-Umsetzung des Videosignals V, das an den jeweiligen positiven Eingängen der Vergleicher C^-Cn anliegt. Wenn das Videosignal V bei der folgenden Ausführungsforra grosser als die jeweiligen Bezugspannungen Έ^-Έπ ist, tritt am Ausgang der Vergleicher C^-Cn der Binärwert "1" auf, und wenn das Videosignal V nicht grosser als die jeweiligen Bezugsspannungen Ε,,-Er, ist, tritt ein Ausgangssignal mit dem Binärwert "0" auf. Wenn also die Amplitude des Videosignals V ansteigt, erhalten die Ausgangssignale der Vergleicher C^-Cn - vom Vergleicher CL aus beginnend - nacheinander denm Binärwert "1". Infolgedessen kann das Videosignal V durch Feststellen der Ausgangssignale der Vergleicher CL-Cr₇ in ein 8-Pegel-Signal mit dem Pegelintervall von 2 ΔΕ quantisiert werden. Das quantisierte Signal, welches von den Ausgangs Signalen der Vergleicher CpC₁-, abgeleitet wird, wird von dem Codierer, der die Verknüpfungsglieder Q^-G^ umfasst in ein digitales 3-Bit-Videosignal DV -DV~ codiert.

Bei dem vorliegenden Ausführungsbeispiel ist das Codiersystem für das digitale Videosignal DV ein in Tabelle II angegebener Grau-Code.

Das digitale Videosignal weist, wie zuvor beschrieben, acht Pegel auf. Wie jedoch Fig. 10 zeigt, ist der Zusammenhang zwischen der Amplitude 1 des Videosignals V und dem Wert k des digitalen Videosignals DV im ungeradzahligen Hal-bbild anders als im geradzahligen Halbbild (vgl. Tabelle I), Durch Kombinieren des ungeradzahligen Halbbildes und des geradzahligen Halbbildes kann unter Verwendung von acht

^O Pegeln der Helligkeitsmodulationssignale eine Auflösung von 15 Pegeln erreicht werden.

Die vorliegende Erfindung kann direkt bei einem Bildwiedergabe- bzw. Anzeigesystem angewandt werden, bei dem eine Beziehung zwischen der Amplitude des Videosignals V und der Helligkeit B aufgrund einer gamma-Funktion nichtlinear

909815/1019

— 2A- —

ist. Da die Sehkennlinie oder Seheigenschaften des menschlichen Auges in heller Umgebung gesättigt bzw. unempfindlicher sind, ist bei einer herkömmlichen Kathodenstrahlröhre eine

2 5

nichtlineare Charakteristik, beispielsweise B oC T ¹^ gewählt, um die Seheigenschaften bzw. Sehkennlinien des menschlichen Auges zu kompensieren. Daher weisen auch moderne Bildwiedergabeeinrichtungen, beispielsweise Flüssigkristallbildschirme vorzugsweise eine solche nichtlineare Charakteristik auf.

Wenn die Helligkeitskennlinie durch die in Fig. 11 darge-

2 5

stellte Beziehung B °C V '^ gegeben ist, so sind die Kurvenpunkte auf der Kurve, die an den Spannungswerten V=O, 2, 4-, ... 14· durch dicke Punkte markiert sind, durch dasselbe k für beide Halbbilder eingestellt bzw. gesteuert, und die übrigen Punkte sind mit Kreuzen eingezeichnet, die eine geradlinige Interpolation der Kreispunkte darstellen, wie dies durch die gestrichelte Kurve wiedergegeben ist. Die Abweichung dieser strichlinierten Kurve von der idealen, in Fig. 11 ausgezogenen Kurve führt zu keinen praktischen Schwierigkeiten.

Wie bereits beschrieben wurde, kann die Anzahl der Bild-· bzw. Anzeigepegel beim vorliegenden Ausführungsbeispiel von acht auf fünfzehn oder" auf das Doppelte lediglich dadurch erhöht werden, dass lediglich ein Teil des Helligkeitspegelsignalgenerators geändert wird, ohne dass die Grosse oder der Aufwand für den Helligkeitsmodulationssignalgenerator, den Zeilenspeicher oder die Wahlschaltung vergrössert bzw. erhöht zu werden braucht. Darüberhinaus j- wird die amma-Funktion praktisch nicht beeinflusst.

Wenn die Pegel bei der vorliegenden Ausführungsform für ^edes zweite Halbbild verändert werden, so kann der Pegel für jeweils mehr als zwei Halbbilder geändert werden, und zwar soweit bzw. solange, wie ein Flimmern oder Flackern für den Benutzer nicht feststellbar ist. Wenn die Pegel

909 8 15/1019

beispielsweise alle drei Teilbilder geändert werden, ergibt sich die in Tabelle III dargestellte Helligkeitsverteilung.

	Videosignal V	Tabelle	000	III	000	k im 3· Halb	000
		k im 1. Halb	000	k im 2. Halb	000	bild	001
	00000	bild	000	bild	001	001
	00001	001	001	001
	00010	001	001	010
	00011	001	010	010
	00100	010	010	010
10	00101
	00110

10100 110 111 111

10101 111 111 111

Die vorliegende Erfindung wurde anhand bevorzugter Ausführungsformen beschrieben und dargestellt. Ein wichtiger Punkt der vorliegenden Erfindung betrifft das Bildwiedergabe bzw. Anzeigesystem mit einer Helligkertsmodulationsschaltung, mit der η (η ;> 2) Bild- bzw. Anzeigepegel für jedes Halbbild wiedergegeben werden kann, wobei ein Zwischenpegel durch das abwechselnde Erzeugen von sich gering unterscheidenden Helligkeitspegeln erzeugt wird, um mehr als η Bild- bzw. Anzeigepegel zu erhalten. Die Erfindung ist daher nicht auf die dargestellten Ausführungsbeispiele beschränkt.

Wenn mehr als 480 Bildelementzeilen für die Anzeige und eine Zeilensprungabtastung verwendet wird, können zwei Teilbzw. Halbbilder (= ein Vollbild) als das Teil- bzw. Halbbild bei der hier beschriebenen Ausführungsform angesehen werden, um die Helligkeit für jedes Vollbild zu steuern.

90981 5/1019

Wie bereits beschrieben, kann die Anzahl der Bild- bzw. Anzeigepegel gemäss der vorliegenden Erfindung erhöht werden, ohne dass dadurch der Aufwand für die Schaltung erhöht werden muss, wodurch sich ein sehr kostengünstig herstellbares und äusserst leistungsfähiges Bildwiedergabesystem ergibt.

90981 5/1019

Claims (4)

1. Bildwiedergabesystem Patentansprüche

   Bildwiedergabesystem mit einem Bildschirm für die Wiedergabe eines Signales in'Abhängigkeit von elektrischen Signalen, die an in Matrixform angeordnete Zeilen- und Spaltenelektroden angelegt werden, gekennzeichnet durch eine Zeitsteuerschaltung (2), die zur Wiedergabe des Bildes auf dem Bildschirm erförderliche' Zeitsteuersignale bereitstellt, eine Abtastschaltung (3), die den Bildschirm in Zeilenrichtung der Matrix' synchron zu einem Horizontal-Synchronsignal sequentiell abtastet, einen Helligkeitsmodulations-Signalgenerator (4·), der K unterschiedliche elektrische Signale (K ~> 2) erzeugt, die zwischen einem Helligkeits-

   909815/1019

   modulationssignal für eine kleinste Helligkeit und einem Helligkeitsmodulationssignal für eine grösste Helligkeit liegen und K Helligkeitspegel für die Wiedergabe auf den Bildschirm (1) ergeben, einen Helligkeitspegel-Signalgenerator (5), der ein Videosignal für die Wiedergabe zugeführt erhält und ein Helligkeitspegelsignal erzeugt, einen Zeilenspeicher (6), der das Helligkeitspegel signal speichert und es als Ausgangssignal synchron zum Horizontal-Synchronsignal abgibt, sowie eine Wahlschaltung (7), die dasjenige der K unterschiedlichen Helligkeitsmodulationssignale auswählt, das dem Ausgangssignal des Zeilenspeichers (6) entspricht und das ausgewählte Helligkeits-Modulationssignal den Spaltenelektroden des Bildschirms (1) bereitstellt, wobei der Helligkeitspegel-Signalgenerator (5) dann, wenn'das empfangene Videosignal einen zwischen zwei benachbarten Pegeln d3r E Pegel liegenden Zwischenpegel aufweist, für jedes zweite Halbbild abwechselnd die Helligkeitspegelsignale erzeugt und die Helligkeitsmodulationssignale auswählt, deren Pegel über oder unter dem Zwischenpegel liegen.
2. 2. Bildwiedergabe system nach Anspruch 1, dadurch gekennzeichnet, dass der Helligkeitspegel-Signalgenerator (5) einen N-nären Zähler (51), der die von der Zeitsteuerschaltung (2) kommenden Vertikal-Synchronsignale für jede Teilbildabtastung in der Weise η = O, 1, ... N-1 zählt, sowie einen A/D-Umsetzer (52) aufweist, der feststellt, in welchem der L (= HK-1) Pegel

   das Videosignal liegt, und in Abhängigkeit von dem festgestellten Pegel 1 und dem Ausgangssignal η des Zählers (51) einen ganzzahligen Teil von k = —«S.

   als Helligkeitspegel signal erzeugt.
3. 3. Bildwiedergabesystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Zähler (51) ein Binärzähler

   9098 15/1019

   ist und der A/D-Umsetzer (52) einen reinen Binärzähler (521), der das empfangene Videosignal in ein reines binärcodiertes Signal umsetzt, sowie eine Addierstufe (522) aufweist, die das Ausgangssignal des reinen Binärzählers (521) mit dem Zählerstand des Binärzählers (51) kombiniert und das Kombinationsergebnis unter Ausschluss des letztsignifikanten Bits dieses Ergebnisses als Helligkeitspegel signal bereitstellt (Fig. 4).
4. 4. Bildwiedergabesystem nach einem der Ansprüche 1 bis 3? dadurch gekennzeichnet, dass der N-näre Zähler (51) ein Binärzähler ist, und dass der A/D-Umsetzer (52) folgende Schaltungsteile aufweist: einen Vergleicher (523)» der feststellt, in welchem der L'Pegel das empfangene Videosignal liegt und der ein diesen Pegel darstellendes Signal 1 erzeugt, einen ersten Codierer (524), der auf das Pegelsignal 1 anspricht und einen ganzzahligen Teil k = -* erzeugt, einen zweiten Codierer (525), der auf das Pegelsignal 1 anspricht und einen

   1+1

   ganzzahligen Teil k = —ä— erzeugt, sowie einen Multiplexer (526), der in Abhängigkeit des Ausgangssignals vom Binärzähler (51) die Ausgangssignale des ersten und zweiten Codierers (524, 525) für ^edes Halbbild abwechselnd umschaltet (Fig. 5)-

   5· Bildwiedergabesystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Helligkeitspegel-Signalgenerator (5) folgende Schaltungsteile aufweist: einen N-nären Zähler (51)? der für gede Halbbild-Abtastung ein von der Zeitsteuerschaltung (2) kommendes Vertikal-Synchronsignal zählt, eine Wiedergewinnungsschaltung (53), die das Ausgangssignal des Zählers (51) in eine analoge Spannung umsetzt und eine analoge Summe des Videosignals und der analogen Spannung erzeugt, sowie einen A/D-Umsetzer (52"), der die Ausgangssignale der Wiedergewinnungsschaltung (53) einem der K Pegel zuordnet und ein codiertes Ausgangεsignal als Hellig-

   909815/1 019

   2843700

   - 4- keitspegelsignal erzeugt (Fig. 7).

   Bildwiedergabe system nach, einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Helligkeitspegel-Signalgenerator (5) einen Zähler (51), der ein von der Zeitsteuerschaltung (2) kommendes Vertikal-Synchronsignal für jede Halbbildabtastung zählt, und einen A/D-Umsetzer (52) aufweist, und dass der A'D-Umsetzer i^Z) folgende Schaltungsteile umfasst: Bezugs spannung s-Erzeugereinrichtungen (r^-r^c), die K Bezugsspannungen (V^-V ^) in Abhängigkeit vom Ausgangssignal des Zählers (51) um einen vorgegebenen Wert verschieben, K Vergleicher (CL-CL^), denen jeweils eine der E Bezugsspannungen ("V^-T^i^) zugeleitet wird und die das Videosignal mit der Bezugsspannung vergleichen und ein Ausgangssignal erzeugen, wenn das Videosignal grosser als die Bezugsspannung (V^-V^) ist, sowie einen Codierer (524, 525), der das Ausgangssignal der K Vergleicher codiert und das Helligkeitspegelsignal erzeugt.

   909815/1019