DE2842545B1

DE2842545B1 - Halbleiterspeicher mit Depletion-Varaktoren als Speicherkondensatoren

Info

Publication number: DE2842545B1
Application number: DE19782842545
Authority: DE
Inventors: Ruediger Dr Rer Nat Hofmann; Dipl-Ing Basse Paul-Werner Von
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-09-29
Filing date: 1978-09-29
Publication date: 1979-11-15
Also published as: GB2030768A; JPS5546597A; GB2030768B; FR2437674A1; DE2842545C2

Description

Die Erfindung betrifft einen Halbleiterspeicher mit Speicherzellen aus einem von einer Ansteuerleitung angesteuerten MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen, als MOS-Varaktor ausgebildeten Speicherkondensator.

Ein-Transistorspeicherzellen in MOS-Technik sind bekannt (z. B. Electronics, 13. Sept., 1973, S. 116—121). Diese Ein-Transistorspeicherzellen bestehen aus einem Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator. Der Auswahltransistor ist mit seiner Steuerelektrode an die Wortleitung des Halbleiterspeichers angeschlossen. Die gesteuerte Strecke des Auswahltransistors liegt zwischen der Bitleitung und dem Speicherkondensator. Der andere Anschluß des Speicherkondensators liegt an einer festen Spannung, z. B. der Spannung VDD. Die in der Speicherzelle abzuspeichernde Information wird durch die Ladung des Speicherkondensators festgelegt. Das Ein- bzw. Auslesen einer Information in bzw. aus der Speicherzelle erfolgt über den Auswahltransistor, wenn dieser von der Wortleitung her angesteuert wird.

Die die Information speichernden Kondensatoren sind bei derartigen hochintegrierten, dynamischen MOS-Speicherbausteinen in n-Si-Gate- oder n-Si²-Gate-Technologien als MOS-Varaktoren ausgeführt. An der Gate-Elektrode dieser Varaktoren liegt üblicherweise die im Baustein vorhandene höchste Betriebsspannung von VDD = 12 Volt an. Dies führt dazu, daß bei jeder Änderung der Betriebsspannung die gespeicherte Information direkt über die Gate-Kapazität und indirekt über unzulässigerweise angehobene Wortleitungen beeinflußt werden kann. Beide Effekte können zusammen oder einzeln die gespeicherte Information so weit abbauen, daß kein eindeutiger Lesevorgang mehr möglich ist.

Die Wobbeiempfindlichkeit verfügbarer MOS-Speicherbausteine kann wegen der Ausführungsart des .Speicherkondensators als Enhancement-Varaktor und wegen der laut Spezifikation zulässigen Schwankungsbreite von VDD um ± 10% nicht vermieden werden. Sie läßt sich nur durch zusätzlichen Schaltungsaufwand mildern, wenn man z. B. während der Betriebsphase des Bausteins bei Lese- oder Schreiboperationen die Betriebsspannung im Zellenfeld von der Betriebsspannung der Peripherie abtrennt, d. h., alle Gate-Elektroden der Zellvaraktoren kurzzeitig »schwimmen« läßt.

ίο Dieses Abtrennverfahren läßt sich jedoch nicht auf die Zykluspause ausdehnen, weil die wegen der unvermeidlichen Leckströme immer eintretenden Pegelabfälle der Zellenfeld-Gate-Elektroden kompensiert werden müssen. Betriebsspannungsänderungen in Pausen sind also auch bei dieser Betriebsart nach wie vor störend.

Aufgabe der Erfindung ist die Bereitstellung eines Halbleiterspeichers mit Speicherzellen mit MOS-Varaktoren, die derart aufgebaut sind, daß nur eine kleine schwankungsarme Betriebsspannung notwendig ist, deren Störung der gespeicherten Information wesentlich geringer ist.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß als MOS-Varaktor ein Depletion-Varaktor angeordnet ist.

Ein derartiger Depletion-Varaktor kann in vorteilhafter Weise dadurch erzeugt werden, daß die Gate-Oxyddicken des Varaktorbereiches auf 500 bis 300 Ä abgesenkt werden, oder daß durch Implantation von Ionen im Varaktorbereich ein elektrisch leitender Kanal erzeugt wird.

Die Erfindung wird nachstehend anhand der in den Zeichnungen dargestellten Ausführungsformen erläutert. Es zeigt

F i g. 1 eine Prinzipdarstellung einer Ein-Transistorspeicherzelle in MOS-Technik und

Fig.2 den Querschnitt durch eine Ein-Transistorspeicherzelle in n-Kanal-Silizium-Gate-Technik.
Die bekannte Ein-Transistorspeicherzelle in MOS-Technik der F i g. 1 besteht aus einem Auswahltransistor A T und einem Speicherkondensator CS. Die Speicherzelle ist zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet. Dabei ist die Steuerelektrode des Auswahltransistors AT mit der Wortleitung WL verbunden, während die gesteuerte Strecke des Auswahl transistors Λ Γ zwischen der Bitleitung BL und dem Speicherkondensator CS liegt. Der andere Anschluß des Speicherkondensators CS ist an eine feste Spannung VDD angeschlossen. Im Speicherkondensator CS wird jeweils die eine Information kennzeichnende Ladung gespeichert. Die Ladung kann über den Auswahltransitor A T auf die Bitleitung BL übertragen werden. Diese geschieht dann, wenn die Wortleitung WL entsprechend angesteuert wird.

Aus Fig.2 ergibt sich die Realisierung einer Ein-Transistorspeicherzelle nach der bekannten n-Kanal-Silizium-Gate-Technik. Dabei liegen der Speicherkondensator CS und der Auswahltransistor AT nebeneinander auf einem Siliziumhalbleitersubstrat SU.

In das Halbleitersubstrat SU sind dabei die zwei gesteuerten Elektroden SEi und SE 2 hineindiffundiert Zwischen den gesteuerten Elektroden SEi und SE 2, diese teilweise überlappend, liegt isoliert zum Halbleitersubstrat SU die Steuerelektrode G. Die eine gesteuerte Elektrode SE 1 liegt in der Bitleitung BL Die andere gesteuerte Elektrode SE 2 ist mit dem Speicherkondensator CS verbunden. Dieser wird gebildet mit Hilfe einer Leiterbahn SK, die isoliert über

ORIGINAL INSPECTED

dem Halbleitersubstrat St/liegt. Wird an die Leiterbahn SK eine entsprechende Spannung angelegt, dann bildet sich an der Oberfläche des Halbleitersubstrates SUeine Inversionsschicht IV, die mit der gesteuerten Elektrode SE 2 des Auswahltransistors Λ Γ verbunden ist. Die zur Realisierung des Speicherkondensators CS und des Auswahltransitors A T notwendigen Isolierschichten /5 können aus Siliziumdioxyd bestehen. Die Steuerelektrode G des Auswahltransistors A T kann in Polysilizium ausgeführt sein. Bei dem dargestellten Speicherkondensator CS handelt es sich um einen sogenannten Enhancement-Varaktor, bei dem sich die Inversionsschicht IV erst beim Anlegen einer hohen Spannung (von z. B. 12 Volt) an die Leiterbahn SK bildet.

Eine wesentlich verbesserte Ansteuermöglichkeit ergibt sich, wenn man anstelle dieses Enhancement-Varaktors einen Depletion-Varaktor verwendet. Dieser kann vorteilhaft durch Absenken der Gateoxydschicht GOS auf eine Dicke von 500 bis 300 Ä erreicht werden. Legt man in diesem Falle die Leiterbahn SK an das Basisspannungspotential 0 Volt, entsprechend dem Massepotential des Speicherbausteines, so bildet sich durch die immer vorhandenen Oberflächenladungen des Substrates SU eine dünne Inversionsschicht IV aus.

Durch die erreichte Dünne der Gateoxydschicht wird eine relativ hohe Kapazität des Speicherkondensators erreicht.

Derselbe Effekt läßt sich auch dadurch erzielen, daß man in das Halbleitersubstrat SU Ionen implantiert und damit eine stetige Inversionsschicht /Verzielt.

Durch die Einführung der Depletion-Varaktoren kann die im Baustein vorhandene Basisbetriebsspannung 0 Volt für die Gate-Elektroden der Varaktoren verwendet werden. Die Masseleitung unterliegt laut Spezifikation keinen Schwankungen, womit die Sicherheit der gespeicherten Information im Speicherkondensator CS wesentlich erhöht wird.

Gemäß einer Weiterbildung der Erfindung kann man die im Zellenfeld vorgeschlagene Oxyddickenreduktion bzw. Kanalimplantation auch in den Lasttransistoren (Widerständen) der Bausteinperipherie verwenden. So können diese Lasttransistoren ebenfalls in Depletion-Technik ausgelegt werden. Dadurch erhöht sich die Arbeitsgeschwindigkeit des Bausteins und die Zahl der notwendigen Betriebsspannungen verringert sich. Insbesondere kann auf die Betriebsspannung von ca. 12 Volt verzichtet werden.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeicher mit Speicherzellen aus einem von einer Ansteuerleitung angesteuerten MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen, als MOS-Varaktor ausgebildeten Speicherkondensator, dadurch gekennzeichnet, daß als MOS-Varaktor (CS) ein Depletion-Varaktor angeordnet ist.

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Depletion-Varaktor aus einer auf einem mit Störstellen hochdotierten Halbleitersubstrat (SU) angeordneten dünnen Oxydschicht (GOS) von ca. 500 bis 300 Ä mit darüber angeordneten, an der Basisbezugsspannung des Speicherbausteins anliegenden Polysilizium-Schicht (SK) besteht.

3. Halbleiterspeicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß im Bereich des Varaktors (CS) durch Ionenimplantation in das Halbleitersubstrat (SU) ein elektrisch leitender Kanal erzeugt wird.

4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sämtliche Lasttransistoren des Speicherbausteines als Depletion-Transistoren ausgebildet sind.