DE2842523A1

DE2842523A1 - In ig-fet-technik hergestellter schalter

Info

Publication number: DE2842523A1
Application number: DE19782842523
Authority: DE
Inventors: Bernward Dipl Ing Roessler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-09-29
Filing date: 1978-09-29
Publication date: 1980-04-10

Description

In IG-FET-Technik hergestellter Schalter.
Die Erfindung betrifft einen speziellen elektronischen, in IG-FET-Technik hergestellten Schalter, der insbesondere für ein Fernsprech-Vermittlungssystem entwickelt wurde und dort z.B. als Koppelpunkt oder als Speisestrom-Schalter verwendbar ist. Die Erfindung ist aber nicht auf diese Verwendung beschränift, sondern für Schalter verçendbar, die trotz IG-FET-Technik ein Kippverhalten z.B. wie Vierschichtdioden, Thyristoren, auch Triacs oder Unijunctionstransistoren haben sollen, die also einen Kennlinienabschnitt mit negativen differentiellen Widerstand haben sollen. Solche Schalter sind bekannt lich z.B. auch zur Erzeugung von Schwingungen bzw. Impulsen oder zur Steuerung der Leistung von Motoren und von anderen Verbrauchern, wie z.B. Lampen, verwendbar - vgl. die sogenannten Dimmer-Schalter.
Die Erfindung geht nämlich aus von einem in IG-FvT-Technik hergestellten Schalter mit - mindestens zwei Hauptanschlüssen, die im Betrieb vom schaltbaren Schaltstrom bzw.
Schaltströmen durchflossen werden, und - mindestens zwei, zwischen den Hauptanschlüssen angebrachten IG-FETs, - - von denen mindestens zwei komplementär sind, - - deren Source-Drain-Strecken die im Betrieb vom jeweiligen Schaltstrom durchflossenen Schaltstrecken dieser IG-FETs bilden, und - - deren Steuergates jeweils mit der Schaltstrecke des anderen dieser zwei IG-FETs so gekoppelt sind, daß mindestens einer dieser zwei IG-FETs, wenn er soeben eine leitende Schaltstrecke oder nichtleitende Schaltstrecke aufweist, versucht, die Schaltstrecke des anderen dieser beiden IG-FETs in den gleichen, also leitenden oder nichtleitenden Zustand zu steuern.
Bin solcher 5schalter ist bereits bekannt, ein ähnlicher mit PN-FE! statt IG-FET sei aber zuerst besprochen In Proc. IEEE, April 1965, S. 404 ist eine Ausführung mit nur zwei Hauptanschlüssen bekannt, zwischen denen die Schaltstrecken der zwei komplementären PN-FETs unter sich in Reihe liegen. Beide Schaltstrecken und beide Hauptanschlüsse werden vom gesamten, einzigen Schaltstrom durchflossen. Zunächst sind diese beiden PN-FETs nichtleitend, bis die an die Hauptanschlüsse angelegte Spannung einen bestimmten Werft, die sogenannte Zündspannung, überschreitet. Dann bricht einer der beiden PN-FETs durch , wird also leitend, und steuert seinerseits den anderen der beiden PN-FETs in den leitenden Zustand, wodurch der Schalter niederohmig wurde. Verringert man später nach und nach den fließenden Schaltstrom, dann erhöht sich wieder die Spannung zwischen den Hauptanschlüssen, und der Schalter hat daher hier einen negativen differentiellen T.fiderstand. Verringert man den Schaltstrom weiter, dann erreicht diese Hauptanschlußspannung bei einem bestimmten Schaltstromfert, den sogenannten Haltestrom, ihren Höchstwert, nämlich etwa die obengenannte Zündspannung. Bei weiterer Verringerung des Schaltstromes sinkt wieder die Hauptanschlußspannung, wobei hier der Schalter bereits in seinem hochohmigen Zustand mit positiven differentiellen Widerstand ist. In bipolarer Technik entspricht diesem Schalter die Vierschichtdiode.
In DE-AS 25 56 683 = US-PS 4 015 146 ist eine IG-FET-Variante eines solchen Schalters gezeigt, in der der vom einen(Q2) der beiden komplementären IG-FETs Q1, Q2 geschaltete Schaltstrom nicht auch durch den anderen dieser beiden IG-FETs fließt. Durch diese beiden IG-FETs fließen also verschiedene große Schaltströme, so daß dieser Schalter insgesamt drei von Schaltströmen durchflossene Hauptanschlüsse aufweist, nämlich erstens die Source von Q2, zweitens den Drain von Q1 und drittens den einen von beiden Schaltströmen durchflossenen Hauptanschluß, der gemeinsam durch die Source von Q1 und den damit verbundenen Anschluß S des l^Jiderstandes Q3 gebildet wird.
Der Schaltzustand ist hier über einen Steueranschluß,in diesem Beispiel direkt über den oft einen niedrigen Innenwiderstand aufweisenden zweiten Hauptanschluß, triggerbar.
Daher entspricht dieser Schalter bei bipolarer Technik in seinem Kippverhalten einem Thyristor.
Ein Nachteil dieser Schalter ist, daß ihre typischen Daten, z.B. der Haltestrom, die Zündspannung und die Amplituden eines zum Triggern nötigen, einem Steueranschluß zuzuleitenden Steuersignals nach der Herstellung des Schalters de facto unveränderbar fest gegeben ist, und höchstens durch äußere Maßnahmen, wie Änderung der ansteuernden Schaltung oder des Lastwiderstandes, durchgeführt wird. Auf einem hochintegrierten IG-FET-Baustein sind aber solche Abgleichmaßnahmen nach der Herstellung des Bausteins kaum mehr möglich.
In der bipolaren Technik, statt FET-Technik, werden die einen gleichartigen Aufbau und ein gleichartiges Eippverhalten aufweisenden Schalter also z.B. durch Vierschichtdioden, Thyristoren, auch durch Triacs und Unijunctiontransistoren gebildet, bzw. durch deren Nachbildungen mittels bipolaren, komplementären Transistoren, die insbesondere für Koppelpunkte in Koppelmatrizen von Fernsprech-Vermittlungssystemen verwendet werden - vgl.
z.B. Telephony, 6. Dez. 1971, S. 46-52, insb. Fig. 2, 3 und 6, dann Proc. IEE, 107 B (Nov. 1960), Supplem., S. 291 bis 302, insbes. Fig. 2, 3, 9, 10 und 11; und DE-AS 15 37 773, sowie Tele, 1959 (in schwedischer Sprache), S. 245 bis 261, insbes. Fig. 14, 16, 17 und 18, sowie DE-OS 20 44 021, Fig. 1. Durch Anschluß des Lastwiderstandes an eine Basis, statt an die Anode oder an die Kathode, des Thyristors kann ein solcher Schalter z.B.
auch als überstromsicherung verwendet werden, vgl. z.B..
DE-PS 15 63 787, Anspruch 1. Die Nachbildung des Unijunctiontransistors durch einen solchen, zwei komplementäre bipolare Transistoren enthaltenden Schalter ist z.B. in der DE-PS 15 37 364 beschrieben, sowie in Frequenz 22 (1968) H.2, S. 35 bis 44, insbes. Fig. 12, 15, 16 und 20.
Die weitgehende Gleichartigkeit von solchen in bipolarer Technik und von in FET-Technik hergestellten Schaltern mit gegenseitig rCickgekoppelten komplementären Transistoren bzw. FETs beruht auf der weitgehenden Gleichartigkeit des Verhaltens von p-Kanal-FETs und pnp-Transistoren, sowie von n-Kanal-FETs und npn-Transistoren - wobei die die Ladungsträger einspeisenden Sourcen den Emittern, und die diese Ladungsträger empfangenden Drains den Kollektoren entsprechen. Liegt an de Basis bzw. am Steuergate das Kollektor- bzw. das Drainpotential, dann ist die Schaltstrecke, also die Emitter-Kollektor-Strecke bzw.
die Source-Drain-Strecke,niede rohmiger als wenn an der Basis bzw. am Steuergate das Emitter- bzw. das Sourcepotential liegt. Die oft sehr weit gehende Gleichartigkeit betrifft also den Aufbau und das elektrische Verhalten solcher insbes. in integrierter Technik hergestellter Schalter.
Dementsprechend ist der obengenannte in IG-FET-Technik hergestellte Schalter in seinem Aufbau und Verhalten entsprechend weitgehend gleichartig den - ein komplementäres bipolares Transistorpaar enthaltenden, keinen Steueranschluß aufweisenden - Schaltern bzw. den einen Steueranschluß aufweisenden Schaltern wie den Vierschichtdioden, den an einer oder an zwei Basen gesteuerten Thyristoren, den Triacs, den Unijunctionstransistoren, etc.
Aber auch die hinsichtlich Aufbau und Verhalten gleichartigen, in bipolarer Technik hergestellten Schalter haben wie der oben definierte, in IG-FET-Technik hergestellte Schalter den Nachteil, daß ihre typischen Daten, z.B. der Haltestrom, die Zündspannung und die Amplituden eines zum Triggern nötigen, einem Steueranschluß zuzuleitenden Steuersignals'nach der Herstellung dieser Schalter kaum veränderbar gegeben ist. Ihre typischen Daten sind höchstens durch äußere Maßnahmen, wie Änderung der ansteuernden Schaltung oder des Lastwiderstandes, änderbar, da der Schalter selbst - jedenfalls bei integrierter Herstellung - wie bei IG-FET-Bausteinen - nach der Herstellung nachträglich nicht abgleichbar ist, wenn man von unbeliebten MaBnahmen,wie nachträglicher Bearbeitung mit Lasern oder Wiederholung von Herstellungsschritten, absieht.
Dieser Nachteil ist bei integrierten Bausteinen aber sehr störend, wenn die geforderten Toleranzen für solche typischen Daten der Schalter sehr eng sind. Dann wrird die Ausschußquote bei der Herstellung solcher Bausteine unangenehm hoch, allein schon weil die Toleranzen zu selten eingehalten sind.
Die für sich neue Aufgabe der Erfindung ist, bei solchen integrierten Schaltern diese Schwierigkeiten bez. der Herstellungstoleranzen bei der Verwendung von IG-FETs, die insbesondere schon wegen dieser Herstellungstoleranzen verschiedene Kennlinien aufweisen, zu lösen, indem bei der Erfindung nach der Herstellung des Bausteins nachträglich in leicht durchführbarer Weise der Wert jener Daten, z.B. der Zündspannung, des Haltstromes und der triggernden Steuersignale,beliebig innerhalb weiter Grenzen,dauerhaft und stufenlos durch einen Abgleich bevorzugt mit elektrischen Mitteln einstellbar sein soll.
Die Erfindung gestattet insbesondere,ein vierschichterähnliches Verhalten mit niedrigen,durch den Ab gleich genau einstellbaren Zündspannungen von z.B. 5 V zu erreichen.
Die IG-FETs der Erfindung können beliebig jeweils vom Verarmungstyp oder Anreicherungstyp sein. Der Kanalbereich kann auch bei p-Kanal p+-dotie-rt oder bei n-Kanal n+-dotiert sein, also einen "Sperrtyp"-Xanalbereich darstellen, der eine stark erhöhte Steuergate/Source-Schwellspannung (threshold voltage oder cut-off-voltage), bei der ein Source-Drain-Strom zu fließen beginnt, aufweist. Der Aufbau dieser IG-FETs, und auch der Aufbau der ansteuernden Schaltung dieser IG-FETs ist also bei der Erfindung nicht auf eine einzige spezielle Variante begrenzt, so daß der Verwendungsbereich der Erfindung entsprechend groß ist.
Die Erfindung setzt nicht zwingend die Verwendung der für sich bekannten Abgleichwirkungen aufweisenden Maßnahmen, wie z.B. eine nachträgliche Bestrahlung mit hochenergetischen Korpuskeln, eine Erhitzung bis zur Änderung der Dotierungsprofile oder eine punktweise Bearbeitung mit einem Laser voraus. Bei Röhrenschaltungen wäre bekanntlich ein solcher nachträglicher Abgleich verhältnismäßig leicht durch Auswechseln von Tiderständen, durch Drehwiderstände etc. in der die Röhre ansteuernden Schaltung durchführbar. Bei integrierten Bausteinen kann man bekanntlich auch außerhalb des Bausteines nachträglich zum Abgleich justierbare Bauelemente anbringen, was eine unelegante, platzbenötigende Abgleichmaßnahme darstellt. Bei der Erfindung wird aber der Abgleich weder außerhalb des Bausteines, noch innerhalb der ansteuernden Schaltungen der IG-FETs durchgeführt.
Die Erfindung gestattet sogar, bei versehentlich zunächst zu starkem Abgleich diese Maßnahme beliebig ganz oder teilweise wieder abzuschwächen, bis der Abgleich mit der gewünschten Stärke bzw. Genauigkeit erreicht ist. Der Abgleich ist also mittels bestimmter Abgleichmaßnahmen sogar reversibel mehrfach durchführbar, und bei Bedarf auch erneut auf einen anderen Zustand abgleichbar. Der neu angestrebte Zustand kann auch weit entfernte andere typische Daten betreffen.
Durch eine Vielzahl von Druckschriften, z.B. durch die LU-PS 72 605, sind zur Speicherung von Signalen verwendete, spezielle IG-FETs für sich bekannt, bei denen zwischen mindestens einem Abschnitt des Steuergate und mindestens einem davon kapazitiv beeinflußten Abschnitt der Schaltstrecke mindestens ein Teil eines allseitig vom IG-FET-Isolator umgebenen und daher in elektrischer Hinsicht schwebenden Speichergate angebracht ist. Durch eine Umladung des Speichergate wird die Schwellspannung des IG-FET und seine Source-Drain-Strom/Steuergate-Source-Kennlinie, abhängig vom Ausmaß und der Polarität der Umladung, mehr oder weniger zu positiveren oder negativeren Spannungswerten innerhalb weiter Grenzen verschoben.
Solche Speichergates sind z.B. bei einem n-Kanal durch im leitenden Kanalbereich aufgeheizte Elektronen mittels einer beschleunigenden Source-Drain-Spannung umladebar, also mittels der sogenannten Kanalinjektion umladbar.
Das Speichergate kann auch durch am sperrenden Kanalbereich-Drain-0bergang erzeugte und aufgeheizte Ladungen umgeladen werden, also mittels des Avalancheeffektes.
Das Speichergate kann auch durch an der Kanalbereichoberfläche mittels Spannungsimpulsen aufgeheizte Ladungen umgeladen werden, ebenso durch an der Speichergateoberfläche mittels Spannungsimpulsen aufgeheizte Ladungen umgeladen werden. Das Speichergate ist ferner durch den Fowler-Nordheim-Tunneleffekt umladbar, sowie durch nichtelektrische Maßnahmen, z.B. mittels Bestrahlung mit Licht.
Alle diese Maßnahmen zur Umladung, d.h. Aufladung oder Entladung des Speichergate, sind bei solchen IG-FETs mit Speichergate durch eine Vielzahl von Druckschriften bekannt. Es ist auch bekannt, die Speichergates mittels eines dieser Effekte aufzuladen und mittels eines anderen dieser Effekte wieder zu entladen.
Zum Beispiel ist durch Proc. 5th Conf. on Solid State Dev., Tokyo/Supplem. to J. Japan Soc. of Applied Physics 43 (1974) 348 bis 355, insbesondere S. 354, § 5, sowie durch Electronics, 11. Juli 1974, S. 29/30 bekannt, solche IG-FETs mit Speichergate als Analogsignal-Spelcher zu verwenden. Dazu wird das Speichergate proportional zur analogen Amplitude des zu speichernden Signals aufgeladen, wobei später diese gespeicherte analoge Amplitude wieder ausgelesen wird, indem das gelesene Signal eine dem gespeicherten Analogsignal entsprechende analoge Amplitude aufweist.
Die Erfindung geht also aus von einem in IG-FET-Technik hergestellten Schalter mit - mindestens zwei Hauptanschlüssen, die im Betrieb vom schaltbaren Schaltstrom bzw.
Schaltströmen durchflossen werden, und - mindestens zwei, zwischen den Hauptanschlüssen angebrachten IG-FETs, - - von denen mindestens zwei komplementär sind, - - deren Source-Drain-Strecken die im Betrieb vom jeweiligen Schaltstrom durchflossenen Schaltstrecken dieser IG-FETs bilden, und deren Steuergates jeweils mit der Schaltstrecke des anderen dieser zwei IG-FETs so gekoppelt sind, daß mindestens einer dieser zwei IG-FETs, wenn er soeben eine leitende Schaltstrecke oder nichtleitende Schaltstrecke aufweist, versucht, die Schaltstrecke des anderen dieser beiden IG-FETs in den gleichen, also leitenden oder nichtleitenden Zustand zu steuern.
Die oben angegebene Aufgabe der Erfindung des nachträglichen Abgleichs von typischen Daten nach der Herstellung dieses Schalters wird dadurch gelöst, daß zwischen mindestens einem Steuergateabschnitt und mindestens einem davon kapazitiv beeinflußten Schaltstreckenabschnitt mindestens ein Teil eines allseitig vom IG-FET-Isolator umgebenen und daher in elektrischer Hinsicht schwebenden Speichergate angebracht ist.
Bei der Erfindung können also die in bipolarer Technik entwickelten, dort nicht nachträglich abgleichbaren Schalter durch in ihrem Aufbau und Verhalten gleichartig wirkende, in IG-FET-Technik hergestellte Schalter nachgebildet werden, wobei durch die Einfügung eines Speichergate in mindestens einem der beiden komplementären IG-FETs ein nachträglicher genauer bedarfsentsprechender Abgleich auf dem hergestellten Baustein möglich ist. Dadurch wird insbesondere auch die AusschuB-quote bei der Herstellung solcher Schalter bzw. Bausteine verringert, falls die geforderten Toleranzen für die betreffenden typischen Daten des Schalters sehr eng sind.
Eine Triggerbarkeit wie z.B. bei Thyristoren, Triacs und Unijunctiontransistoren, deren typische Daten bei der Erfindung aber nachträglich genau abgleichbar sind, werden gemäß Patentanspruch 2 dadurch erreichbar, daß zumindest ein einziges Steuergate einen im Betrieb mit Steuersignalen belieferten Steueranschluß zum Steuern des von diesem IG-FET geschalteten Schaltstromes aufweist, wodurch dieser Schalter nämlich über diesen Steueranschluß triggerbar wird.
Eigenschaften,z.B. wie eine Vierschichtdiode oder wie ein Thyristor,erreicht man gemäß Patentanspruch 3 dadurch, daß die Schaltstrecken der zwei komplementären IG-FETs unter sich in Reihe geschaltet sind und die Steuergates dieser zwei IG-FETs jeweils hochohmig mit dem Abgriff zwischen diesen IG-FETs,sowie niederohmig mit den Hauptanschlüssen verbunden sind.
Eigenschaften, z.B. wie Vierschichtdioden, Thyristoren und Unijunctionstransistoren erreicht man gemäß Patentanspruch 4, daß die Schaltstrecken der zwei komplementären IG-FETs jeweils in Reihe zu einem Serienwiderstand liegen, diese beiden Reihenschaltungen einander parallgeschaltet sind und die getrennten Steuergates dieser zwei IG-FETs jeweils mit den Abgriff zwischen dem anderen dieser zwei IG-FETs und dessen Serienrriderstand verbunden sind (Fig. 3).
Eine Steuerung durch einem Steueranschluß zugeleitete Dauersignalewird gemäß Patentanspruch 5 dadurch erreichbar, daß der mit einem solchen Steueranschluß verbundene Serienwiderstand, zur Triggerung mittels eines durch einen andauernden Strom gebildeten Steuersignals, einen nahezu unendlich hohen .lfiderstandswert aufweist.
Die Erfindung und ihre Weiterbildungen werden anhand der in den Figuren gezeigten Beispiele weiter erläutert, wobei Fig. 1 einen in bipolarer Technik hergestellten bekannten Thyristor als Schalter, Fig. 2 eine vereinfachte Darstellung des in Fig. 1 gezeigten bekannten Schalters, sowie Fig. 3 und 4 zwei erfindungsgemäße Beispiele zeigen, die hinsichtlich ihres Aufbaus und Verhaltens den in Fig. 1 und 2 gezeigten Beispielen gleichartig sind, jedoch nachträglich abgleichbar sind.
Die Fig. 2 zeigt die bekannte schematische Darstellung von bipolaren Vierschichtern mit den Hauptanschlüssen Al und A4 . In diesem Beispiel wurde angenommen, da3 zusätzlich an jeder Basis ein eigener Steueranschluß , nämlich A2 und AD , vorhanden ist, so daß es sich hier um einen an seinen beiden Basen steuerbaren Thyristor handelt. Symbolisch sind noch Beispffiele von Ableitwiderständen R12, R54 eingezeichnet, die entwender nur die gewisse Stromdurchlässigkeit der davon überbrückten pn-Übergänge symbolisieren oder die auch in Realität zur Überbrückung solcher pn-Ubergänge, insbesondere wegen dadurch erreichbarer Nebenwirkungen wie Stabilisierungen, angebracht sein können - vgl. z.B.
DE-AS 15 37 773.
nin Ginfschichter, also z.B. ein Triac, unterscheidet sich bekanntlich von Fig. 2 vor allem dadurch, daß der durch die Säule symbolisierte Aufbau fünf statt vier Schichten, also vier statt drei pn-Ubergänge aufweist.
Fig. 1 zeigt die bekannte Nachbildung des in Fig. 2 gezeigten Vierschichters mittels zweier komplementärer bipolarer Transistoren, wobei in Fig. 2 jede der beiden Basisschichten sowohl jeweils einer Basisschicht, als auch- einer gleichdotierten Kollektorschicht in Fig. 1 entspricht, wie auch aus den Hinweiszeichen erkennbar ist - vgl. z.B. Proc. IEE, 107 B (Nov. 1960) Supplem., S. 291 bis 302, insbesondere S. 292, Fig. 2, sowie Telephony, 6. Dez. 1971, S. 46 bis 52, insbesondere Fig. 2 und 6, deren Beispiele,abgesehen von der Anzahl der Steueranschlüsse, hinsichtlich Aufbau und Verhalten gleichartig sind.
Bei dem in Fig. 1 und 2 der vorliegenden Schrift gezeigten Beispiel handelt es sich also jeweils um einen in bipolarer Technik hergestellten Schalter, mit - zwei Eauptanschlüssen Al, A4, die is Betrieb vom durch einen bipolaren Transistor schaltbaren Schaltstrom bzw. Schaltströmen durchflossen werden, - einer geknickten Kennlinie, nämlich einer einen negativen differentiellen Widerstand aufweisenden Abschnitt der Hauptanschlüsse-Strom/Spannungs-Kennlinie, und daher einem im Betrieb von dem Wert des Schaltstromes bzw. der Schaltströme abhängigen Kippverhalten, und - mindestens zwei, zwischen den Hauptanschlüssen Al, A4 angebrachten bipolaren Transistoren T1, T2, - - von denen mindestens zwei komplementär sind, - - deren 3mitter-tKollel,tor-Strecken die in Betrieb vom jeweiligen Schaltstrom durchflossenen Schaltstrecken dieser Transistoren T1, T2 bilden, und - - deren Basen jeweils mit der Schaltstrecke, hier nämlich Kollektor, des anderen dieser zwei Transistoren T1, T2 so gekoppelt sind, daß mindestens einer dieser zwei Transistoren, z.B. T1, wenn er soeben eine leitende Schaltstrecke oder nichtleitende Schaltstrecke aufweist, versucht, die Schaltstrecke des anderen dieser beiden Transistoren, hier T2, in den gleichen, also leitenden oder nichtleitenden Zustand zu steuern.
Die in den Figuren 1 und 2 gezeigten bipolaren Beispiele sind also hinsichtlich Aufbau und Verhalten gleichartig dem eingangs, sowie im Oberbegriff des Patentanspruchs 1 angegebenen, in IG-FET-Technik hergestellten Schalter. Ein Unterschied besteht nur darin, daß einmal eine bipolare Technik, einmal eine IG-FET-Technik verwendet ist, wobei bipolare Transistoren und IG-FETs, wie oben angegeben, hinsichtlich ihres Verhaltens untereinander äquivalent sind.
Um zu demonstrieren, daß man aus den bekannten bipolaren Schaltern als Vorlage ebenfalls die erfindungsgemäßen Schalter entwickeln kann, ist in Fig. 3 ein erfindungsgemäßes Beispiel eines Schalters gezeigt, dessen Aufbau und dessen Verhalten weitgehend gleichartig dem in Fig. 1 gezeigten bipolaren Schalter ist.
Statt der bipolaren Technik ist jedoch die IG-FET-Technik verwendet, so daß eine entsprechende Ahnlichkeit mit dem z.B. in der DE-AS 25 56 683 gezeigten Schalter gegeben ist - abgesehen von den für die Erfindung kennzeichnenden Speichergates in T1 und T2. Die Hinweiszeichen in Fig. 1 und 3 zeigen, daß in dem in Fig. 3 gezeigten erfindungsgemäßen Beispiel die Ableitwiderstände R12, R34 einander entsprechen.
Die in Fig. 3 gezeigten Ableitwiderstände R12 und/oder R34 können an sich auch weggelassen werden, d.h. einen nahezu unendlich hohen Widerstandswert aufweisen, wenn man auf die Möglichkeit verzichtet, mit einem kurzdauernden Einzel impuls an dem zugehörigen Steueranschluß A2 bzw. A3 triggern zu können - man miß dann statt dessen nämlich, vgl. DE-AS 25 56 683, ständig über diesen Steueranschluß den betreffenden> durch die Schaltstrecke des zugehörigen IG-FET T2 bzw. T1 fließenden Schaltstrom im leitenden Zustand dieses IG-FET zuleiten, um den gesamten Schalter leitend zu machen. Die Anbringung solcher, Serienwiderstände darstellenden Ableitwiderstände R12, R34 gestattet also, durch kurzdauernde statt durch andauernde Steuersignale an dem betreffenden Steueranschluß zu triggern.
Das in Fig. 3 gezeigte Beispiel weist also zwei Steuergates, die mit einem im Betrieb mit Steuersignalen belieferten Steueranschluß 12 bz.A3 zum Steuern des von diesen IG-FETs jeweils geschalteten Schaltstromes verbunden sind. Ferner liegen die Schaltstrecken der zwei komplementären IG-FETs T1, T2 jeweils in Reihe zu einem Serienwiderstand R12, R34, wobei diese beiden Reihenschaltungen einander parallelgeschaltet sind und die getrennten Steuergates dieser zwei IG-FETs TI, T2 jeweils mit dem Abgriff zwischen dem anderen dieser zwei IG-FETs T1, T2 und dessen Serienwiderstand R12, R34 verbunden sind.
Beachtet man zunächst noch nicht die erfindungsgemäß angebrachten Speichergates in den IG-FETs Tl, T2, dann ist das Verhalten der in Fig. 1 und 3 gezeigten Schalter also gleichartig, wie auch eine Prüfung zeigt: Liegt - bei schwebenden Potentialen an den Steueranschlüssen A2, A3 - zwischen den Hauptanschlüssen Al, A4 keine Spannung, dann leitet keiner der Transistoren oder IG-FETs T1, T2. Die IG-FETs weisen hier nämlich insbesondere den in Fig. 3 symbolisch gezeigten Anreicherungstyp-Kanalbereich auf Erhöht man nach und nach die Spannung zwischen den Hauptanschlüssen mit der in Fig. 1 und 3 gezeigten Polarität, dann liegt bei beiden Beispielen also am Steueranschluß A2 nahezu das Potential des Hauptanschlusses Al, sowie am Steueranschluß AS nahezu das Potential des Hauptanschlusses A4. An den Steuergates beider IG-FETs liegt also jeweils nahezu das Sourcepotential. Die Kennlinie hat hier einen positiven differentiellen Widerstand. Der durch den Schalter fließende Strom wird im wesentlichen durch sogenannte Unterschwellenströme gebildet.
Erst wenn die Spannung zwischen den Hauptanschlüssen Al, A2 einen typischen Wert, nämlich die Zündspannung, überschreitet, fängt die Schaltstrecke von zumindest einem der zwei Transistoren /IG-FETs, z.B. T1, zunächst schwach zu leiten an, wodurch sich das Basis-/Steuergatepotential des anderen der zwei Transistoren /IG-FETs, d.h. hier T2, etwas in jene Richtung ändert, daß dieser andere Transistor/ IG-FET T2 seinerseits schwach zu leiten anfängt - was nun auch das Basis-/Steuergatepotential von X1 rückwirkend so ändert, daß nun T1 noch stärker leitet. Hier beginnt der Abschnitt mit negativem differentiellen Widerstand des Schalters, weil die Spannung zwischen den Hauptanschlüssen Al, A4 kleiner nrd, wenn die beiden durch die Schaltstrecken fließenden Schaltströme größer werden. In diesem Zustand wird der gesamte Schalter rasch leitend, wenn man den Strom weiter erhöht.
Verringert man später wieder die Schaltströme, d.h.
den durch die Hauptanschlüsse Al, A4 fließenden Strom, dann verläuft alles umgekehrt, wobei nun aber der zuerst nichtleitend werdende Transistor/ IG-FET, z.B. T2, den anderen Transistor /IG-FET, hier T1, in den nichtleitenden Zustand steuert.
Die typischen Werte der Zündspannung sowie des während der Zündspannung fließenden Haltestromes hängen insbesondere von der Geometrie und den Dotierungsintensitäten der zwei Transistoren /IG-FETs T1, T2 ab. Diese typischen Daten der bekannten Schalter sind auf dem Baustein nach der Herstellung nachträglich normalerweise nicht mehr änderbar, also nicht nachträglich auf eng tolerierte Werte einstellbar bzw.
abgleichbar.- Bei einem mit Steueranschlüssen A2 und/ oder A3 ausgestatteten Schalter ist der zum Triggern nötige typische P{indestwert des Steuersignals ebenfalls durch die mit Toleranzen behafteten Geometrien und Dotierungsintensitäten insbesondere der davon getriggerten Transistoren /IG-FETs T1 und/oder T2 festgelegt und auf dem Baustein nach der Herstellung nachträglich normalerweise nicht abgleichbar. Die typischen Daten, wie Zündspannung, Haltestrom und Triggersteuerspannungen sind also dann kaum änderbar.
Die Erfindung weist daher darüberhinaus die Besonderheit auf, vgl. Fig. 3, daß zumindest einer der beiden komplementären IG-FETs T1, T2 ein Speichergate zwischen seinem Steuergate und analbereich aufweist, vgl. die in Fig. 3 symbolisch angedeuteten Speichergates in jedem der zwei IG-FETs T1, T2. Dieses Speichergate dient jeweils zur Beseitigung der die Ausschußquote erhöhenden Schwierigkeit, bei der Herstellung sehr enge Toleranzen einzuhalten, um die geforderten typischen Daten,wie die Zündspannung, den Haltestrom und bei Bedarf das Trigger-Steuersignal,mit der bei Bedarf geforderten Toleranz einzuhalten. Bei der Erfindung ist es zudem möglich, bei Bedarf innerhalb sehr weiter Grenzen das Verhalten des Schalters nachträglich beliebig einzustellen. Man muß also bei der Herstellung nicht unbedingt enge Toleranzen einhalten.
Das Speichergate ist nämlich nach der Herstellung des Bausteines nachträglich wahlweise positiv oder negativ innerhalb weiter Grenzen stufenlos mehr oder weniger aufladbar bzw. entladbar, also umladbar, und dadurch die Kennlinie und insbesondere die Schwellspannung des betreffenden IG-FET beliebig stufenlos innerhalb weiten Grenzen verschiebbar; - Der betreffende IG-FET wird also ähnlich betrieben wie der z.B. durch Electronics, 11. Juli 1974, S. 29/30 beschriebene, dort aber als Analogsignalspeicher verwendete IG-FET mit Speichergate. Bei der Erfindung dienen der oder die betreffenden IG-FETs mit Speichergate T1, T2 aber nicht nur zum Einschreiben, Speichern und Lesen analoger Signale, sondern zur stufenlosen Einstellung bzw. Abgleich von typischen Arbeitspunkten, bzw. Schwellspannungen des Schalters, um jene Fehler nachträglich sehr genau innerhalb weiter Grenzen kompensieren zu können, die insbesondere durch die unvermeidlichen Herstellungstoleranzen eines so komplizierten Schalters zunächst entstanden waren.
Um das Speichergate so umzuladen, daß die übrigen Bauelemente des Bausteins geschont werden, kann man die Elektroden des betreffenden IG-FET, vgl. die Steuergates, Sourcen und Drains der IG-FETs mit Speichergate T1, T2 in Fig. 3, jeweils unmittelbar noch mit eigenen Anschlüssen des Bausteins verbinden, z.B. mit den sneziellen Aluminiumflecken FI, F2, F3 für T1 und F2, F3, F4 für T2. Diese Anschlüsse, die nach der Herstellung des betreffenden IG-FET noch zugänglich sein sollen, können, z.B. durch Berührung mit spannungsführenden Spitzen, mit solchen Spannungen versorgt werden, die die Umladung des Speichergate und damit den genauen Abgleich des Schalters durchführen. Der Schalter erhält also nachträglich die geforderten typischen Daten, indem die Schwellspannung mindestens eines der IG-FETs, wenn nicht beider IG-FETs T1, T2' nach der Herstellung des Schalters nachträglich auf dem Baustein stufenlos, z.B.
sogar auf mV genau, beliebig eingestellt werden kann.
Bei allen Umladungen entspricht in diesem Fall eine teilweise Entladung eines vorher positiv aufgeladenen Speichergate eines IG-FET T1, T2 einer negativen Aufladung. Ebenso entspricht in diesem Fall eine teilweise Entladung eines vorher negativ aufgeladenen Speichergate einer positiven Aufladung. Weil man die verschiedenen Abgleichmaßnahmen, d. h. Umlademaßnahmen, grundsätzlich auch nacheinander beim selben IG-FET durchführen kann, sind alle Abgleiche reversibel, d.h. bei irrtümlichewe-se zu starker Abgleichmaßnahme später beliebig revidierbar, indem das irrtümlich zu stark oder zu schwach oder mit falscher Polarität aufgeladeno Speichergate später beliebig erneut umgeladen werden kann, um den Abgleich zu verbessern.
Weil der betreffende IG-FET T1 und/oder T2 ein Speichergate aufweist, hängt seine Kennlinie nicht nur vom ursprglich vorhandenen Kanalbereichtyp (Anreicherungstyp, Verarmungstyp, Sperrtyp) ab, sondern auch noch von der nachträglichen Aufladung des Speichergate:.
Ist das Speichergate ungeladen, dann gilt im Prinzip weiterhin die ursprüngliche Kennlinie, als ob kein Speicherate vorhanden wäre, je nachdem ob der Kanalbereich vom Verarmungstyp, Anreicherungstyp oder Sperrtyp ist.
wurde hingegen sein Speichergate nachträglich noch aufgeladen, dann hat er, obwohl er z.B. einen Anreicherungstyp-Kanalbereich aufweist, nicht mehr die ursprüngliche Kennlinie, sondern eine verschobene Kennlinie, als ob er einer entsnrechend anderen Kanalbereich hätte.
Ist nämlich das Speichergate mit Majoritäts-Ladungsträgern der Source bzw. des Drain aufgeladen, also mit Löchern bei p-Kanal bzw. mit Elektronen bei n-Kanal, dann findet alleine schon wegen dieser Speichergateaufladung eine solche erste Verschiebung der Kennlinie statt, als ob er nun einen Sperrtyp-Kanalbereich hätte, obwohl er einen Anreicherungstyp-Kanalbereich hat. Zur Steuerung des IG-FET in seinen leitenden Zustand muß nämlich zuerst die solche Majorität-Ladungsträger im Kanalbereich K abstoßende Wirkung der Aufladung des Speichergate, mittels des Steuergate, kompensiert werden, bevor sich ein Kanal zwischen der Source und dem Drain bilden kann.
Ist hingegen das Speichergate mit Minoritäts-Ladungs trägern der Source bzw. des Drain aufgeladen, also mit Elektronen bei p-Kanal bzw. mit Löchern bei n-Kanal, dann findet alleine schon wegen dieser Speichergateaufladung eine entgegengesetzte Verschiebung der Kennlinie statt, als ob er nun einen Verarmungstyp-Kanalberei ch hätte, obwohl er einen Anreicherungstyp-Kanalbereich hat. Zur Steuerung des IG-FET in seinen leitenden Zustand ist nämlich die die Majoritäts-Ladungsträger im Kanalbereich K anreichernde Wirkung dieser Aufladung gar nicht erst mittels des Steuergate zu erzeugen, um einen leitenden Kanal zwischen der Source und dem Drain zu erhalten.
Hat der IG-FET aber eine Kanalbereich-Dotierung, die bereits für sich einem Verarmungstyp entspricht, dann kann man ebenfalls durch die nachtregliche Aufladtmx seines Speichergate mit den Majoritatsladungsträgern die erste Verschiebung der Kennlinie erreichen, als ob nun der IG-FET z.B. einen Anreicherungstyp- oder Sperrtyp-Kanalbereich hätte; oder durch nachträgliche Aufladung mit den Minoritäts-Ladungsträgern auch die ent- gegengesetzte Verschiebung der Kennlinie erreichen, als ob er einen noch stärker dotierten Verarmungstyp-Kanalbereich hätte.
Hat der IG-FET ursprünglich jedoch eine Kanalbereich-Dotierung, die bereits für sich einem Sperrtyp entspricht, dann kann man durch die nachträgliche Aufladung mit den Majoritäts-Ladungsträgern wieder die erste Verschiebung, durch nachträgliche Aufladung mit den Minoritäts-Ladungsträgern wieder die entgegengesetzte Verschiebung der Kennlinie erreichen.
Durch die nachträgliche Aufladung des Speichergate mit den entsprechenden Ladungen kann man also eine Verschiebung der Kennlinie innerhalb weiter Grenzen beliebig nach links und nach rechts erreichen, wobei je nach der Stärke der Aufladung die Verschiebung stark oder nur schwach ist.
Versuche zeigen deutlich die stufenlose Aufladbarkeit, bzw. die entsprechende Wirkung der Abgleichmaßnahmen auf die Kennlinie bzw. auf den Schwellwert , bei dem ein merkliches Source-Drain-Strom zu fließen beginnt.
Zum Beispiel bei einem n-Kanal-IG-FET mit 6 /um langem Kanalbereich, dessen Speichergate während verschieden lang andauernden Dauern, jeweils vom entladenen Zustand ausgehend, mittels der Kanalinjektion negativ aufgeladen wird, beträgt die während des Abgleichs angelegte Source-Drain-SpannwnC z.B. 15 V bis 22,5 V. Die Steuergate-Source-Spannung beträgt während des Abgleichs z.B. 25 V. Dann erhöht sich die chwellspannung , abhängig insbesondere von der Dauer der angelegten Abgleichspannungen, bis zu einem Grenzwert von z.B. 13 bis 14 V, der bei Dauern von mehreren Minuten erreicht wird. E n nur leichter allgemeiner Anstieg der Schwellspannung um größenordnungsmäßig Zehntel Volt ist zwischen 10 sec und 100 sec Abgleichspannungsdauer erkennbar, so daß der Grenzwert eigentlich erst nach Stunden und Tagen gleichsam völlig erreicht wird.
Beim grenafertnahen Zustandz.B. nach 1 sec, befindet sich nach dem Abschalten der Abgleichspannungen das Speichergate auf einem Potential von ca. -10 V. Dieses Speichergate-Potential ergibt sich, wenn man von der angelegten Steuergate-Source-Spannung von 25 V die dann erreichte Schwellspannungsverschiebung von z.B. 12 V abzieht und die kapazitive Spannungstellung zwischen Steuergate, Speichergate, Source, Kanalbereich und Drain berücksichtigt.
Bei diesem IG-FET ist, auch abhängig von der Kanalbereichslänge, mit einer Steuergate-Source-Spannung von 25 V schon in 100 msec eine Schwellspannungserhöhung von z.B. 5 bis 10 V möglich. Für einen nachträglich auf dem Baustein durchgeführten Abgleich sind aber häufig nur Schwellspannungsanderungen von z.B. 20 mV erforderlich. Werden beim Abgleich Steuergatespannungsimpulse von z.B. nur 12V Amplitude verwendet, wodu-rch das Speichergate sich in noch ungeladenem Zustand wegen der kapazitiven Spannungsteilung zunächst auf einem Potential von z.B. +10 V befindet, so ergeben sich bei Verwendung von Impulsdauern von 1 msec Schwellspannungsverschiebungen häufig weit unter 1 mV pre Impuls. Bei Impulsdauern weit unter 1 msec erhält man bei Bedarf besonderes geringe Schwellspannungsverschiebungen, selbst wenn das Speichergatepotentlal inzwischen etwas aufgeladen ist.
Auch dadurch, daß der Spitzenwert der Steuergatespannungsimpulse von Impuls zu Impuls, z.B. um 10 mV, erhöht wird, läßt sich eine Schwellspannungsverschiebung mit einer meistens genügenden Genauigkeit In lwu-zen Zeiten durchführen.
Die Aufladung wird beendet, wenn die gewünschten typischen Daten z.B. für den Haltestrom oder für die Zündspannung gemessen werden.Diese Messung kann z.B.
jeweils zwischen den einzelnen Steuergatespannungsimpulsen durchgeführt werden.
Die Stärke der Aufladung kann also durch eine entsprechende Wahl der Amplituden und/oder Dauern der zur Aufladung venrendeten Abgleichmaßnahmen nahezu beliebig innerhalb weiter Grenzen gewählt werden - vgl. z.B.
die bekannte Verwendung eines solchen IG-FET als Analogsignalspeicher. Daher kann die Kennlinie in beliebiger Starke, also nicht nur um einen festen Betrag, verschoben und der betreffende einzustellende typische Wert beliebig eingestellt werden. Da manche der AbZleichmaßnahmen die Kennlinien in positive, andere in negative Richtung verschieben, kann das Speichergate stufenlos nahezu beliebig, auch reversibel mehrmals abwechselnd in positive und negative Richtung, umgeladen werden, und zwar beliebig aufgeladen und teilweise oder ganz wieder entladen werden - insbesondere mit Hilfe der obengenannten, für sich alle bei IG-FETs mit Speichergate bekannten Umlademaßnahmen, die hier Abgleichmaßnahmen bzw.
Abgleichspannungen darstellen. Man hat bei Bedarf zum Abgleich nur vorübergehend an die Elektroden des IG-FET die zur Uraladung nötigen Spannu-lOen anzulegen, bis schließlich der gewünschte Abgleich erreicht ist.
Die Abgleichspannungen können, wie erwähnt, dem jeweils betreffenden IG-FET, z.B. T1, z ß. bei der Scheibenprüfung bzw. während der Prüfung des fertigen Chip, mittels Spitzen über dafür vorgesehene Aluminiumflecke, d.h. über speziell dafür angebrachte Anschlüsse des Chip, zueührt werden. Insbesondere um andere auf dem inte- grierten Baustein angebrachte Bauelemente nicht nachhaltig zu beeinträchtigen, kann man alle oder einen Teil der Elektroden des das Speichergate G1 enthaltenden IG-FET auch direkt mit den Aluminiumflecken verbinden, über die die Abgleichspannungen unmittelbar, statt über weitere Bauelemente des Chip , diesen IG-FET zugeleitet werden können, vgl. Fig. 3. Es ist aber auch möglich, entsprechende Gehäuseanschlüsse vorzusehen, die einen Abgleich auch nach den Einbau in das Gehäuse ermöglichen.
Es ist auch möglich, einen vorläufigen, groben, also ungenauen Abgleich bereits auf der Scheibe bzw. auf dem Chip durchzuführen und den endgültigen Feinabgleich erst nach dem Einbau in das Gehäuse, z.B. mit Hilfe einer W-Lichtbestrahlung durch ein Quarzfenster, durchzuführen.
Wird hierbei ein W-Laser verzrendet, läßt sich der Abgleich in wenigen msec durchführen, vgl. z.B. IEEE-Trans. on ED, Band ED-24 (1977) No. 2, S. 159 Häufig genügt es, je nach Art und Größe des abzugleicnenden Fehlers, nur den einen IG-FET T1 oder den anderen IG-FET T2 umzuladen. Will man aber mehrere typische Daten, also nicht nur eine einzige, ändern, will man also z.B die Zündspannung sowie die zum Triggern nötige Amplitude des einem Steueranschluß zuzuleibenden Steuersignals ändern, dann sind solche Anderungensinnerhalb häufig auch weiter Grenzen,durch entsprechende Umladung der Steuergates mehrerer IG-FETs möglich. Die Anbringung von mehreren IG-FETs mit jeweils eigenem Steuergate erhöht also die Anzahl der Frelheitsgrade hinsichtlich der getrennten, also voneinander mehr oder weniger unabhängigen Einstellung solcher typischen Daten. Die neben den IG-FETs T1, T2 zusätzlich eingefügten Widerstände, z.B. R12,können bekanntlich ebenfalls durch IG-FETs gebildet werden, deren Steuergate z.B. direkt mit deren Source verbunden ist, so daß sie dann einen widerstandsbehafteten Zweipol bilden. Grundsätzlich können auch solche Widerstände mit einem Speichergate ausgestattet werden, um einen weiteren Freiheitsgrad bei der Einstellung der typischen Daten zu erreichen - insbesondere kann man durch solche abgleichbaren Serienwiderstände R12, R34 die Zündspannung des Schalters nachträglich einstellen.
Die Erfindung gestattet auch, Werte solcher typischer Daten einzustellen, die bei gleichartig aufgebauten bipolaren Schaltern normalerweise nicht mehr erreicht werden können. Man kann z.B. die beiden in Fig. 3 gezeigten IG-FETs T1, T2 mittels der Umladungen so abgleichen, daß das Verhalten von deren Kanalbereichen einem mehr oder weniger stark dotierten Verarmungstyp entspricht. Dann ist der Schalter A1/A2 bei 0 V zwischen den Hauptanschlüssen A1, A2 bereits leitend - und zwar mit hinsichtlich seines Wertes abgleichbaremXzumindest nahe 0 V positiv differentiellen Widerstand. Der so abgeglichene Schalter hat ungewöhnlicherweise einen negativen "Haltestrom", bei dem der Schalter in den nichtleitenden Zustand kippt - sowie eine damit verbundene negative "Zündspannung", da der Schalter erst bei Spannungen nichtleitend wird, bei denen das Potential am Hauptanschluß Al ausreichend negativ im Vergleich zum Potential am Hauptanschluß A2 wird. Solange diese Tjei terbildung aufgrund der angelegten Spannungen sperrt, ist ebenfalls eine Triggerung über einen Steueranschluß möglich.
Es Ist z.B. auch ein solcher Abgleich möglich, daß die ZÜndspannung bei genau 0 V zwischen den Hauptanschlüssen Al, A4 liegt. In diesem Fall beginnt der Abschnitt mit negativen differentiellen Tjiderstand vm itfie ba bei O V zwischen den Hauptanschlüssen A1, A4, indem für ver- schwindend kleine Ströme der Widerstand zwischen den Hauptanschlüssen Al, A4 am größten ist.
Durch einen Abgleich, der ein Verhalten der IG-FETs bewirkt, daß deren Kanalbereich einem Sperrtyp entspricht , kann man andererseits beim selben Schalter nach Belieben hohe positive Werte des Haltestromes einstellen.
Man kann auch weitere gesteuerte, mit Speichergate ausgestattete IG-FETs in den Schalter einfügen, z.B.
einen weiteren, einsichtlich Schaltstrecken parallel zu T1 geschalteten IG-FET, dessen Steuergate z.B. mit einem eigenen Steueranschluß verbunden ist. Dadurch kann man einen weiteren Freiheitsgrad erreichen, z.B.
um über diesen weiteren IG-FET eine spezielle, zum Triggern nötige Steuersignalamplitude durch Umladung, d.h. Abgleich dieses weiteren IG-FETeinzustel1en.
Diese Erweiterung der Freiheitsgrade bei der Einstellung der typischen Daten, sowie diese starke Anderbarkeit der jeweils betreffenden Daten ist nicht nur bei dem in Fig. 3 gezeigten Beispiel, sondern bei allen Beispielen möglich, wobei die Anzahl der erreichten Freiheitsgrade mit der Anzahl der Speichergates, die in den FETs angebracht werden, steigt. Je mehr Speichergates angebracht werden, umso unabhängiger voneinwander kann man die einzustellenden typischen Daten fordern und einstellen, d.h. umso mehr t<mische Daten, wie z.B. bestimmte differentielle Widerstandswerte und bestimmte Stromwerte bei vorgebbaren Spannungen, sind beim Schalter nachträglich auf dem bereits hergeste" -ten Baustein förderbar und einstellbar.
Die IG-FETs mit Speichergates sind z.B. mit der für sich bekannten Doppelsilizium -Q*T-Eanal-Technologie realisierbar, vgl. z.B. DE-OS 24 45 030.
Bei sorgfältig angebrachter Isolation ist das Langzeitspeicherverhalten der IG-FETs mit Speichergate gut.
Wegen der oft nur sehr geringen Aufladungen, die zum Abgleich notwendig sind, sind spätere Umladungen im späteren Betrieb des Schalters im allgemeinen nicht mehr zu erwarten, jedenfalls solange die Source-Drain-Spannungen bzw. Steuergate-Source-Spannungen z.B. 5 V unter jenen Werten bleiben, bei denen eine Aufladung oder Entladung des Speichergate nach 1 Minute merkbar einsetzen würde.
Die Fig. 4 zeigt ein weiteres Beispiel eines solchen Schalters, der durch die Anbringung von Speichergates abgleichbar ist. Es handelt sich hier um einen Schalter, bei dem von Proc. IEEE, April 1965, S. 404 ausgegangen wurde, also bei dem die zwei Steuergates einen im Betrieb mit Steuersignalen belieferten Steueranschluß A2, A3 zum Steuern des von diesem IG-FET geschalteten Schaltstromes aufweisen, bei dem die Schaltstrecken der zwei komplementären IG-FETs T'1, T'2 unter sich in Reihe geschaltet sind und bei den die Steuergates dieser zwei IG-FETs jeweils hochohmig über R'25, R'35 mit dem Abgriff zwischen diesen IG-FETs, sowie niederohming über R'12, R'34 mit den Hauptanschlüssen A1, A'4 verbunden sind, z.B. mit 2'12=R'34=Rull Ohm.
Auch dieser Schalter hat ein einem Vierschichter ähnliches Verhalten. Auch hier können wie beim in Fig. 3 gezeigten Beispiel z.Bz mittels der Aluminiumflecken F'1, F'2, F'3, F'4, F'5 getrennte Abgleiche beider IG-FETs bis zur Erreichung der geforderten typischen Daten durchgeführt werden.
Dieses in Fig. 4 gezeigte Beispiel wurde vor allem gewählt um zu zeigen, daß man mittels zusätzlicher Widerstände, hier R'12, R'25, R'35, R'34 auch in IG-FET-Technik solche bekannten Schalter erfindungsgemäß weiterentwickeln kann, die an sich einen gewissen Stromfluß zwischen der Steuerelektrode des IG-FET zum Kanal oder zur Source oder zum Drain hin voraussetzen. Die zusätzlichen Widerstände ermöglichen also solche beim Stand der Technik an sich vorausgesetzten Stromflüsse. Ähnlich ist es übrigens beim in Fig. 1 gezeigtenBeispiel, das auch solche Ströme voraussetzt,wedhzlb zusätzliche Widerstände R12, R34 gemäß Fig. 3 eingefügt wurden.
Solche zusätzlichen Widerstände1 zur Überbrückung der Isolation zwischen dem Steuergate und Source/Kanalbereich/Drain des IG-FET,gestatten also, die Speichergates zum nachträglichen,nach der Herstellung durchführenden beliebigen Abgleich auch dann anzubringen, wenn im weiter zu entwickelnden Stand der Technik z.B. bipolare Transistoren, Unijunctiontransistoren, Triacs, PN-FETs ("åunction-ga-te FET"), bipolare Thyristoren etc. angebracht sind' die entsprechende Ströme voraussetzen.
Auch bipolare Schalter mit mehr als 4 Schichten, z.B.
Fünfschichter und Triacs, sind daher erfindungsgemäß weiterbildbar, also gleichartig in IG-FET-Technik mit sogar nachträglich auf dem Baustein beliebig und genau abgleichbaren typischen Daten herstellbar. Soxfeit die beim Stand der Technik angegebenen Schalter,schematisch betrachtet, Säulen gemäß Fig. 2, mit z.B. 6 Schichten, darstellen, sind diese Säulen zuerst in Ersatzschaltbilder aus Widerständen und Transistoren z.B. gemäß Fig. 1 zu zerlegen. Anschließend kann man das IG-FET-Beispiel mit gleichartigem Aufbau und gleichartigen Verhalten darstellen, sowie durch Einfügen eines oder mehrerer Speichergates die erfinaungsgemäß erstrebte nachträgliche Abgleichbarkeit erreichen.
Soweit dann in den so entworfenen Schaltern noch Rurzschlüsse über das Halbleitersubstrat stören, kann man entsprechend der CMOS-Technik Isolationen zwischen solchen Halbleiterbereichen anbringen oder man kann die bekannte SOS-Technik mit Saphir als Substrat, oder ähnliche Techniken mit z.B. Spinell als Substrat, verwenden.
5 Patentansprüche 4 Figuren

Claims

Patentansprüche 1. In IG-FET-Technik hergestellter Schalter'mit - mindestens zwei Hauptanschlüssen, die im Betrieb vom schaltbaren Schaltstrom bar. Schaltströmen durchflossen werden, und - mindestens zwei, zwischen den Hauptanschlüssen angebrachten I('a-FET5, - - von denen mindestens zwei komplementär sind, - - deren Source-Drain-Strecken die in Betrieb vom jeweiligen Schaltstrom durchflossenen Schaltstrecken dieser IG-FETs bilden, und - - deren Steuergates jeweils mit der Schaltstrecl:e des anderen dieser zwei IG-FETs so gekoppelt sind, daß mindestens einer dieser zwei IG-FETs, wenn er soeben eine leitende Schaltstrec oder nichtleitende Schaltstrecke aufweist, versucht, die Schaltstrecke des anderen dieser beiden IG-FETs in den gleichen, also leitenden oder nichtleitenden Zustand zu stellern, insbesondere für einen Koppelpunkt der Koppelmatrix eines aus integrierten Bausteinen aufgebauten Fernsprech-Vermittlungssystems, d a d u r o h g e K e n n z e i c h n s t , daß - zwischen mindestens einem Steuergateabschnitt und mindestens einem davon kapazitiv beeinflußten Schaltstreckenabschnitt mindestens ein Teil eines ellseitig von IG-FET-Isolator umgebenen und daher in elektrischer Hinsicht schwebenden Speichergate angebracht ist (Fig. 3 und 4).
2. Schalter nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n c t , daß - zumindest ein einziges Steuergate einen. in Betrieb mit Steuersignalen belieferten Steueranschluß (A2, A) zum Steuern des von diesem IG-FET geschalteten Schaltstromes aufweist.
3 Schalter nach Patentanspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß - die Schaltstrecken der zwei komplementären IG-FETs (T'1, T'2) unter sich in Reihe geschaltet sind und - die Steuergates dieser zwei IG-FETs jeweils hochohmig (R'25, R'35) mit dem Abgriff zwischen diesen I-FETs, sowie nederohmig (R'12, R'34) mit den Hauptanschlüssen (A'1, A'4) verbunden sind (Fig. 4).
4. Schalter nach Patentanspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß - die Schalterstrecken der zwei komplementären IG-FETs (T1, T2) jeweils in Reihe zu einem Serienwiderstand (R12, R34) liegen, - diese beiden Reihenschaltungen einander parallelgeschaltet sind und - die getrennten Steuergates dieser zwei IG-FETs (T1, T2) jeweils mit dem Abgriff zwischen dem anderen dieser zwei IG-FETs und dessen Serienwiderstand verbunden sind (Fig. 3).
5. Schalter nach Patentanspruch 2 und 4, 1 a d u r c ii g e K e n n z e i c h n e t , daß - iu niit einem solchen Steueranschluß (A2) verbundene Serienwiderstand (R12), zur Triggerung mittels eines durch einem andauernden Strom gebildeten andauernden Steuersignals, einen nahezu unendlich hohen lliderstandswert aufweist.