DE2837749A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen

Info

Publication number
DE2837749A1
DE2837749A1 DE19782837749 DE2837749A DE2837749A1 DE 2837749 A1 DE2837749 A1 DE 2837749A1 DE 19782837749 DE19782837749 DE 19782837749 DE 2837749 A DE2837749 A DE 2837749A DE 2837749 A1 DE2837749 A1 DE 2837749A1
Authority
DE
Germany
Prior art keywords
conductivity
semiconductor body
electrical properties
dopant
semiconductor components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782837749
Other languages
English (en)
Inventor
Hanno Dr Schaumburg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19782837749 priority Critical patent/DE2837749A1/de
Priority to DE19782848332 priority patent/DE2848332A1/de
Priority to GB8014046A priority patent/GB2042262A/en
Priority to JP50143779A priority patent/JPS55500701A/ja
Priority to PCT/DE1979/000096 priority patent/WO1980000522A1/de
Publication of DE2837749A1 publication Critical patent/DE2837749A1/de
Priority to EP19790901088 priority patent/EP0018409A1/de
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)

Description

  • Verfahren zum Herstellen von Halbleiterbauelementen
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens einer durch Einbringen eines Dotierstoffes in einen Halbleiterkörper erzeugten Oberflächenzone eines bestimmten Leitungstyps.
  • Bei der Herstellung von Halbleiterbauelementen ist es ein großes Problem, eine bestimmte vorgegebene Dotierstoffverteilung bzw. Leitfähigkeit im Halbleiterkörper einzuhalten Das Einstellen vorgegebener kritischer Schichtwiderstände mit enger Toleranz erfolgte bisher durch mehrere aufeinanderfolgende thermische Behandlungen der Halbleiterkörper wobei nach den einzelnen Behandlungsschritten der Schichtwiderstand gemessen wurde.
  • Bei diesem Verfahren ist jedoch die Genauigkeit der Einstellung nicht sehr groß. Das Verfahren ist aufwendig und kostspielig und die Wahrscheinlichkeit, daß vorgegebene Sollwerte irreversibel überschritten werden, ist groß.
  • Mehrere aufeinanderfolgende thermische Behandlungen führer darüberhinaus zu erhöhten Kristall- und Oberflächenschäde# dichten.
  • Der Erfindung liegt die Aufgabe zugrunde, das Verfahren n dem Oberbegriff des Anspruchs 1 so auszugestalten, daß es auf einfache leise möglich ist, die thermische Behandlung eines Halbleiterkörpers so zu steuern, daß eine vorgegebene Dotierstoffverteilung bzw. Leitfähigkeit sicher eingehalten wird.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die elektrischen Eigenschaften einer in einem Teil der Oberfläche des Halbleiterkörpers gebildeten Testfigur gemessen werden und gleichzeitig die Obrfläche des Halbleiterkörpers mit Hilfe einer auf ihn gerichteten intensiven optischen Strahlung einer die Dotierstoffverteilung bzw. die Leitfähigkeit verändernden thermischen Behandlung ausgesetzt wird, die abgebrochen wird, sobald die gemessenen elektrischen Eigenschaften einen vorgegebenen Wert erreicht haben.
  • Der Vollständigkeit halber sei hier erwähnt, daß es bereits bekannt ist (Appl. Phys. Letters 32 (1978) 339-)41) die Gitterstörungen in durch Ionenimplantation und dotiertem Silicium durch Bestrahlen mit einem Laser auszuheilen.
  • Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Mit dem Verfahren nach der Erfindung wird erreicht, die Auswirkungen der thermischen Behandlung des Halbleiterkörpers, d.h. die Veränderung der Dotierstoffverteilung bzw. der Leitfähigkeit unmittelbar während der Behandlung zu messen und diese dann abairechen, wenn die vorgegebenen Werte erreicht sind. Dadurch ist es möglich, auf die aufwendige mehrfache thermische Behandlung der Halbleiterkörper zu verzichten und die Ausbeute wesentlich zu erhöhen.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Zeichnung näher erläutert.
  • Die einzige Figur zeigt einen scheibenförmigen Halbleiterkörper 1, der neben den (vier nur schematisch angedeuteten) herzustellenden Halbleiterbauelementen 2 eine Testfigur 3 trägt. Mit Hilfe von auf die Kontaktbereiche dieser Testfigur aufgesetzter Kontaktspitzen 4 kann der Schichtwiderstand gemessen werden.
  • Nach dem Einbringen des Dotierstoffs in die Scheibe 1 durch Ionenimplantation wird die Scheibe so intensiv optisch bestrahlt, daß ein Ausheilen der implantierten Schicht stattfindet. Dieses Bestrahlen geschieht vorzugsweise mit Hilfe eines kontinuierlich oder gepulst arbeitenden Lasers.
  • Die bei dieser thermischen Behandlung auftretende Abnahme des Schichtwiderstandes wird über die Testfigur 3 und die Kontaktspitzen 4 in situ gemessen.
  • Nach dem Erreichen des vorgegebenen Sollwertes für den Schichtwiderstand wird dann die optische Bestrahlung abgeschaltet und damit die thermische Behandlung schlagartig abgebrochen.
  • Es ist also im Gegensatz zu dem bisher angewendeten Verfahren nicht mehr erforderlich, für die thermische Behandlung Werte vorzugeben, nach dem Beenden der vorgegebenen thermischen Behandlung diese Werte nachzuprufen und dann erforderlichenfalls eine weitere thermische Behandlung anzuschließen, sondern die -thermische Behandlung kann automatisch genau dann abgebrochen werden, wenn die vorgegebenen Werte erreicht sind. Die thermische Behandlung kann wie bereits erwähnt durch Bestrahliing mit einem Laser, aber auch durch Bestrahlung über starke andere Lichtquellen, gescannt oder vngescannt erfolgen.
  • Das Verfahren nach der Erfindung läßt sich t besonderem Erfolg zur genauen Herstellung von Schichtwiderständen insbesondere hochohmigen Widerständen in integrierten Schaltungen anwenden.
  • Eine weitere bevorzugte Anwendung des Verfahrens nach der Erfindung ist die reproduzierbare Einstellung vorgegebener kleiner Basisweiten bei bipolaren Hochfrequenztransistoren.
  • Es sei noch darauf hingewiesen, daß die zur Idessung der Dotierstoffverteilung bzw. Leitfähigkeit im Halbleiterkörper verwendete Testfigur nicht ausschließlich eine für diesen Zweck verwendete Zone, bzw. Anordnung von Zonen, zu sein braucht, sondern auch durch ein, bzw. einen Teil eines der herzustellenden Halbleiterbauelemente gebildet werden kann.

Claims (5)

  1. Patentansprüche: Oi Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens einer durch Einbringen eines Dotierstoffes in einen Halbleiterkörper erzeugten Oberflächenzone eines bestimmten Leitungstyps, dadurch gekennzeichnet, daß die elektrischen Eigenschaften einer in einem Teil der Oberfläche des Halbleiterkörpers gebildeten Testfigur gelassen werden und gleichzeitig die Oberfläche des Halbleiterkörpers mit Hilfe einer auf ihn gerichteten intensiven optischen Strahlung einer die Dotierstoffverteilung bzw. die Leitfähigkeit verändernden thermischen Behandlung ausgesetzt wird, die abgebrochen wirds sobald die gemessenen elektrischen Eigenschaften einen vorgegebenen Wert erreicht haben.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Dotierstoff durch Ionenimplantation eingebracht wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch fflekennzeichnetD daß eines der zu erzeugenden Halbleiterbauelemente als Testfigur verwendet wird.
  4. 4. Anwendung des Verfahrens nach Anspruch 1 oder 2 zur Einstellung vorgegebener Schichtwiderstände.
  5. 5. Anwendung des Verfahrens nach Anspruch 1 oder 2 zur Einstellung vorgegebener Basisweiten bei bipolaren Transistoren.
DE19782837749 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen Ceased DE2837749A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19782837749 DE2837749A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen
DE19782848332 DE2848332A1 (de) 1978-08-30 1978-11-08 Verfahren zum herstellen von halbleiterbauelementen
GB8014046A GB2042262A (en) 1978-08-30 1979-08-29 Method for producing a semi-conductor element
JP50143779A JPS55500701A (de) 1978-08-30 1979-08-29
PCT/DE1979/000096 WO1980000522A1 (en) 1978-08-30 1979-08-29 Method for producing a semi-conductor element
EP19790901088 EP0018409A1 (de) 1978-08-30 1980-03-25 Verfahren zum herstellen von halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782837749 DE2837749A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE2837749A1 true DE2837749A1 (de) 1980-03-13

Family

ID=6048210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782837749 Ceased DE2837749A1 (de) 1978-08-30 1978-08-30 Verfahren zum herstellen von halbleiterbauelementen

Country Status (5)

Country Link
EP (1) EP0018409A1 (de)
JP (1) JPS55500701A (de)
DE (1) DE2837749A1 (de)
GB (1) GB2042262A (de)
WO (1) WO1980000522A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3905569A1 (de) * 1989-02-23 1990-08-30 Wolfgang Kuebler Messleiter
DE19800196A1 (de) * 1998-01-07 1999-07-22 Guenter Prof Dr Nimtz Verfahren zur Herstellung von Flächenwiderstandsschichten

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350537A (en) * 1979-10-17 1982-09-21 Itt Industries Inc. Semiconductor annealing by pulsed heating
US4380864A (en) * 1981-07-27 1983-04-26 The United States Of America As Represented By The Secretary Of The Air Force Method for providing in-situ non-destructive monitoring of semiconductors during laser annealing process
KR100390908B1 (ko) * 2001-04-30 2003-07-10 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정 평가용 마스크

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461547A (en) * 1965-07-13 1969-08-19 United Aircraft Corp Process for making and testing semiconductive devices
GB1246386A (en) * 1968-02-08 1971-09-15 Ibm Improvements relating to diffusion of material into a substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3905569A1 (de) * 1989-02-23 1990-08-30 Wolfgang Kuebler Messleiter
DE19800196A1 (de) * 1998-01-07 1999-07-22 Guenter Prof Dr Nimtz Verfahren zur Herstellung von Flächenwiderstandsschichten
DE19800196C2 (de) * 1998-01-07 1999-10-28 Guenter Nimtz Verfahren zur Herstellung von Flächenwiderstandsschichten

Also Published As

Publication number Publication date
JPS55500701A (de) 1980-09-25
GB2042262A (en) 1980-09-17
WO1980000522A1 (en) 1980-03-20
EP0018409A1 (de) 1980-11-12

Similar Documents

Publication Publication Date Title
DE102008062494B4 (de) Vorrichtung zur Erwärmung von Substraten sowie Verfahren zur Erwärmung von Substraten
DE2160427C3 (de)
DE3842468C2 (de)
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE3136105A1 (de) "verfahren und vorrichtung zum tempern von halbleitern"
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE1544211A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1489135B2 (de) Verfahren zum Ändern der Dotierung von mindestens einem Teil eines einkristallinen Halbleiterkörpers
DE1514807A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE602004007756T2 (de) Ein Lichtbestrahlungsverfahren und ein Lichtbestrahlungsapparat
DE2837749A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2341311B2 (de) Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern
DE10056872C1 (de) Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
DE19510209A1 (de) Diamant-Dotierung
DE3139712A1 (de) Glueheinrichtung
EP0062883A2 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
EP0370186A1 (de) Verfahren zum axialen Einstellen der Trägerlebensdauer
DE2848332A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE19507802C1 (de) Verfahren zum Herstellen eines integrierten Widerstandes
DE3803336A1 (de) Verfahren zur temperaturkontrolle von temperprozessen in der halbleitertechnik
DE2621418C2 (de) Verfahren und Vorrichtung zum Dotieren von Halbleiterplättchen
EP0018556A1 (de) Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen
EP0003733A1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge

Legal Events

Date Code Title Description
OD Request for examination
Q176 The application caused the suspense of an application

Ref document number: 2848332

Country of ref document: DE

8131 Rejection