DE2833608C2 - Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen - Google Patents
Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen HalbleiterschaltungenInfo
- Publication number
- DE2833608C2 DE2833608C2 DE19782833608 DE2833608A DE2833608C2 DE 2833608 C2 DE2833608 C2 DE 2833608C2 DE 19782833608 DE19782833608 DE 19782833608 DE 2833608 A DE2833608 A DE 2833608A DE 2833608 C2 DE2833608 C2 DE 2833608C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- stage
- output
- selector
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Description
3 4
Überlagerungsstufe Ü durch ein Exklusiv-ODER-Gat- der Überlagerungsstufe Ü sind die Signalausgänge der
: ter mit zwei logischen Eingängen realisiert, wobei der beiden Komparatoren K1 und K2, z. 3. über je einen
eine Eingang mit dem Ausgang des zu testenden Signal- (vorzugsweise gleichbemessenen) Widerstand, an den
'·' . wegs im Prüfling P und der zweite Eingang mit dem Ausgang der Überlagerungsstufe Ü gelegt, der somit
Signalausgang eines periodische Digitalimpulse liefern- 5 ein unmittelbar vom Impulsgeber G geprägtes Signal
den Impulsgebers G verbunden ist. als auch ein durch das im Prüfling P verzögerte Signal
Als Selektor SE ist ein UND-Gatter mit zwei logi- geprägtes Signal führt.
sehen Eingängen vorgesehen. Der eine Eingang dieses Der Selektor SE ist in diesem Fall als Gleichrichter
UND-Gatters, liegt am Signalausgang der Überlage- derart ausgebildet, daß nur die Summe der »Ha- oder
rungsstufe Ü, der zweite Eingang ist durch einen Signal- 10 »/.«-Signale freigegeben wird. Da die zur Beaufschlaausgang
des Impulsgebers G beaufschlagt. gung der beiden Komparatoren K1 und K 2 verwende-
Bevorzugt ist der Impulsgeber G derart ausgebildet, ten Signalausgänge des Impulsgebers G zueinander indaß
er zwei zueinander invertierte, synchrone Folgen verse Signale führen und die beiden Komparatoren
von Digitalimpulsen liefert, die an zwei verschiedenen dementsprechend unterschiedlich beaufschlagt werden,
Ausgängen des Impulsgebers G abgenommen werden. 15 hat man es durch entsprechende Wahl der an den Refe-AIs
Glättungsglied GL kann z. B. die aus F i g. 1 und 2 renzeingängen der beiden Komparatoren K1 und K 2
ersichtliche Ausgestaltung eines Tiefpaßfilters mit ei- liegenden Referenzgleichspannungen LZ; und U2 in der
nem Glättungskondensator, und einem Parallelwider- Hand, die Wirkung der steigenden und fallenden Imstand
bzw. eine Hintereinanderschaltung mehrerer der- pulsflanken zu berücksichtigen und dafür zu sorgen, daß
' L art ausgestalteter Vierpole verwendet werden. Am Aus- 20 am Ausgang des z. B. als Diode ausfi-iitalteten Selektors
f'~ gang des Giättungsgiiedes GL erscheint eine Gleich- SE jeweils nur der der Verzögerung im. Prüfling P entspannung,
die entweder der Einschalt- oder der Aus- sprechende Signalteil erscheint, der — wie bei einer
schaltverzögerung im Prüfling /^entspricht Ausgestaltung gemäß F i g. 1 — über ein Glättungsglied
Schaltet man den Prüfling P, den zweiten Eingang des GL in eine Gleichspannung U übergeführt wird, deren
Selektors Sf und auch den anderen Eingang der Über- 25 Höhe der Signalverzögerungszeit im Prüfling fund da-'
lagerungsstufe an denselben Ausgang des Taktgebers mit dessen Signallaufzeit entspricht
G, so treten am Ausgang des Selektors SE Impulse auf, Wie aus den anhand der F i g. 1 und 2 vorgestellten
deren Länge der Einschaltverzögerung entspricht Legt bevorzugten Ausführungsbeispielen hervorgeht, ist es
1* man hingegen den Prüfling P und den anderen Eingang die Aufgabe der Übrerlagerungsstufe Ü, ein Signal zu
des Exklusiv-ODER-Gatters C?an den einen Signalaus- 30 erzeugen, dessen Länge der Verzögerungszeit im Priif-
'7 gang und den zweiten Eingang des UND-Gatters SE an ling P entspricht Da aber hierbei auch Signale entsteden
invertierten Signalausgang des Impulsgebers G, so hen, deren Länge mit der Verzögerungszeit nichts zu
treten am Ausgang des Selektors, also des UND-Gat- tun hat, ist ein Selektor SE vorgesehen, welcher nur die
■' ters SE, Impulse auf, deren Länge der Abschaltverzöge- Signale an die Glättungsstufe GL weitergibt, die eine
t, rung des Prüflings P längs des getesteten Signalweges 35 Aussage über die Verzögerungszeit im Prüfling P ententspricht.
Man wird also vorzugsweise einen Irnpulsge- halten.
',; ber G mit zwei zueinander invertierten Ausgängen ver- Die in den F i g. 1 und 2 dargestellten Anordnungen
wenden und den Prüfling sowie den zweiten Eingang lassen sich ohne Schwierigkeiten als integrierte Malbleides
Exklusiv-ODER-Gatters Ü fest an den einen Aus- terschaltungen realisieren.
gang des Impulsgebers G legen, während der zweite 40
Eingang des UND-Gatters SE abwechselnd auf densel- Hierzu 1 Blatt Zeichnungen
ben Ausgang oder auf den invertierten Ausgang des
Impulsgebers G geschaltet wird, jenachdem, ob man die
Einschaltverzögerung oder die Abschaltverzögerung
des Prüflings Ptesten will. 45
Einschaltverzögerung oder die Abschaltverzögerung
des Prüflings Ptesten will. 45
Das dem UND-Gatter SE nachgeschaltete Glättungsglied GL hat die Aufgabe, die vom Selektor SE,
also dem UND-Gatter, durchgelassenen Impulse in eine
entsprechende Gleichspannung U umzuwandeln. Diese
ist offenbar ein Maß für die Breite der vom Selektor SE 50
abgegebenen Impulse und somit ein Maß für die Verzögerungszeit, bzw. der Einschaltverzögerung oder der
Abschaltverzögerung, so daß die Laufzeit der Impulse
über die Gleichspannung [/zur Verfügung gestellt ist.
also dem UND-Gatter, durchgelassenen Impulse in eine
entsprechende Gleichspannung U umzuwandeln. Diese
ist offenbar ein Maß für die Breite der vom Selektor SE 50
abgegebenen Impulse und somit ein Maß für die Verzögerungszeit, bzw. der Einschaltverzögerung oder der
Abschaltverzögerung, so daß die Laufzeit der Impulse
über die Gleichspannung [/zur Verfügung gestellt ist.
Bei der aus Fig.2 ersichtlichen Ausgestaltung hat 55
man wieder den Impulsgeber G mit zwei Ausgängen.
Als Überlagerungsstufe Ü dienen zwei einander gleiche
Komparatoren K 1 und K 2 mit jeweils einem Signaleingang und einem Referenzeingang, wobei der Referenzeingang jeweils mit einer Gleichspannung U\ bzw. [/2 60
beaufschlagt ist, die kleiner als der Signalhub der jeweils
an dem Signaleingang anhängigen Rechteckimpulse ist.
Dabei ist der Signaleingang des einen Komparators,
z.B. des Komparators K2, unmittelbar an den einen
Signalausgang des Impulsgebers G, der Signaleingang 65
des anderen Komparators K 1 über den zu testenden
Signalweg des Prüflings P an den anderen Signalausgang des Impulsgebers G gelegt. Zur Vervollständigung
man wieder den Impulsgeber G mit zwei Ausgängen.
Als Überlagerungsstufe Ü dienen zwei einander gleiche
Komparatoren K 1 und K 2 mit jeweils einem Signaleingang und einem Referenzeingang, wobei der Referenzeingang jeweils mit einer Gleichspannung U\ bzw. [/2 60
beaufschlagt ist, die kleiner als der Signalhub der jeweils
an dem Signaleingang anhängigen Rechteckimpulse ist.
Dabei ist der Signaleingang des einen Komparators,
z.B. des Komparators K2, unmittelbar an den einen
Signalausgang des Impulsgebers G, der Signaleingang 65
des anderen Komparators K 1 über den zu testenden
Signalweg des Prüflings P an den anderen Signalausgang des Impulsgebers G gelegt. Zur Vervollständigung
Claims (6)
1. Vorrichtung zum Bestimmen der Signallaufzeit
in integrierten digitalen Halbleiterschaltungen, da- 5
durch gekennzeichnet, daß ein periodische
Impulse abgebender Impulsgeber (G) sowohl an den Die Erfindung betrifft eine Vorrichtung zum Bestim-Signaleingang
des zu testenden Signalweges (P) der men der Signallaufzeit in integrierten digitalen Halbleidigitalen
Halbleiterschaltung als auch an den einen terschaltungen.
Eingang einer Oberlagerungsstufe (O) und der Aus- io In der Praxis wurde bisher auf solche Messungen meigang
des zu testenden Signalweges (P) an den ande- stens verzichtet, was aber bei manchen Typen in Anberen
Eingang dieser Überlagerungsstufe (O) ange- tracht der erhöhten Ausschußgefahr zu höheren Herschlossen
ist, daß außerdem die Überlagerungsstufe Stellungskosten führt. Eine geläufige Meßmethode ver-
(O) symmetrisch hinsichtlich der Laufzeiten rwi- wendet einen Sampling-Oszillographen sowie einen
sehen ihren beiden Eingängen und ihrem Signalaus- 15 Pulsgenerator mit den notwendigen Adaptionen. Jedoch
gang ausgebildet ist, daß ferner der Signalausgang ist die Anwendung einer auf dieser Basis beruhenden
der Überlagerungsstufe (O) über einen Selektor (SE) Vorrichtung sehr aufwendig.
an eine Glättungsstufe (GL) geschaltet ist und daß Eine Schaltungsanordnung zur Prüfung der Wechselder
Selektor (SE) derart ausgestaltet ist daß ledig- Stromeigenschaften von monolithisch integrierten
hch ein der Zeitdauer der Verzögerung der Signale 20 Halbleiterschaltungen ist in der DE-OS 26 15 787 belängs
des zu testenden Signalweges (P) entsprechen- schrieben. Die dort angegebene Vorrichtung ist durch
der Impuls am Signalausgang des Selektors (SE) er- eine an jede Anschlußleitung der zu testenden Schalscheint
tung angeschlossene Zählschaltung gekennzeichnet,
2. Vorrichtung nach Anspruch 1, dadurch gekenn- mittels der das Verhalten der integrierten Halbleiterzeichnet,
daß der Impulsgeber (G) mit zwei Signal- 25 schaltung bestimmt und in einer Anzeigevorrichtung
ausgängen derart ausgestattet ist, daß an den beiden angezeigt wird.
Signalausgängen zueinander synchrone und inverse Es ist Aufgabe des Erfindung, eine Vorrichtung zur
Rechteckimpulse erscheinen. Messung der Signallaufzeiten in monolithisch integrier-
3. Vorrichtung nach Anspruch 1 oder 2, dadurch ten digitalen Halbleiterschaltungen anzugeben, die billig
gekennzeichnet, daß als Überlagerungsstufe (O) ein 30 ist und in Verbindung mit statischen Testautomaten
Exklusiv-ODEP*-Gatter mit zwei logischen Eingän- auch dann einsetzbar ist, wenn die zu testende integriergen
und als Selektor (SE) ein UND-Gatter mit zwei te Halbleiterschaltung sich noch im Herstellungsprozeß,
logischen Eingängen verwen^t ist daß dabei der also noch im Verband mit weiteren derartigen Schaltuneine
logische Eingang dor Überlagerungsstufe (O) gen in einer Halbleiterscheibe befindet,
unmittelbar mit einem SignalauLjang des Impulsge- 35 Erfindungsgemäß wird diese Aufgabe dadurch gelöst bers (G) und der eine logische Eingang des Selektors daß ein periodische Impulse abgebender Impulsgeber (SE) ebenfalls unmittelbar mit einem Signalausgang sowohl an den Signaleingang des zu testenden Signaides Impulsgebers fG,) verbunden ist und daß schließ- weges der digitalen Halbleiterschaltung als auch an den lieh der zweite logische Eingang der Überlagerungs- einen Eingang einer Überlagerungsstufe und der Ausstufe (O) über den zu testenden Signalweg (P) an 40 gang des zu testenden Signalweges an den anderen Eineinem Signalausgang des Impulsgebers (G) und der gang dieser Überlagerungsstufe ausgeschlossen ist, daß zweite logische Eingang des Selektors (SE) am logi- außerdem die Überlagerungsstufe symmetrisch hinsehen Ausgang der Überlagerungsstufe (ΐ?)liegt. sichtlich der Laufzeiten zwischen ihren beiden Eingän-
unmittelbar mit einem SignalauLjang des Impulsge- 35 Erfindungsgemäß wird diese Aufgabe dadurch gelöst bers (G) und der eine logische Eingang des Selektors daß ein periodische Impulse abgebender Impulsgeber (SE) ebenfalls unmittelbar mit einem Signalausgang sowohl an den Signaleingang des zu testenden Signaides Impulsgebers fG,) verbunden ist und daß schließ- weges der digitalen Halbleiterschaltung als auch an den lieh der zweite logische Eingang der Überlagerungs- einen Eingang einer Überlagerungsstufe und der Ausstufe (O) über den zu testenden Signalweg (P) an 40 gang des zu testenden Signalweges an den anderen Eineinem Signalausgang des Impulsgebers (G) und der gang dieser Überlagerungsstufe ausgeschlossen ist, daß zweite logische Eingang des Selektors (SE) am logi- außerdem die Überlagerungsstufe symmetrisch hinsehen Ausgang der Überlagerungsstufe (ΐ?)liegt. sichtlich der Laufzeiten zwischen ihren beiden Eingän-
4. Vorrichtung nach Anspruch 2 oder 3, dadurch gen und ihrem Signalausgang ausgebildet ist, daß ferner
gekennzeichnet, daß der Signaleingang des zu te- 45 der Signalausgang der Überlagerungsstufe über einen
stenden Signalweges (P) und der eine Signaleingang Selektor an eine Glättungsstufe geschaltet ist und daß
der Überlagerungsstufe (O) unmittelbar von dem ei- der Selektor derart ausgestaltet ist, daß lediglich ein der
nen Signalausgang des Impulsgebers (G) beauf- Zeitdauer der Verzögerung der Signale längs des zu
schlagt sind und der nicht mit dem Signalausgang testenden Signalweges entsprechender Impuls am Sider
Überlagerungsstufe (O) verbundene Signalein- 5G- gnalausgang des Selektors erscheint.
gang des Selektors (SE) alternativ auf beide Signal- Mit der vorliegenden Erfindung ist eine kostengünsti-
ausgänge des Impulsgebers schaltbar ist. ge, typenspezifische Laufzeitmessung mit einfacher Be-
5. Vorrichtung nach Anspruch 1 oder 2, dadurch dienung möglich.
gekennzeichnet, daß als Überlagerungsstufe (O) Aufgabe der Überlagerungsstufe ist es, ein Signal zu
zwei einander gleiche Komparatoren (K 1, K 2) ver- 55 erzeugen, welches durch die Laufzeit der vom Impulswendet
sind, deren beide Signalausgänge gemein- geber erzeugten Impulse im Prüfling geprägt ist. Dieses
sam mit dem Signalausgang der Überlagerungsstufe Signal wird dann im Selektor von den übrigen noch von
(O) verbunden sind und deren Referenzeingang der Überlagerungsstufe noch abgegebenen Signalen sedurch
je eine Gleichspannung (Uu Ut) beaufschlagt pariert und durch die Wirkung des entsprechend ausgeist,
daß der eine Ausgang des Impulsgebers (G) über 60 stalteten Selektors bzw. der nachgeschalteten Glätden
zu testenden Signalweg (P) an den Signalein- tungsstufe demoduliert und in eine Gleichspannung umgang
des einen !Comparators (K 1) und der andere gewandelt, deren Größe ein Maß für die Laufzeit bzw.
Ausgang des Impulsgebers (G) unmittelbar an den für die durch den Prüfling bedingte Verzögerung ist.
Signaleingang des anderen !Comparators (K 2) ge- Die Erfindung läßt sich auf verschiedene Weise realilegt ist und daß der Selektor (SE) als Gleichrichter 65 sieren, die nun anhand der F i g. 1 und 2 vorgestellt werausgebildet ist. den. Dabei wird zunächst die in F i g. 1 dargestellte Aus-
Signaleingang des anderen !Comparators (K 2) ge- Die Erfindung läßt sich auf verschiedene Weise realilegt ist und daß der Selektor (SE) als Gleichrichter 65 sieren, die nun anhand der F i g. 1 und 2 vorgestellt werausgebildet ist. den. Dabei wird zunächst die in F i g. 1 dargestellte Aus-
6. Vorrichtung nach einem der Ansprüche 1 bis 5, gestaltung beschrieben.
dadurch gekennzeichnet, daß als Glättungsglied Bei der in Fig. 1 dargestellten Ausgestaltung ist die
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782833608 DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782833608 DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2833608A1 DE2833608A1 (de) | 1980-02-28 |
DE2833608C2 true DE2833608C2 (de) | 1986-07-10 |
Family
ID=6045885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782833608 Expired DE2833608C2 (de) | 1978-07-31 | 1978-07-31 | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2833608C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5058087A (en) * | 1987-05-29 | 1991-10-15 | Siemens Aktiengesellschaft | Process for determining the electrical duration of signal paths |
DE3718114A1 (de) * | 1987-05-29 | 1988-12-08 | Siemens Ag | Verfahren zur feststellung der elektrischen laufzeit von signalstrecken |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4058767A (en) * | 1975-04-29 | 1977-11-15 | International Business Machines Corporation | Apparatus and process for testing AC performance of LSI components |
-
1978
- 1978-07-31 DE DE19782833608 patent/DE2833608C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2833608A1 (de) | 1980-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1448903B2 (de) | Fotoelektrische abtastvorrichtung | |
DE2430652C3 (de) | Analog-Digital-Wandler | |
DE2833556C2 (de) | Multiplizierer | |
EP0048862A1 (de) | Verfahren zur Messung von Widerständen und Kapazitäten von elektronischen Bauelementen | |
DE2833608C2 (de) | Vorrichtung zum Bestimmen der Signallaufzeit in integrierten digitalen Halbleiterschaltungen | |
DE2128883C3 (de) | ||
DE3029532A1 (de) | Verfahren und anordnung zur bestimmung eines magnetfeldes, z.b. des erdfeldes | |
DE2133726A1 (de) | Schaltungsanordnung zum Umsetzen einer Spannung in ein Impulsverhaltnis | |
DE1805099A1 (de) | Analog/Digital-Umsetzer | |
DE19620736C1 (de) | Elektronische Schaltung zum hochauflösenden Messen von Zeiten | |
DE2052753A1 (de) | Analog/Digital Umsetzer | |
DE2160064B2 (de) | ||
DE2161684C3 (de) | Vorrichtung zur inkrementalen Abtastung einer Strichskala | |
DE3132069C2 (de) | ||
DE1179634B (de) | Verfahren zur Erfassung des Phasenwinkels | |
DE1962333C3 (de) | AnaJog/DigitaJ-Umsetzer | |
DE1951437C (de) | Schaltungsanordnung zur Messung elektrischer Leistung bzw elektri scher Energie | |
DE1124278B (de) | Elektronisches Verfahren zur digitalen Ermittlung von Beschleunigung und zurueckgelegtem Weg bei Bewegungsvorgaengen | |
DE2060786C (de) | Vorrichtung zum zeitlichen Integne ren einer Meßspannung | |
DE2060786B2 (de) | Vorrichtung zum zeitlichen integrieren einer mess-spannung | |
DE19652077C2 (de) | Verfahren und Einrichtung zur Abtastung eines periodischen Signals | |
DE2353425C3 (de) | Einrichtung zur digitalen Messung der örtlichen oder zeitlichen Lage und des Anstiegs der Flanken elektrischer Signale | |
DE4006694C2 (de) | ||
DE1616463A1 (de) | Numerischer Phasenmesser | |
DE1548119A1 (de) | Messschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |