DE2824819A1

DE2824819A1 - Schnittstelle einer datenverarbeitungsanlage

Info

Publication number: DE2824819A1
Application number: DE19782824819
Authority: DE
Inventors: Armando Dipl Ing Consigli; Roberto Dipl Ing Danna
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1977-06-06
Filing date: 1978-06-06
Publication date: 1979-01-11
Also published as: BR7802813A; AU518055B2; AU3507578A; US4229788A; NZ187067A

Description

Schnittstelle einer Datenverarbeitungsanlage.

Die Erfindung bezieht sich auf eine Schnittstelle nach dem Oberbegriff des Anspruchs 1.

Eine Datenverarbeitungsanlage besteht bekanntlich aus einer Zentraleinheit und einer Vielzahl von peripheren Ein- und Ausgabeeinheiten, welche über entsprechende Schnittstellen Daten mit der Zentraleinheit austauschen. Die mit hoher Geschwindigkeit arbeitenden peripheren Einheiten übertragen die Daten im allgemeinen direkt in die Speicher der Datenverarbeitungsanlage (DMA-Betrieb), wogegen die langsamen peripheren Einheiten gewöhnlich unterbrechungsweise arbeiten, d.h. bei Bedarf das Vorliegen abzugebender Daten an die Schnittstelle melden, welche gegebenenfalls eine Unterbrechungsanforderung für das Arbeitsprogramm erzeugt. Die Zentraleinheit kann aber eine beliebige periphere Einheit daran hindern, das Arbeitsprogramm zu unterbrechen, so daß die zugehörige Schnittstelle dann keine Unterbrechungsanforderung erzeugen darf, obwohl die zugeordnete periphere Einheit das Vorliegen von mit der Zentraleinheit auszutauschenden Daten meldet.

Die unterbrechungsweise arbeitenden peripheren Einheiten sind ferner meistens auf mehrere Prioritätsstufen entsprechend der zu erfüllenden Aufgabe verteilt. Bei der Meldung auszutauschender Daten muß daher die Datenverarbeitungsanlage entsprechend der den betreffenden peripheren Einheiten zugeordneten Prioritätsstufe die Ünterbrechungsanforderungen erkennen und verwalten. Demgemäß müssen die Schnittstellen die Anforderungen zur Unterbrechung des Arbeitsprogramms aufgrund der durch die betreffende periphere Einheit gesendeten Meldung und aufgrund der durch die Zentraleinheit ausgegebenen Befehle verwalten.

809882/0681

Der Erfindung liegt die Aufgabe zugrunde, eine Schnittstelle anzugeben, die bei Meldung von an die Datenverarbeitungs anlage zu sendenden Daten seitens der peripheren Einheit die Anforderung zur Unterbrechung des Arbeitsprograirans mit einer besonders einfachen, zuverlässigen und wirtschaftlichen Schaltungsanordnung gemäß den oben erläuterten Erfordernissen verwaltet.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung beschrieben. Es zeigen:

Fig. 1 den prinzipiellen Aufbau eines Datenverarbeitungssystems;

Fig. 2 die Verteilung der peripheren Einheiten auf mehrere Prioritätsstufen und

Fig. 3 im einzelnen eine der erfindungsgemäß realisierten Schnittstellen-Einheiten von Fig. 1, die einer unterbrechungsweise arbeitenden peripheren Einheit zugeordnet werden kann.

In Fig. 1 ist ein eine Zentraleinheit UE enthaltendes Datenverarbeitungssystem dargestellt, an welches eine Zweirichtungs-Hauptleitung Z geschaltet ist, über die die peripheren Einheiten UP., UP,/ ..·/ UP_n Daten mit der Zentraleinheit austauschen. An diese Hauptleitung sind die peripheren Einheiten über entsprechende Schnittstellen UI₁, UI₂* ··· UI_n geschaltet.

809882/0681

Das Arbeitsprogramm sieht eine periodische Abtastung der schnellen peripheren Einheiten vor, während die langsamen peripheren Einheiten gewöhnlich bei Unterbrechung betrieben werden. Die den langsamen peripheren Einheiten zugeordneten Schnittstellen empfangen zu diesem Zweck ein Signal bei Vorliegen von an die Datenverarbeitungsanlage weiterzugebenden Daten und erzeugen eine Unterbrechungsanforderung für das Arbeitsprogramm, aufgrund welcher die Zentraleinheit gemäß der vorgesehenen Betriebsweise den Datenaustausch freigibt. Die Unterbrechungsanforderungen werden von der Datenverarbeitungsanlage gemäß einem Prioritätskriterium verwaltet, das jeder langsamen peripheren Einheit zugeteilt ist. Die langsamen peripheren Einheiten sind in Gruppen unterteilt, denen jeweils eine festgelegte Prioritätsstufe entspricht.

In Fig. 2 ist ein Prioritäts-Codierer PE dargestellt, der eine Anzahl m Eingänge aufweist, an welche je eine Gruppe von peripheren Einheiten UP., UP₂, ·.·, UP. über die Schnittstellen UI,, UI₂, ..., UI. geschaltet ist. Ein Leitwerk für die Zentraleinheit UE mit einem derartigen Prioritäts-Codierer ist Gegenstand der Patentanmeldung P 27 45 204.6, in der die Betriebsweise beschrieben ist, nach welcher das Leitwerk der Datenverarbeitungsanlage arbeitet, wenn sie vom Codierer PE den Code des als aktiv festgestellten Prioritätseingangs empfängt.

Den Einheiten gleicher Prioritätsstufe wird ferner ein relativer Prioritätsgrad zugeteilt, nach welchem eine zu einer gegebenen Gruppe gehörende periphere Einheit den entsprechenden Eingang des Prioritäts-Codierers PE anregen kann, wenn keine von peripheren Einheiten höheren Prioritätsgrades der gleichen Gruppe erzeugten Unterbrechungsanforderungen vorliegen.

809882/0681

In Fig. 3 ist eine der Schnittstellen im einzelnen dargestellt; sie besteht im wesentlichen aus einer Folgeschaltung RS.

Zum besseren Verständnis der Schnittstelle soll zunächst anhand der folgenden Tabelle der Aufbau eines allgemeinen Eingabe-Ausgabe-Befehls (E/A-Befehl) beschrieben werden.

8	3	2	4	7
Operationscode	Mikro befehle	Periph. Zustand	Funk tions code	Adresse der per,Einheit

Bei dieser Befehlsart bildet ein erster Bereich von 8 Bits den Operationscode. Ein zweiter Bereich von 3 Bits ist ein Mikrobefehlsbereich, durch welchen die Notwendigkeit ausgedrückt wird, bestimmte, zum Betrieb der an der Durchführung des E/A-Befehls beteiligten peripheren Einheit erforderliche Signale (z.B. Taktsignale) zu senden. Ein dritter, den Zustand der peripheren Einheit ausdrückender Bereich enthält zwei Bits, die zur Veränderung des Zustandes der betreffenden peripheren Einheit benutzt werden. Ein vierter Bereich von vier Bits drückt den Funktionscode aus, gibt also die Art der Eingabe- bzw. Ausgabe-Operation der peripheren Einheit an. Ein fünfter Bereich von 7 Bits enthält schließlich die Adresse der an der Durchführung des betrachteten Befehls beteiligten peripheren Einheit, durch welche diese Einheit identifiziert werden kann.

Die Folgeschaltung RS enthält ein Register RG, das zwei Bits speichern kann und an den Ausgang eines Multiplexers MX geschaltet ist. An den ersten Eingang des Multiplexers gelangen zwei am Ausgang eines Kombinator- oder Schaltnetzes RC ver-

809 8 8 2/0681

fügbare Bits, während an den zweiten Multiplexer-Eingang die im genannten dritten Bereich des E/A-Befehls vorgesehene Bits gelangen. An den Ausgang des Registers RG sind das zur Folgesteuerung dienende Schaltnetz RC und eine Decodiereinheit DC geschaltet. Dem Register RG ist eine (nicht dargestellte) Schaltung zugeordnet, die bei der Speisung oder Einschaltung des Gerätes eine festgelegte Codekonfiguration bewirkt.

Es soll nun die Arbeitsweise der Schaltungsanordnung mit Hilfe des unten dargestellten Flußdiagramms beschrieben werden:

Bei der Speisung des Gerätes bewirkt die genannte dem Register RG zugeordnete Schaltung einen Code im Register, der den Zustand D ausdrückt. Die Schnittstelle ist bei diesem Zustand gesperrt und kann das Arbeitsprogramm nicht unterbrechen, so daß, wenn die periphere Einheit das Vorliegen von an die Datenverarbeitungsanlage zu sendenden Daten meldet, diese Daten nicht übertragen werden können, bis ein Freigabebefehl von der Datenverarbeitungsanlage erzeugt wird. Aufgrund dieses

809882/0681

282A819

Befehls erfolgt die übertragung der am zweiten Eingang des Multiplexers MX vorliegenden Bits; dieser Eingang wird durch ein Signal χ gesteuert, das am Ausgang eines UND-Gliedes N gemäß folgender logischer Funktion erzeugt wird:

x=j . d . c.

Das Signal d ist aktiv bei vorhandenem E/A-Befehl (Untersuchung der Bits genannten ersten Bereichs), während das Signal c eines der Bits des genannten zweiten Bereichs des Befehls darstellt und bei seiner Aktivierung einen Zustandswechsel-Befehl ausdrückt. Das Signal j wird am Ausgang einer Identifizierungs-Schaltung CI erzeugt, der an einem Eingang die Adresse I der peripheren Einheit zugeführt ist, welcher die betrachtete Schnittstelle zugeordnet ist, während sie an ihrem zweiten Eingang die Bits des genannten fünften Bereichs empfängt, die die Adresse I der die Zustandeänderung erfahrenden peripheren Einheit ausdrücken. Bei Identität dieser Codes erzeugt die Schaltung CI das Signal j.

Ist das Signal χ vorhanden, so erscheinen die Bits des dritten Bereichs am Eingang des Registers RG. Sie werden gespeichert, wenn ein Signal y vorhanden ist, das gemäß folgender logischer Funktion erzeugt wird, deren verschiedene Ausdrücke in ihrer Bedeutung später erläutert werden sollen:

y=j .d.c+s.A_A+p.A_B+k.A_c·

Sind die Signale χ und y aktiv, so werden im Register RG die im dritten Bereich des Befehls vorliegende, z.B. den A-Zustand ausdrückende Bits gespeichert. Bei diesem Zustand ist die periphere Einheit freigegeben, eine Unterbrechungsanforderung

809882/0681

zu erzeugen; aus Diagnose- oder Prüfungsgründen kann jedoch die Datenverarbeitungsanlage die periphere Einheit zwingen, irgend einen der im folgenden genannten Zustände anzunehmen.

Die im Register RG gespeicherte Bitkonfiguration wird durch die Einheit DC decodiert, welche an ihrem Ausgang ein entsprechendes binäres Signal Δ_Α erzeugt. Die Bitkonfiguration gelangt auch an den Eingang des Schaltnetzes RC, das bei Vorliegen des den Α-Zustand ausdrückenden Code einen dem B-Zustand entsprechenden Code erzeugt. Dieser Code gelangt über den Multiplexer MX zum Eingang des Registers RG und wird nur dann gespeichert, wenn die zugeordnete periphere Einheit das Vorliegen von an die Datenverarbeitungsanlage weiterzugebenden Daten meldet. Sind solche Daten vorhanden, werden ein Signal s und folglich das genannte Signal y erzeugt. Der den B-Zustand ausdrückende Code erscheint daher am Ausgang des Registers RG, wird als Signal Δ_π von der Einheit DC angezeigt und bewirkt zugleich die Erzeugung eines den C-Zustand ausdrückenden Codes, der über den Multiplexer MX am Eingang des Registers RG auftritt. Die Speicherung dieses neuen Codes ist durch ein Signal ρ bedingt, das dann aktiv ist, wenn die zur gleichen Prioritätsstufe gehörenden peripheren Einheiten, denen jedoch eine höhere Priorität zugeteilt wurde, keine auszugebenden Daten gemeldet haben. Das Signal ρ wird durch eine Schaltungsanordnung erzeugt, die hier nicht dargestellt werden muß, weil sie an sich bekannt ist. Das Signal ρ bewirkt also die Eingabe der den C-Zustand ausdrückenden Bitkonfiguration in das Register RG, worauf die Decodiereinheit DC am entsprechenden Ausgang das Signal Δ_ bzw. ein Signal α erzeugt, das eine Anforderung zur Unterbrechung des Arbeitsprogramms ausdrückt. Dieser Ausgang (A_c) ist mit einem vorbestimmten Eingang (Eingang 3 in Fig.2) des Codierers PE verbunden, der bei Fehlen aktiver Eingangs-

809882/0681

signale mit höherer Priorität einen Code ausgibt, der die Kennzahl des Eingangs ausdrückt, dem das Ausgangssignal α zugeführt ist.

Durch die nun beschriebene Prozedur gelangt die ünterbrechungsanf orderung an das Leitwerk der Zentraleinheit, das später seine Bereitschaft meldet, sie in Erwägung zu ziehen. Die für den C-Zustand charakteristische Bitkonfiguration bewirkt die Erzeugung eines den D-Zustand ausdrückenden Codes durch das Schaltnetz RC, welcher über den Multiplexer MX zum Eingang des Registers RG gelangt. Ist das Leitwerk dazu bereit, die empfangene ünterbrechungsanforderung zu verwalten, so erzeugt es ein Signal k, das die Ausgabe der Adresse seitens der peripheren Einheit, von der die Unterbrechungsanforderung gekommen war, sowie die gleichzeitige übertragung der für den D-Zustand charakteristischen Bitkonfiguration in das Register RG bewirkt. In dieser Lage ist die periphere Einheit für die Sendung weiterer ünterbrechungsanf orderungen gesperrt; sie kann dann gemäß dem beschriebenen Verfahren durch die Datenverarbeitungsanlage wieder freigegeben werden. Die Ausgabe der Adresse erfolgt durch eine Schaltung CF., die eine hohe Ausgangsimpedanz hat (3 Zustände) und bei einem Befehl k . Δ-, über die Zweirichtung s-Hauptleitung Z der Datenverarbeitungsanlage die Bitkonfiguration der Adresse I weitergibt.

Durch das Erscheinen des genannten Signals α am Eingang des Prioritätscodierers PE wird ein Programm identifiziert, das die ünterbrechungsanforderung verwaltet. Beispielsweise sei angenommen, daß die betrachtete periphere Einheit ein Fernschreiber ist, der das Vorliegen einer an die Datenverarbeitungsanlage zu sendenden Dateneinheit gemeldet hat.

809882/0681

Das jfrogrsi'oiTi für die unterbrechung sverwaltung enthält einen ii/k-E&fehl f der die Übertragung dieser Dateneinheit auf die Zv/eirichtungs-h'auptleitung Z steuert, Die für die Datenverarbeitungsanlage bestimmten Daten stehen am Eingang einer
zweiten Aufgabe-Schaltung CF₂ zur Verfügung und werden dann auf die Zweirichtungs-Hauptleitung gesendet, wenn ein Signal w erscheint, das der logischen Funktion w = j . d . 1 entspricht, "wobei 1 das irr, erwähnten vierten Bereich der E/A-Eefehle vorliegende Signal ist, welches dann aktiv ist, wenn ein Eingabebefehl vorgesehen ist.

809882/0881

Leerseite

Claims

(DB 386)

Ital.Anm.Nr.24387 A/77

vom 6. Juni 1977

Societä Italiana Telecomunicazioni

Siemens s.p.a. Piazzale Zavattari 12, Mailand/Italien

Patentansprüche

1 Λ Schnittstelle einer Datenverarbeitungsanlage zur Verbindung einer Zentraleinheit mit einer mit Arbeitsprogramm-Unterbrechung arbeitenden peripheren Einheit, mit einer Schaltungsanordnung, welche die übertragung von Daten von der peripheren Einheit zu der Zentraleinheit in Abhängigkeit von der Zustimmung der Zentraleinheit und von Prioritätskriterien anderer peripherer Einheiten steuert, dadurch gekennzeichnet , daß eine Folgeschaltung (RS) vorgesehen ist, die Zustandsänderungen aufgrund von drei an einem ersten Eingang erscheinenden Signalen ausführt, von denen das erste Signal (s) erzeugt wird, wenn die periphere Einheit (UP) das Vorliegen von der Zentraleinheit (UE) zu sendenden Daten meldet, und den übergang von einem der Bereitschaft der peripheren Einheit zur Unterbrechung des Arbeitsprogramms der Zentraleinheit entsprechenden ersten Zustand

(A) auf einen zweiten Zustand (B) steuert, während das zweite Signal (p) erzeugt wird, wenn keine weiteren peripheren Einheiten (UP) höherer Priorität sich in ihrem zweiten Zustand

(B) befinden, und den übergang vom zweiten Zustand auf einen dritten Zustand (C) steuert, bei dem ein Signal (α) zur Anforderung einer Unterbrechung des Arbeitsprogramms der Zentraleinheit gesendet wird, und das dritte Signal (k) von der

809882/0681

ORIGINAL INSPECTED

Zentraleinheit erzeugt wird, wenn diese zur Verwaltung der Unterbrechungsanforderung bereit ist, und den übergang vom dritten Zustand (C) auf einen vierten Zustand (D) steuert, bei dem die Sendung weiterer Unterbrechungsanforderungen verhindert und eine Unterbrechungsroutine eingeleitet wird; und daß der Folgeschaltung (RS) an einem zweiten Eingang eine Bitkonfiguration zugeführt ist, die in einem vorgegebenen Bereich der Befehle des Arbeitsprogramms der Zentraleinheit vorgesehen ist, um gegebenenfalls den Zustand der an der Ausführung des Befehls beteiligten peripheren Einheit zu ändern.
2.) Schnittstelle nach Anspruch 1, dadurch gekennzeichnet , daß die Folgeschaltung (RS) ein Register (RG) enthält, das mit dem Ausgang eines Multiplexers (MX) verbunden ist, dessen erster Eingang (1) an den Ausgang eines kombinatorischen Schaltnetzes (RC) geschaltet ist, das bei jedem am Ausgang des Registers (RG) erscheinenden Code eine festgelegte Bitkonfiguration ausgibt, daß die dem ersten Eingang des Schaltnetzes (RC) zugeführten Signale die übertragung der am Ausgang des Multiplexers (MX) verfügbaren Codes in das Register (RG) steuern, und daß der zweite Eingang der Folgeschaltung (RS) aus dem zweiten Eingang (2) des Multiplexers (MX) besteht.
3.) Schnittstelle nach Anspruch 2, dadurch gekennzeichnet , daß der Multiplexer (MX) die am zweiten Eingang vorliegende Bitkonfiguration dann ausgibt, wenn ein viertes Signal (x) am Ausgang eines von drei weiteren Signalen (d, j, c) gesteuerten UND-Gliedes (N) erzeugt wird, wenn der betrachtete Befehl ein Eingabe-Ausgabe-Befehl ist, wenn die in diesem Befehl enthaltene Adresse mit der Adresse der betreffenden peripheren Einheit übereinstimmt und wenn

809882/0681

ein in diesem Befehl vorgesehenes Bit eine Zustandsänderung verlangt.
4.) Schnittstelle nach Anspruch 1,2 oder 3, dadurch gekennzeichnet , daß das dritte Eingangssignal (k) der Folgeschaltung (RS) eine Ausgabeschaltung (CF ) freigibt, welche die Adresse der der Schnittstelle (UI) zugeordneten peripheren Einheit (UP) an die Zentraleinheit (UE) sendet.
5.) Schnittstelle nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet , daß an den Ausgang des Registers (RG) eine Decodiereinheit (DC) geschaltet ist, deren Ausgangssignale den übergang auf den Zustand i + 1 nur dann freigeben, v/enn im Register (RG) ein einen gegebenen Zustand i ausdrückender Code vorliegt.
809882/0881