DE2821452C2 - - Google Patents
Info
- Publication number
- DE2821452C2 DE2821452C2 DE19782821452 DE2821452A DE2821452C2 DE 2821452 C2 DE2821452 C2 DE 2821452C2 DE 19782821452 DE19782821452 DE 19782821452 DE 2821452 A DE2821452 A DE 2821452A DE 2821452 C2 DE2821452 C2 DE 2821452C2
- Authority
- DE
- Germany
- Prior art keywords
- time
- pcm
- analog
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Re
duzierung der Signallaufzeit in PCM-Zeitmultiplex-Fern
sprechvermittlungsanlagen mit den einzelnen Sprechka
nälen oder Anschlüssen zugeordneten Codierern und Deco
dierern, die in einer durch den Abtastzyklus vorgegebe
nen Folge jeweils die analogen Sprachsignale in PCM-
Worte umwandeln und aussenden sowie ankommende PCM-Worte
in analoge Sprachsignale umwandeln.
In Nachrichtenübertragungssystemen, die in digitaler Form
die Information übertragen, werden an der Übergangsstelle
zwischen analoger und digitaler Übertragung sogenannte PCM-
Kanalcodierer eingesetzt. Sie haben die Aufgabe, aus einem
analogen Augenblickswert einer Sprachinformation eine in
Binärwerten verschlüsselte Information zu bilden. Für diesen
mit Pulscodemodulation bezeichneten Vorgang wird eine be
stimmte Zeit benötigt. Die dabei entstehende digitale Infor
mation wird in einem aus mehreren bits bestehenden sogenannten
PCM-Wort zusammengefaßt. Dieses PCM-Wort wird in serieller
Form auf die PCM-Übertragungsstrecke gegeben. Am Empfangs
ort wird diese Information in ein Schieberegister eingeladen
und nachfolgend in einen Analogwert zurückverwandelt. Die
solchermaßen zurückgewonnenen Analogwerte müssen in einer
zyklischen Folge auftreten, damit sie zu einem der gesendeten
Sprachinformation entsprechenden Niederfrequenzsignal umge
formt werden können. Diese zyklische Folge erreicht man da
durch, daß der Beginn des Sendens eines PCM-Wortes von einem
Takt gesteuert wird, der dem Abtastzyklus entspricht, mit
dem die Signalquelle an der sendeseitigen Einrichtung abge
tastet wird.
Bekannte PCM-Kanalcodierer sind so gestaltet, daß
jeweils zum Zeitpunkt der Probeentnahme aus dem Ana
logsignal gleichzeitig mit dem Senden des PCM-Wortes,
das aus dem von der vorigen Abtastung entstammenden
Analogwert gebildet wurde, begonnen wird. Dadurch er
gibt sich, daß zwischen der Probeentnahme und dem
Sendebeginn des darausgebildeten PCM-Wortes jeweils
die gesamte Zykluszeit als Laufzeit entsteht. Diese
Laufzeit entsteht naturgemäß bei jedem Umwandeln von
einem Analogsignal in ein Digitalsignal, so daß bei
Übertragungsstrecken, bei denen mehrmalige Umwandlungen
erfolgen, sich die Signallaufzeiten entsprechend addieren.
Da außerdem noch leitungsbedingte Signallaufzeiten dazu
kommen, kann die Gesamtsignallaufzeit zu Hall- und Echoeffek
ten führen.
Die Aufgabe der Erfindung besteht darin, die Signallauf
zeit in einem PCM-Codierer in Senderichtung auf das
technisch erforderliche Maß zu reduzieren. Für die eigent
liche Umwandlung eines Analogsignals in ein digitales
PCM-Wort wird nämlich nicht gesamte Zykluszeit benötigt.
Damit ist es möglich, die verbleibende Zeit zur Reduzierung
der Signallaufzeit zu nutzen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der den
Beginn des Aussendens eines PCM-Wortes bestimmende zyklisch
auftretende Sendetakt über eine Verzögerungseinrichtung dem
den Analogwert des Sprachsignals übernehmenden Schalter,
und gleichermaßen der Steuerung der die Umwandlung dieses
Analogwertes in ein PCM-Wort vornehmenden Einrichtung in
der Weise zugeführt wird, daß zwischen dem Zeitpunkt der
Übernahme des analogen Sprachsignals durch den Schalter und
den nachfolgenden Aussenden des darausgebildeten PCM-Wortes
nicht die gesamte Zykluszeit zwischen zwei Sendetakten liegt,
sondern eine um eine bestimmte Verzögerungszeit reduzierte
Signallaufzeit entsteht. Anhand des in den Zeichnungen darge
stellten Ausführungsbeispiels wird die Schaltungsanordnung
und deren Funktion im folgenden erläutert.
Es zeigt
Fig. 1 eine an der Übergangsstelle zwischen ana
loger und digitaler Übertragung eingesetzte
Sende- und Empfangseinrichtung,
Fig. 2 mögliche Ausführungsformen der Verzögerungs
einrichtung,
Fig. 3 ein Impulsdiagramm, das die reduzierte Sig
nallaufzeit zeigt.
Die in Fig. 1 dargestellte, mit PCM-CODEC bezeichnete Ein
richtung ist an der Übergangsstelle zwischen analoger und
digitaler Übertragung angeordnet. Die analoge Eingangslei
tung AnE ist an eine Schalteinrichtung PAM-S geführt, die
durch einen Takt zyklisch betätigt wird und aus dem Analog
signal kurzzeitige Proben entnimmt. Das auf diese Weise
gewonnene Signal wird zwischengespeichert und einem Analog-
Digital-Wandler ADW zugeführt. Mit Hilfe eines digital arbei
tenden Steuerwerkes STWS wird dieses Analogsignal digitali
siert und dem Eingang eines Schieberegisters SRA angeboten.
In einer Sendesteuerung STS wird der Systemtakt T mit dem
Sendetakt T 1 so verknüpft, daß das von ADW gebildete PCM-
Wort von einem Schieberegister SRA seriell an den Ausgang PCM-A
ausgegeben wird.
Ein an Eingang PCM-E einlaufendes seriell ankommendes PCM-
Wort wird im Schieberegister SRE aufgenommen und an den
Digital-Analog-Wandler DAW abgegeben. Mit Hilfe einer Empfangs
steuerung STWE wird dafür gesorgt, daß synchronisiert mit dem
Empfangstakt T 2 der Empfang und die Abgabe des Analogsignals
an den Ausgang AnA direkt als Niederfrequenzsignal erfolgen
kann.
Wie bereits beschrieben, bestimmt der Sendetakt T 1 den
Beginn der Aussendung des PCM-Wortes aus dem Schiebere
gister SRA. Dieses PCM-Wort stellt in binär verschlüs
selter Form den Wert dar, der von ADW aus dem Analogwert
des Eingangssignals gebildet wurde. Würde der Sendetakt
T 1 unverzögert dem Schalter PAM-S zugeführt, so würde
zur selben Zeit ein neues Analogsignal dem ADW angeboten,
das erst mit dem bei nächsten Zyklus erscheinenden Takt
T 1 zur Aussendung kommen würde.
Erfindungsgemäß wird deshalb zwischen den Takt T 1 und den Takt
eingängen der Steuerung STWS und den Schalter PAM-S eine
Verzögerungseinrichtung VZ angeordnet. Damit wird erreicht,
daß die Übernahme eines neuen Analogsignals über den Schal
ter an den ADW erst nach einer durch die Verzögerungsein
richtung vorgegebenen Zeit erfolgt. Die verbleibende Zeit
bis zur Aussendung dieser in ein PCM-Wort umgewandelten
Information ist dann geringer als die volle Zykluszeit, die
durch den Takt T 1 vorgegeben ist. Es ergibt sich also eine
Reduzierung der Signallaufzeit, die bis auf einen für die
Umwandlung des Analogsignals in ein PCM-Wort notwendigen Zeit
wert ausgelegt sein kann.
Die Fig. 2a und 2b zeigen Ausführungsformen der Verzöge
rungseinrichtung. In Fig. 2a ist ein einfaches Schieberegister
dargestellt, an dessen Dateneingang der Sendetakt T 1 angeschal
tet ist. Der Systemtakt T ist dem Impulseingang des Schiebere
gisters zugeführt. Die Verzögerungszeit ergibt dabei durch
Multiplikation der Anzahl der im Schieberegister enthaltenen
Zellen mit der Taktfolgezeit des Taktes T.
Fig. 2b zeigt, wie eine Verzögerungseinrichtung aussehen kann,
mit der man variable Verzögerungszeiten einstellen kann. Es
handelt sich hierbei um einen mit einem Binärwert ladbaren
Binärzähler, der mit Erscheinen des Taktes T 1 an seinem Ladeein
gang einen voreingestellten Binärwert A bis N übernimmt. Mit
dem am Eingang des Eingangsgatters EG liegenden Systemtakt T
wird der Rückzähleingang des Binärzählers so gesteuert, daß
nach einer durch den voreingestellten, in den Zählerbaustein
eingeladenen Binärwert vorgegebenen Zeit am Ausgang B der
verzögerte Takt T 1′ erscheint. Dies geschieht bei der Null
stellung des Zählers, und es wird dabei über das Umkehrgatter
UG ein Weiterzählen des Zählers verhindert. In dieser Stel
lung verharrt die Einrichtung, bis durch Wiedererscheinen
des Taktes T 1 das Spiel von neuem beginnt, indem durch Ein
laden des voreingestellten Binärwertes das Eingangsgatter EG
wieder freigegeben wird.
Aus der Fig. 3 geht hervor, wie eine um den Wert tv reduzier
te Signallaufzeit tr erreicht wird. Diese reduzierte Signal
laufzeit ist kleiner als die gesamte Zykluszeit tz, muß aber
naturgemäß größer sein als die zum Umwandeln des Analogwertes
in ein PCM-Wort benötigte Zeit tw.
Claims (4)
1. Schaltungsanordnung zur Reduzierung der Signallaufzeit
in PCM-Zeitmultiplex-Fernsprechvermittlungsanlagen mit
den einzelnen Sprechkanälen oder Anschlüssen zugeord
neten Codierern und Decodierern, die in einer durch den
Abtastzyklus vorgegebenen Folge jeweils die analogen
Sprachsignale in PCM-Worte umwandeln und aussenden sowie
ankommende PCM-Worte in analoge Sprachsignale umwandeln,
dadurch gekennzeichnet,
daß der den Beginn des Aussendens eines PCM-Wortes be
stimmende zyklisch auftretende Sendetakt (T 1) über eine
Verzögerungseinrichtung (VZ) dem den Analogwert des
Sprachsignals übernehmenden Schalter, und gleichermaßen der
Steuerung der die Umwandlung dieses Analogwertes in ein
PCM-Wort vornehmenden Einrichtung in der Weise zugeführt
wird, daß zwischen dem Zeitpunkt der Übernahme des Sprach
signals durch den Schalter und dem nachfolgenden Aussenden
des daraus gebildeten PCM-Wortes nicht die gesamte Zyklus
zeit zwischen zwei Sendetakten liegt, sondern eine um eine
bestimmte Verzögerungszeit reduzierte Signallaufzeit ent
steht.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Verzögerungszeit (tv) kleiner ist als die Differenz
zwischen der Zykluszeit (tz) und der für das Umwandeln des
Analogsignals in ein PCM-Wort benötigten Zeit (tw).
3. Schaltungsanordnung nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
daß die Verzögerungszeit (tv) durch ein von einem Systemtakt
(T) gesteuertes Schieberegister gebildet wird, das eine zum
Erreichen der Verzögerungszeit (tv) erforderliche Anzahl von
Stufen hat.
4. Schaltungsanordnung nach den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
daß die Verzögerungszeit durch einen mit einem Binär
wert zyklisch geladenen Zähler gebildet wird, der mit
jedem Systemtakt (T) rückwärts gezählt wird und beim
Erreichen der Nullstellung den verzögerten Takt aus
gibt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782821452 DE2821452A1 (de) | 1978-05-17 | 1978-05-17 | Schaltungsanordnung zur reduzierung der signallaufzeit in pcm-zeitmultiplex- fernsprechvermittlungsanlagen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782821452 DE2821452A1 (de) | 1978-05-17 | 1978-05-17 | Schaltungsanordnung zur reduzierung der signallaufzeit in pcm-zeitmultiplex- fernsprechvermittlungsanlagen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2821452A1 DE2821452A1 (de) | 1979-11-22 |
DE2821452C2 true DE2821452C2 (de) | 1987-07-30 |
Family
ID=6039521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782821452 Granted DE2821452A1 (de) | 1978-05-17 | 1978-05-17 | Schaltungsanordnung zur reduzierung der signallaufzeit in pcm-zeitmultiplex- fernsprechvermittlungsanlagen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2821452A1 (de) |
-
1978
- 1978-05-17 DE DE19782821452 patent/DE2821452A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2821452A1 (de) | 1979-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
EP0033565B1 (de) | Adaptiver Deltamodulator | |
DE1474576B2 (de) | Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb | |
DE1957872A1 (de) | Digital-Analog-Umsetzer | |
DE2351013B2 (de) | Nachrichtenuebermittlungssystem | |
DE1276736B (de) | Schaltung zur Verstaerkungssteuerung | |
DE1275914B (de) | Unterwasser-Fernmesseinrichtung | |
DE2226778A1 (de) | Datenübertragungssystem | |
DE2501531B2 (de) | Digitale Schaltungsanordnung zum Umwandeln komprimierter differenz-pulscodemodulierter Signale in PCM-Signale | |
DE1912981A1 (de) | Codierer fuer Pulscodemodulation und differentielle Pulscodemodulation | |
DE2821452C2 (de) | ||
DE2139918C3 (de) | Analog Digital Codierer | |
CH623440A5 (de) | ||
DE2333298B2 (de) | Schaltungsanordnung zur umsetzung von analog-signalen in pcm-signale und von pcm-signalen in analog-signale | |
DE1206466B (de) | Code-Umsetzer zur Umsetzung von in einem n-bit-Digitalcode dargestellten Informationen in arythmische p-bit-Codekombinationen (Fernschreibzeichen) | |
DE1512508B2 (de) | Verfahren zum uebertragen einer impulsfolge | |
DE2203408B2 (de) | Verfahren und Vorrichtung zur Übertragung von relativ langsam einlaufenden digitalen Datenbits auf einen relativ schnell übertragenden, impulskodierten Signalübertragungskanal | |
DE1762501B2 (de) | Verfahren und vorrichtung zum kodieren und umformen eines analogen signals | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE1512508C3 (de) | Verfahren zum Übertragen einer Impulsfolge | |
DE1189587B (de) | Nichtlinearer Entschluessler fuer ein elektrisches Pulscodemodulationssystem | |
DE3219412C2 (de) | ||
DE2746299C3 (de) | Steuerschaltung zur Zündung von Thyristoren und deren Rückmeldung | |
DE1462695C (de) | Verfahren fur die Zahlcodierung fur Mehrkanal Pulscodemodulation | |
DE2543390C3 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELENORMA TELEFONBAU UND NORMALZEIT GMBH, 6000 FRA |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |