DE2809315B2 - Digitaler Frequenzdiskriminator - Google Patents

Description

Die Erfindung bezieht sich auf einen digitalen Frequenzdiskriminator für Einrichtungen der elektrischen Nachrichten- und Datentechnik mit einer die aufeinander folgenden Impulse eines periodischen pulsförmigen Meßsignals zeitmäßig durch ein pulsförmiges Bezugssignal auswertenden Schalteinrichtung mit einer Auswertelogik und einer der Auswertelogik nachgeschilteten Integrierschaltung.

Frequenzdiskriminatoren werden beispielsweise zum Nachregeln der Empfängeroszillatoren bei ungenügender Frequenzkonstanz verwendet. Eine andere Anwendung ist bei Richtfunkempfängern gegeben, bei denen die von einem Frequenzdiskriminator abgegebene, einer Frequenzabweichung vom Sollwert proportionale Gleichspannung als Kriterium für den Ausfall des Nutzsenders herangezogen wird. Bei Richtfunkempfängern muß nämlich damit gerechnet werden, daß in Nachbarkanälen ebenfalls starke Sendersignale auftreten, die bei Ausfall des Nuczsenders das Nutzsignal vortäuschen könnten, sofern neben der Überwachung der Feldstärke nicht auch noch die Frequenz überwacht werden würde.

Um den Frequenzfehler klein zu halten, wird von Frequenzdiskriminatoren, die zum Nachregeln von Empfängeroszillatoren eingesetzt werden, verlangt, daß die Diskriminatorkennlinie eine sehr konstante Mittenfrequenz sowie eine große Steilheit au'weist. Außerdem soll die Kennlinie monoton verlaufen, damit die Frequenzregelschleife stabil bleibt. Auch bei der Anwendung in Richtfunkemplängern zur Überwachung des Nutzsenders muß die Diskriminatorkennlinie genau definiert sein, damit Nutz· und Störsignal sicher unterschieden werden können. Allerdings ist hier eine wesentlich kleinere Steilheit ausreichend. Um Frequenzdiskriminatoren für unterschiedliche Anwendungen möglichst universell einsetzen zu können, sind Schaltungen erwünscht, bei denen sich Steilheit und Mittenfrequenz leicht ändern lassen. Frequenzdiskriminatoren mit großer Steilheit können mit Filterquarzen realisiert werden. Bei geringerer Steilheit können Spulendiskriminatoren zur Anwendung kommen, mit denen sich jedoch die gewünschte Genauigkeit und Konstanz nicht erreichen läßt. Außerdem haben solche Frequenzdiskriminatoren den Nachteil, daß sie sich einer leichten Umstellung auf andere Werte der Mittenfrequenz und der Steilheit widersetzen. Entsprechendes gilt von vorgenannten Zähldiskriminatoren, wie sie beispielsweise in der Literaturstelle »Frequenz«,

27. Jahrgang, 1973, Heft 7, Seiten 175 bis 183 beschrieben sind.

Durch die US-PS 40 52 676 ist weiterhin eine frequenzdiskriminierende Schaltung in digitaler Technik bekannt, bei der die aufeinanderfolgenden Impulse eines periodischen pulsförmigen MeBsignals zeitmäßig durch ein pulsförmiges Bezugssignal von einer Schalteinrichtung ausgewertet wird, die eine Auswertelogik und eine der Auswertelogik nachgeschaltete Inte^rierschaltung aufweist Diese bekannte Schaltung eignet ι ο sich jedorh nur für niedrige Frequenzen, wie sie beispielsweise bei der Drehzahlregelung von Werkzeugmaschinen auftreten. Entsprechendes gilt für die frequenzdiskriminierende Schaltung nach der DE-AS 12 45 419.

Der Erfindung liegt die Aufgabe zugrunde, zur Realisierung eines Frequenzdiskriminators für kurze elektromagnetische Wellen, wie sie in der Nachrichten- und Datentechnik üblich sind, eine weitere Lösung anzugeben, die es bei hohen Anforderungen an die Genauigkeit gestattet, die Diskriminatorkennlinie hinsichtlich Mittelwert und Steilheit mit einfachen Mitteln zu ändern und auf diese Weise einen universellen Einsatz für einen solchen Frequenzdiskriminator zu ermöglichen.

Ausgehend von einem digitalen Frequenzdiskriminator für Einrichtungen der elektrischen Nachrichten- und Datentechnik mit einer die aufeinanderfolgenden Impulse eines periodischen pulsförmigen Meßsignals zeitmäßig durch ein pulsförmiges Bezugssignal auswertenden Schalteinrichtung mit einer Auswertelogik und einer der Auswertelogik nachgeschalteten Integrierschaltung, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Schalteinrichtung ein steuerbares Zeittor mit einem »Auf«- und einem »Zu«-Steuereingang aufweist, über das hinweg das Meßsignal S(f) mit jedem Auftreten eines vom periodischen pulsförmigen Bezugssignal S(fb) abgeleiteten Startimpulses am »Auf«-Steuereingang für die Dauer von η Meßsignalperioden einem Zähler eingangsseitig zugeführt ist, der nach jedem n-ten gezählten Meßsignalimpuls den »Zu«-Steuereingang des Zeittors aktiviert, daß ferner die Auswertelogik mit jedem abgeschlossenen Zählvorgang die Zählzeit des Zählers mit der Bezugssignalperiode oder einem Teil davon vergleicht und die Vergleichsergebnisse an vorzeichengetrennten Ausgängen in Form von pulsförmigen elektrischen Größen der einen ausgangsseitigen Differenzbildner aufweisenden Integrierschaltung zuführt, an deren Ausgang die frequenzdiskriminierte Größe abnehmbar ist. so

Der Erfindung liegt die Erkenntnis zugrunde, durch die Anwendung eines reinen Zeitvergleichs zwischen η Perioden des Meßsignals und einer Periode bzw. eines Teils der Periode eines Bezugssignals bei hohen Anforderungen an die Genauigkeit eine Diskriminatorkennlinie zu realisieren, die neben einem monotonen Verlauf in ihrer Steilheit und in ihrer Mittenfrequenz einfach in weiten Grenzen geändert werden kann. Zur Änderung der Mittenfrequenz ist es lediglich erforderlich, die Frequenz des Bezugssignals oder η zu ändern. Die Änderung der Steilheit läßt sich durch Änderung der Integrationskonstanten der Integrierschaltung getrennt nach Vorzeichen einstellen.

Bei einer bevorzugten Ausführungsform stimmt die für den Vergleich mit der Zähleinheit des Zählers herangezogene Periode des Bezugssignals bzw. eines Teiles davon mit der Zählzeit des Zählers dann überein, wenn das Meßsignal die Sollfrcquenz aufweist. In diesem Falle geht dann die Diskriminatorkennlinie durch Null, wenn die Meßfrequenz mit der Sollfrequenz übereinstimmt

Besonders einfach gestalten, sich die Verhältnisse, wenn die Zählzeit mit der Zeitbreite eines Impulses des Bezugssignais verglichen wird.

Weiterhin ist vorteilhaft, wenn der Startimpuls von der Vorderflanke eines auftretenden Impulses des Bezugssignals durch Differentiation abgeleitet ist. Auf diese Weise wird sichergestellt, daß der Start des Zählers bei der Anstiegsflanke eines Impulses des Bezugssignales erfolgt Dadurch läßt sich der Zeitvergleich mit einer lediglich einen geringen Aufwand an Schaltmitteln aufweisenden Auswertelogik herbeiführen.

Weitere erfindungsgemäße Schaltungsdetails sind in den Ansprüchen 5 bis 7 angegeben.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeutet

F i g. J die Schaltung eines Frequenzdiskriminators nach der Erfindung,

F i g. 2 die Arbeitsweise der Schaltung nach F i g. 1 erläuternde Pulsdiagramme,

Fig.3 eine Variante der Integrierschaltung des Frequenzdiskriminators nach F i g. 1.

Der Frequenzdiskriminator nach F i g. 1 besteht aus der Torschaltung TS, der Zeittorsteuerung ZS, dem Zähler ZR, der Auswertelogik AS und der Integrierschaltung IS. Das Meßsignal S(f) wird am Eingang e 1 der Torschaltung TS zugeführt, über die hinweg es zum Eingang des Zählers ZR gelangt. Die Torschaltung besteht aus dem UND-Gatter U, dessen zweiter Eingang mit dem Ausgang der durch ein ODER-Gatter O realisierten Zeittorsteuerung ZS verbunden ist. Die beiden Eingänge des ODER-Gatters O bilden den »Auf«- und den »Zu«-Steuereingang der Zeittorsteuerung. Das Bezugssignal S(fb) wird vom Eingang e 2 über das Differenzierglied aus dem Kondensator C und dem Widerstand R dem »Auf«-Steuereingang A zugeführt, während der »Zu«-Steuereingang Z mit dem Ausgang des Zählers ZR verbunden ist.

Die Auswertelogik AS weist zwei Eingänge für das Bezugssignal S(fb) und das Zählerausgangssignal und zwei Ausgänge auf. Sie besteht aus zwei UND-Ga'tern Ul und t/2 und zwei Invertern /1 und 12. Die beiden Eingänge sind dabei mit je einem Eingang der beiden UND-Gatter und zugleich mit dem jeweils anderen Eingang der beiden UND-Gatter über einen der beiden Inverter hinweg verbunden. Die beiden Ausgänge werden von den Ausgängen der UND-Gatter Ul und i/2 gebildet.

Der Auswertelogik AS schließt sich die Integrierschaltung /5 an, deren beiden Eingänge mit den beiden Ausgängen der Auswertelogik AS verbunden sind. Die Integrierschaltung IS weist, ausgehend von den beiden Eingängen, die Reihenschaltung aus dem Widerstand RVmit der Diode D auf, die ihrerseits wiederum jeweils in Reihe mit der Parallelschaltung aus dem Kondensator Co mit dem Widerstand Ro geschaltet sind. Die RC-Kombination Co/Ro stellen Integrierglieder für die an den Ausgängen der Auswertelogik AS auftretenden Impulse dar und sind jeweils im Eingangskreis eines der beiden Eingänge des Differenzverstärkers DKangeordnet, dessen Ausgang a den Ausgang der Integrierschaltung bildet.

Zur Erläuterung der Wirkungsweise der Schaltung nach F i g. 1 sind in F i g. 2 über der Zeit 1 eine Reihe von

Spannungsdiagrammen angegeben, deren Bezeichnungen ei,e2,d,c,d, f,gund a den Spannungsverläufen an den Punkten in der Schaltung nach F i g. 1 entsprechen, die durch diese Buchstaben markiert sind. In den Diagrammen e 1 und e 2 sind das Meßsignal S(Q und das Bezugssignal S(fb) datgestellt. Die Periode des Bezugssignals ist mit Tb bezeichnet, die Impulsdauer während einer Periode mit aTb. Die Pulsbreite aTb des Bezugssignals ist so gewählt, daß sie der Zeit von η Perioden des Meßssignals S(f) bei der Sollfrequenz entspricht. Die Frequenz des Meßsignals ist um ein Vielfaches höher als die Frequenz des Bezugssignals. Mit Beginn einer Vorderflanke des Bezugssignals, also einer Änderung der Spannung am Eingang e2 nach F i g. 1 vom logischen Pegel L zum logischen Pegel H wird das UND-Gatter Uder Torschaltung 75über den Ausgang des ODER-Gatters Oder Zeittotsteuerung ZS geöffnet. Das Meßsignal gelangt damit zum Zählereingang, wie das im Diagramm c angegeben ist. Mit dem ersten Impuls des Meßsignals wird der Zähler auf Null gesetzt und beginnt dann η Meßimpulse abzuzählen. Mit Beginn dieses Zählvorgangs springt am Ausgang des Zählers ZR der logische Pegel von L auf H und bleibt, wie das Diagramm d zeigt, auf dem logischen Pegel H, bis zum Abschluß des Zählvorgangs am Ende von η Meßsignalimpulsen.

Die Dauer des logischen Pegels H am Zählerausgang und die Dauer a Tb des Impulses des Bezugssignals S(fb) liegt jeweils an einem der beiden Eingänge der UND-Gatter Ui und i/2 der Auswertelogik AS an. Durch die Inverter /I₁ /2 werden die UND-Gatter ausgangsseitig solange gesperrt, wie beide Eingangssignale den gleichen logischen Pegel Haufweisen. Hat das Mcßsignal die Sollfrequenz, sind also der Zählerimpuls am Ausgang des Zählers ZR und der Bezugssignalimpuls gleich lang, dann wird am Ende eines Zählvorgangs auch keiner der beiden Ausgänge der UND-Gatter Ui und t/2 der Auswertelogik AS aktiviert.

Beim Ausführungsbeispiel nach F i g. 2 ist angenommen, daß die Meßfrequenz des Meßsignals höher ist als die Sollfrequenz. Als Folge hiervon tritt am Ausgang des UND-Gatters Ui ein Impuls auf, dessen Dauer gleich der Zeitdifferenz zwischen der Dauer des zählerausgangsscitigen Impulses und des Bezugssignalimpulses ist Diese mit jeder Periode des Bezugssignals auftretenden Impulse werden im Kondensator Co des zugehörigen i?C-Netzwerkes integriert und treten am Ausgang a entsprechend dem Diagramm a in Form einer positiven Gleichspannung auf. Ist die Frequenz des Meßsignals höher als die Sollfrequenz, dann ergeben sich die in F i g. 2 in unterbrochener Linie eingetragenen Verhältnisse. Hier treten dann anstelle am Ausgang des UND-Gatters Ul am Ausgang des UND-Gatters U2 entsprechend dem Diagramm g Impulse auf, deren Dauer wiederum der Zeitdifferenz entspricht. Am Ausgang a der Integrierschaltung ergibt sich nunmehr,

ίο wie das Diagramm a zeigt, eine negative Gleichspannung, die der ermittelten Zeitdifferenz proportional ist.

F i g. 3 zeigt eine Variante der Integrierschaltung /5 nach Fig. 1, die dann bessere Ergebnisse als die in F i g. 1 angegebene !ntegräerschahung zeigt, wenn mit größeren Toleranzen der Innenwiderstände und der Ausgangsspannungen der UND-Gatter Ui und U2 der Auswertelogik gerechnet werden muß. F i g. 3 weist zwei Stromquellen auf, von denen die eine Stromquelle aus dem Transistor Tr 1 mit dem basiseitigen Vorwiderstand Rv und dem Kollektorwiderstand Rk 1 und die andere Stromquelle aus dem Transistor Tr 2 mit dem Kollektorwiderstand Rk2 sowie dem basisseitigen Vorwiderstand Rv und dem diesen Vorwiderstand vorgeschalteten Inverter / besteht. Die Transistoren Tr i und Tr 2 sind zueinander komplementär und liefern in Abhängigkeit der an den Ausgängen der UND-Gatter Ui und U2 der Auswertelogik AS nach Fig. 1 auftretenden Impulse gegensinnige Stromimpulse für den Ladekondensator Co. Hierzu ist der Ladekondensator Co am gemeinsamen Verbindungspunkt der Kollektorwiderstände Rk i und Rk 2 angeschaltet. Ferner ist der Ladekondensator Co über den Widerstand Ro mit dem einen Eingang des Differenzverstärker DV verbunden, der über den Gegenkopplungswiderstand Rg mit dem Ausgang a verbunden ist. Der andere Eingang des Differenzverstärkers ist an den gemeinsamen Verbindungspunkt des Spannungsteilers aus den Widerständen R3 und A4 angeschaltet. Der Spannungsteiler ist mit der Betriebsgleichspannung Ub verbunden, an die auch die Transistoren angeschaltet sind. Die über den Spannungsteiler am einen Eingang des Differenzverstärkers anliegende Bezugsspannung liegt aufgrund des Gegenkopplungswiderstandes Rg auch am anderen Eingang an, und zwar so lange, als die Auswertelogik keine Abweichung der Frequenz des Meßsignals von der Sollfreqenz anzeigt

Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Digitaler Frequenzdiskriminator für Einrichtungen der elektrischen Nachrichten- und Datentechnik mit einer die aufeinander folgenden Impulse eines periodischen Meßsignals zeitmiißig durch ein pulsförmiges Bezugssignal auswertenden Schalteinrichtung mit einer Auswertelogik und einer der Auswertelogik nachgeschalteten Integrierschaltung, dadurch gekennzeichnet, daß die Schalteinrichtung ein steuerbares Zeittor (Ts, ZS) mit einem »Auf«- (A)\ma einem »Zm«-Steuereingang (Z) aufweist, über das hinweg das Meßsignal S(I) mit jedem Auftreten eines vom periodischen pulsförmigen Bezugssignal S(Ib) abgeleiteten Startimpulses is am »Auf«-Steuereingang für die Dauer von η Meßsignalperioden einem Zähler (ZR) eing?ngsseitig zugeführt ist, der nach jedem η-ten gezählten Meßsignalimpuls den »Zu«-Steuereingang des Zeittors aktiviert, daß ferner die Auswertelogik (AS) mit jedem abgeschlossenen Zählvorgang die Zähleinheit des Zählers mit der Bezugssignalperiode oder einem Teil davon vergleicht und die Vergleichsergebnisse an vorzeichengetrennten Ausgängen in Form von pulsförmigen elektrischen Größen der einen ausgangsseitigen Differenzbildner aufweisenden Integrierschaltung (IS) zuführt, an deren Ausgang die frequenzdiskriminierte Größe abnehmbar ist.

2. Digitaler Frequenzdiskriminator nach Anspruch 1, dadurch gekennzeichnet, daß die für den ω Vergleich mit der Zähleinheit des Zählers (ZR) herangezogene Periode des Bezugssignals S(fb)bzw. eines Teiles davon mit der Zähleinheit des Zählers dann übereinstimmt, wenn das; Meßsignal S(Q die Sollfrequenz aufweist.

3. Digitaler Frequenzdiskriminator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zähleinheit des Zählers (ZR) mit der Zeitbreite eines Impulses des Bezugssignales S(Ib) verglichen ist.

4. Digitaler Frequenzdiskriminator nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß der Startimpuls von der Vorderflanke eines auftretenden Impulses des Bezugssignals S(fb) durch Differentiation abgeleitet wird.

5. Digitaler Frequenzdiskriminator nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß das Zeittor eine mit einem UND-Gatter (U) realisierte Torschaltung (TS) und eine von einem ODER-Gatter (O) gebildete Zeittorsteueriing (ZS) umfaßt und hierbei die beiden Eingänge des ODER-Gatters den »Auf«- und den »Zu«-Steuereingang (A, Z) bilden und der eine Eingang des UND-Gatters den Meßsignaleingang darstellt, während sein anderer Eingang mit dem Ausgang des ODER-Gatters verbunden ist.

6. Digitaler Frequenzdiskriminator nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Auswertelogik ^45^ zwei Eingänge für das Bezugssignal S(Ib) und das Zählerausgangssignal und zwei Ausgänge aufweist und aus zwei so UND-Gattern (Ui, i/2) und zwei Inverter (71, 12) besteht, daß ferner die beiden Eingänge mit einem Eingang der beiden UND-Gatter und zugleich mit dem jeweils anderen Eingang der beiden UND-Gatter über einen Inverter hinweg verbunden sind und daß die beiden Ausgänge von den Ausgängen der UN D-Gatter gebildet sind.

7. Digitaler Frequenzdiskrirninator nach einem

der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Integratcrschaltung (IS) eingangsseitig zwei steuerbare Stromquellen (TrI, Tr2) unterschiedlichen Vorzeichens aufweist, deren Steuereingänge mit den Ausgängen der Auswertelogik (AS) verbunden sind und deren Ströme den Ladekondensator (Co) eiraes ÄC-Gliedes speisen, daß ferner ein Differenzverstärker (DV) vorgesehen ist, dessen einer Eingang auf einem vorgegebenen Bezugspotential liegt und dessen anderer Eingang mit dessen Ausgang, der den Ausgang der Integrierschaltung (IS) darstellt, über einen Gegenkopplungswiderstand (Rg) verbunden ist und daß das ÄC-GIied (Ro, Co) im Eingangskreis des gegengekoppelten Eingang des Differenzverstärkers liegt