DE2803321A1 - Datensicherungsschaltung - Google Patents

Datensicherungsschaltung

Info

Publication number
DE2803321A1
DE2803321A1 DE19782803321 DE2803321A DE2803321A1 DE 2803321 A1 DE2803321 A1 DE 2803321A1 DE 19782803321 DE19782803321 DE 19782803321 DE 2803321 A DE2803321 A DE 2803321A DE 2803321 A1 DE2803321 A1 DE 2803321A1
Authority
DE
Germany
Prior art keywords
register
time
clock
backup circuit
bit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782803321
Other languages
English (en)
Inventor
Barry Lee Gordon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2803321A1 publication Critical patent/DE2803321A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/586Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Storage Device Security (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

280332t
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
nei/se
Datensicherungsschaltung
Die vorliegende Erfindung betrifft eine Datensicherungsschaltung nach dem Oberbegriff des Anspruches 1.
Datenverarbeitungssysteme haben sich von Einzelprozessormaschinen mit Stapeleingabe, die von einer Bedienungskraft gesteuert werden, die auch immer den Zugang zu den Maschinen-Verarbeitungsfunktionen kontrolliert, entwickelt zu Multi-,prozessing-Systemen mit mehreren E/A-Terminals, in denen iviele Benutzer Zugriff zu den Maschinenverarbeitungsfunktionen und Datenspeichern über Terminals haben, die von Standort des Prozessors entfernt aufgestellt sind. Die Terminals können in demselben Gebäudekomplex stehen wie der Prozessor, sie ikönnen aber auch über Datenfernübertragungs-Leitungen über hunderte von Kilometer verbunden sein.
'In einem mehrfach benutzten System werden jedem Benutzer Datenspeicherbereiche für den exklusiven Gebrauch und abhängig von den Forderungen auch bestimmte Systemfunktionen zugewiesen. Die Benutzer speichern ihre Daten in den für ihre Computerbenutzung zugewiesenen Speicherbereichen. Diese Informationen sind in vielen Fällen für den jeweiligen Bejnutzer vertraulich und das Datenverarbeitungssystem darf Inur dem jeweiligen Benutzer Zugriff zu dem betreffenden Datenspeicher gewähren. Da die physische Zugangsüberwachung zu den E/A-Terminals offensichtlich unpraktisch ist, muß ein Schema entwickelt werden, nach dem das Verarbeitungs-
- 4 system den Zugriff selbst überwacht.
Die gebäuchlichste Form der überwachung besteht darin, jedem Benutzer ein eindeutiges Kennwort oder eine Sicherungszahl zu geben, die nur dem betreffenden Benutzer und dem Verarbeitungssystem bekannt ist. Wo die Sicherheit kein Hauptproblem ist, können als Kennwörter einfach Wörter vom Benutzer ausgewählt werden. Wenn der Zugriff zu der im System gespeicherten Information j edoch eingeschränkt werden muß, wird eine rigero-j sere Lösung des Problemes erforderlich. Dann muß die Vorbedingung erfüllt sein, daß ein Kennwort nicht aus einem anderen Kennwort abgeleitet werden kann und außerdem sollten die Kennwörter vom System erzeugt und für jeden Benutzer in regelmäßigen Abständen, beispielsweise monatlich, geändert werden.
Die Verwendung von Zufallsgeneratoren zur Erzeugung einer Reihe beliebiger Zahlen, die dann als Kennwörter benutzt werden, ist allgemein bekannt. Bei einer solchen Verwendung !muß jedoch der Generator mit einer bestimmten Startzahl für :die Serie gespeist werden und dann sind an der resultierenden j Randomzahl verschiedene Rechenoperationen zur Erzeugung des ; erforderlichen Kennwortes vorzunehmen. Dieses Schema hat den Nachteil, daß die anderen Kennwörter in der Reihe abgeleitet werden können, wenn ein Kennwort bekannt ist, insbesondere wenn dann auch noch Einzelheiten der Rechenoperation bekannt sind. Wenn die Anfangszahl außerdem nicht wirklich beliebig gewählt wird, kann außerdem die ganze Serie reproduziert werden, wenn diese Zahl bekannt oder ableitbar ist.
Die Aufgabe der vorliegenden Erfindung besteht daher in der Schaffung einer Schaltung zur Erzeugung beliebiger Zahlen, die als Kennwörter so benutzt werden können, daß keine zwei erzeugten Kennwörter einen offensichtlichen Zusammenhang haben.
976 022 809832/068A
Die Lösung besteht insbesondere im Kennzeichen des Anspruches
In dem Ausführungsbeispiel der Erfindung wird eine binäre Uhr in hundertstel Sekunden vorgeschaltet und in beliebigen In-
tervallen abgefragt. Das wertniedere Byte binärer Zahlen, das die hundertstel Sekunden anzeigt, wird bei jeder Abfrage gerettet. Die geretteten Bytes werden auf Verschiedenheit von Null geprüft und dann miteinander multipliziert.
JDa es fast unmöglich ist, die genaue Abfragezeit der uhr |in hundertstel Sekunden zu bestimmen und da die Abfrageinjtervalle außerdem selbst beliebig liegen, kann die resultierende Zahl nicht dupliziert v/erden, auch wenn das Verjfahren ihrer Ermittlung bekannt ist. Mit dem erfindungsigemäßen Gerät und Verfahren kann außerdem eine Reihe beliebiger Zahlen erstellt werden, von denen keine einzige eine Beziehung zu einer anderen Zahl in der Reihe hat.
Ausführungsbeispiele der Erfindung sind in den beigefügten Zeichnungen dargestellt und werden anschließend näher beschrieben.
Es zeigen:
Fign. 1. u. 2 in Form eines Blockschemas ein erstes Ausführungsbeispiel der Erfindung,
Fig. 3
Fig. 4
Fign. 5 u. 6
UK 976 022
einen weiteren Teil des ersten Ausführungsbeispieles ,
in einem Ablaufdiagramm das Verfahren für ein zweites Ausführungsbeispiel der Erfindung und
in Ablaufdiagrammen weitere Schritte des in Fig. 4 gezeigten Verfahrens.
HÖT8l2/06ö4
28U3321
In den Zeichnungen sind gleiche Teile mit denselben Bezugszahlen bezeichnet. Das erste in den Fign. 1, 2 und 3 gezeigte Ausführungsbeispiel enthält einen Oszillator 1, der Impulse in Intervallen von 1 ms erzeugt, mit denen zwei Zähler fortgeschaltet werden. Der Zähler 2 ist ein Zehnerpositionszähler und erzeugt einen Ausgangsimpuls für je 10 Eingangsimpulse vom Oszillator 1, d.h., einen Ausgangsimpuls alle 10 ms. Der Zähler 3 ist ein Siebenpositionszähler und erzeugt einen Ausgangsimpuls für je sieben Eingangsimpulse vom Oszillator 1.
Mit dem Ausgangsimpuls vom Zähler 2 wird eine achtstellige binäre Uhr 4 geschaltet. Jede binäre Position der Uhr 4 ist mit einem Ausgang an ein UND-Glied der zugehörigen Gruppe von UND-Gliedern 11 bis 18 so angeschlossen, daß der Eingang zum UND-Glied hoch ist, wenn die Position auf 1 steht, und daß der Eingang zum UND-Glied niedrig ist, wenn die Position auf Null steht.
1Da die Uhr 4 durch Impulse alle 10 ms weitergeschaltet wird, ändert sich das auf den Ausgangsleitungen erscheinende Bitmuster je hundertstel Sekunde.
Der 7 ms Ausgangsimpuls vom Zähler 3 wird dazu benutzt, jein Binärregister 5 mit neun Positionen weiterzuschalten.
!Mit dem im Register 5 aufgestellten Bitmuster werden die JUND-Glieder 7, 8 und 9 über das Verbindungskabel 6 eingejschaltet. Das Binärregister 5 wird durch die 7 ms-Impulse so jweitergeschaltet, daß sich das Binärmuster alle 7 ms ändert und zu dem Muster in der binären Uhr 4 asynchron läuft.
Der Ausgang der UND-Glieder 7, 8 und 9 ist so verbunden, daß jdie UND-Glieder 21, 22 bzw. 23 eingeschaltet werden. Mit t
ihnen werden Taktimpulse t2, t3 und t. erzeugt. Sie empfangen einen O-Eingang zusammen mit einem Eingang vom vorherge-
K 976"022 8~098 32/0 684
henden Taktimpuls. Ein erster Taktimpuls oder Startimpuls wird empfangen am Eingang 10 und zusammen mit den Ausgängen der UND-Glieder 21, 22 und 23 an ein Flipflop 20 geleitet. Der Ausgang des Flipflop 20 schaltet die UND-Glieder 11 bis ; 18 ein.
Mit den oben beschriebenen Schaltungen der Fig. 1 erreicht man eine beliebige Abfrage der achtstelligen binären Uhr Im Betrieb läuft der Oszillator 1 kontinuierlich und kann in einem Datenverarbeitungssystem dazu benutzt werden, die ; Zeit der Tagesuhr zu speisen, von der die achtstellige :binäre Uhr 4 ein Teil sein kann. Ein Startsignal t^ wird am Eingang 10 empfangen und triggert das Flipflop 20. Das Startsignal kann jederzeit auftreten und ist nicht auf das :
Bitmuster in der binären Uhr 4 bezogen. Aufgrund des Start- ,
i signales erzeugt das Flipflop 20 ein erstes Abfragesignal, ' das an die zweiten Eingänge aller UND-Glieder 11 bis 18 angelegt wird. Dadurch wird dann ein Acht-Bit-Muster auf das * Kabel 25 gegeben, das die betreffende hundertstel Sekunde j ;anzeigt. Die ersten acht Bits werden in einem Register 26 j(Fig. 2) durch ein UND-Glied 27 gespeichert, das durch den Impuls t.. eingeschaltet wird. Das Acht-Bit-Muster wird auf ^Verschiedenheit von Null durch ein einfaches, nicht dargejstelltes NAND-Glied geprüft und das Ergebnis einer Bedingung Ö, festgestellt bei t-, und die Ausgänge des UND-Gliedes 7 werden an das UND-Glied 21 angelegt. Wenn eine Null-Bedingung festgestellt wird, wird die später zu beschreibende, in Fig. 3 dargestellte Schaltung in Betrieb gesetzt.
Der Ausgang des UND-Gliedes 7 ist nur hoch, wenn ein Bitmuster mit Einsen in den Positionen 3, 5, 6 und 7 im Register 5 auftritt. Da das Register 5 unabhängig von der binären Uhr 4 umläuft, tritt das Bitmuster, das zum Anheben des Ausganges des UND-Gliedes 7 erforderlich ist, zu einem
Zeitpunkt nach t1 auf, der sich nicht bestimmten läßt.· t.. ist ein Ausgang vom unabhängigen Oszillator 1. Wenn dieses Ausgangssignal auftritt, steigt der Ausgang des UND-Gliedes 21 an und t2 wird erzeugt. Der Ausgang des UND-Gliedes 21 t2 wird an das Plipflop 20 angelegt und das acht Bit große Muster in der binären Uhr 4 wird ein zweites Mal abgefragt. Nach Überprüfung auf Verschiedenheit von Null wird dieses Bitmuster über das Kabel 25 an das Register 27 (Fig. 2) geleitet. Die Register 26 und 27 sind über die Kabel 30, 31 mit den Eingängen einer arithmetischen und logischen Einheit 28 verbunden. Wenn die beiden Register 26 und 27 von Null verschiedene Bitmuster enthalten, werden die beiden binären Zahlen miteinander multipliziert und das Ergebnis über das Kabel 32 in das Register 26 zurückgesetzt.
t2 wird nicht nur an das Flipflop 20 sondern auch an das UND-Glied 22 angelegt, das zusammen mit einer Anzeige O die Ausgabe vom UND-Glied 8 empfängt, die hoch ist, wenn das Bitmuster im Register 5 in den Positionen 1,4 und 8 eine Eins und in Position 3 eine Null enthält. Dieses Muster tritt zu einer beliebigen Zeit nach t2 auf, abhängig davon, ob Position 8 bereits eine Eins enthält, und von der Zeit, die zum Schalten der Positon 3 auf Null gebraucht wird.
Wenn das oben beschriebene Muster in den Positionen 1, 3, 4, des Registers 5 vorliegt, steigt der Ausgang der UND-Glieder 8 und 22 an und t_ wird erzeugt.
Ähnlich wie t2 löst auch t3 eine dritte Abfrage der binären Uhr 4 aus. Wenn das neue Bitmuster im Register 27 gespeichert ist, werden die Zahlen in den Registern 26 und 27 wieder mitjeinander multipliziert und das Ergebnis im Register 26 gespeichert. Der Impuls t3 wird auch an das UND-Glied 23 angelegt zusammen mit einem Impuls Ö und den Ausgängen vom
976 022 8 0 9 8 3 2 / 0 S 8
UND-Glied 9. Der Ausgang des UND-Gliedes 9 ist hoch, wenn das Muster 1, 2, 3, 4, 5, 6, 7, 8, 9 im Register 5 auftritt. Das ist wieder in einem nicht bestimmbaren Abstand nach t., der Fall. Wenn das Muster auftritt, steigt der Ausgang der UND-Glieder 9 und 23 an und t. wird erzeugt. Ähnlich wie ,t, und t- führt t-. zu einer vierten Abfrage der binären Uhr |Wenn das nächste Bitmuster im Regsiter 27 gespeichert ist, werden wieder die Zahlen in den Registern 26 und 27 miteinander multipliziert und das Ergebnis im Register 26 gespeichert.
•Abhängig von der erforderlichen Größe der beliebigen Zahl kann das Register 26 ein Doppelregister oder auch noch größer !sein. Wenn nur eine acht Bit große Zahl erforderlich ist, dann wird jeder Überlauf ignoriert.
!Nach vier Abfragen der Uhr und vier Multiplikationen wird j in diesem Ausführungsbeispiel die im Register 26 gespeicherte ;Zahl in einen Datenspeicher geleitet, wo sie dem Benutzer eines Datenverarbeitungssystems zugeordnet.wird. Das eigentliche binäre Muster der erzeugten Zahl kann in einer Reihe von Dezimalzahlen oder eine Mischung aus alphabetischen und numerischen Zeichen umgewandelt werden, bevor es an den Benutzer ausgegeben wird. Das hängt von der gewählten Form der Benutzung in dem jeweiligen Datenverarbextungssystem ab. i
Fig. 3 zeigt den Wiederholungsmechanismus, der in Kraft tritt, j wenn ein abgefragtes Bitmuster lauter Nullen enthält. Der i Mechanismus besteht aus vier Verriegelungen 41 bis 44, von ; denen jede zu den entsprechenden Impulsen t-, t2, t3 und t. gehört. Die Verriegelungen 42, 43 und 44 werden zum Empfang der Ausgänge der UND-Glieder 21, 22 und 23 und zur Lieferung der Impulse t«, t~ und t, an das Flipflop 44 gesetzt. Die Verriegelung 41 ist so geschaltet, daß sie den Startimpuls
UK 976 022 8Ü9B32/068A
empfängt und t- an das Flipflop 20 liefert. Jede der Verriegelungen 41 bis 44 hat einen Verriegelungs- und einen Rückstell-Eingang. Die Verriegelung 41 wird durch den am Eingang 10 empfangenen Startimpuls verriegelt und durch den Impuls tj oder einen Impuls A=O zurückgestellt. Dieser Impuls wird erzeugt, wenn ein abgefragtes Bitmuster in allen acht Positionen Nullen enthält. Wenn der Impuls A=O auftritt, wird die Verriegelung 41 wieder verriegelt durch Kombination eines Impulses, erzeugt durch die monostabile Kippschaltung 45, die durch den Rückstell-Ausgang der Verriegelung 41 getriggert wird, mit einem verzögerten Impuls A = 0 im UND-Glied 46. Der Impuls A=O wird durch eine Verzögerungsschaltung 47 verzögert.
Der Impuls t.. wird dann erneut erzeugt durch Verriegeln der Verriegelung 41 und dieser Prozeß wird wiederholt, bis der Impuls A=O nicht mehr erzeugt wird. Zu dieser Zeit wird dann t„ erzeugt und die Verriegelung 41 endgültig zurückgestellt. Der Impuls t2 wird dann auf ähnliche Weise erneut erzeugt. Die Verriegelung 42 wird zurückgestellt, entweder durch t3 oder den Impuls A=O und durch eine Kombination des vorher erzeugten Impulses t2 und des verzögerten Impulses A=O. Auf ähnliche Weise werden mit den Verriegelungen 43 und 44 die Impulse t, und t. erneut erzeugt.
,Die in Fig. 3 gezeigten Ausgangs leitungen 48, 49 und 50 stellen die Verbindung für t^, t2 und t3 zu den UND-Gliedern 21, 22 : und 23 der Fig. 1 dar.
;Die Bauteile des in den Fign. 1, 2 und 3 dargestellten Aus- !führungsbeispieles sind so gewählt, daß die UND-Glieder 21, und 23 ihre Ausgangssignale t2r t3 und t4 halten, bis für die : zugehörige Abfrage ein Signal A=O empfangen wird. Die monostabile Kippschaltung 43 wird gebraucht zur erneuten Erzeu- j
UK 97S 022 8 0 9832/0684
gung von t1, da der Startimpuls nicht unbedingt während der Wiederholungen bei Mehrfachabfrage gehalten wird.
Aus der obigen Beschreibung geht hervor, daß t2 nach einem Startimpuls bis zum Impuls A=O nicht erzeugt wird, da das UND-Glied 21 einschaltet und der in Fig. 3 gezeigte Mechanismus benutzt wird. Ein Impuls t- wird so viele Male erzeugt, wie die Uhr 4 abgefragt werden muß. In ähnlicher Weise werden t3 und t. erst erzeugt, wenn die Abfragen des vorhergehenden Zeitimpulses ein gültiges Muster in der Uhr feststellen.
In den Fign. 4, 5 und 6 ist ein zweites Ausführungsbeispiel der vorliegenden Erfindung gezeigt. In diesem Ausführungsbeispiel wird ein Vielzweck-Datenverarbeitungssystem verwendet, in dem beliebige Zahlen benutzt werden. Das System verfügt über mehrere E/A-Terminals, die mit dem Datenverarbeitungssystem in Wechselwirkung stehen.
Das Verfahren des zweiten Ausführungsbeispieles benutzt ein TIME MACRO, mit dem die Tageszeit als 32 Bit große Binärzahl zurückgegeben und in einem Register gespeichert wird. Wie bereits oben erklärt wurde, wird die Binärzahl der Tageszeituhr konstant erhöht. Das wertniedere Byte der Zahl wird durch das TIME MACRO zurückgegeben und enthält einen !Wert zwischen O und 255, und läuft dauernd zwischen diesen ;beiden Werten hin und her. Das Verfahren führt eine Anzahl von TIME MACROs durch zur Erzeugung der erforderlichen An-
'zahl beliebiger Werte zwischen 0 und 2 55, die miteinander multipliziert werden. In dem beschriebenen Verfahren werden vier Werte benutzt, wobei der letzte mindestens 128 betragen muß. Dadurch wird eine nicht vorhersagbare Zahl erzeugt, die irgendwo zwischen 1 und 2, 122, 416, 000 liegen muß.
976 022 809832/068
Wenn das TIME MACRO aufgerufen wird, gibt es die Tageszeit als 32 Bit große Binärzahl ohne Vorzeichen mit einem Toleranzwert von O, 016 Sekunden zurück. Die Tageszeit !wird von einem 64 Bit großen Binärzähler in der arithmetischen und logischen Einheit des Datenverarbeitungssystems erzeugt, der dauernd läuft, während das System unter Strom steht, und durch Stopbedingungen des Systems nicht beeinfluß wird.
Das TIME MACRO ist in Fig. 4 als Schritt 101 dargestellt, ber Aufruf des MACROs kopiert die Tageszeit in ein Vielzweckregister RO als eine binäre Zahl. In dem Verfahren wird nur das wertniedere Byte benutzt, die drei werthohen Bytes werden daher mit Befehlen zur Links- und Rechtsverschiebung auf Null gesetzt (erste Linksverschiebung um 24 Bits, dann Rechtsverschiebung um 24 Bits.)
Im Schritt 102 wird festgestellt, ob der erste im Register RO gespeicherte Wert V- = 0 ist. Ist das der Fall, wird der Schritt 101 wiederholt, wenn nicht, wird der Schritt 103 Angefangen. Da sich der tatsächliche Tageszeitwert innerhalb des Bereiches O bis 255 des einen wertniederen Byte nicht vorhersagen läßt, ist dieses Byte sowohl willkürlich als £uch unvorhersagbar.
Cm Schritt 103 wird der Wert V1 gerettet durch Eingabe in äin zweites Register R1. Fig. 5 zeigt eine Erweiterung des Schrittes 103. Im Schritt 103A wird der Inhalt des Registers 10 in das Register R1 kopiert. Im Schritt 103B wird das Register RO auf lauter Nullen zurückgestellt und im iSchritt 103C ein Systemvorgang erzwungen, wie beispielsweise eine E/A-Operation, um eine unvorhersagbare beliebige Seitverzögerung einzuführen, bevor der Schritt 104 begonnen wird. Während des Schrittes 103 wird außerdem ein drittes Register R2 auf lauter Nullen zurückgestellt und dadurch
OK 975 J52T- eög832/0684
zum Empfang der Ergebnisse einer Multiplikation im Schritt 106 bereit gemacht.
j Nach dem erzwungenen Systemschritt 103C werden die Sehritte : I104 und 105 ausgeführt, die effektiv die Schritte 101 und I102 wiederholen. Dann wird im Schritt 106 die Multipli-
kation V^ · V, ausgeführt und das Ergebnis V3 im Register R2 gespeichert.
Der Schritt 106 ist in Fig. 6 erweitert dargestellt. Nach dem Multiplikationsschritt 106A erzwingt der Schritt 106B einen weiteren Systemvorgang aus demselben Grund wie im , Schritt 103C.
Die Schritte 107 und 108 sind wieder eine Wiederholung der Schritte 101 und 102 und der dritte abgefragte Wert V4 wird im Schritt 106 mit V3 multipliziert, stellt also eine Wiederholung des Schrittes 101 dar. Der vierte Aufruf des Zeitmacros erfolgt im Schritt 110. Dieses Mal wiederholen die Schritte 110 und 111 die Schritte 101 und ; 102, dann wird jedoch ein dritter Sehritt 112 angefangen, um festzustellen, ob der Wert Vg größer ist als 128. Ist ' das der Fall, werden die Schritte 110 und 111 wiederholt, ; sonst wird der Schritt 113 angefangen. \
Der Schritt 113 ist der letzte Multiplxkationssehritt und J1 multipliziert V- mit Vß zur Erzeugung der letzten beliebigen .' Zahl V7.
Wie im ersten Ausführungsbeispiel wird dann mit V7 ein Kennwort erzeugt, das eine rein numerische Reihe oder eine gemischte alphanumerische Reihe sein kann.
Für die beiden Ausführungsbeispiele der Erfindung sind verschiedene Alternativen möglich. Der Umlauf des Register 5 in
UK 976 022 a ö 9 8 3 2/ 068
280332
Fig. 1 kann beispielsweise bei Erzeugung eines Endwertes gestoppt, der Inhalt dann gerettet und dann mit dem nächsten Startimpuls am Eingang 10 neu gestartet werden. Dadurch kann die Beziehung zwischen dem Inhalt der Uhr 4 und dem Register 7 virtuell nicht bestimmt werden. Anstelle der Multiplikation können auch andere Rechenoperationen ausgeführt werden. Wenn die Uhr auch wenigstens zwei Mal abgefragt werden muß, so kann das Zeitmacro doch beliebig oft aufgerufen werden. Die Anzahl der Aufrufe hängt nur von dem für die Kennworterzeugung für notwendig gehaltenen Zahlenbereich ab.
UK 976 022
809832/0684

Claims (1)

  1. PATENTANSPRÜCHE
    Datensicherungsschaltung zur Erzeugung beliebiger Zahlen, die als Kennwörter in Datenverarbeitungsanlagen zur Sicherung gegen unerlaubten Zugriff benutzt werden, dadurch gekennzeichnet, daß einem Oszillator (1) der Datenverarbeitungsanlage zwei Zähler (2 und 3) mit unterschiedlicher Kapazität nachgeschaltet sind, wovon der erste Zähler mit seinem Ausgangssignal direkt eine Digitaluhr (8) speist, während der zweite Zähler (3) mit seinem Ausgangsimpuls die Fortschaltung eines Registers (5) schaltet, dessen Ausgänge über ein logisches Netzwerk (7 bis 9 und 20 bis 23) die Ausgänge der Digitaluhr (4) so steuern, daß der Inhalt der binären Uhr (4) asynchron zu beliebigen Zeitintervallen abgefragt wird.
    Datensicherungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung einer vorgegebenen Anzahl von Abfrageimpulsen in beliebigen Zeitabständen ein logisches Netzwerk zur Abfrage einer ausgewählten Anzahl binärer Zahlen der digitalen Uhr (4) sowie eine Recheneinrichtung zur Ausführung einer vorgegebenen Anzahl von Rechenoperationen mit den Ergebnissen einer jeden Abfrage der digitalen Uhr (4) und eine Einrichtung zum Speichern des Ergebnisses der letzten Rechenoperation angeordnet sind.
    3. Datensicherungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das im logischen Netzwerk enthaltene Flipflop (20) aufgrund des Startsignals ein erstes Abfragesignal erzeugt, das an zweite Eingänge von UND-Gliedern (11 bis 18) angelegt wird, wodurch ein
    u22 ~ 809832/0~ß 84
    Acht-Bit-Muster erzeugt wird, daß die ersten acht Bits in einem Register (26) über ein UND-Glied (27) gespeichert werden, das seinerseits durch einen Impuls (t..) eingeschaltet wird, daß das Acht-Bit-Muster auf Verschiedenheit von Null geprüft wird und das Ergebnis auf ein nachgeschaltetes UND-Glied (21) gelangt.
    4. Datensicherungsschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Register (5) asynchron zur binären Uhr (4) läuft, wodurch das Bitmuster, das zum Anheben eines Ausgangs eines UND-Gliedes (7) erforderlich ist, nach einem bestimmten Zeitpunkt (t1) auftritt, wodurch ein UND-Glied (21) ein weiteres Zeitsignal zu einem Zeitpunkt (t„) erzeugt.
    5. Datensicherungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Zeitsignal (t„) außer an das Flipflop (20) auch an das UND-Glied (22) angelegt wird, das zusammen mit einer Anzeige (Ö) die Ausgabe von einem UND-Glied (8) empfängt, die hoch ist, wenn das Bitmuster im Register (5) in den Positionen 1, 4 und 8 eine Eins
    und in Position 3 eine Null enthält, daß dieses Muster :
    zu einer beliebigen Zeit nach dem Zeitpunkt (t2) ι
    auftritt, abhängig davon, ob die Position 8 bereits ; eine Eins enthält und von der Zeit, die zum Schalten
    der Position 3 auf Null benötigt wird. ;
    Datensicherungsschaltung nach den Ansprüchen 1 bis 5, : dadurch gekennzeichnet, daß die digitale Uhr (4) mehrmals abgefragt wird, und daß die Zahlen in den Registern (26 und 27) wieder einer arithmetischen oder logischen Operation unterzogen werden, wobei das Ergebnis im Register (26) gespeichert wird, wenn das neue Bitmuster im Register (27) gespeichert ist.
    022 60 9832/0684
DE19782803321 1977-02-09 1978-01-26 Datensicherungsschaltung Withdrawn DE2803321A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB524077A GB1567974A (en) 1977-02-09 1977-02-09 Digital data processing systems

Publications (1)

Publication Number Publication Date
DE2803321A1 true DE2803321A1 (de) 1978-08-10

Family

ID=9792353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782803321 Withdrawn DE2803321A1 (de) 1977-02-09 1978-01-26 Datensicherungsschaltung

Country Status (3)

Country Link
DE (1) DE2803321A1 (de)
FR (1) FR2380591A1 (de)
GB (1) GB1567974A (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761696A (en) * 1972-02-16 1973-09-25 Signetics Corp Random integer generator and method
US3993872A (en) * 1974-09-27 1976-11-23 Borbas Robert A Random number generator for a traffic distributor

Also Published As

Publication number Publication date
GB1567974A (en) 1980-05-21
FR2380591A1 (fr) 1978-09-08
FR2380591B1 (de) 1982-05-14

Similar Documents

Publication Publication Date Title
DE3618865C2 (de) Maximallängen-Schieberegisterschaltfolgen-Generator
DE69525093T2 (de) Vorrichtung und Verfahren zur Erzeugung eines phasengesteuerten Taktsignals
DE2712224A1 (de) Datenverarbeitungsanlage
DE1537062A1 (de) Schluesselgenerator
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE2623986A1 (de) Parallelrechenwerk
DE2758130C2 (de) Binärer und dezimaler Hochgeschwindigkeitsaddierer
DE2210426C2 (de) Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
DE69501581T2 (de) Verfahren zum Erzeugen eines Fehlerkorrekturparameters in Verbindung mit der Verwendung von modularen Operationen nach der Montgomery-Methode
DE2612750A1 (de) Multipliziereinrichtung
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE2826773A1 (de) Verfahren und schaltungsanordnung zum feststellen der wertigkeit von ziffern in arithmetischen operationen mit dezimalrechnern
DE1119567B (de) Geraet zur Speicherung von Informationen
DE1952175C3 (de) Steuerungsanordnung für die Anzeige von Datenzeichen in fabulierter Form
DE69113905T2 (de) Rahmensynchronisierungseinrichtung mit einem seriell-zu-parallel-Umsetzer.
DE2952072C2 (de) Rechenschaltung zum Addieren oder Subtrahieren binär codierter Dezimalzahlen
DE2316904C3 (de) Dateneingab evorrichtung
DE2952163A1 (de) Dv-anlage mit zwei datenprozessoren
DE19525781A1 (de) Pseudo-Zufallsmuster-Generatorschaltung
DE2803321A1 (de) Datensicherungsschaltung
DE2164718A1 (de) Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/Ausgabe-Einheiten mittels einer Zentraleinheit
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE1808159B2 (de) Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung
DE2657404B2 (de) Steuerwerk

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee