-
Verfahren zur Analog-Digitalwandlung und
-
Analog-Digitalwandler Zusammenfassung Es werden ein Verfahren zur
Analog-Digitalwandlung, nämlich zur Spannungs-Frequenzumsetzung sowie ein geeigneter
Spannungs-Frequenzumsetzer vorgeschlagen, die dazu dienen, insbesondere bei im großen
Maßstab integrierten Schaltungen eine präzise Spannungs-Frequenzumsetzung sicherzustellen,
ohne daß bei den verwendeten Bauelemente auftretende Offset-Größen, nämlich Offset-Spannungen,
die Messung in fehlerhafter Richtung beeinflussen können. Das erfindungsgemäße Verfahren
umfaßt den Vergleich einer einem Integrator zufließenden
und zur
Eingangs spannung proportionalen Ladung mit einer abfließenden Ladung, die gewonnen
wird aus dem Ausgangsschaltsignal einer dem Komparator nachgeschalteten und von
ihm angesteuerten taktgesteuerten Impulsformerstufe, die auch ein monostabiles Kippglied
umfaßt. Dabei stellt dann die Häufigkeit der Triggerung des Monoflops durch den
Komparator ein Maß für die Eingangs spannung dar und kann beispielsweise während
einer vorgegebenen Torzeit gezählt werden.
-
Durch ein zur Meßzeit, nämlich zur Zählerzeit, synchrones Umschalten
der Eingänge des Komparators, also deren Vertauschung sowie des Ausgangs mit Hilfe
eines nachgeschalteten Inverters gelingt es, den Offset-Fehler zu eliminieren. Bei
einer bevorzugt nur einmaligen Umschaltung je Meßzeit beseitigt man Umschaltstörungen.
-
Ein zur Durchführung einer solchen Analog-Digitalwandlung geeigneter
Spannung s -Fr equenzum s etzer umfaßt Umschalteinrichtungen, die den Komparatoreingängen
zugeordnet sind und zyklisch der Frequenz eines Umschaltsignals folgend die Eingänge
vertauschen bei gleichzeitiger sinngemäßer Invertierung des Komparato r -Au s gang
s signal s .
-
Stand der Technik Die Erfindung geht aus von einem Verfahren zur Analog-Digitalwandlung
nach der Gattung des Hauptanspruchs bzw. einem als Spannungs-Frequenzumsetzer ausgebildeten
Analog-Digitalwandler nach der Gattung des ersten Vorrichtungsanspruchs. Bekannt
ist schon ein Spannungs-Frequenzumsetzer (Zeitschrift ELEKTRONIK 1975, Heft 7, Seite
46), der im wesentlichen aus einem Integrator und einem nachgeschalteten Monoflop,
o der vom Integratorausgang getriggert wird, besteht.
Über einen
Transistor wird das Ausgangsschaltsignal des Monoflops auf den Eingang des Integrator
s/Komparator s zurückgeführt.
-
Die Integratoreigenschaft des Komparators wird durch einen zwischen
Eingang und Ausgang g e schaltetenKondens ator erzielt. Die Spannung am Integratorausgang
steigt mit einer der Eingangsspannung proportionalen Steilheit an und kippt bei
Erreichen der Schaltschwelle am Triggereingang des Monoflops diesen in seinen anderen
Schaltzustand.
-
Die auf den Integratoreingang zurückgeführte Ausgangsschaltspannung
des Monoflops bewirkt eine Rückstellung des Integrators mit einer Steilheit, die
der Differenz der Ausgangsschaltspannung und der Eingangsspannung proportional ist.
Da die Rückstellzeit des Integrators von der metastabilen Phase des Monoflops bestimmt
wird, ist der Spannungswert am Ende der Rückstellung abhängig von der Eingangsspannung.
Jedes Triggern des Monoflops bewirkt eine Entladung des Integrator 5 mit einer genau
definierten und konstanten Ladung smenge, wobei die zufließende Ladung zur Eingangs
spannung proportional ist.
-
Über längere Zeit stellt sich zwischen zufließender Ladung und abfließender
Ladung ein Gleichgewicht ein, so daß die Schalthäufigkeit dieses Vorgangs pro Sekunde,
d.h. die Ausgangsfrequenz des Monoflops, ein Maß für die Eingangsspannung ist. Die
Genauigkeit eines solchen Umsetzers hängt weniger von Hysterese, Triggerpegel oder
Temperaturdrift des Monoflops noch von sonstigen Einfliisucn im Beschlich von reich
des Komparators/Integrators ab, sondern haunt/den )ffset-Spannungen des Komparators,
die einen nicht mehr tolerierbaren Frequenzfehler entstehen lassen können. Bei der
bekannten Schaltung können die Offset-Spannungen des Komparators entweder in vorgeschalteten
Verstärkerstufen
oder an vorgesehenen Anschlüssen durch äußere Beschaltung kompensiert werden. Dies
ist umständlich und insbesondere dann, wenn der gesamte Umsetzer in integrierter
Schaltungstechnik ausgeführt werden soll, auch nicht realisierbar. Es ergibt sich
die Forderung, bei einem solchen Spannungs-Frequenzumsetzer mit minimalem Zusatzaufwand
die auftretende Offset-Spannung zu kompensieren, insbesondere dann, wenn beim Aufbau
und der Integrierung der Umsetzerschaltung insgesamt in der sogenannten MOS-Technik
gearbeitet wird.
-
Zu ähnlichen Verfälschungen des Meßergebnisses führt die Offset-Spannung
bei Spannungs-Frequenzumsetzer-Schaltungen, wie sie sich den Fig. 1 und 2 entnehmen
lassen, die im Grundgedanken ähnlich dem weiter vorn schon erwähnten Spannungs-Frequenzumsetzer
arbeiten.
-
Bei der Schaltung der Fig. 1 ist ein Komparator 1 vorgesehen, dessen
einem Eingang die umzusetzende Eingangs spannung Ue und dessen anderem Eingang ein
über eine Impulsformerstufe 2 und eine integrierende RC -Kombination geleitetes
Ausgangs schaltsignal eines monostabilen Kippgliedes 3 zugeführt ist, der an seinem
Eingang vom Komparatorausgang getriggert ist. Bei dem Kippglied kann es sich dabei
um ein Monoflop handeln, welches dann, wenn bei der weiteren Verarbeitung ein Pulsraster
auszugeben ist, als sogenanntes digitales Monoflop ausgebildet sein kann, im einfachsten
Fall ein D-Flipflop, an welchem das Komparator-Ausgangssignal mit dem über die Leitung
4 zugeführten Systemtakt £T synchronisiert wird. Die Ausgangsfrcquenz f , die einem
torsignalgesteuerten Zähler zuführbar ist, wird a vom Komparator mit integrierendem
RC-Glied 5 solange nachgeregelt, bis deren Spannungs-Mittelwert der Eingangs spannung
entspricht.
-
Bei der Grundschaltung der Fig. 2, bei der Eingangsspannung Ue sowie
das über die Impulsformerstufe 2 rückgeführte Ausgangs-Schaltsignal des Monoflops
3 dem gleichen Eingang des Komparators 1 über Widerstände R1 und R2 zugeführt sind,
wobei der Widerstand R2 mit einem gegen Masse geschalteten Kondensator CRd,+ilRC-Glied
bildet, erscheint die Offset-Spannung mit dem Faktor R1 + R2 multipliziert RI zur
Meßspannung Ue addiert.
-
Bei sämtlichen diesen, auf der Verwendung eines Eingangskomparators
beruhenden Analog-Digitalkonvertern ergibt sich durch die Offset-Größen eine entsprechende
Verfälschung der Ausgangsfrequenz, was sich insbesondere bei Anwendung und Aufbau
solcher Schaltungen in der MOS-Technologie (CMOS, NMOS) als nachteilig herausstellt,
wenn die Komparatoren mit integriert werden sollen. In dieser MOS-Technik haben
die Komparatoren einen vergleichsweise großen Offset-Spannungsfehler, während Eingangs
ströme und damit auch der Offset-Strom praktisch gleich Null sind.
-
Vorteile der Erfindung Das erfindungsgemäße Verfahren mit den kennzeichnenden
Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß sich der Offset-Fehler
bei solchen Analog-Digitalwandlern erheblich reduzieren und in bestimmten Fällen
vollständig eliminieren läßt, ohne daß es eines besonderen Zusatzaufwandes bedarf
und ohne daß insbesondere Beschaltungen von außerhalb notwendig sind oder umständliche
Kompensationsverfahren vorgenommen werden müssen. Das gesamte System einschließlich
der die Kompensation der Offset-Spannung des
Komparator 5 bewirkenden
Kompensations einrichtung läßt sich einfach in MOS-Technik auf einem Chip integrieren,
ohne daß zusätzlicher Steueraufwand anfällt. Vorteilhaft ist, daß Kor r ekturm es
sung en (Referenzmeszungen oder Messungen mit Null-Pegel) sowie Korrekturrechnungen
entfallen können.
-
Da die Erfindung vergleichsweise einfach realisierbar ist, ergibt
sich nur ein minimaler Kostenaufwand. Ein besonderes Anwendungsgebiet finden das
erfindungsgemäße Kompensationsverfahren und zur Durchführung dieses Verfahrens geeignete
Kompensationseinrichtungen auf dem Gebiet der Analog-Digitalwandlung in der Kfz-Zentralelektronik.
Besonders vorteilhaft ist die zur Meßzeit synchrone Umschaltung, wodurch sich der
Offsetfehler völlig eliminieren läßt.
-
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte
Weiterbildungen und Verbesserungen des im Hauptanspruch bzw.
-
im ersten Vorrichtungsanspruch angegebenen Kompensationsverfahren
für Offset-Spannungen bei der Analog-Digitalwandlung möglich.
-
Zeichnung Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Dabei zeigen
die Fig. 1 und 2 bekannte Grundschaltungen von Spannungs-Frequenzumsetzern und Fig.
3 ein Ausführungsbeispiel zur Offset-Spannung skomp ens ation in Anwendung auf den
Spannungs-Fr equ enzum setzer nach der in Fig. 1 gezeigten Grundschaltung. Fiy.3a
ein Tmpulsdiagrand von steuernden Impulsen.
-
~eschreibung der Erfindungsbeispiele Der Grundgedanke vorliegender
Erfindung liegt darin, daß die Offset-
Spannung des jeweils vorhandenen
und bevorzugt in MOS-Technik integrierten Verstärkers, der den Komparator bildet,
während der Messung bevorzugt nur einmal dadurch in ihrer Polarität umgeschaltet
wird, daß man die Eingänge des Komparators mit Hilfe eines Inverters entsprechend
um schaltet, so daß sich bezüglich des Meßsignals keine Beeinflussung ergibt.
-
Der grundsätzliche Aufbau des in Fig. 3 gezeigten Spannungs-Frequenzumsetzers,
ergänzt durch die erfindungsgemäßen Maßnahmen zur Kompensation der Offset-Spannung,
verwendet Bauelemente und deren Verknüpfungen entsprechend den weiter vorn schon
beschriebenen Schaltungen der Fig. 1 und 2, die daher auch mit den gleichen Bezugszeichen
versehen sind. Es ist ein Eingangskomparator 1 vorgesehen mit einem invertierenden
Eingang la und einem nichtinvertierenden Eingang lb, Über weitere, im folgenden
noch zu beschreibende Schaltungselemente ist der Ausgang des Komparators mit dem
Triggereingang einer taktgesteuerten Impulsformerstufe 2 verbunden, die bei dem
dargestellten Ausführungsbeispiel einen als D-Flipflop ausgebildeten Monoflop umfaßt,
der durch Zuführung eines vorhandenen Systemtaktes der Frequenz £T synchronisiert
ist und dessen Ausgangsschaltimpulse dem Zähler 7 als digitales Maß für die analoge
Eingangsspannung zugeführt ist. Dies ist jedoch lediglich eine der Möglichkeiten,
die dem Komparator folgenden Schaltungselemente zu betreiben und es versteht sich,
daß die Erfindung nicht auf die Anwendung einer solchen, im Impulsraster liegenden
Impulsformerstufe beschränkt ist. Zur Impulsformung ist dem Ausgang des Monoflops
2a die Impulsformerstufe 2 nachgeschaltet, der an ihrem Eingang 2b eine Bezugsspannung
zugeführt wird. Die Ausgangsspannung der Impulsformerstufe 2 gelangt über Verbindungsleitung
6 auf ein integrierendes RC-Glieci a- s
dem Widerstand R2' und
dem nach Masse geschalteten Kondensator C'.
-
Entsprechend dem Grundmuster eines Umsetzers der Fig. 1 gelangt dabei
die in eine digitale Größe umzusetzende Eingangs spannung U auf e einen Schaltungspunkt
P1, während das rückgeführte, impuls geformte und integrierte Schaltsignal auf einen
hierzu getrennten Schaltungspunkt P2 gelangt.
-
Die Ausgangsfrequenz f des Monoflops 3, die ein Maß für die Eingangsa
spannung U ist, wird einem Zähler 7 zugeführt, der diese Frequenz e während der
Dauer eines Torsignals beispielsweise aufwärts zählt, so daß sich am Ausgang 7a
des Zählers eine digitale, der Eingangsspannung U entsprechende Zahl ergibt. Die
Zählfrequenz f vom Ausgang des Monoflops 3 gelangt auf den Zähleingang 7b des ZEihlers,
das Torsignal wird dem Eingang 7c zugeführt.
-
Die Signalführung von den Schaltungspunkten P1 und P2 erfolgt durch
Auftrennung in Doppelleitungen L1 und L2, wobei die Leitungen L1 und L2 über Schalter
Sl und S2 mit unterschiedlichen Eingängen la und lb des Eingangskomparators 1 verbunden
sind; das gleiche erfolgt mit Bezug auf die vom Schaltungspunkt P2 ausgehenden Leitungen
L3 und L4, in deren Leitungsverbindung ebenfalls Schalter S3 und S4 liegen.
-
Eine entsprechende Aufspaltung ist am Ausgangsschaltungspunkt P3 des
Komparators vorgesehen, von dem zwei parallele Leitungen L5 und L6 abgehen, die
sich am Triggereingang des Monoflops wieder vereinigen, jeweils über Leitungsschalter
oder Unterbrecher S5 und S6 verfügen und wobei in einer der Teilleitungen L5 oder
L6 noch ein Inverter I angeordnet ist. Bei den Schaltern S1 bis S6 handelt es sich
um beliebige, die Signalzuführung in diese Leitung unterbrechende Einrichtungen,
wobei
es sich versteht, daß beim Aufbau des Umsetzers in der MOS-Technik übliche Schalttransistoren
vorgesehen sind, die sich durch einen in der Zeichnung zur eigentlichen Schaltstrecke
im Abstand gezeichneten Gate- oder Steueranschluß auszeichnen, dem auch das Umschaltsignal
SU zugeführt wird. Dabei gelangt das Umschaltsignal SU, dessen synchrone Positionierung
mit Bezug auf das Tot signal ST in der Diagramm skizze der Fig. 3a gezeigt ist,
auf die Schalter S1 und S4 sowie S5 über einen Inverter 12. Es ist leicht zu erkennen,
daß bei hochliegendem Umschaltsignal jeweils die Schalter S2 und S3 sowie S6 und
bei niederem Umschaltsignal (S =0) die Schalter S1, S4 und S5 geöffnet haben, bzw.
umgekehrt, je nach Auslegung. Dies bedeutet, daß sich für den Meßsignalbereich keine
Beeinflussung ergibt, man erzielt aber durch die vorzugsweise eine zyklische Synchronvertauschungen
der Komparatoreingänge sowie des Komparatorausgangs mit Hilfe des nachgeschalteten
Inverters I während der Messung eine Polaritätsumschaltung der Offset-Spannung.
Bei der synchronen Zuführung des Umschaltsignals S zur Meßzeit, d. h. zur der Diagrammdaru
stellung der Fig. 3a entnehmbaren Zählertorzeit läßt sich der Offset-Fehler vollständig
eliminieren, denn auf die Zählertorzeit entfällt mindestens eine volle Periode des
Umschaltsignals. Das bedeutet, daß während der ersten Hälfte der Meßzeit oder Zählertorzeit
mit positivem Offset-Fehler und während der anderen Hälfte mit negativem Offset-Fehler
gemessen wird, so daß sich der Offset-Fehler eliminieren läßt.
-
Es versteht sich und ist in der Fig. 3 nicht gesondert dargestellt,
daß die Erzeugung der einzelnen steuernden Impulse, also des Systemtakts ST' des
Torsignals ST und des Umschaltsignals Su von einem gemeinsamen Taktgenerator und
unter Verwendung entsprechend ausgebildeter
Untersetzerstufen,
die für sich gesehen allgemein bekannt, für die einzelnen steuernden Signale vorgenommen
wird, wodurch auch die erwünschte Synchronisierung gewährleistet ist.