DE2801894A1 - Gleichspannungs-steuereinrichtung - Google Patents
Gleichspannungs-steuereinrichtungInfo
- Publication number
- DE2801894A1 DE2801894A1 DE19782801894 DE2801894A DE2801894A1 DE 2801894 A1 DE2801894 A1 DE 2801894A1 DE 19782801894 DE19782801894 DE 19782801894 DE 2801894 A DE2801894 A DE 2801894A DE 2801894 A1 DE2801894 A1 DE 2801894A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- flop
- analog memory
- control device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
DR. 3ERG DIPL.-ING. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR
PATENTANWÄLTE Postfach 860245 · 8000 München 86 £ O U I O 3 H
■3·
λ T+14. „ο -,/,ο 17. Januar 1978
Matsushita Electric Industrial Co., Ltd. Kadoma-shi, Osaka-fu Japan
Gleichspannungs-Steuereinrichtung
vii/xx/ha 809829/0991
* (089j 9882 7? Telegramme: Bankkonten: Hypo-Bank München 4410122850
988273 BERGSTAPITATLNT München (BLZ 70020011) Swift Code: HYPO DE MM
988274 TELEX: Bayer Vereinsbank München 453100(BLZ 70020270)
98331» 0524560 BERG il Postscheck München 65343-808 (BLZ 70010080)
Beschreibung
Die Erfindung betrifft eine Gleichspannungs-Steuereinrichtung, um eine Gleichspannung auf einen geford erten Wert zu erhöhen
oder zu senken und um sie bei dem geforderten Wert zu speichern oder auf diesem Wert zu halten.
Es gibt verschiedene Ausführungsformen von Analogspeichern. Eine erste Ausführungsform weist eine Verbindung eines Motors
und eines Potentiometers auf; bei einer zweiten Ausführungsform wird ein Kondensator verwendet; eine dritte Ausführungsform
weist ein digitales Speichersystem aus einem A/D-Umsetzer, einem Digitalspeicher und einem D/A-Umsetzer auf; bei
einer vierten Ausführungsform wird der Magnetismus ausgenutzt, und bei einer fünften Ausführungsform sind elektromechanische
Vorgänge ausgenutzt. Bei einem Analogspeicher mit einem Motor und einem Potentiometer ,um eine Gleichspannung auf einen geforderten
Wert zu erhöhen oder abzusenken und sie auf dem geforderten Wert zu halten, ist das Ansprechverhalten des Ausgangs
auf den Eingang wegen der Bemessungeschwankungen infolge von Herstellungstoleranzen der mechanischen Teile jedoch
nicht genau. Ferner erfordert der Analogspeicher mit einem
809829/0991
digitalen Speichersystem Analog-Digital- und Digital-Analog-Umsetzungen,
so daß das System im Aufbau kompliziert und sehr groß wird.
Die Erfindung soll daher eine Gleichspannungs-Steuereinrichtung schaffen, welche im Aufbau sehr einfach, jedoch sehr zuverlässig
und betriebssicher ist, um eine Gleichspannung auf einen geforderten Wert zu erhöhen oder abzusenken und um sie
auf dem geforderten Wert zu halten.
Gemäß der Erfindung ist daher eine Gleichspannungs-Steuereinrichtung
geschaffen mit einem Analogspeicher, einem ersten RS-Flip-Flop
, einem zweiten RS-Flip-Flop, einer ersten Diode,
einer zweiten Diode und Aufwärts-, Abwärts- und Stopp- bzw. Stillsetzschaltern. Durch Betätigung dieser Aufwärts-, Abwärts-
und Stopp-Schalter kann der Ausgang von dem Analogspeicher auf einen geforderten Wert gesteuert werden.
Gemäß einer Ausführungsform der Erfindung weist eine Gleichspannungs-Steuereinrichtung
erste und zweite RS-Flip-Flops, zwei Dioden und einen Analogspeicher mit einem MOS-Feldeffekttransistor,
einen nicht polarisierten Kondensator und einen Analogschalter auf. Damit kann die Gleichspannung auf einen
vorbestimmten Wert erhöht, abgesenkt oder auf diesem Wert gehalten werden. Wegen des Analogspeichers wird der Signalpegel
sogar im Fall eines Energie- oder Netzausfalls gespeichert
809829/0991
oder gehalten. Die Gleichspannungs-Steuereinrichtung kann als Helligkeitssteuerung einer Glühlampe, als spannungsgesteuerte
Frequenz (VCF) eines Äblenk- oder Kippgenerators usw. verwendet werden.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen
unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen beschrieben. Es zeigen:
Fig.1 eine Schaltung einer ersten Ausführungsform der
Erfindung;
Fig.2 eine Schaltung eines Analogspeichers;
Fig.3 Schwankungen am Ausgang des Analogspeichers;
Fig.k eine Schaltung einer zweiten Ausführungsform
der Erfindung;
Fig.5 ein Schaltbild von Schaltungen zur Einstellung
des oberen und unteren Grenzwertes;
Fig.6 die Ausgangs Schwankung bei einem Analogspeicher
der zweiten Ausführungsform; und
Fig.7 eine Schaltung eines Analogschalters für den
- 7 809829/0991
Analogspeicher.
In Fig.l sind der Setzeingang S. eines ersten RS-Flip-Flops FFl
und der Setzeingang S0 eines zweiten RS-Flip-Flops FF2 über
Ct
eine erste Diode D. miteinander verbunden, während der Setzeingang
S. des ersten Flip-Flops FFl und der Rücksetzeingang RS
1 Ct
des zweiten Flip-Flops FF2 über eine zweite Diode D0 miteinander
Ct
verbunden sind. Der Ausgang Q1 des ersten Flip-Flops FFl ist
über einen Widerstand R mit der Basis eines Transistors Tr
verbunden, welche ihrerseits über einen Widerstand R mit
Ct
dem Emitter und einer Energiequelle+V„ verbunden ist.
Der Kollektor des Transistors Tr. ist über eine dritte Diode D„
geerdet und ist mit dem Steueranschluß Tc eines Analogspeichers AM verbunden. Der Ausgang Q0 des zweiten Flip-Flops FF2 ist mit
Ct
dem Eingangsanschluß Ti des Analogspeichers AM verbunden, dessen Ausgang mit einer gesteuerten Schaltung F, wie beispielsweise
einer Glühlampe verbunden ist. Die einen Elektroden (Anoden) der ersten und zweiten Dioden D. und D_ und der Rücksetzeingangsanschluß
RS0 des ersten Flip-Flops FFl sind mit den einen Kontakten von Schaltern SW-, SW0 bzw. SW, verbunden, deren
andere Kontakte mit einer Energiequelle +V_ verbunden sind. Die ersten und zweiten Flip-Flops FFl und FF2 sind mit der Energiequelle
+VR verbunden und, wie dargestellt, geerdet, und weisen
invertierte Ausgangsanschlüsse Q- und Q0 auf.
J. Ci
809829/0991
In Fig.2 ist eine Schaltung des Analogspeichers AM dargestellt.
Der Eingangsanschluß Ti ist über einen Widerstand R„ mit exiem
Kontakt eines Schutzrohrkontaktrelais bzw. eines Reedrelais RL verbunden, dessen anderer Kontakt mit der Steuerelektrode eines
MOS-Feldeffekttransistors Tr _ verbunden ist. Ein nicht polarisierter
Kondensator C ist zwischen die Steuerelektrode und Erde geschaltet, und die Quellenelektrode des Transistors Tr „ ist
über einen Ausgangswiderstand R. geerdet. Ein Ende der Wicklung des Reedrelais RL ist mit dem Steueranschluß Tc verbunden, dessen
anderer Anschluß geerdet ist. Die Senkenelektrode des Transistors Tr ist mit der Energiequelle +V verbunden, und der
Ausgang Vo der Quellenelektrodenschaltung wird von der Quellenelektrode
des Transistors Trn erhalten und an die gesteuerte Schaltung F als Ausgang des Analogspeichers AM angelegt.
Anhand der Fig.l bis 3 wird nunmehr die Arbeitsweise der ersten
Ausführungsform beschrieben. Wenn der Schalter SW. geschlossen wird, wird das Signal über die erste Diode D. an den Setzeingangsanschluß
S1 des ersten Flip-Flops FFl und an den Setzeingangsanschluß
S0 des zweiten Flip-Flops FF2 angelegt. Die Ausgangsanschlüsse
Q1 und Q2 der Flip-Flops FFi und FF2 ändern
sich auf einen niedrigen Pegel, so daß der Strom über den Widerstand K-j fließt und der Transistor Tr angeschaltet wird. Das
Steuersignal Vc wird dann an den Steueranschluß Tc des Analogspeichers AM angelegt, so daß die Wicklung des Reedrelais RL
erregt wird und das Relais geschlossen wird. Da der Ausgang Q„
809829/0991
des zweiten Flip-Flops FF2 auf niedrigem Pegel liegt, wird die Spannung an dem Kondensator C entladen, so daß der Stromfluß
über den Feldeffekttransistor Tr gesenkt wird und der
Ausgang Vo allmählich ( auf OV) sinkt, wie in Fig.3 dargestellt ist. Wenn der Schalter SW1 geöffnet wird, solange der
Schalter SW. zum Zeitpunkt t. geschlossen ist, wenn der Ausgang Vo abfällt, geht der Ausgang Q. des ersten Flip-Flops FFl
auf einen hohen Pegel, so daß der Transistor Tr. abgeschaltet wird. Die Wicklung des Reedrelais wird entregt, so daß das
Relais abschaltet. Das Entladen des Kondensators C wird dadurch unterbrochen, so daß der Ausgang Vo auf einem konstanten
Pegel bleibt. Das heißt, der Feldeffekttransistor Tr hält
die Ausgangsspannung Vo auf einem bestimmten Wert. Die Ausgangsspannung Vo, die von dem Analogspeicher AM an die gesteuerte
Schaltung F angelegt wird, wird nach dem Zeitpunkt t auf einem konstanten Pegel gehalten.
Wenn der Schalter SW „ abgeschaltet wird, solange der Schalter
SW zu einem Zeitpunkt t geschlossen wird, geht der Ausgang
Q1 des ersten Flip-Flops FFl auf einen niedrigen Pegel über, so
daß der Transistor Tr. angeschaltet wird. Folglich wird dann das Reedrelais RL geschlossen. Der Ausgang Q0 des zweiten
Flip-Flops FF2 liegt auf einem hohen Pegel, so daß der Kondensator C geladen wird. Folglich nimmt der Stromfluß über den
Feldeffekttransistor Tr„ zu, so daß der Ausgang Vo auf etwa
+V„ ansteigt. Wenn der Schalter SW „ zum Zeitpunkt t_ gescüLos-
809829/0991
sen wird,wenn der Ausgang Vo ansteigt, ändert sich der Ausgang
Q. des ersten Flip-Flops FFl auf einen hohen Pegel, so daß sowohl der Transistor Tr1 als auch das Reedrelais RL abgeschaltet
werden. Infolgedessen speichert der Analogspeicher AM den Ausgang
Vo der Quellenelektrodenschaltung des Transistors Tr0,
wenn das Reedrelais abgeschaltet war.
Wie oben beschrieben, kann durch Betätigen der Schalter SW. bis SW„ der Gleichspannungsausgang Vo herabgesetzt, erhöht oder auf
einem konstanten Pegel gespeichert oder gehalten werden. Wenn infolgedessen die gesteuerte Schaltung F eine Glühlampe aufweist,
kann die Lichtstärke entsprechend gesteuert und auf einem geforderten Pegel gehalten werden.
Die zweite, in Fig.k dargestellte Ausführungsform entspricht im
Aufbau im wesentlichen der ersten Ausführungsform, außer daß die zweite Ausführungsform Schaltungen UL und LL zum Einstellen
von oberen und unteren Grenzwerten aufweist. Die Eingangsanschlüsse der Schaltungen UL und LL sind mit dem Ausgangsanschluß
des Analogspeichers AM verbunden, während die Ausgangsanschlüsse über vierte und fünfte Dioden D. bzw. D_ mit dem Rücksetzeingangsanschluß
RS1 des ersten Flip-Flops FFl verbunden sind.
In Fig.5 ist ein Schaltbild für die Schaltung UL und LL zum Einstellen
der oberen und unteren Grenzwerte wiedergegeben, die jeweils einen Operationsverstärker A. oder A0 aufweisen. Der Aus-
- 11 -
809829/0991
gang des Analogspeichers AM ist mit dem nichtinvertierenden Eingangsanschluß a des ersten Operationsverstärkers A. und
mit dem invertierenden Eingangsanschluß bo des zweiten Operationsverstärkers
A0 verbunden. Die verschiebbaren Gleitstücke und Kontakte von veränderlichen Widerständen VR und VR sind
1 fm*
mit dem invertierenden Eingangsanschluß b. des ersten Verstärkers
A. und mit dem nichtinvertierenden Eingangsanschluß a des zweiten Operationsverstärkers A0 verbunden. Die ersten
und zweiten Operationsverstärker A. und A0 und die veränderlichen
Widerstände VR. und VR0 sind mit der Energiequelle+Vn
verbunden und ,wie dargestellt, geerdet.
Als nächstes wird die Arbeiteweise der zweiten Ausführungsform beschrieben. Die veränderlichen Widerstände VR4 undVR sind
auf E_ (Vn > E_) und E. (E_
> E.) eingestellt. Wenn der Aus-U tJ U IUl
gang Vo des Analogspeichers AM entsprechend dem Schließen des Schalters SW ansteigt und E_ überschreitet, wird ein positiver
Ausgang von dem ersten Operationsverstärker A erhalten, so daß der Ausgang Q1 des ersten Flip-Flops FFl sich auf einen
hohen Pegel ändert. Folglich werden der Transistor Tr1 und das
Keedrelais RL abgeschaltet, so daß der Anstieg der Ausgangsspannung
auf dem voreingestellten Pegel E_ zum Stillstand kommt. Wenn der Ausgang Vo des Analogspeichers AM unter den
voreingestellten Pegel E. abfällt, wird der positive Ausgang
von dem zweiten Operationsverstärker A0 erhalten, so daß der
Ausgang Q1 des ersten Flip-Flops FFl sich auf einen hohen Pe-
809829/0991
gel ändert. Folglich werden der Transistor Tr. und das Reedrelais RL abgeschaltet, so daß der Abfall der Ausgangsspannung
auf dem voreingestellten Pegel E aufhört. Das heißt ,die Arbeitsweise
der zweiten Ausführungsform entspricht im wesentlichen
der der ersten Ausführungsform, außer daß der Spannungsanstieg
und -abfall bei vorbestimmten oberen und unteren Grenzwerten En und E aufhört, wie in Fig.6 dargestellt ist.
Statt des Reedrelais RL des Analogspeichers AM kann auch ein Analogschalter aus einem MOS Feldeffekttransistor Tr verwendet
werden, wie in Fig.7 dargestellt ist. Die Steuerelektrode des Transistors Tr_ ist mit einer Steuerelektrodenschaltung
verbunden, die aus einem Widerstand Tr. und Widerständen R und R/ besteht.
Wie vorstehend beschrieben, kann gemäß der Erfindung der Pegel
der Gleichspannung beliebig durch sehr einfache Betätigungen geändert werden. Wenn die Einrichtung gemäß der Erfindung
in einem Gleichspannungs-Phasensteuersystem vorgesehen
ist, kann die Lichtstärke einer Glühlampe beliebig erhöht, gesenkt
oder auf einem bestimmten Wert durch die Betätigungen der drei Schalter gehalten werden. Infolgedessen kann die Einrichtung
auch in Verbindung mit einer spannungsgesteuerten Frequenz (VCF), wie beispielsweise einem Kipp- oder Ablenkgenerator
verwendet werden, so daß dessen Frequenz dann durch Betätigen der drei Schalter erhöht, gesenkt oder auf einem
geforderten Wert gehalten werden kann. Infolgedessen kann
809829/0991
- 13 -
die Gleichspannungs-Steuereinrichtung mittels drei Schaltern
in einfacher Weise gesteuert werden.
Ende der Beschreibung
1 809829/099 1
· /H1. .
Leerse ite
Claims (5)
- DR. BERG DIPL.ING. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIRPATENTANWÄLTE
Postfach 860245 · 8000 München 86 £ Q U I O O <4Anwaltsakte: 28PatentansprücheG.j Gleichspannungs-Steuereinrichtung , gekennzeichnet durch einen Analogspeicher (AM) mit einem MOS-Feldeffekt transistor (TR ) und einem nicht polarisierten Kondensator (C); durch ein erstes RS-Flip-Flop (FFl), das mit einem ersten Eingangsanschluß des Analogspeichers (AM) verbunden ist; durch ein zweites RS-Flip-Flop (FF2), das mit einem zweiten Eingangsanschluß des Analogspeichers (AM) verbunden ist; durch eine erste Diode (D ), die zwischen einen zweiten Setzeingangsanschluß (S0) des zweiten RS-Flip-Flops (FF2) und einen ersten Setzeingangsanschluß (S.) des ersten RS-Flip-Flops (FFl) geschaltet ist; durch eine zweite Diode (D0), die zwischen einen zweiten Rücksetzeingangsanschluß (RS0) des zweiten RS-Flip-Flops (FF2) und einen ersten Setzeingangsanschluß (S1) des ersten RS-Flip-Flops (FFl) geschaltet ist; durch einen Abwärtsschalter (SW.), der mit dem zweiten Setzeingangsanschluß (S.) des zweiten RS-Flip-Flops (FF2) verbunden ist; durch einen Aufwärtsschalter (SW0), der mit dem zweiten Rücksetzeingangsanschluß (RS ) des zweiten RS-Flip-Flops (FF2) verbunden ist; und durch einen Stoppschalter (SW„), der mit dem ersten Rücksetzeingangsanschluß (RS.) des ersten RS-Flip-Flops (FFl) verbun-Ö09829/0991 - 3 -9(089)988272 Telegramme: Bankkonten: Hypo-Bank München 4410122850988273 BERGSTAPFPATENT München (BLZ 70020011) Swift Code: HYPO DE MM988274 TELEX: Bayer. Vereinsbank München 453100 (BLZ 70020270) 983310 0524560 BERG d Postscheck München 65343-80« (BLZ 70010080)a,den ist, wobei der Ausgang des Analogspeichers (AM) durch die Betätigungen der Abwärts-, Aufwärts- und Stoppschalter (SW bisSW ) steuerbar ist.
3 - 2. Gleichspannungs-Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Analogschalter in dem Analogspeicher (AM) ein Reedrelais (RL) aufweist.
- 3- Gleichspannungs-Steuereinrichtung nach Anspruch 1, dadurch gekennz eichn e t, daß ein Analogschalter in dem Analogspeicher (AM) einen Halbleiterschalter (Tr_) aufweist.
- 4. Gleichspannungs-Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgangsanschluß (Vo) des Analogspeichers (AM) mit den Eingangsanschlüssen einer Schaltung (UL) zum Einstellen eines oberen Grenzwertes und einer Schaltung (LL) zum Einstellen eines unteren Grenzwertes verbunden ist, und daß die Ausgangsanschlüsse der Schaltungen (UL, LL) zum Einstellen der oberen und unteren Grenzwerte mit dem ersten Rücksetzeingangsanschluß (RS.) des ersten RS-Flip-Flops (FFl) verbunden sind.
- 5. Gleichspannungs-Steuereinrichtung nach Anspruch k, dadurch gekennzeichnet, daß die Schaltungen (UL, LL) zum Einstellen von oberen und unteren Grenzwerten Operationsverstärker (A., A) aufweisen.809829/099 1
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP430777A JPS5388942A (en) | 1977-01-17 | 1977-01-17 | Control device of direct current voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2801894A1 true DE2801894A1 (de) | 1978-07-20 |
DE2801894C2 DE2801894C2 (de) | 1983-04-28 |
Family
ID=11580830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2801894A Expired DE2801894C2 (de) | 1977-01-17 | 1978-01-17 | Gleichspannungs-Steuereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4144484A (de) |
JP (1) | JPS5388942A (de) |
CA (1) | CA1082771A (de) |
DE (1) | DE2801894C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57123424A (en) * | 1981-01-26 | 1982-07-31 | Toko Inc | Dc power supply device |
US10975436B2 (en) | 2016-01-05 | 2021-04-13 | Diamir, Llc | Methods of using miRNA from bodily fluids for diagnosis and monitoring of neurodevelopmental disorders |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2363314A1 (de) * | 1972-12-20 | 1974-07-04 | Matsushita Electric Ind Co Ltd | Einrichtung zum erzeugen einer veraenderlichen ausgangsspannung |
DE2445116A1 (de) * | 1973-09-20 | 1975-04-17 | Matsushita Electric Ind Co Ltd | Einrichtung zum aendern einer ausgangsspannung |
US3988596A (en) * | 1974-04-01 | 1976-10-26 | Matsushita Electric Industrial Co., Ltd. | Voltage memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3919668A (en) * | 1972-10-20 | 1975-11-11 | Matsushita Electric Ind Co Ltd | Device for generating variable voltage |
US3925720A (en) * | 1972-12-20 | 1975-12-09 | Matsushita Electric Ind Co Ltd | Device for varying output voltage within a limited range |
-
1977
- 1977-01-17 JP JP430777A patent/JPS5388942A/ja active Granted
- 1977-12-27 US US05/864,452 patent/US4144484A/en not_active Expired - Lifetime
-
1978
- 1978-01-16 CA CA295,013A patent/CA1082771A/en not_active Expired
- 1978-01-17 DE DE2801894A patent/DE2801894C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2363314A1 (de) * | 1972-12-20 | 1974-07-04 | Matsushita Electric Ind Co Ltd | Einrichtung zum erzeugen einer veraenderlichen ausgangsspannung |
DE2445116A1 (de) * | 1973-09-20 | 1975-04-17 | Matsushita Electric Ind Co Ltd | Einrichtung zum aendern einer ausgangsspannung |
US3988596A (en) * | 1974-04-01 | 1976-10-26 | Matsushita Electric Industrial Co., Ltd. | Voltage memory device |
Also Published As
Publication number | Publication date |
---|---|
CA1082771A (en) | 1980-07-29 |
JPS5624470B2 (de) | 1981-06-06 |
US4144484A (en) | 1979-03-13 |
DE2801894C2 (de) | 1983-04-28 |
JPS5388942A (en) | 1978-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2457664A1 (de) | Elektrische schaltungsanordnung zur erzeugung einer stabilen ausgangsspannung | |
DE2711877B2 (de) | Elektronisches Schaltgerät | |
DE2616265B2 (de) | Elektronisches Schaltgerät | |
DE2613423B2 (de) | Elektronisches Schaltgerät | |
DE60129778T2 (de) | Elektronischer schalter mit zwei anschlüssen | |
EP0123085A2 (de) | Elektronisches Schaltnetzteil mit einem Drosselwandler | |
DE2143622A1 (de) | Gleichstrom-Lichtbogenschweißgerät | |
DE2728808C2 (de) | Photoelektrischer Wandler | |
DE2167212C2 (de) | Schaltungsanordnung zur Erzeugung wenigstens einer vorgegebenen Ausgangsspannung, deren Größe von einer Eingangsspannung unabhängig ist | |
DE1763349C3 (de) | Spannungsregler | |
DE2830786A1 (de) | Schaltungsanordnung zur erzeugung einer von einer wechselspannung abhaengigen steuergleichspannung | |
DE2363314A1 (de) | Einrichtung zum erzeugen einer veraenderlichen ausgangsspannung | |
DE2801894A1 (de) | Gleichspannungs-steuereinrichtung | |
DE2715609B2 (de) | Fenster-Diskriminatorschaltung | |
DE2620342A1 (de) | Analoge spannungsspeichereinrichtung | |
DE2930216C2 (de) | ||
DE3418362C2 (de) | ||
DE2417597C3 (de) | Astabiler multivibrator | |
DE2704285B2 (de) | Parabelstromgenerator | |
DE1295651B (de) | Schaltungsanordnung fuer einen elektronischen Frequenzteiler zur Untersetzung von Impulsfolgen | |
DE1938481A1 (de) | Vorrichtung zur Regelung einer Batteriespannung | |
DE2611807A1 (de) | Elektronischer zeitschalter | |
EP0071608B1 (de) | Sägezahnspannungsgenerator | |
DE2439912A1 (de) | Leistungswandler | |
DE10036626A1 (de) | Stromversorgung zum Umwandeln einer oszillierenden EIngangsspannung in eine konstante Ausgangsspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8126 | Change of the secondary classification |
Ipc: G11C 27/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. DR.JUR. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |