DE2757254C2 - - Google Patents

Description

Die Erfindung betrifft eine Rechenschaltung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

In der Signalverarbeitung ist häufig aus zwei Werten die Wurzel der Quadratsumme der beiden Werte zu bilden, beispielsweise zur Betragsbildung bei einem in Form zweier orthogonaler Komponenten vorliegenden Signal. Die Berechnung der gesuchten Ausgangsgröße durch Quadrieren, Addition und Radizieren erfordert aber relativ viel Zeitaufwand, so daß für Anwendungsfälle mit hoher Datenrate, wie beispielsweise in Radaranlagen dieser Weg keine Echtzeitsignalverarbeitung erlaubt.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Rechenschaltung der eingangs genannten Art anzugeben, die hohe Rechengeschwindigkeiten ermöglicht.

Die Erfindung ist im Patentanspruch 1 beschrieben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen der Erfindung.

Die bei der erfindungsgemäßen Rechenschaltung eingesetzten Baugruppen können als Einzelschaltungen mit hoher Signalgeschwindigkeit aufgebaut werden.

Die Erfindung ist nachfolgend an Ausführungsbeispielen unter Bezugnahme auf die Abbildungen noch veranschaulicht. Dabei zeigt

Fig. 1 eine erfindungsgemäße Rechenschaltung

Fig. 2 eine Rechenschaltung zur Bestimmung des Skalarprodukts zweier Vektoren unter Verwendung einer erfindungsgemäßen Rechenschaltung

Am rechts liegenden Ausgang der Rechenschaltung nach Fig. 1 soll sich als Ausgangssignal S ergeben

wobei für die Eingangssignale x₁, x₂ gilt

x₁, x₂ 1 (2)

Die Logarithmierer 9 und 10 bilden aus den Eingangssignalen die zur Basis a logarithmierten Signale 2 · log _a X₁ bzw. 2 · log _a x₂ (die Basis a ist im folgenden als gleichbleibend angenommen und beim log nicht mehr explizit angegeben). Für die praktische Ausführung der Rechenschaltung ist eine dem Problem und gegebenen Wertebereich angepaßte Basis a zur Logarithmierung zu nehmen, beispielsweise im Dualzahlsystem die Basis a=2.

Aus den logarithmierten Signalen wird in dem Substrahierer 3 ein Differenzsignal D = 2 · (log x₁ - log x₂) gebildet. Der Betragsbildner und Vorzeichenermittler 4 trennt das Differenzsignal auf in Betrag |D| = |2 · (log x₁ - log x₂)| und Vorzeichen sign D. Das Betragssignal |D| ist an den Eingang des Funktionsglieds 5 gelegt, welches ein Ausgangssignal

T = log (1+a ^-|D|) = log (1+a ^{-2 · |log x₁ - log x₂|)} (3)

abgibt.

Die logarithmierten Signale 2 · log x₁ und 2 · log x₂ liegen außerdem an den beiden Eingängen des Umschalters 7, der über die Steuerleitung 8 nach Maßgabe des ermittelten Vorzeichens sign D so gesteuert wird, daß für sign D positiv, d. h. log x₁ x₁ < log x₂ das Signal 2 · log x₁, für sign D negativ, d. h. log x₁ < log x₂ das Signal 2 · log x₂, also jeweils das größere der beiden Signale auf den Ausgang des Umschalters durchgeschaltet wird. Im Addierer 6 werden die Ausgangssignale des Funktionsglieds 5 und des Umschalters 7 zu einem Summensignal S zusammengefaßt, das in einem Spannungsteiler 11 halbiert und in einem Delogarithmierer delogarithmiert wird. Das Ausgangssignal y = a ^{½ · S} setzt sich je nach Stellung des Umschalters, d. h. je nach Vorzeichen des Differenzsignals D wie folgt zusammen:

für sign D positiv, d. h. log x₁ < log x₂ und somit |D| = 2(log x₁-log x₂)

für sign D negativ, d. h. log x₁ < log x₂ und somit |D| = 2 · (log x₂ - log x₁)

ergibt.

Die in Fig. 1 gezeigte Rechenschaltung ist besonders für diejenigen Fälle interessant, in denen als Eingangssignale nicht x₁ und x₂, sondern bereits logarithmierte Werte log x₁ und log x₂ mit

0 log x₁, log x₂

vorliegen.

In Fig. 2 ist ein Ausführungsbeispiel für die Bildung des inneren Produktes (Skalarproduktes) zweier Vektoren r₁, ϕ₁ und r₂, ϕ₂ gezeigt. Es gilt:

mit

und

r _x < 0. (8)

Durch Umrechnung ergibt sich:

Für

ergibt sich entsprechend Gleichungen 4 und 5 folgendes:

Zur Abkürzung wird β eingeführt:

Somit ist:

In Fig. 2 ist das zugehörige Blockschaltbild dargestellt für a = 10. Es zeigt zwei Logarithmierer 1 und 2 für r₁ bzw. r₂. Die logarithmierten Eingangssignale werden einem Subtrahierer 3 zugeführt, dem ein Multiplizierer 13 mit dem Faktor 2 und ein Betragsbildner 4 nachgeschaltet ist, der auch einen Vorzeichenermittler erhält, welcher über eine Steuerleitung 8 einen Umschalter 7 steuert, dessen Ausgangsklemme je nach dem im Vorzeichenermittler ermittelten Vorzeichen von 2 (log r₁ - log r₂) mit einem der Ausgänge der Logarithmierer 1 und 2 verbunden wird. Es folgt ein Funktionsglied 5 und darauf ein Spannungsteiler 11, der die Spannung auf die Hälfte herabsetzt und schließlich ein Addierer 6, an dessen Ausgang das Signal

erscheint, so wie es in Fig. 1 am Ausgang des Spannungsteilers 11 vorhanden ist. Es ist ersichtlich, daß die bisher zu Fig. 2 besprochenen Schaltungsteile im wesentlichen auch den Schaltungsteilen 3 bis 11 der Fig. 1 entsprechen. Unterschiede ergeben sich lediglich daraus, daß die Logarithmierer 9 und 10 anders als die Logarithmierer 1 und 2 gleichzeitig eine Multiplikation mit Faktor 2 vornehmen. Daraus ergibt sich die Notwendigkeit des Multiplizierers 13 in Fig. 2. Außerdem ist der Spannungsteiler 11 in Fig. 2 nicht hinter dem Addierer 6, sondern vor diesem vorgesehen, weil das den Umschalter 7 in Fig. 2 verlassende Signal nicht schon wie in Fig. 1 in den Logarithmierern 9 und 10 mit dem Faktor 2 multipliziert worden ist.

Die restlichen Bausteine innerhalb der Fig. 2 werden zur Bildung des zweiten Summanden des Exponenten der Gleichung 14 benötigt. Dazu werden einem Subtrahierer 14 die Eingangssignale ϕ₁ und ϕ₂ zugeführt. Dem Ausgang des Subtrahierers 14 mit dem Ausgangssignal ϕ₁ - ϕ₂ = Δϕ folgt ein Funktionsglied 15 zur Bildung des cos Δϕ. Daran schließt ein Betragsbildner 4 an, der wieder einen Vorzeichenermittler enthält, der über die Steuerleitung 8 ein Vorzeichensignal abgibt. Dem Betragsbildner 4 folgt ein Logarithmierer 16, dem ein Eingang eines Addierers/ Subtrahierers 17 nachgeschaltet ist. Dessen anderen Eingängen wird ein konstantes Signal log 2, ein von einem Addierer 18 kommendes Signal log (r₁ · r₂) und ein vom Addierer 6 über einen Multiplikator 19 kommendes Signal

zugeführt. Am Ausgang des Addierers/Subtrahierers 17 entsteht das Signal log |β|, also ein Signal, bei dem das möglicherweise negative Vorzeichen von cos Δϕ unberücksichtigt bleibt. Die Berücksichtigung des Vorzeichens muß daher noch im Funktionsglied 20 erfolgen. Deshalb wird dieses über die Steuerleitung 8 gesteuert. Seine Funktionsweise wird ersichtlich, wenn die Gleichung 14 folgendermaßen umgeformt wird:

hier a = 10

wobei das positive Vorzeichen in der eckigen Klammer für negatives sign (cos Δϕ) und das negative Vorzeichen für positives sign (cos Δϕ) gilt. Das Funktionsglied 20 enthält also für die Bildung des zweiten Summanden des Exponenten der Gleichung 15 einen Potenzierer für die Bildung von 10^log|β|, einen umschaltbaren Addierer/Subtrahierer zur Berücksichtigung des konstanten Summanden 1 in der eckigen Klammer der Gleichung 15 und einen Logarithmierer und einen Multiplizierer mit dem Faktor 1/2.

Das Ausgangssignal des Funktionsgliedes 20 und dasjenige des Addierers 6 wird einem Addierer 21 zugeführt, an dessen Ausgang nun der vollständige Exponent von Gleichung 15 erscheint. Es folgt noch ein Delogarithmierer 12, an dessen Ausgang das gewünschte Skalarprodukt r _x abgenommen werden kann.

Auch die Schaltungsteile, die schließlich in den unteren Eingang des Addierers 21 einmünden, haben eine gewisse Ähnlichkeit mit Fig. 1, weil das Funktionsglied 20 dem Funktionsglied 5 ähnlich ist, wenn es auch zusätzlich einen von einer Steuerleitung 8 gesteuerten Umschalter entsprechend dem Umschalter 7 enthält. Der Betragsbildner und Vorzeichenermittler 4 entspricht in Fig. 2 demjenigen der Fig. 1 und ebenso wie in der Fig. 1 ist auch im unteren Schaltungsteil der Fig. 2 ein Subtrahierer 14 und ein Addierer 21 vorgesehen, wenn diese auch im Schaltungsverlauf nicht genau an der gleichen Stelle liegen wie der Subtrahierer 3 bzw. Addierer 6 in Fig. 1.

Die Bauteile in den Blockschaltbildern können sowohl analog als auch digital realisiert werden.

Claims (3)

1. Rechenschaltung zum Verknüpfen zweier Eingangssignale x₁, x₂ zu einer Ausgangsgröße y, die mit den Eingangssignalen gemäß zusammenhängt, gekennzeichnet durch die folgenden Merkmale:

• a) zwei Logarithmierer (9, 10) bilden aus den Eingangssignalen x₁ und x₂ die zur Basis a logarithmierten Signale 2 · log _a x₁ und 2 · log _a x₂
• b) die logarithmierten Signale liegen an den beiden Eingängen eines Subtrahierers (3), der ein Differenzsignal D = 2 (log x₁ - log x₂) abgibt
• c) die logarithmierten Signale liegen außerdem an zwei Eingängen eines Umschalters (7), der das größere der beiden Signale auf seinen Ausgang durchschaltet
• d) ein Betragsbildner und Vorzeichenermittler (4) bildet den Betrag des Differenzsignals und leitet aus dem Vorzeichen des Differenzsignals ein Steuersignal für den Umschalter (7) ab
• e) ein Funktionsglied (5), an dessen Eingang der Betrag des Differenzsignals (D) liegt, gibt ein Ausgangssignal T = log (1+a ^-|D|) ab
• f) ein Addierer (6) faßt das Ausgangssignal T des Funktionsglieds (5) und das Ausgangssignal des Umschalters (7) zu einem Summensignal S zusammen,
• g) das Summensignal wird durch Zwei dividiert und anschließend delogarithmiert.

2. Rechenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in Abänderung der Merkmale a) und f) die Logarithmierer die Signale log x₁ und log x₂ bilden und das Summensignal des Addierers ohne vorherige Division delogarithmiert wird, daß das Differenzsignal D mit Zwei multipliziert und das Ausgangssignal T des Funktionsglieds (5) durch Zwei dividiert wird.

3. Rechenschaltung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Rechenschaltung Teil einer Schaltung zur Berechnung des Skalarprodukts zweier Vektoren ist.