DE2743265A1

DE2743265A1 - Leistungswandlersteuerung

Info

Publication number: DE2743265A1
Application number: DE19772743265
Authority: DE
Inventors: Willard Bruce Jarvinen
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1976-11-22
Filing date: 1977-09-27
Publication date: 1978-05-24
Also published as: MX143502A; SE430195B; BR7707567A; JPS5380955A; AU512329B2; PL202306A1; GB1546269A; DE2743265C2; FR2371809A1; ZA775780B; AU2923277A; FR2371809B1; CH628477A5; SE7713143L; IT1087990B; JPS6111068B2

Description

Die Erfindung bezieht sich allgemein auf ZUndschaltungen für Thyristor-Waiidlersysteme und insbesondere auf eine verbesserte Schaltungsanordnung zum Steuern bzw. Regeln des Betriebes des Leistungswandlersystems, das eine elektrische Last aus einer mehrphasigen Wechselstromquelle speist.

Es sind viele Schaltungsanordnungen und Systeme bekannt, um die steuerbaren Gleichrichter der verschiedenen Wandlertypen selektiv durchzuschalten, um einer Last elektrische Energie aus einer mehrphasigen Wechselstromquelle zuzuführen.

Die Type des verwendeten Gleichrichters wird selbstverständlich bis zu einem gewissen Grad die Art der verwendeten Steuerung bzw. Regelung beeinflussen, aber der bei weitem üblichste steuerbare Gleichrichter ist heute ein Thyristor, und zwar der steuerbare Siliziumgleichrichter. Der Thyristor wird leitend

8 09821/058Π

274326b

bei dem gleichzeitigen Anlegen einer Vorspannung in Durchlaßrichtung und eines Signales an seiner Steuerelektrode und er bleibt leitend, bis die Spannung über seine Anode und Kathode null oder negativ ist.

Es besteht eine große Vielfalt von Problemen bei der Steuerung von Leistungswandlern. Hierzu gehört die Tatsache, daß aufgrund der kleinen Magnitude des zur Durchschaltung des Thyristors erforderlichen Steuersignales ein angemessener Schutz vor Rauschen bzw. Störsignalen von sowohl der Leitung als auch anderen Quellen vorgesehen sein muß, um eine fehlerhafte Zündung des Thyristors zu verhindern. Darüberhinaus ist die Möglichkeit der Änderung und Optimierung der ZUnd sequenz, insbesondere bei einem reversierenden Wandler, sehr erstrebenswert, um für einen glatten, stetigen Betrieb des Systems zu sorgen. Weiterhin müssen Mittel zur Erholung des Systems vorgesehen sein, falls ein Thyristor aus irgendeinem Grund zu einer falschen Zeit durchgeschaltet ist. Der üblichste Grund für eine falsche Durchschaltung besteht darin, daß ein Thyristor nicht zur richtigen Zeit kommutiert (abschaltet bzw. sperrt), und die übliche Korrektur besteht darin, den nächsten, zur Durchschaltung vorgesehenen Thyristor früher als zur normalen Zeit zu zünden, um den fehlerhaft leitenden Thyristor in einen nicht-leitenden Zustand zu zwingen. Dies wird gewöhnlich als "Zwangszündung¹* bezeichnet. Ein weiteres Problem, das besonders bei mehrphasigen Wandlerschaltungen besteht, ist das Erfordernis, die Thyristorzündung in Jeder Phase richtig zu synchronisieren. Dies wird üblicherweise durch eine enge Anpassung jeder PhasenzUndschaltung erreicht, um einen gleichförmigen Vorgang zu erhalten. Die Alterung der Bauteile und die Temperaturdrift machen Jedoch die Aufrechterhaltung der richtigen Synchronisation und Anpassung schwierig.

Für diese Probleme sind viele Lösungen vorgeschlagen worden,

«098 2 1 /0B80

rs

die aber relativ hohe Kosten verursachen. Gewöhnlich wird ein Kompromiß zwischen Kosten und Leistung erreicht.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine verbesserte Zündschaltung für einen Leistungswandler zu schaffen.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst eine vorgeschriebene Relation zwischen zwei benachbarten Phasen gegenüber den neutralen Spannungen der Wechselstromquelle ermittelt wird. Nach dem Abtasten dieses Punktes wird ein digitaler Zählwert, der eine Zeit-Phasenrelation in Bezug auf diesen Punkt darstellt, entwickelt, und dieser Zählwert wird als eine Adresse für den Zugriff des Inhaltes von Speicherstellen in einem Gedächtnissystem verwendet. Der auf diese Weise adressierte Inhalt des Gedächtnissystems enthält Daten, die die Zeit und ZUndsequenz für die Gleichrichter des Leistungswandlersystems spezifizieren oder bezeichnen, und in Abhängigkeit von diesen Inhalten werden Signale entwickelt, die dann dazu verwendet werden, um die einzelnen Gleichrichter des Leistungswandlersystems leitend zu machen bzw. durchzuschalten.

Die Erfindung wird nun anhand der folgenden Beschreibung und der Zeichnung von AusfUhrungsbeispielen näher erläutert.

Fig. 1 ist eine schematische Darstellung und zeigt eine

Art eines Leistungswandlersystems, auf das die Erfindung anwendbar ist, wobei die Gesamtrelation der erfindungsgemäßen Zündschaltung zum Leistungswandlersystem dargestellt ist.

Fig. 2 ist ein Blockdiagramm und stellt den Betrieb der erfindungsgemäßen Zündschaltung dar.

Fig. 3-6 sind detaillierte schematische Darstellungen und

809821 /0580

zeigen die verschiedenen Komponenten der in Fig. 2 in Blockform dargestellten Zündschaltung gemäß der Erfindung.

Fig. 7 zeigt verschiedene Wellen for men, die das Verständnis der Arbeitsweise der Zündschaltung gemäß der Erfindung erleichtern.

Fig. 8 stellt das Wortformat von einem der in dem Gedächtnis system gespeicherten Worttypen dar.

Fig. 9 iat eine DekodierungstabeLIe, die das Verständnis der Arbeitsweise von einem Teil der Zündschaltung jemäß der Erfindung erleichtert.

In Figur 1 ist ein typisches Leiatungswandlersysi-cru gezeigt, um Energie an eine Motorlast zu liefern, die in diesem Fall ein reversibler Gleichstrommotor sein könnte. Wie in Figur 1 gezeigt ist, ist die Wechselstromquelle dreiphasig, wie es durch die Leitungen L., Lp und L-, dargestellt ist, und die Brücke selbst umfasst zwölf Thyristoren, die durch eine Thyristorzündsteuerung gemäß der Erfindung gesteuert werden. Die tatsächliche Leistungswandlerbrücke umfasst 6 Vorwärts-Thyristoren 1F bis 6F und 6 RUckwärts-Thyristoren 1R bis 6R. Die Verbindung der Quelle mit den Brücken über die Leitungen L₁, Lp und L, erfolgt in üblicher Weise, und die Ausgangsgröße der Brücke wird dem Motor zugeführt. Während des Motorbetriebes in Vorwärtsrichtung wird die Zündung auf den Vorwärts-Thyristoren 1F bis 6F durchgeführt, und für den Rückwärtsbetrieb des Motors werden die Thyristoren 1R bis 6R durchgeschaltet. Die Thyristorzündsteuerung empfängt gemäß der vorliegenden Erfindung Eingangsignale von zwei der drei Netzleitungen, die in Figur 1 als Netzleitungen L₁ und L, gezeigt sind. Die Ausgänge der ThyristorzUndsteuerung sind 12 Leitungen, die auf entsprechende Weise über geeignete Trennmittel mit den Steuerelektroden der 12 Thyristoren der Brücke

B0982 1/0B80

verbunden sind. Der Einfachheit halber sind die tatsächlichen Verbindungen mit den Steuerelektroden nicht gezeigt.

Figur 2 zeigt ein bevorzugtes Ausführungsbeispiel der Erfindung in Blockform. Darin werden Eingangsgrößen von den Leitungen L, und L. einem Detektor 10 zugeführt, der eine spezielle Phasenrelation zwischen den auf diesen zwei Leitungen auftretenden Spannungen feststellt. Wie im folgenden noch näher erläutert werden wird, liegt die für diesen Fall ge wählte Spannungsrelation dann vor, wenn L. in Bezug auf L, positiv wird. Die Ausgangsgröße des Detektors 10 ist ein Gleichstromsignal, das die Eingangsgröße zu einem digitalen Winkelsynthesizer 12 bildet. Der Synthesizer 12 erzeugt einen digitalen Zählwert, der in dem vorliegenden AusfUhrungsbeispiel ein Neun-Bit-Zählwert ist und einen Phasenwinkel darstellt, der von dem durch den Detektor festgestelltem Punkt aus gemessen wird. Die Neun-Bit-Ausgangsgröße des Synthesizers 12 wird als ein Adressiereingang einem Gedächtnissystem 14 zugeführt. Dieses Gedächtnissystem spricht auf die Ausgangsgröße des Synthesizers 12 in Verbindung mit dem Signal, das als 1RR0T bezeichnet ist und die zu verwendende Thyrlstoren-

i; ι ri'.-Ki

gruppe angibt, und ^Λ Synchronisiersignal 1FIRE an, um Signale anzugeben, die eine sinusförmige Welle und desgleichen die Auswahl der zu zündenden Zellen definieren. Zusätzlich ist eine Ausgangsgröße gebildet, die eine Winkelverschiebung von entweder 60 oder 120° bezeichnet, die zur Ausführung der Zwangszündung gewisser Zellen verwendet wird, wenn abnorme Zustände die zeitliche Teilung der Sinuswelle erfordern und gestatten.

Eine Netzstrom-Abtastschaltung 16 tastet den Stromfluß in den Wechselstrom-Netzleitungen ab und liefert ein Ausgangssignal I_A, das ein Maß für die Größe dieses Signales ist.

Weiterhin ist eine Inversionsfehler-Abtastschaltung 18 vorgesehen, die ein Signal InF abgibt, wenn innerhalb des Systems

809821/0 5 80

274326b

ein Gleichstromfehler auftritt. Ein Gleichstromfehler besteht im wesentlichen dann, wenn zwei Thyristoren in der gleichen Phase der Brücke zur gleichen Zeit leitend sind, so daß die Brücke und die Last im wesentlichen kurzgeschlossen sind. Dies resultiert normalerweise aus der falschen Kommutierung von einem der Thyristoren. Die Netzstrom-Abtastschaltung 16 und die Inversionsfehler-Abtastschaltung 18 liefern beide Ausgangssignale an eine Zwangszündungsschaltung 20, die weiterhin als Eingangssignale 3 Bits von dem digitalen Winkelsynthesizer 12 und eine 2-Bit-Eingangsgröße von dem Gedächtnis system 14 empfängt. Die Zwangszündungsschaltung 20 liefert ein Signal IFF, das einer Zündlogikschaltung 22 zugeführt wird, wenn die Umstände innerhalb des Systems eine Zwangszündung von einem Thyristor erfordern, um so einen Fehler zu korrigieren. Die Zündlogikschaltung 22 empfängt ferner eine 8-Bit-Eingangsgröße von dem Gedächtnissystem 14, die in jedem Augenblick den Augenblickswert von einer sinusförmigen Welle darstellt, die hier eine Kosinuswelle ist. Zusätzliche Eingangsgrößen in die Zündlogikschaltung 22 sind ein Bezugssignal, das von einem Operator einstellbar sein kann, um den Betriebspegel zu spezifizieren, der von dem gesamten Konvertersystem gewünscht ist, und desgleichen ein Signal 1PD, das von dem Gedächtnissystem 14 abgeleitet wird. Das Ausgangssignal der Zündlogikschaltung 22 ist ein Signal 1FIRE, das das Grund signal ist, das zur Einleitung der Lieferung von Signalen an die Steuerkreise der Gleichrichter (Zellen) der Wandlerbrücke verwendet wird, um diese leitend zu machen bzw. durchzuschalten.

Das Signal 1FIRE wird einer Zellenwähl- und Zündschaltung zugeführt, die ferner eine 4-Bit-Eingangsgröße von dem Ge dächtnissystem 14, die bezeichnet, welcher der Thyristoren der Brücke gezündet werden soll, und ein zusätzliches Signal 1IA28 empfängt, das von einer reversierenden Logikschaltung geliefert wird.

R 098 21 /0580

2 7 4 3 2 6 S

Auf diese Signale hin liefert die Zellenwähl- und Zündschaltung selektiv Ausgangssignale auf 12 Ausgangsleitungen, die Über geeignete Trennschaltungen mit den einzelnen Steuerelektroden der 12 Thyristoren der Brücke verbunden sind und dazu dienen, diese zur geeigneten Zeit durchzuschalten.

PUr einen RUckwärtsbetrieb ist eine reversierende Logikschaltung 26 vorgesehen, die die Signale 1FIRE, I. und ein Signal vom dem digitalen Synthesizer 12 empfängt, das mit 15°/8 bezeichnet ist. Weiterhin wird das Signal 1PD von dem Gedächtnissystem 14 empfangen. Diese reversierende Logikschaltung regelt die Drehrichtung und gibt das bereits erwähnte Signal 1RROT und das Signal 1IA28 ab.

Die vorstehenden Ausführungen geben einen Überblick über das System gemäß der vorliegenden Erfindung und machen deutlich, daß der Grundgedanke des Systems darin besteht, einen bestimmten Punkt in der Phasenrelation der Lei -

tungsspannungen abzutasten und einen digitalen Zählwert zu entwickeln, der eine Zeit-Phasenrelation in Bezug darauf spezifiziert. Dieser digitale Zählwert hat Zugriff zu Speicherstellen, die ihrerseits Bezeichnungen liefern, die die nächste zu zündende Zelle und den bestehenden Phasenwinkel dieser Zelle in Relation zu ihrem normalen ZUndbereich angeben. Ferner sind Mittel zum Betrieb in beiden Richtungen und für die Zwangszündung der Brückenthyristoren unter speziellen oder gewählten Bedingungen vorgesehen, wie es im folgenden noch näher erläutert wird.

Die Figuren 3 bis 6 erläutern in Verbindung mit den Figuren 7, 8 und 9 mit weiteren Einzelheiten dem Betrieb des Systems gemäß der vorliegenden Erfindung. Aus Figur 3 ist zunächst ersichtlich, daß die Signale von den

P09821/0 5 80

L V <♦ J 2 b b

Leitungen L, und L. einem Operationsverstärker 30 beispielsweise über zwei Eingangswiderstände 32 und 34 zugeführt werden. Das Signal von der Leitung L, wird dem invertierenden Eingang des Verstärkers 30 zugeführt, während das Signal von der Leitung L₁ über einen Widerstand 34 dem nicht-invertierenden Eingang zugeführt wird, der ferner über einen Widerstand 36 mit Erde verbunden ist. Ein Rückopplungswiderstand 38 ist zwischen dem invertierenden Eingang und dem Ausgang des Operationsverstärkers 30 geschaltet. Der Ver stärker 30 arbeitet als ein Differenziervsrstärker, dessen Ausgangsgröße in der Kurve B in Figur 7 dargestellt ist. In Figur 7 zeigt ferner die Kurve A die Spannung zwischen dem Netzleiter und dem neutralen Leiter von einer drei phasigen Quelle, wobei die drei Phasen auf entsprechende Weise mit L1, L2 und L3 bezeichnet sind. Wie in der Kurve B in Figur 7 gezeigt ist, ist die Ausgangsgröße des Verstärkers 30 eine Sinuswelle, die im wesentlichen eine skalierte Wiederholung der Differenz zwischen L1 und L3 ist. Es sollte vielleicht aber erwähnt sein, daß das oben beschriebene Verfahren zur Ableitung dieses Signales durch die Tatsache erforderlich gemacht ist, daß bei der üblichen dreiphasigen Quelle kein Mittelleiter verfügbar ist.

Die Ausgangsgröße des Verstärkers 30 wird einer filternden und für eine Phasenverschiebung von 90° sorgenden Schaltung 40 zugeführt, deren Hauptzweck darin besteht, die Ausgangsgröße des Verstärkers 30 zu filtern, die in diesem bestimmten Fall aber auch für die Bildung einer Phasenverschiebung von 90° sorgt. Die Ausgangsgröße C des Filters 40 ist, wie durch die Kurve C in Figur 7 gezeigt Ist, die gleiche wie die Sinuswelle B, wenn man von der Verschiebung um 90° absieht. Die Ausgangsgröße des Filters 40 wird dem nicht-invertierenden Eingang einer Vergleichsschaltung 42 zugeführt, deren invertierender Eingang mit Erde verbunden ist. Somit iat die Ausgangsgröße der Vergleichsschaltung 42 ein Pegelsignal D, das ansteigt, wenn das Signal C die Null-Achse schneidet, und das fällt, wenn das Ausgangssignal C wieder die Null-Achse

R0982 1/0580

274526S

schneidet. Wie durch die Kurve D in Figur 7 gezeigt ist, besteht als eine Ausgangsgröße der Vergleichsschaltung 42 ein Signal, das für 180° elektrisch vorhanden ist.

Das Signal aus der Vergleichsschaltung 42 dient als eine Eingangsgröße zu einem ^wDⁿ- oder Trigger-Flip-Flop 44 innerhalb des digitalen Winkelsynthesizers 12. Flip-Flops dieser Art haben normalerweise einen Triggeranschluß, der durch einen Pfeil bezeichnet ist, einen Ü-Eingangsanschluß und gegebenenfalls, was aber nicht erforderlich ist, einen Freigabeanschluß C. Der Ausgang erfolgt über die üblichen

"]"- und/oder "i/'-AnschlUsse. Im Betrieb eines Flip-Flops dieser Art bedeutet die Ausgangsgröße 1 das Eingangssignal auf dem D-Anschluß in Verbindung mit dem Auftreten eines Trigger- oder Taktsignals, das dem Triggeranschluß zugeführt ist. Im vorliegenden Fall wird die Ausgangsgröße aus der Vergleichsschaltung 42, das Signal D, dem Triggereingang des Flip-Flop 44 zugeführt, dessen D-Anschluß mit einer positiven Spannung in Verbindung steht, die durch -»-V dargestellt 1st. Die Ausgangsgröße des Flip-Flop 44, die als ein Signal E in Figur 7 dargestellt ist, ist in diesem Fall eine kleine nadeiförmige Spannung. Der Freigabeanschluß des Flip-Flop 44 empfängt eine Eingangsgröße von einem AND -Gatter 46, das als eine Eingangsgröße das Signal E von dem Flip-Flop 44 empfängt. Die zweite Eingangsgröße in das AND-Gatter 46 kommt vom Ausgang eines zweiten FIi-Flop 48, dessen D-Anschluß mit der Spannung +V verbunden ist und dem über den Triggeranschluß ein Signal F zugeführt ist, das als ein für 1B0°bestehender Gleichstrompegel gezeigt ist (siehe Kurve F in Figur 7). Die Entwicklung des Signals F wird im folgenden erläutert. Der Ausgang des AND-Gatters 46 ist mit den FreigabeanschlUssen der zwei Flip-Flops 44 und 48 verbunden, um so diese Flip-Flops zur geeigneten Zeit zurückzuseL/,en. Die Ausgangsgröße des Flip-Flops 48 ist in Figur 7 durch die Kurve G gezeigt, und bei dem ersten Auftreten ist sie als ein Impuls gezeigt, der für eine relativ kurze

B 0 9 8 2 1 / 0 5 8 0

274526b

Zeitperiode vorhanden ist.

Die Ausgangsgrößen der zwei Flip-Flops 44 und 48 werden als Eingangsgrößen einem Operationsverstärker 50 zugeführt, der in Verbindung mit seiner zugehörigen Schaltungsanordnung als ein Tiefpassfilter dient, der ein begrenztes Integrationsvermögen besitzt. Zu diesem Zweck wird das Signal E von dem Flip-Flop 44 dem nicht-invertierenden Eingang des Verstärkers 50 über einen Eingangswiderstand 52 zugeführt, und dieser gleiche Anschluß ist über die Reihenschaltung aus einem Widerstand 54 und einem Kondensator 56 mit Erde bzw. Nasse verbunden. Die Ausgangsgröße des Flip-Flop 48, d.h. das Signal G wird dem invertierenden Eingang des Verstärkers 50 über einen Widerstand 58 zugeführt, und dieser invertierende Eingang ist ferner mit dem Ausgang des Verstärkers 50 über eine RUckkupplungs-Reihenschaltung verbunden, die einen Widerstand 60 und einen Kondensator 62 enthält. Die Ausgangsgröße des Verstärkers 50 kann als ein Fehlersignal betrachtet werden und, wie es aus der folgenden Beschreibung und aus der Kurve H in Figur 7 deutlich wird, kompensiert sie kleinere Frequenzabweichungen der Quellenspannung.

Wie in Figur 3 gezeigt ist, wird die Ausgangsgröße von dem Operationsverstärker 50, das Signal H, einem spannungsge steuerten Oszillator 64 zugeführt, der dazu dient, ein Signal mit einer Frequenz zu liefern, die derart gesteuert ist, daß sie ein Vielfaches der augenblicklichen Netzfrequenz ist. Das bedeutet, daß die Ausgangsgröße des spannungsgesteuerten Oszillators 64 eine Funktion des Eingangssignales H ist, und aus Figur 7 ist ersichtlich, daß das Signal H sich augenblicklich von stationären Werten auf kleine Netzfrequenzänderungen hin so ändern kann, daß die Ausgangsgröße des spannungsgesteuerten Oszillators sich ebenfalls ändert. In dem speziellen Ausführungsbeispiel der Erfindung, wie es hier beschrieben wird, liefert der spannungsgesteuerte

80982170880

I 7 4 _ν· 2 6 S

Oszillator 64 eine Frequenz, die das 768-fache der Netzfrequenz ist. Die gewählte tatsächliche Frequenz ist bis zu einem gewissen Grade zufällig, aber sie sollte groß genug sein, um die Netzfrequenzperiode von 360° in eine angemessene Anzahl von Teilen zu unterteilen, um für eine gute Auflösung zu sorgen. Wie aus der unmittelbar folgenden Beschreibung hervorgehen wird, unterteilt diese bestimmte gewählte Frequenz die 360°-Netzfrequenzperiode in Segmente von 15°.

Die Ausgangsgröße des spannungsgesteuerten Oszillators 64 wird dem Triggeranschluß eines digitalen (beispielsweise binären) Zählers 66 zugeführt. Der binäre Zähler 66 ist mit neun Ausgängen gezeigt, die auf entsprechende Weise mit nu-

Ci ft

merischen Werten von 2 bis 2 bezeichnet sind. Diese Ausgänge sind auch durch die entsprechenden Potenzen von 2 multipliziert mit 15° bezeichnet. Somit reichen die Ausgänge von 15° bis 240°. ™ Tatsächlich ist der binäre Zähler 66 ein 10-Bit-Zähler, dessen unbedeutendstes Bit als ^HDummy^M ausgebildet ist, so daß bei der Ausgangsgröße der gezeigten niedersten Ordnung ein Impuls geliefert wird, der in einem seiner Zustände für eine Zeit von 15° besteht. Die Ausgangsgrößen des binären Zählers 66 für ™ 240° und 120° bilden Eingangsgrößen zu einem AND-Gatter 68, dessen Ausgangsgröße dem Rückstellanschluß des Binärzählers zugeführt wird, so daß bei jeweils 360° der Netzfrequenz der Binärzähler zurückgesL'tzt und die Zählung mit dem Auftreten der Impulse von dem spannungsgesteuerten Oszillator 64 erneut gestartet wird.

Wie in Figur 3 gezeigt ist, werden die 30, 60, 120 und 240° entsprechenden Ausgangsgrößen zwei Blöcken 70 und 72 zugeführt, die mit 90° bzw. 270° b« :,< i ₍ inu ι ^i ml. Diese Blöcke stellen einfache logische Bäume dar, die zur Abgabe von Signalen dienen, wenn der Zählwert aus dem Zähler dem angezeigten Winkel entspricht. Das heißt, wenn die 60°- und die 30°-Leitungen hoch und die 120°- und 240°-Leitungen

R098? WnRßO

OWGiNAL INSPECTED

tief sind, gibt der rait 90° bezeichnete Block ein Signal ab. In ähnlicher Weise gibt der mit 270° bezeichnete Block ein Signal ab, wenn die 240°- und die 30°-Leitungen hoch und die 120°- und 60°-Leitungen tief sind. Die Signale von dem 90°-Block 70 und dem 270°-Block 72 werden auf entsprechende Weise den Einstell- und Freigabeanschlüssen eines Flip-Flops 74 zugeführt, dessen Ausgangsgröße das zuvor beschriebene Signal F bildet. Somit ist ersichtlich, daß das Signal F für 180° besteht oder auftritt.

Nun wird besser die Art und Weise verständlich, in der das zuvor kurz erörterte Fehlersignal erzeugt wird. In den Kurven von Figur y war angenommen, wie es durch das Signal F gezeigt ist, daß eine kleine Frequenzverschiebung in der Quellenspannung bestand, so daß der spannungsgesteuerte Oszillator in der Periode vor der dargestellten Periode mit einer etwas schnelleren Geschwindigkeit lief als in der Darstellung der Figur 7. Somit erschien das Signal F ein wenig vor dem Null-Durchgang des Signales C, um somit das Signal G für eine kurze Zeitperiode zu erzeugen. Mit dem Auftreten des Nulldurchganges des Signales C wurde das Signal D dem Flip-Flop 44 und dem AND-Gatter 46 zugeführt, um sowohl das Flip-Flop 44 als auch das Flip-Flop 48 in bereits erwähnter Weise zurückzustellen. Die Erzeugung des somit entwickelten Signales G erzeugte ihrerseits das Fehlersignal H. Auf der rechten Seite in den Kurvenbildern in Figur 7 ist die Wirkung eines Abfalles in der Ausgangsfrequenz des Oszillators 64 gezeigt, für den eine ähnliche Analyse zutreffen würde. Die Bilder in Figur 7 sind zu Darstellungszwecken selbstverständlich stark vergrößert, da Frequenzabweichungen normalerweise sehr klein und die Korrekturgröße deshalb ebenfalls sehr klein sein würden.

Die neun Eingänge des Binärzählers 66 dienen als Eingänge zu dem Gedächtnisr.ystem 14, wie es in Figur 4 dargestellt ist. Das Gedächtnissystem 14 umfasst einen Steuerspeicher 76

809821 /OSBH

2 V 4:- 2 6 b

und einen Sinusspeicher 78. In dem tatsächlichen beschriebenen Ausführungsbeispiel der Erfindung waren diese zwei Speicher Festwertspeicher (ROM), obwohl irgendeine Form eines Speichers verwendet werden könnte, der kein löschendes bzw. zerstörendes Lesen besitzt. Der Steuerspeicher 16 bildet zahlreiche Stellen, die in zu beschreibender Weise individuell adressierbar sind. In einem tatsächlichen beschriebenen Ausführungsbeispiel enthielt der Steuerspeicher 76 hexadezimale Stellen von 000 bis 3FF. Jede Stelle ist ein 8-Bit-Wort, das in zwei 4-Bit-Bytes unterteilt ist. Figur 8 stellt als ein Beispiel den Inhalt einer Speicherstelle dar, die durch hexadezimal 2k definiert ist. Die drei am wenigsten signifikanten Bits des am wenigsten signifi kanten Byt enthalten die Identifizierung der als nächste zu zündenden Zelle (Zellen). In Figur 8 wie in den anderen Figuren ist diese Bezeichnung durch die Signale oder Be zeichnungen 1NA, 1NB und 1NC gezeigt. Das bezeichnendste Bit dieses Byt enthält eine Bezeichnung 1PTL Pulskettengrenze), die im folgenden noch näher beschrieben wird. Das signifikantere Byt^enthält in seinem am wenigsten signifikanten Bit eine Bezeichnung, die in dem beschriebenen Ausführungsbeispiel nicht verwendet ist, die aber für eine Bezeichnung eines Logikfehlers reserviert ist. Das am zweitwenigsten signifikante Bit dieses Byteidentifiziert, ob ein Sperrsignal wirksam ist oder nicht, wie es noch beschrieben wird, und die zwei signifikantesten Bits, die auf entsprechende Weise in steigender Reihenfolge mit SA 60° und SA 120° bezeichnet sind, bezeichnen die Verschiebungswinkel von 60° und 120°, die wirksam sind, wenn es zur Verschiebung zwischen Thyristoren der Brücke relativ zu anderen Phasen zweckdienlich ist, wie es in der folgenden Beschreibung noch näher erläutert wird. Im Anhang A befindet sich eine vollständige Speichermappe, die den gesamten Inhalt des Steuerspeichers für ein bestimmtes AusfUhrungsbeispiel gemäß der Erfindung darstellt.

R09821/0 5 80

Aus Figur t\ ist ersichtlich, daß der Steuerspeicher 76 die Signale 1NA, 1NB bzw. 1NC an die D-Anschlüsse der drei Flip-Flops bzw. Sperren 80, 82 und 84 abgibt. Wie bereits ausgeführt wurde, bezeichnen diese drei Signale in dem hier beschriebenen Ausführungsbeispiel 2 der 6 Thyristoren der Vorwärts- oder Rückwärts-Leistungswandlerbrücke, die als nächste zu zünden sind. Einer vierten Sperre 86 wird an ihrem D-Eingang das Signal 1RR0T zugeführt, das, im Falle einer Motorlast, die Richtung des Drehmoments und somit im weiteren Sinne die Bezeichnung innerhalb der Brücke bedeutet, ob die Vorwärts- oder die RUckwärts-Thyristoren gezündet werden. Somit bezeichnen die Ausgangsgrößen dieser vier Sperren, die mit 1PA, 1PB, 1PC und 1PD bezeichnet sind, die dann gezündeten Thyristoren innerhalb der Brücke. Die Sperren 80 bis 86 ändern ihren Zustand bei Anlegen eines Signales 1FIRE, das später beschrieben werden wird.

Figur 9 ist eine Wahrheitstabelle zur Dekodierung, die die Art und Weise darstellt, in der die Signale 1PA bis 1PD die einzelnen zu zündenden Zellenkombinationen zu irgendeiner bestimmten Zeit identifizieren. Diese Darstellung dient selbstverständlich nur für die Arbeit in dem vorliegenden beschriebenen Ausführungsbeispiel. Es soll zwar nicht die ganze Wahrheitstabelle durchgegangen werden, als ein Beispiel ist Jedoch ersichtlich, daß für 1PA gleich 1 und wenn die restlichen Signale alle null sind, die Zellen 1F und 2F (Figur 1) durchgeschaltet werden. Die Signale 1PA bis 1PD dienen zusammen mit dem Signal 1RR0T und den fünf signifikantesten Bits der Ausgangsgröße des Binärzählers 66 als die Adressiersignale für den Steuerspeicher 76.

Zusätzlich zu den Ausgangsignalen 1NA, 1NB und 1NC gibt der Speicher 76 als eine Funktion der adressierten Stelle die bereits in Verbindung mit Figur 8 erörterten Signale ab, nämlich 1PLT, Sperren, SA 120° und SA 60°. Die letzten drei Signale werden mit den 6 am wenigsten signifikanten Bits

R09821 /Π5ΡΠ

- it, -

der Ausgangsgröße des Dinärzählers 66 vereinigt, um den Sinusspeicher 78 zu adressieren. Der Speicher 78 enthält in seinen Speicherstellen die sequentiellen Werte von einer Kosinuswelle über 180°in Stufen oder Schritten von 15°. Somit werden in dem Speicher 78 für die Kosinuswelle

193 Speicherplätze verwendet. Für das tatsächliche beschriebene Ausführungsbeispiel sei darauf hingewiesen, daß zur Vermeidung negativer Zahlen der tatsächliche Inhalt des Sinusspeichers 78 mit den Werten t dem Kosinuswert versehen ware Eine Speicherkarte der Stellen bzw. Plätze des Speichers 78 ist im Anhang B gezeigt. Aus dieser Karte ist ersichtlich, daß für die Kosinuswelle hexadezimale bzw. .;< dezimale Plätze 000-OCO verwendet sind. Da eine 9-Bit-Adresse verwendet wird, sind alle zusätzlich verfügbaren Plätze (0c1-8FF) als binäre "1" kodiert, um ein Zünden der Thyristoren des Wandlers zu verhindern_o

Aus Figur 5 ist ersichtlich, daß eine Inversionsfehler-Abtastschaltung 18 ein Signal InF an die Zwangszündungsschaltung abgibt. Diese Inversionsfehler-Abtastschaltung ist nicht in ihren Einzelheiten beschrieben worden, da ihr genauer Aufbau nicht wesentlich ist, und es kann irgendeine bekannte Schaltungsanordnung verwendet werden, die ein Ausgangssignal liefert, wenn ein Gleichstromfehler oder sogenannte! "Durchschuß·¹ (Kurzschluß) auftritt. Weiterhin ist eine Leitungsabtastschaltung 16 gezeigt, die das Signal Ia an die ZwangszUndungsechaltung 20 abgibt. Das Signal Ia ist, wie bereits ausgeführt wurde, eine Anzeige für die Größe des in den Netzleitungen fließenden Stromes und wird, wie es in Figur 5 gezeigt ist, durch drei Stromwandler 80, 90 und 92 gebildet, die auf entsprechende Weise mit den drei Leitungen L1, L2 und L3 gekoppelt sind. Die Ausgangsgrößen dieser drei Wandler werden einer geeigneten GleichrichterbrUcke 94 zugeführt, deren Ausgangsgröße ein Gleichstromsignal ist, das den Größen der Ströme in den drei Leitungen proportional ist. Das Signal I wird einem geeigneten Analog/Digital-Wandler 96 zugeführt, der in der Zwangs-

RP9B? 1 /0580

Zündungsschaltung 20 angeordnet ist, und der Ausgang dieses Wandlers ist als 5 Leitungen gezeigt, die digitale Signale führen, die die Größe des Stromes Ia darstellen. Das bedeutet, daß die Signale auf diesen Leitungen einen Kommutierungswinkel bezeichnen, der zur Kommutierung des Stromes mit der abgetasteten Größe erforderlich ist. Normalerweise läßt sich sagen, daß die erforderliche Kommutierungszeit um so länger wird, je höher der Strom ist. Diese 5 Leitungen von dem Wandler 96 dienen als Eingänge zu einem Schalter 98. Ferner sind als Eingänge in den Schalter 98 5 Leitungen vorgesehen, die mit "verbundene Eingangs' (ü¹ 90⁰" bezeichnet sind. Diese Eingangsgrößen können von durch den Operator einstellbaren Schalten kommen und führen eine zu einem Winkel von 90° propor tionale Bezeichnung., Wenn ein Inversionsfehler vorliegt, wie es durch ein hohes Signal InF aus der Schaltungsanordnung angegeben wird, werden diese verbundenen Eingang;-, ei·, ,tu duroh den Schalter 98 als Ausgangsgrößen auf den 5 Auagangsleitungen aus dem Schalter geliefert. Wenn kein Inversionsfehler vorliegt, gibt der Schalter 98 die Signale aus dem Analog/Digital-Wandler 96 ab.

Die 5 Ausgangsleitungen aus dem Schalter 98 führen in binärer Form eine Bezeichnung von einer Winkelgrenze, die einer Vergleichschaltung 100 zugeführt wird. Weiterhin werden der Vergleichschaltung 100 als Eingangsgrößen 3 Signale von dem digitalen Winkelsynthesizer 12 (Signale 15°/2, 15° und 30°) und die Signale SA 60° und SA 120° von dem Steuerspeicher 76 zugeführt. Wie in Figur 5 dargestellt ist, kann die Ausgangsgröß des Schalters 98 als das Wort A und die Eingänge aus dem Gedächtnissystem und dem digitalen Winkelsynthesizer als das Wort B betrachtet werden. Die Vergleichsschaltung 100 macht einen einfachen Vergleich der Werte dieser zwei digitalen Wörter und liefert eine Ausgangsgröße 1ΕΊ (Zwangszündung), wenn das Wort A größer als oder gleich dem Wort B ist. Somit ist ersichtlich, daß das Signal 111 bei einem Inversionsfehler oder zu irgendeiner anderen Zeit geliefert wird, wenn ein

q Π 9 Β 2 1 /Π580

Gleichrichter zur anderen als einer normalen Zeit gezündet werden muß, um eine Kommutierung der dann leitenden bzw. durchgeschalteten Gleichrichter der Brücke sicherzustellen.

Gemäß Figur 5 wird die 8 Signale umfassende Ausgangsgröße des Sinusspeichers 78 als ein Eingang der Zündlogik 22 und insbesondere einem Digital/Analog-Wandler 102 innerhalb dieser Logikschaltung zugeführt. Der Digital/Analog-Wandler 102 gibt bei sequentiellen Eingangssignalen aus dem Speicher 78 eine cosinuswellenförmige Welle ab, die, wie bereite ausgeführt wurde, um den Wert 1 verschoben bzw. versetzt ist, um sicherzustellen, daß sie nicht negativ wird. Die Ausgangsgröße des Wandlers 102 wird dem invertierenden Eingang einer Vergleichsschaltung 104 zugeführt, deren nicht-invertierender Eingang mit dem Ausgang eines Verstärkers 106 verbunden ist. Der Verstärker 106 erhält ein Bezugssignal an seinem invertierenden Eingang über einen Widerstand 108 und an seinem nicht-invertierenden Eingang über einen Widerstand 118. Die Erzeugung des Bezugssignals ist graphisch in der Weise dargestellt, daß es von einem Potentiometer 110 geliefert wird, das zwLschen eine positive Spannungsquelle (+V) und Erde bzw. Masse geschaltet ist. Dies ist eine vom Operator einstellbare Bezugsgröße und bildet eine Gleichstrom-Bezugsgröße, die der gewünschten Ausgangsgröße des Wandlers gemäß Figur 1 porportional ist. Ein Rückkopplungswiderstand 112 ist zwischen den invertierenden Eingang des Verstärkers 106 und seinen Ausgang geschaltet. Der Verstärker 106 hat einen Gewinn von - 1, um dadurch an die Vergleichsschaltung 104 einen Plus- oder Minuswert abzugeben, der dem Bezugswert von dem Potentiometer 110 proportional ist. Das Vorzeichen dieses Signales ist eine Funktion des bereits erwähnten Signales 1PD. In Figur 5 wird das Signal 1PD einer Spule 11A eines Relais mit einem normalerweise geöffneten Kontakt 116 zugeführt. Wenn das Signal 1PD einen Wert von "1" hat, wodurch der Wunsch nach einem Betrieb in Rückwärtsrichtung dargestellt ist, wird der Kontakt 116 geschlossen und der nicht-invertierende Eingang des

»09821/05Rn

Verstärkers 106 ist mit Erde verbunden. Wenn das Signal 1PD gleich "Ο" ist, bleibt der Schalter 116 geöffnet. Somit ist ersichtlich, daß die Ausgangsgrüße des Verstärkers 106, wie bereits ausgeführt wurde, ein analoges Signal ist. das entweder dem positiven oder negativen Wert desjenigen WertesTist, der durch die durch das Potentiometer 110 eingestellte Bezugsgröße eingestellt ist.

Die Vergl ei chssclialtung 1OA liefert in Abhängigkeit von ihren zwei Eingangsgrößen ein logisches Signal "1" an ihrem Ausgang, wenn der Wert des Signales von dem Digital/Analog-Wandler (der Wert der vorgespannten Cosinuswelle) kleiner oder gleich dem Bezugssignal ist, das von dem Verstärker 106 angelegt wird. Umgekehrt wird durch die Vergleichsschaltung 10A ein logisches Signal "0" abgegeben, wenn das Bezugssignal kleiner als das Cosinussignal aus dem Wandler 102 ist.

In der ZUndlogikschaltung 22 gemäß Figur ü sind noch 6 Eingangssignale gezeigt, die mit "Sperreingänge·¹ bezeichnet sind. Diese Eingangsesignale sind der Vollständigkeit halber angegeben und würden in einem arbeitenden System von anderen Systemteilen kommmen, die als Sicherheitsmaßnahmen dienen, um den Betrieb des Wandlers in dem vorliegenden System zu verhindern, wenn gewisse Fehlfunktionen, wie beispielsweise überstrom, überspannung usw._; vorhanden sein würden. Die 6 Sperreingänge werden jeweils zu dritt zwei OR-Gattern 120 und 12A zugeführt, deren Ausgänge auf entsprechende Weise mit invertierenden Logikelementen 126 und 128 verbunden sind. Die Ausgänge der zwei invertierenden Logikelemente 126 und 128 sind auf einem hohen Binärwert, wenn keine Sperrung von anderen Teilen der Schaltungsanordnung vorliegt, und sie befinden sich auf einem tiefen Wert, um auf diese Weise zwei AND-Gatter 130 und 132 zu sperren, wenn ein Grund zum Sperren des Betriebes des Systems vorliegt. Eine zweite Eingangsgröße zum AND-Gatter 130 ist ein Logikwert von der Vergleichsschaltung 10^. Die zweite Eingangsgröße zum AND-Gatter 132

Π098? 1 /OSRO

ORIGINAL INSPECTED

_ 7

i f

ist das bereits beschriebene Signal 1i). Die Ausgangsgrößen dieser zwei AND-Gatter diene« als Eingangsgrößen zu einem OR-Gatter 134» dessen Ausgangsgröße das Signal 1FIRE ist. Somit ist ersichtlich, daß das Signal 1KIItE bei Fehlen einer sperrenden Eingangsgröße und immer dann erzeugt wird, wenn ein Zwangszündungssignal (1I'J ) vorliegt oder der Wert der vorgespannten Cosinuswelle, wie sie durch den Digital/Analog-Wandler 102 abgeleitet wird, höher ist als das Bezugssignal, das von dem Potentiometer 110 geliefert wird.

Wie aus Figur 6 ersichtlich ist, wird das Signal 1FIRE, das von der Zündlogikschultung 22 gernäß Figur 5 abgegeben wird, an einen Impulskettengenerator angelegt, der eine Impulskette abgibt, um für eine bekannte, sogenannte "ImpulskettenzUndung" zu sorgen. Diese Impulskette wird als die eine Eingangsgröße einem OR-Gatter 138 zugeführt, das als zusätzliche Eingangsgrößen das Signal 1PTL von dem Speicher 22 und ein zusätzliches Signal 1Ia28 aufweist, das im folgenden erläutert wird. Die Ausgangsgröße des OR-Gatters 138 wird dem Abschaltanschluß von einer logischen Dekodierschaltung 140 zugeführt. Zusätzliche Eingangsgrößen in den logischen Baum 140 umfassen die Signale 1PA, 1PB, 1PC und 1PD, die aus den Speichersperren bis 86 kommen. Auf diese Eingangssignale hin wählt die Schaltung 140 zwei von 12 Ausgangsleitungen aus, die mit GD1F bis GD6F und GD1R bis GD6H (siehe Figur 9) bezeichnet sind. Die auf diesen Leitungen auftretenden Signale gelangen zu den Steueranschlüssen (oder Steuerschaltungen) der entsprechend bezeichneten Thyristoren der Brücke gemäß Figur 1 und dienen als Zündsignale für diese. Somit ist ersichtlich, daß bei Fehlen des Signales 1PTL von dem Speicher oder dem Signal 1Ia28 an den Ausgängen des Baumes 140, die durch die vier Eingangeleitungen 1PA bis 1PD ausgewählt sind, ein Impulszug mit der gleichen Frequenz wie der Impulszuggenerator 36 auftritt. Weil die Signale 1PA bis IPD normalerweise die bezeichneten Leitungen hoch halten und der Impulszuggenerator 136 einen Impulszug anlegt, der die Schaltungsanordnung 140 abschaltet,

R098?1/0RBn

ORIGINAL INSPECTED

- >5

haben dessen Ausgangsgrößen die gleiche Frequenz gemäß den Auszeiten des Impulszuger> von dem Generator 136. Die auf den LeitungenGDIF bis GD6F und GD1R bis GD6R auftretenden Signale uteuern deshalb den Betrieb oder die Zündfolge der Thyristoren der Brücke, die ihrerseits die an die last gelieferte Leistung steuern^

Die allein in Figur 2 noch zu erläuternde Reversierlogik schaltung 26 erzeugt das bereits erwähnte Signal 1FtROT, das die zu verwendende Gruppe (vorwärts oder rückwärts) der Thyristoren bestimmt. In dem hier beschriebenen Ausführungsbeispiel bezeichnet eine logische ¹¹O" die Vorwärtsgruppe und eine logische ^M1" die Rückwärtsgruppe. Die Reversierlogik 26, wie sie in Figur 6 gezeichnet ist, weist zwei Schalter 142 und 144 auf. Diese Schalter werden durch den Operator gesteuert und dienen auf entsprechende Weise dazu, entweder nur den Vorwärts- oder den Rückwärtsbetrieb zu wählen. Ein Signal 1SFD, das aus dem Schließen des Schalters 142 resul) ert, wird an einen Inverter 146 angelegt, dessen Ausgangsgröße einem AND-Gatter 148 zugeführt wird. Ein Signal 1SF wird bei geschlossenem Schalter 144 über einen Inverter 150 einem zweiten Eingang zum AND-Gatter 140 zugeführt. Wenn einer der Schalter nicht geschlossen ist, ist das AND-Gatter 148 gesperrt, und der Ausgang dieses Gatters liefert eine Eingangsgröße zum OR-Gatter 152, das das Signal 1RR0T abgibt. Wenn also beide Schalter geschlossen sind, kann nur der Rückwärtsbetrieb erhalten werden, d.h. das Signal 1RR0T ist eine logische "1". Wenn das Signal 1 ■:ρί> hoch ist (Schalter 142 offen), ist der Wert des Signales 1RR0T eine Funktion der Signale 1FIRE und 0IA28, wie es im folgenden noch erläutert wird.

Aus Figur 6 ist ferner ersichtlich, daß das Signal I_A von der Leitungsstrom-Abtastschaltung 16 dem nicht-lnvertierenden Eingang einer Vergleichsschaltung 154 zugeführt wird, deren

09821/nRBP

ORIGINAL INSPECTED

I / k :> i b

riicht-invertierender Eingang mit der positiven Bezugsspannung in Verbindung steht, die durch eine Batterie 155 geliefert wird. Die mit 1IA bezeichnete Ausgangsgröße der Vergleichsschaltung 154 dient als eine Eingangsgröße in den D-Anschluß eines Flip-Flop 156, dessen eine Ausgangsgröße ein Signal 1IA28 ist, das als eine Eingangsgröße in das OR-Gatter 128 der Zellenwähl- und Zündschaltung 24 dient. Das Signal 15°/8 aus dem digitalen Winkelsynthesizer 12 dient als ein Taktsignal und wird dem Triggereingang zu einem 4-Bit-Dinärzähler 158 zugeführt. Der Freigabeanschluß des Zählers 158 erhält seine Eingangsgröße aus dem Ausgang "1" eines Flip-Flops 160, dessen D-Anschluß mit Erde und dessen Triggeranschluß mit dem übertragausgang des Zählers 158 verbunden ist. Der Setzanschluß des Flip-Flops 16O empfängt als ein Eingangsssignal das bereits erwähnte Signal 1FIRE. Somit wird das Flip-Flop 160 mit Jedem Signal 1FIRE gesetzt und löst den 4-Bit-Binarzähler aus, der die 15°/8-Signale aus dem Speicher zählt. Da dies ein 4-Bit-Zähler ist, hat der Übertraganschluß einmal für jedes Auftreten des Signales 1FIRE einen hohen Signalpegel, und dieses Übertragsignal besteht für eine Zeitperiode von 15°/8 und endet bei 30° elektrisch (16x15/8) nach dem Auftreten des Signales 1FIRE. Diese Ausgangsgröße aus dem Übertraganschluß dec Zählers 158 dient als der Triggereingang zum Flip-Flop 156, dessen Löschanschluß ebenfalls mit dem Signal 1FIRE in Verbindung steht. Die Ausgangsgröße ^W1^W des Flip-Flops ist das bereits erwähnte Signal 1IA28, und es ist ersichtlich, daß dieses Signal unter der Voraussetzung, daß ein Quellenstrom fliesst, für eine Periode vorhanden ist, die sich von etwa 28° nach dem Auftreten des Signales 1FIRE bis zum nächsten Auftreten desselben Signales erstreckt. Dieses Signal wird dem OR-Gatter 138 der Zellenwähl- und Zündschaltung 24 zugeführt, um dadurch diese Schaltungsanordnung abzuschalten. Die übrige Darstellung in Figur 6 zeigt den Ausgang ^w0^M eines Flip-Flops 156, der als eine Eingangsgröße (0IA28) zu einem exklusiven OR-Gatter 162 dient, dessen

ORIGINAL INSPECTED

L ι s J

andere Eingangsgröße das Signal IPD ist. Wenn also eine der Eingangsgrößen, aber nicht beide, in das exklusive OR-Gatter 162 vorhanden ist, wird von diesem ein Signal mit hohem Pegel abgegeben, das als das eine Eingangssignal in ein AND-Gatter 174 dient, dessen zweite Eingangsgröße das bereits beschriebene Signal 1SFD ist. Dies ist das zweite Mittel, durch das das Signal 1RROT erzeugt wird, wie es durch die Tatsache aufgezeigt ist, daß die Ausgangsgröße des AND-Gatters 164 als eine zweite Eingangsgröße zu dem OR-Gatter 152 dient. Wenn also die Ausgangsgröße des AND-Gatters 140 tief und das Signal 1SFD hoch ist, ist der Wert des Signales 1RR0T hoch ("1") wenn entweder (aber nicht beide) das Signal 1PD oder das Signal 0IA28 hoch ist.

Es wird somit deutlich, daß ein System angegeben worden ist, das die Verwendung einer einzigen Vergleichsschaltung ge stattet, um die vielfachen Zündsignale zu erzeugen, die an eine Leistungswandlerbrücke anlegbar sind, die das Erfordernis und die damit verbundenen Fehler von Vielfachschaltungen eliminiert. Durch den binären Aufbau der Schaltungsanordnung wird eine hervorragende Rauschtrennung erzielt, und die Einfachheit der Änderung der Zündfolge wird aus der Tatsache deutlich, daß der Speichergehalt oder die Speicher bei der Verwendung von Festwertspeichern einfach geändert werden kann, Durch ein System dieser Art kann die Zündfolge optimiert werden, insbesondere während einer Reversierung, und es sind alternative Methoden der Zwangszündung von digitalen Eingangssignalen, die auf einfache Weise geliefert werden, erzielbar, um insgesamt für eine hohe Leistungsfähigkeit der ZUndsteuerfichaltung bei niedrigen Kosten zu sorgen.

R 0 9 8 ? 1 / 0 R 8 0

ORIGINAL INSPECTED

ie

000 9D 9D 9Π 9D 9E 9E 9E 9E 99 99 99 99 9A 9A 9Λ 9A

010 9D 9B 9D 9B 9C 9C 9C 9C 28 28 28 28 28 28 28 28

U20 22 22 22 22 12 12 12 12 52 52 52 52 9A 9A 9A 9A

030 2A 2A 2Λ 2A 2A 2A 2Λ 2A 28 28 28 28 28 28 28 28

040 2B 2B 213 2B 23 23 23 23 13 13 13 13 53 53 53 53

050 9B 913 9U 9B 2B 2B 2B 2B 28 28 28 28 28 28 28 28

060 2C 2C 2C 2C 2C 2C 2C 2C 24 24 24 24 14 14 14 14

070 54 54 5-1 54 9C 9C 9C 9C 28 28 28 28 28 28 28 28

080 9D 9Π 9D 9D 2D 2D 2D 2D 2D 2D 21) 2D 25 25 25 25

090 15 15 15 15 55 55 55 55 28 2fl 28 28 28 28 28 28

OAO 56 56 56 56 9E 9E 9E 9E 2E 2E 2E 2E 2E 2E 2E 2E

OBO 26 26 2f) 26 16 16 ] 6 16 28 28 28 28 28 28 28 28

OCO 11 11 IJ 11 51 51 51 51 99 99 99 99 29 29 29 29

ODO 29 29 29 29 21 21 21 21 28 28 28 28 28 28 28 28

OFO 8D PI) 8D 81) 8E 8E 8E 8E 89 89 89 89 8A 8A 8A 8A

0Γ0 8fl 8B fin 8B 8C 8C 8C 8C 28 28 28 28 28 28 28 28

100 8D fit) 81) SD 8E 8E 8E 8E 89 89 89 89 8A 8Λ 8A 8A

110 8B 8Π 8M 8B 8C 8C 8C GC 28 28 28 28 28 28 28 28

120 2B 3B 3B 3C 3C 3D 3D 3E 3E 39 39 3A 3A 3B 3B 3B

IJO 2B 2B 213 2B 2B 2B 2B 2Ü 28 28 28 28 28 28 28 28

140 2C 2C 2C 2C 2C 3C 3C 3D 3D 3H 3E 39 39 3A 3A 3B

150 3B 3C 3C 2C 2C 2C 2C 2C 28 28 28 28 28 28 28 28

If₁O 2D 2D 2D 2D 2D 2D 2D 2D 2D 3D 3D 3E 3E 39 39 3A

170 3Λ 313 3Π 3C 3C 3D 3D 2D 28 28 28 28 28 28 28 28

IRO 3D 3E 3E 2E 2E 2E 2E 2E 2E 2E 2E 2E 2E 3E 3E 39

190 39 3A 3A 3B 3B 3C 3C 3D 28 28 28 28 28 28 28 28

1Λ0 3C 3D 3D 3E 3E 39 39 29 29 29 29 29 29 29 2Λ 2A

IBO 29 39 39 3Λ 3Λ 3B 3Π 3C 28 28 28 28 28 28 28 28

ICO 3B 3C 3C 3D 3D 3E 3E 39 39 3A 3Λ 2A 2A 2Λ ?A 2A

J^O 2Λ 2Λ 2Λ 2A 2A 3A 3A 313 28 28 28 28 28 28 28 28

ICO 8D 8!) 8D 81) 8E 8E 8E 8E 89 89 89 89 8A 8Λ 8A 8A

1FO 8B 8H 8B 8B 8C 8C 8C BC 28 28 28 28 28 28 28 28

200 8D 81) 8D 8D 8E 8Π 8E 8C 89 89 89 89 8A 8Λ 8A 8Λ

2J0 8B OU 8B 813 8C 8C 8C 8C 28 28 28 28 28 28 28 28

220 2B 3B 3B 3C 3C 3D 3D 3E 3E 39 39 3A 3Λ 3B 3B 3B

230 2B 2B 2B 2B 213 2B 2B 2B 28 28 28 28 28 28 28 28

240 2C 2C 2C 2C 2C 3C 3C 3D 3D 3E 3E 39 39 3Λ 3Λ 3B

250 3B IC 3C 2C 2C 2C 2C 2C 28 28 28 28 28 28 28 28

260 2D Jl) 2Ό 2D 2D 2D 2D 2D 2D 3D 3D 3E 3E 39 39 3Λ

270 3A 3B 3B 3C 3C 3D 3D 21) 28 28 28 28 28 28 28 28

280 3D 3\: 3i: 2E 2E 2E 2E 2E 2E 2E 2E 2E 2E 3E 3E 39

290 39 3Λ 3Λ 3B 3B 3C 3C 3D 28 28 28 28 28 28 28 28

2A0 3C 3D 3D 3E 3E 39 3'J 29 29 29 29 29 29 29 2A 2A

2BO 20 39 39 3Λ 3Λ 3B 3B 3C 28 28 28 28 28 28 28 28

2C0 3B 3Γ 3C 3D 3D 3E 3E 39 39 3Λ 3A 2A 2A 2Λ 2A 2A

2DÜ 2Λ 2Λ 2Λ 2Λ 2Λ 3Λ 3A 3B 28 28 28 28 28 28 28 28

2EO 81) 8!) HD 81) 8E 8E 8F 8E 89 89 89 89 8A HA 8A 8Λ

210 8B 8B BB 8B 8C 8C 80 PC 28 28 28 28 28 28 28 2H

300 RD Bi) OD 8D 8E 8E HF 8E 89 89 89 89 8Λ RA 8Λ RA

310 8B HB 813 8B 8C 8C ÖC 8C 28 28 28 28 28 28 28 28

320 22 22 22 22 12 12 ]2 12 52 52 52 52 9Λ 9Λ 9Λ PA

3 30 2A 2Λ 2A 2A 2Λ 2Λ 2A 2A 28 28 28 28 28 28 28 28

340 2B 2M 2B 2B 23 23 23 23 13 13 13 13 5.3 ^c> 1 53 5 3

350 9B 9B 9B 9B 213 2B 2B 21? 28 28 2fl 28 28 2R 2H 29

0 9 8/1 / 0 S 8 0

ORIGINAL INSPECTED

17 ί» .ί }. D

;vt;li.ii:s /ι

360	2C	2 C	2C	2C	2C	2C	2C	2 C	2 4	2 4	2 4	2 4	14	14	14	14
370	54	5 4	5 4	54	9C	9 C	9 C	90	2 8	28	2 8	28	28	2 8	28	28
380	9D	9D	9D	9D	2D	2D	2D	2 D	2D	2D	2 U	2D	2 5	25	25	25
390	15	15	15	15	55	55	55	55	28	2ii	2 8	2H	28	28	28	28
3Λ0	56	56	56	56	9E	9E	9E	9E	2E	2E	2E	2E	2E	2E	2E	2E
3D0	26	26	26	26	16	16	16	16	28	28	2 B	28	28	28	28	28
3C0	11	11	11	11	51	51	51	51	9 9	9 9	90	99	29	29	29	29
3D0	29	29	29	29	21	21	21	21	28	28	2 H	28	28	28	28	28
3Ε0	8D	8D	8D	8D	8E	8E	8E	8E	89	89	8 0	8 0	Bh	8A	8A	8A
3FO	8Β	8Β	8B	OB	8C	BC	8C	8 C	28	28	2 8	28	28	28	28	28

B 0 9 8 ? 1 / Π B R Π

Il 4 J i¹6 5

Anhanρ Η

15

20

25

30

000 010 020 030 040 050 060 070 080 090 OAO OBO OCO ODO OEO OFO 100 110 120 130 140 150 loO 170 180 190 IAO

ino

ICO IDO IEO IFO

FF

Inh

aJ I

FF

FE

FD

FC

FF

FB

FA

F 9

F9

FF

F6

F5

F4

F3

F2

Fl

FO

FC

EE

ED

EC

EA

E9

F8

F7

E6

E4

E3

E2

EO

DF

DD

DC

EF

D9

D 7

D6

D4

D3

E8

E 7

CE

CC

CB

C9

C7

C5

C4

C2

DB

BE

BC

BA

B9

B7

Dl

DO

Bl

AF

AD

AB

A9

A7

A5

A3

CO

9 F

9D

9B

99

97

B5

B3

91

8 F

8D

8A

88

86

84

82

Al

7E

7 C

7A

73

76

95

93

6 F

6D

6B

69

67

65

63

61

80

5D

5B

59

57

55

73

71

4F

4D

4B

49

47

46

44

42

5F

3E

3 C

3B

39

37

53

51

32

30

2F

2D

2C

2A

29

27

40

24

23

21

20

IE

35

34

IA

19

18

17

16

14

13

12

25

10

OF

OE

OD

OC

ID

IC

OA

09

08

07

06

05

11

04

03

02

OB

Ol

OO

04

FF

02

OL

FF

00

FF

ΓΙ/it, ze: b'V

809821/0

r» r

Claims

Patentansprüche

1. Schaltungsanordnung zum Erzeugen von Signalen zur Durchschaltung steuerbarer Gleichrichter eines Leistungswandlersystems zur Steuerung der Leistung, die von einer Wechselstromquelle in eine Last einspeisbar ist, gekennzeichnet durch eine Anordnung (10)zum Abtasten eines bestimmten Punktes in der Periode der Quellenspannung und zur Lieferung eines davon abhängigen Ausgangssignales, eine auf das Ausgangssignal ansprechende Anordnung 12;zur Entwicklung von Adressensignalen, die eine Zeit-Phasenrelation in Bezug auf den bestimmten Punkt darstellen, ein Speichersystem (14 mit zahlreichen selektiv adressierbaren Speicherplätzen, die durch die Adressensignale adressierbar sind, wobei einzelne Speicherplätze Daten enthalten, die die Zündfolge und -zeit der Gleichrichter

■. 0 9 8 ? 1 / 0 F> 8 Π

2 Ί 4 j 2 b S

des Leistungswandlersystems bezeichnen, und eine auf den Inhalt der adressierten Plätze ansprechende Anordnung (20-24) zur Entwicklung von Signalen, die einzelne Gleichrichter selektiv durchschalten.

2. Zündschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Anordnung (12) zur Entwicklung der Adressensignale einen digitalen Zählwert entwickelt.

3. Zündschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß das Speichersystem (14) zwei getrennte Bereiche (76, 78)lumfasst, von denen der erste Bereich (76) Daten enthält, die sich auf die Folge der Zündung der Zellen bezieht, und von denen der zweite Bereich (78^ Werte enthält, die einer sinusförmigen Welle entsprechen.

4. Zündschaltung nach Anspruch 3,
dadurch gekennzeichnet, daß die Adresse für den ersten Bereich(76)des Speichersystems (i4)von einem Abschnitt der Adressensignale und einem Abschnitt des Inhaltes des vorher adressierten Platzes des ersten Bereiches gebildet ist, und daß die Adresse des zweiten Bereiches(78) des Speichersystems von einem zweiten Abschnitt der Adressensignale und einem zweiten Abschnittes des Inhaltes des letzten adressierten Platzes v-^er st en Bereiches gebildet ist.

5. Zündschaltung nach Anspruch 4,
dadurch gekennzeichnet, daß Mittel vorgesehen sind zur Entwicklung eines zusätzlichen Signales, das eine der zwei Wandlerbetriebsarten anzeigt und in der Adresse des ersten Speicherbereichs (76j enthalten ist.

809821/0 5

27 4 3 26b

6. Zündschaltung nach Anspruch 5» dadurch gekennzeichnet, daß bei einer Einspeisung von Leistung durch das Leistungswandlersystem in eine Motorlast das zusätzliche Signal die gewünschte Richtung des Motormomentes bezeichnet.

7. Zündschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Speichersystem (14) erste und zweite Festwert -speicher als erste und zweite Bereiche (76, 78) enthält.

8. Zündschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anordnung vorgesehen ist, die auf Signale, die vorgeschriebene Betriebsbedingungen des Systems anzeigen, anspricht zur Änderung der Entwicklung von die Gleichrichter durchschaltenden Signalen.

9. Zündschaltung nach einem oder mehreren der Ansprüche 1 bis 8,

dadurch gekennzeichnet, daß das Leistungswandlersystem eine Gleichstromlast aus einer mehrphasigen Wechselstromquelle speist, wobei die Abtastanordnung Mittel zur Identifizierung einer vorgeschriebenen Relation zwischen zwei Phasenspannungen der Quelle und zur Lieferung eines entsprechenden Signales aufweist und die Anordnung zur Entwicklung der Adressen-Signale eine synthetisierende Anordnung aufweist, die auf das Ausgangesignal anspricht und einen digitalen Zählwert entwickelt, der eine Phasenverschiebung in Bezug auf die vorgeschriebene Relation darstellt.

10. Zündschaltung nach Anspruch 9, dadurch gekennzeichnet,

R09821 /0580

^ 74326

-A-

daß der Synthesizer (12) Mittel zur Erzeugung einer Reihe von Impulsen mit einer Geschwindigkeit, die ein Viel -faches der Frequenz der Wechselstromquelle ist, und einen digitalen Zähler aufweist, der auf die Impulse zur Entwicklung eines Zählwertes anspricht.

11. Zündschaltung nach Anspruch 1,

dadurch gekennzeichnet, daß das Speichersystem(14) einen ersten Speicherabschnitt (76)mit zahlreichen selektiv adressierbaren Speicherplätzen, deren individueller Inhalt die nächste zu zündende Wandlerzelle und einen gewünschten Verschiebungswinkel der Thyristorzündungen bezeichnet, wobei der erste Speicherabschnitt (76)in Abhängigkeit von daran angelegten Adressensignalen adressierbar ist, deren erster Abschnitt von einem gewählten Teil des digitalen Zählwertes gebildet ist und deren zweiter Abschnitt von einer Sperranordnung (80-86) abgeleitet ist, die diesen zweiten Abschnitt in Abhängigkeit von gewählten Eingangssignalen liefert, die einen Teil des Inhaltes des letzten adressierten Platzes des ersten Speicherabschnittes, der die nächste zu zündende Zelle bezeichnet, ein die Zellenzündfolge bezeichnendes Signal und ein ZUndsteuerungssignal enthalten, das eine richtige Zelt für die Zündung einer Zelle anzeigt, ferner einen zweiten Speicherabschnitt (78)mit zahlreichen selektiv adressierbaren Speicherplätzen, deren individueller Inhalt einzelne Punkte der sinusförmigen Welle darstellen, wobei der zweite Speicherabschnitt (78) Adressensignale empfängt, die von einem zweiten Abschnitt des digitalen Zählwertes und einer Ausgangsgröße des ersten Spe1eherabschnitteβ gebildet sind, die aus dem dann adressierten Platz resultiert und einen Verschiebungswinkel für den nächsten zu zündenden Thyristor bezeichnet, einen Digital/Analog-Wandler(102^ der auf den Inhalt der sequentiell adressierten Plätze des zweiten Speicherabschnittes (78) anspricht zur Entwicklung eines Ausgangssignales, das

809821 /0580

wenigstens ein Segment einer Sinuswelle darstellt, weiterhin eine Schaltungsanordnung (106-116) zur Erzeugung eines Bezugssignales, das eine gewünschte Ausgangsgröße des Wandlers bezeichnet, eine Vergleichsschaltung(104), die auf das Bezugssignal und den Inhalt des dann adressierten Platzes des zweiten Speicherabschnittes(78) anspricht zur Entwicklung eines Ausgangssignales, das die Zeit zur Zündung einer Zelle in dem Wandler anzeigt, und ferner eine Anordnung (120-134) innerhalb der Logikschaltung umfasst, die auf die Ausgangsgröße der Vergleichsschaltung (1 04) anspricht zur Lieferung eines Signalee, das die Zündung der Wandlerzellen herbeiführt.

η 0 9 8 2