CH628477A5

CH628477A5 - Control circuit for the valves of a converter which supplies a load from an AC source

Info

Publication number: CH628477A5
Application number: CH1398277A
Authority: CH
Inventors: Willard Bruce Jarvinen
Original assignee: Gen Electric
Priority date: 1976-11-22
Filing date: 1977-11-16
Publication date: 1982-02-26
Also published as: JPS6111068B2; FR2371809B1; AU512329B2; FR2371809A1; DE2743265A1; ZA775780B; DE2743265C2; PL202306A1; BR7707567A; SE7713143L; SE430195B; AU2923277A; GB1546269A; MX143502A; JPS5380955A; IT1087990B

Description

Die Erfindung betrifft eine Steuerschaltung für die Ventile eines Stromrichters zur Steuerung der von einer Wechselstromquelle in eine Last eingespeisten Leistung.

Es sind viele Steuerschaltungen bekannt, um die steuerbaren Ventile der verschiedenen Stromrichter selektiv zu schalten und einer Last elektrische Energie aus einer mehrphasigen Wechselstromquelle zuzuführen.

Die Art der in dem Stromrichter verwendeten Ventile be-einflusst bis zu einem gewissen Grad die Art der verwendeten Steuerung. Es darf aber davon ausgegangen werden, dass das heute bei weitem üblichste steuerbare Ventil der Thyristor ist, und zwar der steuerbare Siliziumgleichrichter. Der Thyristor wird leitend bei dem gleichzeitigen Anlegen einer Vorspannung in Durchlassrichtung und eines Signales an seiner Steuerelektrode und er bleibt leitend, bis die Spannung über seine Anode und Kathode null oder negativ ist.

Es besteht eine grosse Vielfalt von Problemen bei der Steuerung von Stromrichtern. Hierzu gehört die Tatsache, dass aufgrund der kleinen Magnitude des zur Durchschaltung des Thyristors erforderlichen Steuersignales ein angemessener Schutz vor Rauschen bzw. Störsignalen von sowohl der Leitung als auch anderen Quellen vorgesehen sein muss, um eine fehlerhafte Zündung des Thyristors zu verhindern. Darüber hinaus ist die Möglichkeit der Änderung und Optimierung der Zündsequenz, insbesondere bei einem reversierenden Stromrichter, sehr erstrebenswert, um für einen glatten, stetigen Betrieb des Stromrichters zu sorgen. Weiterhin müssen Mittel zur Erholung der Ventile vorgesehen sein, falls ein Thyristor aus

5

10

15

20

25

30

35

40

45

50

55

60

65

3

628 477

irgendeinem Grund zu einer falschen Zeit durchgeschaltet ist. Der üblichste Grund für eine falsche Durchschaltung besteht darin, dass ein Thyristor nicht zur richtigen Zeit kommutiert (abschaltet bzw. sperrt), und die übliche Korrektur besteht darin, den nächsten, zur Durchschaltung vorgesehenen Thyristor früher als zur vorgesehenen Zeit zu zünden, um den fehlerhaft leitenden Thyristor in einen nichtleitenden Zustand zu zwingen. Dies wird gewöhnlich als «Zwangszündung» bezeichnet. Ein weiteres Problem, das besonders bei mehrphasigen Stromrichtern besteht, ist das Erfordernis, die Thyristorzündung in jeder Phase richtig zu synchronisieren. Dies wird üblicherweise durch eine enge Anpassung jeder Phasenzündschal-tung erreicht, um einen gleichförmigen Vorgang zu erhalten. Die Alterung der Bauteile und die Temperaturdrift machen jedoch die Aufrechterhaltung der richtigen Synchronisation und Anpassung schwierig.

Für diese Probleme sind viele Lösungen vorgeschlagen worden, die aber relativ hohe Kosten verursachen. Gewöhnlich wird ein Kompromiss zwischen Kosten und Leistung erreicht.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine verbesserte Steuerschaltung für die Ventile eines Stromrichters der eingangs genannten Art zu schaffen.

Diese Aufgabe wird erfindungsgemäss mit einer Steuerschaltung gelöst, die gekennzeichnet ist durch eine erste Anordnung zum Abtasten eines bestimmten Punktes in der Periode der Quellenspannung und zum Erzeugen eines davon abhängigen Ausgangssignals, eine zweite Anordnung, die aus dem Ausgangssignal eine für den bestimmten Punkt geltende Zeit-Phasenrelation bildet, die als Adressensignal vorgesehen ist, einen Speicher mit zahlriechen, durch die Adressensignale selektiv adressierbaren Speicherplätzen, wobei einzelne Speicherplätze Daten enthalten, die die Zündfolge und -zeit der Ventile des Stromrichters bezeichnen, und eine dritte auf den Inhalt der adressierten Speicherplätze ansprechende Anordnung zur Entwicklung von Signalen, die einzelne Ventile selektiv durchschalten.

Die Erfindung wird nun anhand der folgenden Beschreibung und der Zeichnung von Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 die schematische Darstellung eines Stromrichters mit der Steuerschaltung und den Ventilen,

Fig. 2 das Blockdiagramm einer Ausführungsform der er-findungsgemässen Steuerschaltung,

Fig. 3 bis 6 detaillierte schematische Darstellungen verschiedener Komponenten der in Fig. 2 gezeigten Steuerschaltung,

Fig. 7 verschiedene Wellenformen, die das Verständnis der Arbeitsweise der Steuerschaltung gemäss der Erfindung erleichtern,

Fig. 8 das Wortformat von einem der in dem Speicher gespeicherten Wortarten und

Fig. 9 eine Wahrheitstabelle zum besseren Verständnis der Arbeitsweise eines Teils der Steuerschaltung gemäss der Erfindung.

In Fig. 1 ist ein typischer Stromrichter gezeigt, um Energie an einen Motor zu liefern, der in diesem Fall ein reversibler Gleichstrommotor sein kann. Wie in Fig. 1 gezeigt ist, ist die Wechselstromquelle dreiphasig, wie es durch die Leitungen Li, L2 und L3 dargestellt ist, und der im folgenden auch als Brücke bezeichnete Stromrichter umfasst zwölf Thyristoren, die durch eine Steuerschaltung gemäss der Erfindung gesteuert werden. Von den genannten Thyristoren werden sechs als Vorwärts-Thyristoren 1F bis 6F und sechs als Rückwärts-Thyristoren 1R bis 6R bezeichnet. Die Verbindung der Stromquelle mit der Brücke über die Leitungen Lj, L2 und L3 erfolgt in üblicher Weise, und die Ausgangsgrösse der Brücke wird dem Motor zugeführt. Während des Motorbetriebes in Vorwärtsrichtung werden die Vorwärts-Thyristoren 1F bis 6F, während des Betriebs des Motors in Rückwärtsrichtung werden die Thyristoren 1R bis 6R durchgeschaltet. Die Thyristorzündsteuerung empfängt Eingangssignale von zwei der drei in Fig. 1 gezeigten Netzleitungen Lj und L3. Die Thyristorzündsteuerung enthält 12 Ausgangsleitungen, die über geeignete Trennmittel mit den Steuerelektroden der 12 Thyristoren der Brücke verbunden sind. Der Einfachheit halber sind die tatsächlichen Verbindungen mit den Steuerelektroden nicht gezeigt.

Fig. 2 zeigt ein bevorzugtes Ausführungsbeispiel der Erfindung in Blockform. Darin werden Eingangsgrössen von den Leitungen L3 und Lj einem Detektor 10 zugeführt, der eine spezielle Phasenrelation zwischen den auf diesen zwei Leitungen auftretenden Spannungen feststellt. Wie im folgenden noch näher erläutert werden wird, liegt die für diesen Fall gewählte Spannungsrelation dann vor, wenn Li in bezug auf L3 positiv wird. Die Ausgangsgrösse des Detektors 10 ist ein Gleichstromsignal, das die Eingangsgrösse zu einem digitalen Winkelsynthesizer 12 bildet. Der Synthesizer 12 erzeugt einen digitalen Zählwert, der in dem vorliegenden Ausführungsbeispiel ein Neun-Bit-Zählwert ist und einen Phasenwinkel darstellt, der von dem durch den Detektor festgestellten Punkt aus gemessen wird. Die Neun-Bit-Ausgangsgrösse des Synthesizers 12 wird als Adresse einem Speicher 14 zugeführt. Dieser Speicher spricht auf die Ausgangsgrösse des Synthesizers 12 in Verbindung mit dem Signal, das als 1RROT bezeichnet ist und die zu verwendende Thyristorenruppe angibt, und einem Synchronisiersignal 1FIRÈ an, um Signale anzugeben, die eine sinusförmige Welle und die Auswahl der zu zündenden Ventile definieren. Zusätzlich ist eine Ausgangsgrösse gebildet, die eine Winkelverschiebung von entweder 60 oder 120° bezeichnet, die zur Ausführung der Zwangszündung gewisser Ventile verwendet wird, wenn abnorme Zustände die zeitliche Teilung der Sinuswelle erfordern und gestatten.

Eine Netzstrom-Abtastschaltung 16 tastet den Stromfluss in den Wechselstrom-Netzleitungen ab und liefert ein Ausgangssignal IA, das ein Mass für die Grösse dieses Signales ist.

Weiterhin ist eine Inversionsfehler-Abtastschaltung 18 vorgesehen, die ein Signal InF abgibt, wenn innerhalb des Systems ein Gleichstromfehler auftritt. Ein Gleichstromfehler besteht im wesentlichen dann, wenn zwei Thyristoren in der gleichen Phase der Brücke zur gleichen Zeit leitend sind, so dass die Brücke und die Last im wesentlichen kurzgeschlossen sind. Dies resultiert normalerweise aus der falschen Kommutierung von einem der Thyristoren. Die Netzstrom-Abtastschaltung 16 und die Inversionsfehler-Abtastschaltung 18 liefern beide Ausgangssignale an eine Zwangszündungsschaltung 20, die weiterhin als Eingangssignale 3 Bits von dem digitalen Winkelsynthesizer 12 und eine 2-Bit-Eingangsgrösse von dem Speicher 14 empfängt. Die Zwangszündungsschaltung 20 liefert ein Signal IFF, das einer Zündlogikschaltung 22 zugeführt wird, wenn die Umstände innerhalb des Stromrichters eine Zwangszündung von einem Thyristor erfordern, um so einen Fehler zu korrigieren. Die Zündlogikschaltung 22 empfängt ferner eine 8-Bit-Eingangsgrösse von dem Speicher 14, die in jedem Augenblick den Augenblickswert von einer sinusförmigen Welle darstellt, die hier eine Kosinuswelle ist. Zusätzliche Eingangsgrössen in die Zündlogikschaltung 22 sind ein Bezugssignal, das von einem Operator einstellbar sein kann, um den Betriebspegel zu spezifizieren, der von dem Stromrichter gewünscht ist, und desgleichen ein Signal 1PD, das von dem Speicher 14 abgeleitet wird. Das Ausgangssignal der Zündlogikschaltung 22 ist ein Signal IFIRE, das das Grundsignal ist, das zur Einleitung der Lieferung von Signalen an die Steuerkreise der Thyristoren der Brücke verwendet wird, um diese leitend zu machen bzw. durchzuschalten.

Das Signal IFIRE wird einer Zellenwähl- und Zündschaltung 24 zugeführt, die ferner eine 4-Bit-Eingangsgrösse von dem Gedächtnissystem 14, die bezeichnet, welcher der Thyristoren der Brücke gezündet werden soll, und ein zusätzliches

5

10

15

20

25

30

35

40

45

50

55

60

65

628 477

4

Signal 1IA28 empfängt, das von einer reversierenden Logikschaltung 26 geliefert wird.

Auf diese Signale hin liefert die Zellenwähl- und Zündschaltung selektiv Ausgangssignale auf 12 Ausgangsleitungen, die über geeignete Trennschaltungen mit den einzelnen Steuerelektroden der 12 Thyristoren der Brücke verbunden sind und dazu dienen, diese zur geeigneten Zeit durchzuschalten.

Für einen Rückwärtsbetrieb ist eine reversierende Logikschaltung 26 vorgesehen, die die Signale IFIRE, IA und ein Signal vom dem digitalen Synthesizer 12 empfängt, das mit 15°/8 bezeichnet ist. Weiterhin wird das Signal 1PD von dem Speicher 14 empfangen. Diese reversierende Logikschaltung regelt die Drehrichtung und gibt das bereits erwähnte Signal 1RROT und das Signal 1IA28 ab.

Die vorstehenden Ausführungen geben einen Überblick über die Steuerschaltung gemäss der vorliegenden Erfindung und machen deutlich, dass der Grundgedanke darin besteht, einen bestimmten Punkt in der Phasenrelation der Leitungsspannungen abzutasten und einen digitalen Zählwert zu entwickeln, der eine entsprechende Zeit-Phasenrelation spezifiziert. Dieser digitale Zählwert hat Zugriff zu Speicherstellen, die ihrerseits Bezeichnungen liefern, die das nächste zu zündende Thyrastron und den bestehenden Phasenwinkel dieses Thyrastrons in Relation zu ihrem normalen Zündbereich angeben. Ferner sind Mittel zum Betrieb in beiden Richtungen und für die Zwangszündung der Brückenthyristoren unter speziellen oder gewählten Bedingungen vorgesehen, wie es im folgenden noch näher erläutert wird.

Die Fig. 3 bis 6 erläutern in Verbindung mit den Fig. 7,8 und 9 mit weiteren Einzelheiten den Betrieb der Steuerschaltung gemäss der vorliegenden Erfindung. Aus Fig. 3 ist zunächst ersichtlich, dass die Signale von den Leitungen L3 und Li einem Operationsverstärker 30 beispielsweise über zwei Eingangswiderstände 32 und 34 zugeführt werden. Das Signal von der Leitung L3 wird dem invertierenden Eingang des Verstärkers 30 zugeführt, während das Signal von der Leitung Li über einen Widerstand 34 dem nichtinvertierenden Eingang zugeführt wird, der ferner über einen Widerstand 36 mit Erde verbunden ist. Ein Rückkopplungswiderstand 38 ist zwischen dem invertierenden Eingang und dem Ausgang des Operationsverstärkers 30 geschaltet. Der Verstärker 30 arbeitet als ein Differenzierverstärker, dessen Ausgangsgrösse in der Kurve B in Fig. 7 dargestellt ist. In Fig. 7 zeigt ferner die Kurve A die Spannung zwischen dem Netzleiter und dem neutralen Leiter von einer dreiphasigen Quelle, wobei die drei Phasen auf entsprechende Weise mit LI, L2 und L3 bezeichnet sind. Wie in der Kurve B in Fig. 7 gezeigt ist, ist die Ausgangsgrösse des Verstärkers 30 eine Sinuswelle, die im wesentlichen eine skalierte Wiederholung der Differenz zwischen LI und L3 ist. Es sollte vielleicht aber erwähnt sein, dass das oben beschriebene Verfahren zur Ableitung dieses Signales durch die Tatsache erforderlich gemacht ist, dass bei der üblichen dreiphasigen Quelle kein Mittelleiter verfügbar ist.

Die Ausgangsgrösse des Verstärkers 30 wird einer filternden und für eine Phasenverschiebung von 90° sorgenden Schaltung 40 zugeführt, deren Hauptzweck darin besteht, die Ausgangsgrösse des Verstärkers 30 zu filtern, die in diesem bestimmten Fall aber auch für die Bildung einer Phasenverschiebung von 90° sorgt. Die Ausgangsgrösse C des Filters 40 ist, wie durch die Kurve C in Fig. 7 gezeigt ist, die gleiche wie die Sinuswelle B, wenn man von der Verschiebung um 90° absieht. Die Ausgangsgrösse des Filters 40 wird dem nichtinvertierenden Eingang einer Vergleichsschaltung 42 zugeführt, dem invertierender Eingang mit Erde verbunden ist. Somit ist die Ausgangsgrösse der Vergleichsschaltung 42 ein Pegelsignal D, das ansteigt, wenn das Signal C die Null-Achse schneidet, und das fällt, wenn das Ausgangssignal C wieder die Null-Achse schneidet. Wie durch die Kurve D in Fig. 7 gezeigt ist,

besteht als eine Ausgangsgrösse der Vergleichsschaltung 42 ein Signal, das für 180° elektrisch vorhanden ist.

Das Signal aus der Vergleichsschaltung 42 dient als eine Eingangsgrösse zu einem «D»- oder Trigger-Flip-Flop 44 innerhalb des digitalen Winkelsynthesizers 12. Flip-Flops dieser Art haben normalerweise einen Triggeranschluss, der durch einen Pfeil bezeichnet ist, einen D-Eingangsansehluss und ge-gegebenenfalls, was aber nicht erforderlich ist, einen Freigabean-schluss C. Der Ausgang erfolgt über die üblichen « 1»-und/oder «0»-AnschIüsse. Im Betrieb eines Flip-Flops dieser Art bedeutet die Ausgangsgrösse 1 das Eingangssignal auf dem D-Anschluss in Verbindung mit dem Auftreten eines Triggeroder Taktsignals, das dem Triggeranschluss zugeführt ist. Im vorliegenden Fall wird die Ausgangsgrösse aus der Vergleichsschaltung 42, das Signal D, dem Triggereingang des Flip-Hops 44 zugeführt, dessen D-Anschluss mit einer positiven Spannung in Verbindung steht, die durch +V dargestellt ist. Die Ausgangsgrösse des Flip-Flops 44, die als ein Signal E in Fig. 7 dargestellt ist, ist in diesem Fall eine kleine nadeiförmige Spannung. Der Freigabeanschluss des Flip-Flops 44 empfängt eine Eingangsgrösse von einem AND-Gatter 46, das als eine Eingangsgrösse das Signal E von dem Flip-Flop 44 empfängt. Die zweite Eingangsgrösse in das AND-Gatter 46 kommt vom Ausgang eines zweiten Flip-Flops 48, dessen D-Anschluss mit der Spannung +V verbunden ist und dem über den Triggeranschluss ein Signal F zugeführt ist, das als ein für 180° bestehender Gleichstrompegel gezeigt ist (siehe Kurve F in Fig. 7). Die Entwicklung des Signals F wird im folgenden erläutert. Der Ausgang des AND-Gatters 46 ist mit den Freigabeanschlüssen der zwei Flip-Flops 44 und 48 verbunden, um so diese Flip-Flops zur geeigneten Zeit zurückzusetzen. Die Ausgangsgrösse des Flip-Flops 48 ist in Fig. 7 durch die Kurve G gezeigt, und bei dem ersten Auftreten ist sie als ein Impuls gezeigt, der für eine relativ kurze Zeitperiode vorhanden ist.

Die Ausgangsgrössen der zwei Flip-Flops 44 und 48 werden als Eingangsgrössen einem Operationsverstärker 50 zugeführt, der in Verbindung mit seiner zugehörigen Schaltungsanordnung als ein Tiefpassfilter dient, der ein begrenztes Integrationsvermögen besitzt. Zu diesem Zweck wird das Signal E von dem Flip-Flop 44 dem nicht-invertierenden Eingang des Verstärkers 50 über einen Eingangswiderstand 52 zugeführt, und dieser gleiche Anschluss ist über die Reihenschaltung aus einem Widerstand 54 und einem Kondensator 56 mit Erde bzw. Masse verbunden. Die Ausgangsgrösse des Flip-Flops 48, d.h. das Signal G wird dem invertierenden Eingang des Verstärkers 50 über einen Widerstand 58 zugeführt, und dieser invertierende Eingang ist ferner mit dem Ausgang des Verstärkers 50 über eine Rückkupplungs-Reihenschaltung verbunden, die einen Widerstand 60 und eirien Kondensator 62 enthält. Die Ausgangsgrösse des Verstärkers 50 kann als ein Fehlersignal betrachtet werden und, wie es aus der folgenden Beschreibung und aus der Kurve H in Fig. 7 deutlich wird, kompensiert sie kleinere Frequenzabweichungen der Quellenspannung.

Wie in Fig. 3 gezeigt ist, wird die Ausgangsgrösse von dem Operationsverstärker 50, das Signal H, einem spannungsgesteuerten Oszillator 64 zugeführt, der dazu dient, ein Signal mit einer Frequenz zu liefern, die derart gesteuert ist, dass sie ein Vielfaches der augenblicklichen Netzfrequenz ist. Das bedeutet, dass die Ausgangsgrösse des spannungsgesteuerten Oszillators 64 eine Funktion des Eingangssignales H ist, und aus Fig. 7 ist ersichtlich, dass das Signal H sich augenblicklich von stationären Werten auf kleine Netzfrequenzänderungen hin so ändern kann, dass die Ausgangsgrösse des spannungsgesteuerten Oszillators sich ebenfalls ändert. In dem speziellen Ausführungsbeispiel der Erfindung, wie es hier beschrieben wird, liefert der spannungsgesteuerte Oszillator 64 eine Frequenz, die das 768fache der Netzfrequenz ist. Die gewählte tatsächliche

5

10

15

20

25

30

35

40

45

50

55

fio

65

5

628 477

Frequenz ist bis zu einem gewissen Grade zufällig, aber sie sollte gross genug sein, um die Netzfrequenzperiode von 360° in eine angemessene Anzahl von Teilen zu unterteilen, um für eine gute Auflösung zu sorgen. Wie aus der unmittelbar folgenden Beschreibung hervorgehen wird, unterteilt diese bestimmte gewählte Frequenz die 360°-Netzfrequenzperiode in 15°

Segmente von -

16

Die Ausgangsgrösse des spannungsgesteuerten Oszillators 64 wird dem Triggeranschluss eines digitalen (beispielsweise binären) Zählers 66 zugeführt. Der binäre Zähler 66 ist mit neun Ausgängen gezeigt, die auf entsprechende Weise mit numerischen Werten von 2° bis 28 bezeichnet sind. Diese Ausgänge sind auch durch die entsprechenden Potenzen von 2

1C°

multipliziert mit bezeichnet. Somit reichen die Ausgänge ico 16

von ——- bis 240°. Tatsächlich ist der binäre Zahler 66 ein

16

10-Bit-Zähler, dessen unbedeutendstes Bit als «Dummy» ausgebildet ist, so dass bei der Ausgangsgrösse der gezeigten niedersten Ordnung ein Impuls geliefert wird, der in einem seiner Zustände für eine Zeit von -15— besteht. Die Aus-

16

gangsgrösse des binären Zählers 66 für 240° und 120° bilden Eingangsgrössen zu einem AND-Gatter 68, dessen Ausgangsgrösse dem Rückstellanschluss des Binärzählers zugeführt wird, so dass bei jeweils 360° der Netzfrequenz der Binärzähler zurückgesetzt und die Zählung mit dem Auftreten der Impulse von dem spannungsgesteuerten Oszillator 64 erneut gestartet wird.

Wie in Fig. 3 gezeigt ist, werden die 30°, 60°, 120° und 240° entsprechenden Ausgangsgrössen zwei Blöcken 70 und 72 zugeführt, die mit 90° bzw. 270° bezeichnet sind. Diese Blöcke stellen einfache logische Bäume dar, die zur Abgabe von Signalen dienen, wenn der Zählwert aus dem Zähler dem angezeigten Winkel entspricht. Das heisst, wenn die 60°- und die 30"-Leitungen hoch und die 120°- und 240"-Leitungen tief sind, gibt der mit 90° bezeichnete Block ein Signal ab. In ähnlicher Weise gibt der mit 270° bezeichnete Block ein Signal ab, wenn die 240°- und die 30°-Leitungen hoch und die 120°- und 60°-Leitungen tief sind. Die Signale von dem 90°-Block 70 und dem 270°-Block 72 werden auf entsprechende Weise den Einstell- und Freigabeanschlüssen eines Flip-Flops 74 zugeführt, dessen Ausgangsgrösse das zuvor beschriebene Signal F bildet. Somit ist ersichtlich, dass das Signal F für 180° besteht oder auftritt.

Nun wird besser die Art und Weise verständlich, in der das zuvor kurz erörterte Fehlersignal erzeugt wird. In den Kurven von Fig. 7 war angenommen, wie es durch das Signal F gezeigt ist, dass eine kleine Frequenzverschiebung in der Quellenspannung bestand, so dass der spannungsgesteuerte Oszillator in der Periode vor der dargestellten Periode mit einer etwas schnelleren Geschwindigkeit lief als in der Darstellung der Fig. 7. Somit erschien das Signal F ein wenig vor dem Null-Durchgang des Signales C, um somit das Signal G für eine kurze Zeitperiode zu erzeugen. Mit dem Auftreten des Nulldurchganges des Signales C wurde das Signal D dem Flip-Flop 44 und dem AND-Gatter 46 zugeführt, um sowohl das Flip-Flop 44 als auch das Flip-Flop 48 in bereits erwähnter Weise zurückzustellen. Die Erzeugung des somit entwickelten Signales G erzeugte ihrerseits das Fehlersignal H. Auf der rechten Seite in den Kurvenbildern in Fig. 7 ist die Wirkung eines Abfalles in der Ausgangsfrequenz des Oszillators 64 gezeigt, für den eine ähnliche Analyse zutreffen würde. Die Bilder in Fig. 7 sind zu Darstellungszwecken selbstverständlich stark vergrössert, da Frequenzabweichungen normalerweise sehr klein und die Korrekturgrösse deshalb ebenfalls sehr klein sein würden.

Die neun Eingänge des Binärzählers 66 dienen als Eingänge zu dem Gedächtnissystem 14, wie es in Fig. 4 dargestellt ist. Das Gedächtnissystem 14 umfasst einen Steuerspeicher 76 und einen Sinusspeicher 78. In dem tatsächlichen beschriebe-5 nen Ausführungsbeispiel der Erfindung waren diese zwei Speicher Festwertspeicher (ROM), obwohl irgendeine Form eines Speichers verwendet werden könnte, der kein löschendes bzw. zerstörendes Lesen besitzt. Der Steuerspeicher 16 bildet zahlreiche Stellen, die in zu beschreibender Weise individuell io adressierbar sind. In einem tatsächlichen beschriebenen Ausführungsbeispiel enthielt der Steuerspeicher 76 hexadezimale Stellen von 000 bis 3FF. Jede Stelle ist ein 8-Bit-Wort, das in zwei 4-Bit-Bytes unterteilt ist. Fig. 8 stellt als ein Beispiel den Inhalt einer Speicherstelle dar, die durch hexadezimal 2A de-15 finiert ist, Die drei am wenigsten signifikanten Bits des am wenigsten signifikanten Byte enthalten die Identifizierung des als nächsten zu zündenden Thyristors. In Fig. 8 wie in den anderen Figuren ist diese Bezeichnung durch die Signale oder Bezeichnungen INA, 1NB und INC gezeigt. Das bezeichnendste 20 Bit dieses Byt enthält eine Bezeichnung 1PTL Pulskettengrenze, die im folgenden noch näher beschrieben wird. Das signifikantere Byte enthält in seinem am wenigsten signifikanten Bit eine Bezeichnung, die in dem beschriebenen Ausführungsbeispiel nicht verwendet ist, die aber für eine Bezeichnung eines 25 Logikfehlers reserviert ist. Das am zweitwenigsten signifikante Bit dieses Byte identifiziert, ob ein Sperrsignal wirksam ist oder nicht, wie es noch beschrieben wird, und die zwei signifikantesten Bits, die auf entsprechende Weise in steigender Reihenfolge mit SA 60° und DA 120° bezeichnet sind, be-30 zeichnen die Verschiebungswinkel von 60° und 120°, die wirksam sind, wenn es zur Verschiebung zwischen Thyristoren der Brücke relativ zu anderen Phasen zweckdienlich ist, wie es in der folgenden Beschreibung noch näher erläutert wird. Im Anhang A befindet sich eine vollständige Speichermappe, die 35 den gesamten Inhalt des Steuerspeichers für ein bestimmtes Ausführungsbeispiel gemäss der Erfindung darstellt.

Aus Fig. 4 ist ersichtlich, dass der Steuerspeicher 76 die Signale INA, 1NB bzw. INC an die D-Anschlüsse der drei Flip-Flops bzw. Sperren 80, 82 und 84 abgibt. Wie bereits aus-40 geführt wurde, bezeichnen diese drei Signale in dem hier beschriebenen Ausführungsbeispiel 2 der 6 Thyristoren der Vorwärts- oder Rückwärts-Stromrichterbrücke, die als nächste zu zünden sind. Einer vierten Sperre 86 wird an ihrem D-Eingang das Signal 1RROT zugeführt, das, im Falle einer Motor-45 last, die Richtung des Drehmoments und somit im weiteren Sinne die Bezeichnung innerhalb der Brücke bedeutet, ob die Vorwärts- oder die Rückwärts-Thyristoren gezündet werden. Somit bezeichnen die Ausgangsgrössen dieser vier Sperren, die mit 1PA, 1PB, 1PC und 1PD bezeichnet sind, die dann gezün-50 deten Thyristoren innerhalb der Brücke. Die Sperren 80 bis 86 ändern ihren Zustand bei Anlegen eines Signales IFIRE, das später beschrieben werden wird.

Fig. 9 ist eine Wahrheitstabelle zur Dekodierung, die die Art und Weise darstellt, in der die Signale 1PA bis 1PD die 55 einzelnen zu zündenden Zellenkombinationen zu irgendeiner bestimmten Zeit identifizieren. Diese Darstellung dient selbstverständlich nur für die Arbeit in dem vorliegenden beschriebenen Ausführungsbeispiel. Es soll zwar nicht die ganze Wahrheitstabelle durchgegangen werden, als ein Beispiel ist je-60 doch ersichtlich, dass für 1PA gleich 1 und wenn die restlichen Signale alle null sind, die Zellen 1F und 2F (Fig. 1) durchgeschaltet werden. Die Signale 1PA bis 1PD dienen zusammen mit dem Signal 1RROT und den fünf signifikantesten Bits der Ausgangsgrösse des Binärzählers 66 als die Adressiersignale 65 für den Steuerspeicher 76.

Zusätzlich zu den Ausgangssignalen INA, 1NB und INC gibt der Speicher 76 als eine Funktion der adressierten Stelle die bereits in Verbindung mit Fig. 8 erörterten Signale ab,

628 477

6

nämlich 1PLT, Sperren, SA 120° und SA 60°. Die letzten drei Signale werden mit den 6 am wenigsten signifikanten Bits der Ausgangsgrösse des Binärzählers 66 vereinigt, um den Sinusspeicher 78 zu adressieren. Der Speicher 78 enthält in seinen Speicherstellen die sequentiellen Werte von einer Kosinus-

ICO

welle über 180° in Stufen oder Schritten von . Somit

16

werden in dem Speicher 78 für die Kosinuswelle 193 Speicherplätze verwendet. Für das tatsächliche beschriebene Ausführungsbeispiel sei darauf hingewiesen, dass zur Vermeidung negativer Zahlen der tatsächliche Inhalt des Sinusspeichers 78 mit den Werten lplus dem Kosinuswert versehen war. Eine Speicherkarte der Stellen bzw. Plätze des Speichers 78 ist im Anhang B gezeigt. Aus dieser Karte ist ersichtlich, dass für die Kosinuswelle hexadezimale bzw. sedezimale Plätze OOO-OCO verwendet sind. Da eine 9-Bit-Adresse verwendet wird, sind alle zusätzlich verfügbaren Plätze (01-8FF) als binäre «1» kodiert, um ein Zünden der Thyristoren des Wandlers zu verhindern.

Aus Fig. 5 ist ersichtlich, dass eine Inversionsfehler-Abtastschaltung 18 ein Signal InF an die Zwangszündungsschaltung 20 abgibt. Diese Inversionsfehler-Abtastschaltung ist nicht in ihren Einzelheiten beschrieben worden, da ihr genauer Aufbau nicht wesentlich ist, und es kann irgendeine bekannte Schaltungsanordnung verwendet werden, die ein Ausgangssignal liefert, wenn ein Gleichstromfehler oder sogenannter «Durchschuss» (Kurzschluss) auftritt. Weiterhin ist eine Leitungsabtastschaltung 16 gezeigt, die das Signal Ia an die Zwangszündungsschaltung 20 abgibt. Das Signal Ia ist, wie bereits ausgeführt wurde, eine Anzeige für die Grösse des in den Netzleitungen fliessenden Stromes und wird, wie es in Fig. 5 gezeigt ist, durch drei Stromwandler 88, 90 und 92 gebildet, die auf entsprechende Weise mit den drei Leitungen LI, L2 und L3 gekoppelt sind. Die Ausgangsgrössen dieser drei Wandler werden einer geeigneten Gleichrichterbrücke 94 zugeführt, deren Ausgangsgrösse ein Gleichstromsignal ist, das den Grössen der Ströme in den drei Leitungen proportional ist. Das Signal IA wird einem geeigneten Analog/Digital-Wandler 96 zugeführt, der in der Zwangszündungsschaltung 20 angeordnet ist, und der Ausgang dieses Wandlers ist als 5 Leitungen gezeigt, die digitale Signale führen, die die Grösse des Stromes Ia darstellen. Das bedeutet, dass die Signale auf diesen Leitungen einen Kommutierungswinkel bezeichnen, der zur Kommutierung des Stromes mit der abgetasteten Grösse erforderlich ist. Normalerweise lässt sich sagen, dass die erforderliche Kommutierungszeit um so länger wird, je höher der Strom ist. Diese 5 Leitungen von dem Wandler 96 dienen als Eingänge zu einem Schalter 98. Ferner sind als Eingänge in den Schalter 98 5 Leitungen vorgesehen, die mit «verbundene Eingangsgrössen @ 90°» bezeichnet sind. Diese Eingangsgrös-sen können von durch den Operator einstellbaren Schaltern kommen und führen eine zu einem Winkel von 90° proportionale Bezeichnung. Wenn ein Inversionsfehler vorliegt, wie es durch ein hohes Signal InF aus der Schaltungsanordnung 78 angegeben wird, werden diese verbundenen Eingangsgrössen durch den Schalter 98 als Ausgangsgrössen auf den 5 Ausgangsleitungen aus dem Schalter geliefert. Wenn kein Inversionsfehler vorliegt, gibt der Schalter 98 die Signale aus dem Analog/'Digital-Wandler 96 ab.

Die 5 Ausgangsleitungen aus dem Schalter 98 führen in binärer Form eine Bezeichnung von einer Winkelgrenze, die einer Vergleichsschaltung 100 zugeführt wird. Weiterhin werden der Vergleichsschaltung 100 als Eingangsgrössen 3 Signale von dem digitalen Winkelsynthesizer 12 (Signale 15°/2, 15° und 30°) und die Signale SA 60° und SA 120° von dem Steuerspeicher 76 zugeführt. Wie in Fig. 5 dargestellt ist, kann die Ausgangsgrösse des Schalters 98 als das Wort A und die Eingänge aus dem Gedächtnissystem und dem digitalen Winkelsynthesizer als das Wort B betrachtet werden. Die Vergleichsschaltung 100 macht einen einfachen Vergleich der Werte dieser zwei digitalen Wörter und liefert eine Ausgangsgrösse 1FF (Zwangszündung), wenn das Wort A grösser als oder gleich dem Wort B ist. Somit ist ersichtlich, dass das Signal 1FF bei einem Inversionsfehler oder zu irgendeiner anderen Zeit geliefert wird, wenn ein Gleichrichter zur anderen als einer normalen Zeit gezündet werden muss, um eine Kommutierung der dann leitenden bzw. durchgeschalteten Gleichrichter der Brücke sicherzustellen.

Gemäss Fig. 5 wird die 8 Signale umfassende Ausgangsgrösse des Sinusspeichers 78 als ein Eingang der Zündlogik 22 und insbesondere einem Digital/Analog-Wandler 102 innerhalb dieser Logikschaltung zugeführt. Der Digital/Analog-Wandler 102 gibt bei sequentiellen Eingangssignalen aus dem Speicher 78 eine cosinusförmige Welle ab, die, wie bereits ausgeführt wurde, um den Wert 1 verschoben bzw. versetzt ist, um sicherzustellen, dass sie nicht negativ wird. Die Ausgangsgrösse des Wandlers 102 wird dem invertierenden Eingang einer Vergleichsschaltung 104 zugeführt, deren nichtinvertie-render Eingang mit dem Ausgang eines Verstärkers 106 verbunden ist. Der Verstärker 106 erhält ein Bezugssignal an seinem invertierenden Eingang über einen Widerstand 108 und an seinem nichtinvertierenden Eingang über einen Widerstand 118. Die Erzeugung des Bezugssignals ist graphisch in der Weise dargestellt, dass es von einem Potentiometer 110 geliefert wird, das zwischen eine positive Spannungsquelle (+V) und Erde bzw. Masse geschaltet ist. Dies ist eine vom Operator einstellbare Bezugsgrösse und bildet eine Gleich-strom-Bezugsgrösse, die der gewünschten Ausgangsgrösse des Wandlers gemäss Fig. 1 porportional ist. Ein Rückkopplungswiderstand 112 ist zwischen den invertierenden Eingang des Verstärkers 106 und seinen Ausgang geschaltet. Der Verstärker 106 hat einen Gewinn von ± 1, um dadurch an die Vergleichsschaltung 104 einen Plus- oder Minuswert abzugeben, der dem Bezugswert von dem Potentiometer 110 proportional ist. Das Vorzeichen dieses Signales ist eine Funktion des bereits erwähnten Signales 1PD. In Fig. 5 wird das Signal 1PD einer Spule 114 eines Relais mit einem normalerweise geöffneten Kontakt 116 zugeführt. Wenn das Signal 1PD einen Wert von «1» hat, wodurch der Wunsch nach einem Betrieb in Rückwärtsrichtung dargestellt ist, wird der Kontakt 116 geschlossen und der nichtin vertierende Eingang des Verstärkers 106 ist mit Erde verbunden. Wenn das Signal 1PD gleich «0» ist, bleibt der Schalter 116 geöffnet. Somit ist ersichtlich, dass die Ausgangsgrösse des Verstärkers 106, wie bereits ausgeführt wurde, ein analoges Signal ist, das entweder dem positiven oder negativen Wert desjenigen Wertes gleich ist, der durch die durch das Potentiometer 110 eingestellte Bezugsgrösse eingestellt ist.

Die Vergleichsschaltung 104 liefert in Abhängigkeit von ihren zwei Eingangsgrössen ein logisches Signal «1» an ihrem Ausgang, wenn der Wert des Signales von dem Digital/Ana-log-Wandler 102 (der Wert der vorgespannten Cosinuswelle) kleiner oder gleich dem Bezugssignal ist, das von dem Verstärker 106 angelegt wird. Umgekehrt wird durch die Vergleichsschaltung 104 ein logisches Signal «0» abgegeben, wenn das Bezugssignal kleiner als das Cosinussignal aus dem Wandler 102 ist.

In der Zündlogikschaltung 22 gemäss Fig. 5 sind noch 6 Eingangssignale gezeigt, die mit «Sperreingänge» bezeichnet sind. Diese Eingangssignale sind der Vollständigkeit halber angegeben und würden in einem arbeitenden Stromrichter von anderen Teilen kommen, die als Sicherheitsmassnahmen dienen, um den Betrieb des Wandlers zu verhindern, wenn gewisse Fehlfunktionen, wie beispielsweise Überstrom, Überspannung usw., vorhanden sein würden. Die 6 Sperreingänge werden jeweils zu dritt zwei OR-Gattern 120 und 124 zugeführt, deren

5

10

15

20

25

30

35

40

45

50

55

SO

65

7

628 477

Ausgänge auf entsprechende Weise mit invertierenden Logikelementen 126 und 128 verbunden sind. Die Ausgänge der zwei invertierenden Logikelemente 126 und 128 sind auf einem hohen Binärwert, wenn keine Sperrung von anderen Teilen der Schaltungsanordnung vorliegt, und sie befinden sich auf einem tiefen Wert, um auf diese Weise zwei AND-Gatter 130 und 132 zu sperren, wenn ein Grund zum Sperren des Betriebes des Stromrichters vorliegt. Eine zweite Eingangsgrösse zum AND-Gatter 130 ist ein Logikwert von der Vergleichsschaltung 104. Die zweite Eingangsgrösse zum AND-Gatter 132 ist das bereits beschriebene Signal 1FF. Die Ausgangsgrössen dieser zwei AND-Gatter dienen als Eingangsgrössen zu einem OR-Gatter 134, dessen Ausgangsgrösse das Signal IFIRE ist. Somit ist ersichtlich, dass das Signal IFIRE bei Fehlen einer sperrenden Eingangsgrösse und immer dann erzeugt wird,

wenn ein Zwangszündungssignal (1FF) vorliegt oder der Wert der vorgespannten Cosinuswelle, wie sie durch den Digital/Analog-Wandler 102 abgeleitet wird, höher ist als das Bezugssignal, das von dem Potentiometer 110 geliefert wird.

Wie aus Fig. 6 erischtlich ist, wird das Signal IFIRE, das von der Zündlogikschaltung 22 gemäss Fig. 5 abgegeben wird, an einen Impulskettengenerator angelegt, der eine Impulskette abgibt, um für eine bekannte, sogenannte «Impulskettenzündung» zu sorgen. Diese Impulskette wird als die eine Eingangsgrösse einem OR-Gatter 138 zugeführt, das als zusätzliche Eingangsgrössen das Signal 1PTL von dem Speicher 22 und ein zusätzliches Signal Ha28 aufweist, das im folgenden erläutert wird. Die Ausgangsgrösse des OR-Gatters 138 wird dem Abschaltanschluss von einer logischen Dekodierschaltung 140 zugefürht. Zusätzliche Eingangsgrössen in den logischen Baum 140 umfassen die Signale 1PA, 1PB, 1PC und 1PD, die aus den Speichersperren 82 bis 86 kommen. Auf diese Eingangssignale hin wählt die Schaltung 140 zwei von 12 Ausgangsleitungen aus, die mit GD1F bis GD6F und GD1R bis GD6R (siehe Fig. 9) bezeichnet sind. Die auf diesen Leitungen auftretenden Signale gelangen zu den Steueranschlüssen (oder Steuerschaltungen) der entsprechend bezeichneten Thyristoren der Brücke gemäss Fig. 1 und dienen als Zündsignale für diese. Somit ist ersichtlich, dass bei Fehlen des Signales 1PTL von dem Speicher oder dem Signal lla28 an den Ausgängen des Baumes 140, die durch die vier Eingangsleitungen 1PA bis 1PD ausgewählt sind, ein Impulszug mit der gleichen Frequenz wie der Impulszuggenerator 36 auftritt. Weil die Signale 1PA bis 1PD normalerweise die bezeichneten Leitungen hoch halten und der Impulszuggenerator 136 einen Impulszug anlegt, der die Schaltungsanordnung 140 abschaltet, haben dessen Ausgangsgrössen die gleiche Frequenz gemäss den Auszeiten des Impulszuges von dem Generator 136. Die auf den Leitungen GD1F bis GD6F und GD1R bis GD6R auftretenden Signale steuern deshalb den Betrieb oder die Zündfolge der Thyristoren der Brücke, die ihrerseits die an die Last gelieferte Leistung steuern.

Die allein in Fig. 2 noch zu erläuternde Reversierlogik-schaltung 26 erzeugt das bereits erwähnte Signal 1RROT, das die zu verwendende Gruppe (vorwärts oder rückwärts) der Thyristoren bestimmt. In dem hier beschriebenen Ausführungsbeispiel bezeichnet eine logische «0» die Vorwärtsgruppe und eine logische « 1 » die Rückwärtsgruppe. Die Reversierlo-gik 26, wie sie in Fig. 6 gezeichnet ist, weist zwei Schalter 142 und 144 auf. Diese Schalter werden durch den Operator gesteuert und dienen auf entsprechende Weise dazu, entweder nur den Vorwärts- oder den Rückwärtsbetrieb zu wählen. Ein Signal 1SFD, das aus dem Schliessen des Schalters 142 resultiert. wird an einen Inverter 146 angelegt, dessen Ausgangsgrösse einem AND-Gatter 148 zugeführt wird. Ein Signal 1SF wird bei geschlossenem Schalter 144 über einen Inverter 150 einem zweiten Eingang zum AND-Gatter 148 zugeführt.

Wenn einer der Schalter nicht geschlossen ist, ist das AND-Gatter 148 gesperrt, und der Ausgang dieses Gatters liefert eine Eingangsgrösse zum OR-Gatter 152, das das Signal 1RROT abgibt. Wenn also beide Schalter geschlossen sind, kann nur der Rückwärtsbetrieb erhalten werden, d.h. das Signal 1RROT ist eine logische «1». Wenn das Signal 1SFD hoch ist (Schalter 142 offen), ist der Wert des Signales 1RROT eine Funktion der Signale IFIRE und OIA28, wie es im folgenden noch erläutert wird.

Aus Fig. 6 ist ferner ersichtlich, dass das Signal IA von der Leitungsstrom-Abtastschaltung 16 dem nichtinvertierenden Eingang einer Vergleichsschaltung 154 zugeführt wird, deren nichtinvertierender Eingang mit der positiven Bezugsspannung in Verbindung steht, die durch eine Batterie 155 geliefert wird. Die mit HA bezeichnete Ausgangsgrösse der Vergleichsschaltung 154 dient als eine Eingangsgrösse in den D-An-schluss eines Flip-Flops 156, dessen eine Ausgangsgrösse ein Signal 1IA28 ist, das als eine Eingangsgrösse in das OR-Gatter 128 der Zellenwähl- und Zündschaltung 24 dient. Das Signal 15°/8 aus dem digitalen Winkelsynthesizer 12 dient als ein Taktsignal und wird dem Triggereingang zu einem 4-Bit-Bi-närzähler 158 zugeführt. Der Freigabeanschluss des Zählers 158 erhält seine Eingangsgrösse aus dem Ausgang «1» eines Flip-Flops 160, dessen D-Anschluss mit Erde und dessen Triggeranschluss mit dem Übertragausgang des Zählers 158 verbunden ist. Der Setzanschluss des Flip-Flops 160 empfängt als ein Eingangssignal das bereits erwähnte Signal IFIRE. Somit wird das Flip-Flop 160 mit jedem Signal IFIRE gesetzt und löst den 4-Bit-Binärzähler aus, der die 15°/8-Signale aus dem Speicher zählt. Da dies ein 4-Bit-Zähler ist, hat der Ubertragan-schluss einmal für jedes Auftreten des Signales IFIRE einen hohen Signalpegel, und dieses Übertragsignal besteht für eine Zeitperiode von 15°/8 und endet bei 30° elektrisch (16 x 15/8) nach dem Auftreten des Signales IFIRE. Diese Ausgangsgrösse aus dem Übertraganschluss des Zähler 158 dient als der Triggereingang zum Flip-Flop 156, dessen Lösch-anschluss ebenfalls mit dem Signal IFIRE in Verbindung steht. Die Ausgangsgrösse «1» des Flip-Flops 156 ist das bereits erwähnte Signal 1IA28, und es ist ersichtlich, dass dieses Signal unter der Voraussetzung dass ein Quellenstrom fliesst, für eine Periode vorhanden ist, die sich von etwa 28° nach dem Auftreten des Signales IFIRE bis zum nächsten Auftreten desselben Signales erstreckt. Dieses Signal wird dem OR-Gatter 138 der Zellenwähl- und Zündschaltung 24 zugeführt, um dadurch diese Schaltungsanordnung abzuschalten. Die übrige Darstellung in Fig. 6 zeigt den Ausgang «0» eines Flip-Flops 156, der als eine Eingangsgrösse (OIA28) zu einem exklusiven OR-Gatter 162 dient, dessen andere Eingangsgrösse das Signal IPD ist. Wenn also eine der Eingangsgrössen, aber nicht beide, in das exklusive OR-Gatter 162 vorhanden ist, wird von diesem ein Signal mit hohem Pegel abgegeben, das als das eine Eingangssignal in ein AND-Gatter 174 dient, dessen zweite Eingangsgrösse das bereits beschriebene Signal 1SFD ist. Dies ist das zweite Mittel, durch das das Signal 1RROT erzeugt wird, wie es durch die Tatsache aufgezeigt ist, dass die Ausgangsgrösse des AND-Gatters 164 als eine zweite Eingangsgrösse zu dem OR-Gatter 152 dient. Wenn also die Ausgangsgrösse das AND-Gatters 148 tief und das Signal 1SFD hoch ist, ist der Wert des Signals 1RROT hoch («1»), wenn entweder (aber nicht beide) das Signal IPD oder das Signal OIA28 hoch ist.

Wie in dem Ausführungsbeispiel beschrieben wurde, ermöglicht die neue Steuerschaltung die Verwendung einer einzigen Vergleichsschaltung, um die vielfachen Zündsignale zu erzeugen, die an eine Stromrichterbrücke anlegbar sind, die das Erfordernis und die damit verbundenen Fehler von Vielfachschaltungen eliminiert. Durch den binären Aufbau der Schaltungsanordnung wird eine hervorragende Rauschtren-

5

10

15

20

25

30

35

40

45

50

55

60

65

628 477

8

nung erzielt, und die Einfachheit der Änderung der Zündfolge rend einer Reversierung, und es sind alternative Methoden der wird aus der Tatsache deutlich, dass der Speichergehalt oder Zwangszündung von digitalen Eingangssignalen, die auf einfa-

die Speicher bei der Verwendung von Festwertspeichern ein- che Weise geliefert werden, erzielbar, um insgesamt für eine fach geändert werden kann. Durch eine Steuerschaltung dieser hohe Leistungsfähigkeit der Zündsteuerschaltung bei niedrigen

Art kann die Zündfolge optimiert werden, insbesondere wäh- 5 Kosten zu sorgen.

Anhang A

Platz Inhalt

000

9D

9E

99

9A

010

9B

9C

28

020

22

12

52

9A

9 A

9Ä

9A

030

2A

28

040

2B

23

13

53

050

9B

2B

28

060

2C

24

14

070

54

9C

28

080

9D

2D

25

090

15

55

28

0A0

56

9E

2E

0B0

26

16

28

OCO

11

51

99

29

ODO

29

21

28

0E0

8D

8E

89

8A

0F0

8B

8C

28

100

8D

8E

89

8A

110

8B

8C

28

120

2B

3B

3C

3D

3E

39

3A

3B

130

2B

28

140

2C

3C

2C

3D

3E

39

3A

3B

150

3B

3C

2C

28

160

2D

3D

3E

39

3A

170

3A

3B

3C

3D

2D

28

180

3D

3E

2E

3E

39

190

39

3A

3B

3C

3D

28

IAO

3C

3D

3E

39

29

2A

1B0

29

39

3A

3B

3C

28

ICO

3B

3C

3D

3E

39

3A

2A

1D0

2A

3A

3B

28

1E0

8D

8E

89

8A

1F0

8B

8C

28

200

8D

8E

89

8A

210

8B

8C

28

220

2B

3B

3C

3D

3E

39

3A

3B

230

2B

28

240

2C

3C

3D

3E

39

3A

3B

250

3B

3C

2C

28

260

2D

3D

3E

39

3A

270

3A

3B

3C

3D

2D

28

280

3D

3E

2E

2 E

2E

3E

39

290

39

3A

3B

3C

3D

28

2A0

3C

3D

3E

39

29

2A

2B0

29

39

3A

3B

3C

28

2C0

3B

3C

3D

3E

39

3A

2A

2D0

2A

3A

3B

28

2E0

8D

8E

89

8A

2F0

8B

8C

28

300

8D

8E

89

8A

310

8B

8C

28

320

22

12

52

9A

330

2A

28

340

2B

23

13

53

350

9B

2B

28

360

2C

24

14

370

54

9C

28

380 9D 9D 9D 9D 2D 2D 2D 2D 2D 2D 2D 2D 25 25 25 25

Plat/

390

3A0

3B0

3C0

3D0

3E0

3F0

Platz

000

010

020

030

040

050

060

070

080

090

0A0

OBO

OCO

ODO

OEO

OFO

100

110

120

130

140

150

160

170

180

190

1A0

IBO

ICO

IDO

IEO

1F0

9

Anhang A (Fortsetzung)

628 477

Inhalt

15

55

28

56

9E

2E

26

16

28

11

51

99

29

21

28

8D

8E

89

8A

8B

8C

28

Anhang B

Inhalt

FF

FE

FD

FC

FB

FA

F9

F8

F7

F6

F5

F4

F3

F2

Fl

FO

EF

EE

ED

EC

EA

E9

E8

E7

E6

E4

E3

E2

EO

DF

DD

DC

DB

D9

D7

D6

D4

D3

Dl

DO

CE

CC

CB

C9

C7

C5

C4

C2

CO

BE

BC

BA

B9

B7

B5

B3

B1

AF

AD

AB

A9

A7

A5

A3

AI

9F

9D

9B

99

97

95

93

91

8F

8D

8A

88

86

84

82

80

7E

7C

7 A

78

76

73

71

6F

6D

6B

69

67

65

63

61

5F

5D

5B

59

57

55

53

51

4F

4D

4B

49

47

46

44

42

40

3E

3C

3B

39

37

35

34

32

30

2F

2D

2C

2A

29

27

25

24

23

21

20

IE

1D

IC

IA

19

18

17

16

14

13

12

11

10

OF

OE

OD

OC

OB

OA

09

08

07

06

05

04

03

02

Ol

00

FF

Alle Plätze: FF

8 Blatt Zeichnungen

Claims

628 477

2

PATENTANSPRÜCHE

1. Steuerschaltung für die Ventile eines Stromrichters zur Steuerung der von einer Wechselstromquelle in eine Last eingespeisten Leistung, gekennzeichnet durch eine erste Anordnung (10) zum Abtasten eines bestimmten Punktes in der Periode der Quellenspannung und zum Erzeugen eines davon abhängigen Ausgangssignals, eine zweite Anordnung (12), die aus dem Ausgangssignal eine für den bestimmten Punkt geltende Zeit-Phasenrelation bildet, die als Adressensignal vorgesehen ist, einen Speicher (14) mit zahlreichen, durch die Adressensignale selektiv adressierbaren Speicherplätzen, wobei einzelne Speicherplätze Daten enthalten, die die Zündfolge und -zeit der Ventile des Stromrichters bezeichnen, und eine dritte auf den Inhalt der adressierten Speicherplätze ansprechende Anordnung (20, 22, 24) zur Entwicklung von Signalen, die einzelne Ventile selektiv durchschalten.
2. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Anordnung (12) zur Entwicklung der Adressensignale einen digitalen Zählwert bildet.
3. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Speicher (14) zwei getrennte Bereiche (76, 78) umfasst, von denen der erste Bereich (76) Daten enthält, die sich auf die Folge der Zündung der Ventile bezieht, und von denen der zweite Bereich (78) Werte enthält, die einer sinusförmigen Welle entsprechen.
4. Steuerschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Adresse für den ersten Bereich (76) des Speichers (14) aus einem Teil der Adressensignale und einem Teil des Inhaltes des vorher adressierten Speicherplatzes im ersten Bereich gebildet ist, und dass die Adresse für den zweiten Bereich (78) des Speichers aus einem zweiten Teil der Adressensignale und einem zweiten Teil des Inhaltes des letzten adressierten Speicherplatzes des ersten Bereichs gebildet ist.
5. Steuerschaltung nach Anspruch 4, dadurch gekennzeichnet, dass Mittel vorgesehen sind zur Entwicklung eines zusätzlichen Signales, das eine der zwei Stromrichterbetriebsarten anzeigt und in der Adresse für den ersten Speicherbereich (76) enthalten ist.
6. Steuerschaltung nach Anspruch 5, zur Steuerung der in einen Motor eingespeisten Leistung, dadurch gekennzeichnet, dass das zusätzliche Signal die gewünschte Richtung des Motordrehmomentes bezeichnet.
7. Steuerschaltung nach Anspruch 3, dadurch gekennzeichnet, dass der erste und der zweite Bereich (76, 78) des Speichers (14) als Festwertspeicher ausgebildet sind.
8. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass eine Anordnung vorgesehen ist, die auf vorgeschriebene Betriebsbedingungen des Stromrichters anzeigende Signale anspricht, um die Entwicklung der die Ventile schaltenden Signale zu beeinflussen.
9. Steuerschaltung nach Anspruch 1, zur Steuerung der Leistung aus einer mehrphasigen Wechselstromquelle, dadurch gekennzeichnet, dass die erste Anordnung (10) Mittel zum Identifizieren einer vorgeschriebenen Relation zwischen zwei Phasenspannungen der Wechselstromquelle und zur Erzeugung eines entsprechenden Signals aufweist und die zweite Anordnung (12) zur Entwicklung der Adressensignale einen Synthesierer aufweist, der auf das Ausgangssignal anspricht und einen digitalen Zählwert entwickelt, der eine Phasenverschiebung gegenüber der vorgeschriebenen Relation darstellt.
10. Steuerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass der Syntheziser Mittel zur Erzeugung einer Reihe von Impulsen mit einer Folgefrequenz, die ein Vielfaches der Frequenz der Wechselstromquelle ist, und einen digitalen Zähler aufweist, der zur Entwicklung eines Zählwertes auf die Impulse anspricht.
11. Steuerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass der Speicher (14) einen ersten Speicherabschnitt

(76) mit zahlreichen selektiv adressierbaren Speicherplätzen enthält, deren Inhalt das nachfolgend zu zündende Ventil und einen gewünschten Verschiebungswinkel der Zündungen bezeichnet, wobei die Adresssignale für die Speicherplätze des ersten Speicherabschnitts (76) einen ersten Teil aufweisen, der aus einem ausgewählten Teil des digitalen Zählwertes gebildet ist, und einen zweiten Teil, der von einer Sperrschaltung (80, 82, 84, 86) aus dem das nächste zu zündende Ventil bezeichnenden Teil des Inhaltes des letzten adressierten Platzes im ersten Speicherabschnitt und einem die Ventilzündfolge bezeichnenden Signal und einem den richtigen Zeitpunkt für die Zündung anzeigenden Zündsteuersignal abgeleitet wird, ferner einen zweiten Speicherabschnitt (78) mit zahlreichen selektiv adressierbaren Speicherplätzen, deren Inhalt einzelne Punkte der sinusförmigen Welle darstellen, welcher zweite Speicherabschnitt (78) Adressensignale empfängt, die aus einem zweiten Teil des digitalen Zählwertes und einer Ausgangsgrösse des ersten Speicherabschnitts gebildet sind, welcher letztere von dem zu diesem Zeitpunkt adressierten Speicherplatz abgeleitet ist und einen Verschiebewinkel für das nächste zu zündende Ventil bezeichnet, sowie einen Digital/Analog-Wandler (102), der auf den Inhalt der sequentiell adressierten Speicherplätze des zweiten Speicherabschnittes (78) anspricht und ein Ausgangssignal entwickelt, das wenigstens ein Segment einer Sinuswelle darstellt, und weiterhin eine Schaltungsanordnung (106,108,110, 112, 114, 116) zur Erzeugung eines Bezugssignals, das eine gewünschte Ausgangsgrösse des Wandlers bezeichnet, und einen Komparator (104), der auf das Bezugssignal und den Inhalt des zu diesem Zeitpunkt adressierten Speicherplatzes des zweiten Speicherabschnittes (78) anspricht, um ein den Zeitpunkt der Zündung eines Ventils in dem Wandler angebendes Ausgangssignal zu bilden und ferner eine Anordnung (120, 124, 126,128, 130,132,134) innerhalb der Logikschaltung, die auf das Ausgangssignal des Kompara-tors (104) anspricht und Zündsignale für die Wandlerventile bildet.