DE2740786A1 - Transistorspeicherzelle und damit ausgeruestete speicherschaltung - Google Patents

Transistorspeicherzelle und damit ausgeruestete speicherschaltung

Info

Publication number
DE2740786A1
DE2740786A1 DE19772740786 DE2740786A DE2740786A1 DE 2740786 A1 DE2740786 A1 DE 2740786A1 DE 19772740786 DE19772740786 DE 19772740786 DE 2740786 A DE2740786 A DE 2740786A DE 2740786 A1 DE2740786 A1 DE 2740786A1
Authority
DE
Germany
Prior art keywords
transistor
emitter
memory cell
memory
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772740786
Other languages
English (en)
Other versions
DE2740786C2 (de
Inventor
Maurice Depey
Eugene Tonnel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2740786A1 publication Critical patent/DE2740786A1/de
Application granted granted Critical
Publication of DE2740786C2 publication Critical patent/DE2740786C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/155—Nonresinous additive to promote interlayer adhesion in element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Non-Volatile Memory (AREA)

Description

Transistorspeicherzelle und damit ausgerüstete Speicherschaltung
Die Erfindung betrifft aktive elektronische Schaltkreise, die aus Halbleitermaterialien hergestellt sind und Speicher darstellen. Solche Schaltungen, bei deren Herstellung gewöhnlich von der Technik der monolithischen Integration Gebrauch gemacht wird, bestehen aus mehreren Elementarzellen, von denen jede eine Speicherstelle darstellt. Jede Speicherstelle enthält eine Eingangs- oder Schreibklemme für das Eingeben der zu speichernden Information, eine Ausgangs- oder Leseklemme für das Entnehmen der Information und Klemmen für die elektrische Stromversorgung.
809830/0566
Die Information wird im allgemeinen in binärer Form gespeichert, wobei die Speicherstelle in zwei unterschiedliche elektrische Zustände gebracht wird, je nachdem, ob die Information in dem Zustand "0" oder in dem Zustand "1" ist.
Manche Arten von Speicherstellen behalten ihren Zustand nicht bei, wenn die elektrische Stromversorgung unterbrochen wird. Das sind flüchtige Speicher. Im übrigen ist ein wichtiges Merkmal bei den Anwendungen die Lesegeschwindigkeit, d.h. die Geschwindigkeit, mit der die gespeicherte Information gelesen werden kann.
Es gibt Schreib-/Lesespeicher, bei welchen die Frequenz und die Geschwindigkeit der Schreiboperationen in derselben Größenordnung wie die der Leseoperationen liegen.
Es gibt außerdem Nur-Lese- oder Festwertspeicher (ROM oder Read Only Memory), deren Inhalt bei ihrer Herstellung ein für allemal festgelegt wird. Es gibt außerdem Festwertspeicher, die durch den Anwender in irreversibler Weise programmierbar sind (PROM oder Programmable Read Only Memory). Die Schreib-/Lesespeicher sind im allgemeinen flüchtige Speicher. Dagegen sind die ROM's oder PROM's nichtflüchtige Speicher, d. h. sie bewahren ihren Inhalt, wenn die Versorgungsspannung unterbrochen wird.
Schließlich ist es in manchen Anwendungsfällen erforderlich, über nichtflüchtige Speicher zu verfügen, die
609830/0566
27A0786
hauptsächlich im Lesebetrieb benutzt werden (R.ead Mostly Memory) und in dieser Beziehung den ROM's verwandt sind, deren Inhalt aber modifizierbar sein soll. Es handelt sich dabei um Speicher, in die wieder eingeschrieben werden kann (EPROM oderErasable PROM). Im allgemeinen kann ihre Schreibgeschwindigkeit klein gegenüber der Lesegeschwindigkeit sein. Die Erfindung bezieht sich auf den letztgenannten Speichertyp, also auf einen Speicher, in den wieder eingeschrieben werden kann.
In dem Fall der bekannten EPROM's ist der elektrische Parameter, der zwei getrennte Werte annehmen kann, die einer binären Variablen zugeordnet werden können, im allgemeinen eine Betriebskenngröße eines Feldeffekttransistors, beispielsweise die Schwellenspannung. Diese Kenngröße wird in dauerhafter, aber reversibler Weise modifiziert, indem eine Speicherung oder eine Abführung von elektrischen Ladungen entweder an der Grenzfläche von zwei"dielektrischen Schichten des Transistors oder in einem isolierten Gate auf freiem Potential benutzL wi rd.
Die Ansammlung der Ladungen (Schreiben einer 11I") erfolgt durch Anlegen von Spannungen und Zufuhr von elektrischen Strömen. Das Abführen dieser Ladungen (Schreiben einer "O") erfordert aber das Bestrahlen mit einer UV-Strahlung, was einen großen Nachteil darstellt.
809830/0566
- 9 - 27A0786
Ein anderes bekanntes Verfahren gestattet, den Nachteil zu vermeiden und über Speicherstellen zu verfügen, in die wieder eingeschrieben werden kann, indem nur elektrische Größen sowohl für den einen als auch für den anderen Digitalzustand benutzt werden.
Zu diesem Zweck wird in einem MOS-Feldeffekttransistor mit der Erzeugung von Ladungen hoher Beweglichkeit (sogenannte hochbewegliche Träger) unter der Einwirkung von örtlich begrenzten starken elektrischen Feldern gearbeitet, beispielsweise indem ein PN-Übergang in den Avalanche- oder Lawinenbetrieb gebracht wird. Man kann den einen oder anderen Typ von hochbeweglichen Trägern, Elektronen oder Löcher, erzeugen und in die Isolierschicht des Transistors injizieren, indem auf die zusätzlichen Übergangszonen eingewirkt wird, die in passender Weise in dem Gefüge desselben angeordnet sind.
Die Speicherzellen oder Speicherstellen, die aus MOS-Feldef fekttransistoren bestehen, haben jedoch den großen Nachteil einer ziemlich kleinen Zustandänderungs- oder Schaltgeschwindigkeit. Die Speicher, in denen sie benutzt werden, sind daher in der Lesegeschwindigkeit begrenzt. Weiter oben ist der Vorteil angegeben, der sich durch ihre Verringerung ergibt.
Selbst wenn dieser Nachteil verringert werden kann, indem jeder Speicherzelle ein MOS-Transistor, der die eigent-
809830/0586
liehe Speicherung besorgt, und ein bipolarer Stromverstärkungstransistor zugeordnet werden, ergibt sich daraus eine unzulässige Vergrößerung des Platzbedarfes der durch die Zelle und den bipolaren Transistor in der integrierten Schaltung eingenommenen Gesamtfläche.
Die Speicherzelle nach der Erfindung weist diese Nachteile nicht auf: sie ist nichtflüchtig, in sie kann elektrisch wieder eingeschrieben werden, sie hat eine hohe Lesegeschwindigkeit und schließlich einen geringen Platzbedarf.
Als Grundbestandteil einer Speicherzelle wird ein bipolarer Siliciumtransistor mit vier Elektroden benutzt, der auch als Tetroden-Transistor bezeichnet wird. Ein solcher Transistor enthält außer der Emitter-, Basis- und Kollektorelektrode eine vierte oder Gateelektrode, die aus leitendem Material besteht und in der Nähe der Emitter-Basis-Übergangszone angeordnet ist, von welcher sie durch eine Oxidschicht des Halbleiters, in vorliegendem Fall eine Siliciumdioxidschicht, getrennt ist.
Das Funktionsprinzip im Gebrauch eines solchen Transistors als Speicherstelle beruht auf der Tatsache, daß, wenn sehr bewegliche Ladungsträger in dem Siliciumblock in der Nähe seiner Grenzfläche mit der Siliciumdioxidschicht vorhanden sind, es möglich ist, durch Anlegen des einen oder des anderen von zwei geeigneten Potentialen an die Gateelektrode entweder sie in diese Oxid-
809830/0586
schicht hineinzuziehen, in der sie dauerhaft gespeichert oder "eingefangen" werden, indem um sie herum elektrostatische Effekte erzeugt werden, oder sie abzustoßen, wenn sie sich bereits darin befinden. Von diesen Effekten wird einer in dem Transistor selbst herangezogen, nämlich ihr Einfluß auf die Stromverstärkung desselben, je nach ihrem Vorhandensein oder ihrem NichtVorhandensein.
Gemäß der Erfindung ist vorgesehen, diese sehr beweglichen oder hochbeweglichen Ladungsträger zu erzeugen, indem die Emitter-Basis-Übergangszone des Transistors in den Avalanche- oder Lawinenzustand gebracht wird.
Gemäß der Erfindung ist außerdem vorgesehen, daß die Steuer- oder Gateelektrode des Tetroden-Transistors wegen der hohen geometrischen Genauigkeit, die für die Implantation dieser Elektrode verlangt wird, aus einem besonderen Material und durch ein besonderes Verfahren hergestellt wird.
Außerdem schafft die Erfindung einen Tetroden-Transistor neuer Art. In diesen) Transistor erfolgt das Speichern oder "Einfangen" von freien Ladungen auf einer zusätzlichen leitenden Schirmelektrode, die sich auf freiem Potential befindet. Dieser neue Transistor ist an sich für jeden Zweck verwendbar, besonders vorteilhaft aber in dem Fall einer Speicherzelle.
Gemäß der Erfindung ist die Verwendung von mehreren Speicher-
809830/0566
zellen vorgesehen, die in einem Gesamtspeicher vereinigt sind, dem sie ihre weiter oben angegebenen vorteilhaften individuellen Kenndaten verleihen, sowie eine Ausführungsform eines solchen Speichers in einer integrierten monolithischen Form.
Die Erfindung schafft, genauer gesagt, eine Transistor-Digitalspeicherzelle, die gekennzeichnet ist durch: einen bipolaren Tetroden-Transistor mit Anschlüssen, die mit den Emitter- bzw. Basis- bzw. Kollektorgebieten, welche durch Übergangszonen voneinander getrennt sind, die in derselben Fläche des Transistors münden, und mit einer Gateelektrode verbunden sind, die auf derselben Fläche gegenüber den übergangszonen angeordnet und von dem Halbleiter durch eine Schicht aus dielektrischem Material elektrisch isoliert ist; und durch Schaltungen, die mit den Anschlüssen verbunden sind und einerseits aus einer Einrichtung zum vorübergehenden Anlegen von elektrischen Größen an die Anschlüsse, wobei gleichzeitig eine Vorpannung des einen oder des anderen Vorzeichens an die Gateelektrode angelegt und ein Avalanche-Betrieb in einer der Übergangszonen ausgebildet wird, und andererseits aus einer Einrichtung zum Messen der Größe der Stromverstärkung des Transistors bestehen, wobei das Vorzeichen der Vorspannung die digitale Schreibinformation und der entsprechende Wert der Stromverstärkung die digitale Leseinformation darstellt:.
809830/0566
Mehrere Ausführungsbeisplele der Erfindung werden im folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 eine Schnittansicht einer Speicher
zelle nach der Erfindung,
die Fig. 2 bis 5 im Schnitt eine solche Speicherzelle
in verschiedenen Stadien ihrer Herstellung,
die Fig. 6 und 7 die elektrischen Bedingungen, die herzustellen sind, um eine Null oder eine Eins einzuschreiben,
Fig. 8 im Schnitt fine Schirmspeicherzelle
nach der Erfindung,
Fig. 9 das elektrische Prinzipschaltbild eines
Speichersystems, das aus der Zuordnung von Speicherzellen der in Fig. 1 dargestellten Art besteht,
Fig. 10 ein Teilschaltbild einer Variante des
Speichersystems von Fig. 9,
Fig. 11 im Schnitt ein monolithisches Speicher
system gemäß Fig. 10, und
809830/0566
Fig. 12 ein Schaltschema einer Speicherschaltung.
Fig. 1 zeigt einen integrierten Tetroden-Transistor nach der Erfindung. In seiner Gesamtstruktur ist es ein bipolarer NPN-Transistor bekannter Art, der mit einer vierten Elektrode 21 versehen ist, die im folgenden als Gateelektrode bezeichnet wird und aus einem Material besteht, das für ihre genaue Herstellung geeignet ist. In diesem Transistor bestehen der Emitter, die Basis und der Kollektor aus einem N -Gebiet 23 bzw. einem P-Gebiet 24 bzw. einem N-Gebiet 25. Die Emitter-Basis-Ubergangszone, die an der Grenze der Gebiete 23 und 24 gebildet ist, trifft an der Stelle 26 auf die Oberfläche des Siliciums.
Gemäß der Erfindung besteht die Gateelektrode aus einer polykristallinen Siliciumschicht 21, die durch eine Oxidschicht 22 von den unter ihr liegenden verschiedenen P- oder N-Siliciumzonen getrennt ist. Die Gateelektrode 21 soll wenigstens zum Teil das Gebiet 26 überdecken, wo die Emitter-Basis Ubergangszone auf die Oberfläche des Siliciumplättchens trifft.
Der elektrische Kontakt mit dem Emittergebiet 23, dem Basisgebiet 24, dem Kollektorgebiet 25 und dem Gategebiet 21 ist über dünne metallische Schichten oder Metallisationen 11 bzw. 12 bzw. 13 bzw. 14, beispielsweise aus
809830/0566
Aluminium, hergestellt.
Die Fig. 2 bis 5 zeigen im Schnitt die Schritte der Herstellung einer bevorzugten Ausführungsform der Struktur nach der Erfindung.
Fig. 2 zeigt den Zustand der Struktur eines integrierten NPN-Transistors nach den ersten Herstellungsschritten auf einem P-Substrat, nämlich den Zustand des Plättchens nach der Diffusion der Basis.
Fig. 3 zeigt einen charakteristischen Schritt der Herstellung der Gateelektrode 14: in diesem Schritt wird eine gleichförmige Schicht 41 aus polykristallinem Silicium aufgebracht und anschließend wird sie mit Hilfe einer Maske örtlich graviert, die die Lage der zukünftigen N Emitterzone 42 und der Kollektoranschlußkontaktzone 43 festlegt. Anschließend wird an dieser Stelle die Oxid schicht 31 graviert, wobei polykristallines Silicium zum Schutz derjenigen Oxidzonen benutzt wird, die erhalten bleiben sollen.
Fig. 4 zeigt einen späteren Schritt, nämlich die Herstellung der N -Emitterzone 23 und des Kollektorkontakts 27 durch Diffusion. Dank der lateralen Diffusion wird der Teil 26 der Etnitter-Basis-Ubergangszone, der auf die Oberfläche des monokristallinen Siliciums trifft, auf diese Weise gegenüber dem Rand 31 der Gateelektrode präzise selbstpositioniert, wodurch eine wesentliche Eigen-
809830/0566
- 16 - 27A0786
schaft der Erfindung erzielt wird.
Fig. 5 zeigt als nächsten Schritt das Gravieren der polykristallinen Siliciumschicht 21, das mit Hilfe einer geeigneten Photomaske durchgeführt wird, die den äußeren Umriß 61 der Endkonfiguration der Gateelektrode festlegt, welche insgesamt ringförmig ist.
Um zu der Endstruktur von Fig. 1 zu gelangen, müssen nur noch die Anschlüsse durch metallische Schichten in folgenden, nicht dargestellten Schritten hergestellt werden: Erzeugung einer Isolierschicht aus Siliciumoxid durch Oxydation, die gestattet, einerseits das monokristalline Silicium, das für die Emitterdiffusion freiliegt, und andererseits das polykristalline Silicium, das die Gateelektrode bildet, mit Oxid zu überziehen; öffnen der Kontaktzonen mittels einer örtlich begrenzten Gravur mit Hilfe einer geeigneten Photomaske, die außerdem gestattet, die Gatezone örtlich zu erreichen; Auftragen von leitendem Metall, beispielsweise von Aluminium; und schließlich Gravieren dieses Metalls, um den Umriß der Verbindungen festzulegen.
Die Fig. 6 und 7 zeigen zwei Erläuterungsschemata der Bedingungen, unter denen die elektrischen Großen an den Transistor für das Einschreiben einer Null oder einer Eins anzulegen sind.
Eine Kenngröße eines Transistors ist seine Stromverstärkung
809830/0566
unter bestimmten Bedingungen. Gemäß der Erfindung werden die beiden Zustände O und 1 durch zwei verschiedene Werte dieser im folgenden mit dem Buchstaben B bezeichneten Verstärkung in dem Fall ausgedrückt, in welchem sich der Transistor in Emittr rschaltung befindet und in welchem die Verstärkung für eine Gate-Emitter-Spannung, deren Wert Null ist (oder deren Wert konstant und klein ist), und für einen schwachen Emitterstrom gemessen wird. Bo sei der Anfangswert der Verstärkung B.
Die Zustandsänderung erfolgt folgendermaßen: gemäß Fig. 6 wird gleichzeitig für eine gewisse Zeit von beispielsweise 1 s einerseits ein Strom von beispielsweise 10 mA in die Emitter-Basis-Übergangszone so gerichtet eingeleitet, daß diese in den Avalanche-Betrieb gebracht wird, und andererseits eine Sparnung V von beispielsweise 50 V an die Gateelektrode und die Basis oder an die Gateelektrode und den Emitter so angelegt, daß die Polarität an der Gateelektrode positiv ist. Das Einfangen der hochbeweglichen Träger erfolgt, wie oben bereits dargelegt, dann in der Siliciumdioxidschicht und es ergibt sich nach Beendigung der Stromeinleitung und des Anlegens der Spannung eine neue Verstärkung B, deren Wert B, kleiner ist als der Anfangswert Bo, wobei das Verhältnis Bo/B, in der Größenordnung von 10 liegen kann. Der neue Wert B, kann als das Einschreiben einer Null angesehen werden. Unter normalen Gebrauchsbedingungen des Transistors wird der Wert B, der verringerten Verstärkung aufrechterhalten,solange nicht erneut
809830/0566
Zwangsbedingungen hinsichtlich des Emitter-Basis-Avalanche-Betriebes und der Gatespannung geschaffen werden und solange die Temperatur unter einem gewissen Wert in der Größenordnung von 150 C bleibt.
Wenn dagegen die gleichen Zwangsbedingungen wie zuvor geschaffen werden, aber unter Umkehrung der Polarität der Gatespannung V gemäß Fig. 7, erhält man nach Beendigung der doppelten Zwangsbedingung einen neuen Wert der Verstärkung B, nämlich den Wert Br, der dem Wert von Bo vor der Verringerung sehr nahe kommt. Dieser Wert Br entspricht dem Einschreiben einer Eins.
Unter den normalen Gebrauchsbedingungen des Transistors wird der Wert der Verstärkung, der auf diese Weise wiederhergestellt worden ist, aufrechterhalten, bis erneut die Zwangsbedingungen zu seiner Verringerung geschaffen werden. Die Stromverstärkung des Transistors kann daher beliebig und durch rein elektrische Maßnahmen entweder in einen Bereich von großen Werten oder in einen Bereich von kleinen Werten gebracht werden. Der Transistor kann auf diese Weise eine binäre Information speichern, die nicht gelöscht wird, wenn der Transistor nicht mehr mit Strom versorgt wird.
Dieser Tetroden-Transistor kann bei Verwendung mit den oben beschriebenen Einrichtungen daher eine nichtflüchtige Speicherstelle bilden, in die wieder eingeschrieben werden kann.
809830/0566
Fig. 8 zeigt einen bipolaren Tetroden-Transistor mit neuer Struktur, der für den Betrieb als Speicherstelle besonders geeignet ist. Er enthält eine zusätzliche leitende Elektrode, die zwischen der Gateelektrode und der Etnitter-Basis-Übergangszone angeordnet ist und zwischen diesen beiden Elementen einen Schirm bildet.
Außerdem ist dieser Schirm nicht über einen Anschluß mit einer elektrischen Stromquelle verbunden. Sein elektrisches Potential ist vor allem mit dem der Gate -oder Steuer elektrode verknüpft, die in dem bekannten bipolaren Tetroden-Transistor bereits vorhanden ist.
Die Struktur des mit Schirm versehenen Tetroden-Transistors ist in Fig. 8 deutlich zu erkennen.
In Fig. 8 ist der Schirm, der sich auf nichtfestgelegtem oder freiem Potential befindet und der aus Vereinfachungsgründen im folgenden als freier Schirm bezeichnet wird, mit der Bezugszahl 21 versehen und zwischen die Emitter-Basis-Übergangszone 26 und die Steuerelektrode 14 eingefügt. Der freie Schirm 21 ist, wie bereits erwähnt, nicht mit irgendeinem Anschluß der Vorrichtung elektrisch verbunden.
Entsprechend der weiter oben bereits beschriebenen Struktur bestehen der Emitter, die Basis und der Kollektor des NPN-Transistors aus dem N -Gebiet 23 bzw. dem P-Gebiet 24 bzw. dem N-Gebiet 25, wie in Fig. 2 gezeigt. Die Emitter-Basis-Übergangszone, die durch die Grenze
809830/0566
27A0786
der Gebiete 23 und 24 gebildet wird, trifft an der Stelle 26 auf die Oberfläche des Siliciums.
Ebenso ist eine leitende Schicht 21, beispielsweise aus polykristallinem Silicium, wenigstens über einem Teil des Umfangs 26 der Eraitter-Basis-Ubergangszone angeordnet und bildet den freien Schirm. Dieser freie Schirm ist von den darunterliegenden verschiedenen Siliciumzonen durch eine Oxdischicht 22 isoliert, die durch die hochbeweglichen Träger durchquert werden soll, welche während des Avalanche-Betriebes dieser Übergangszone erzeugt werden. Die Oxidschicht 22 soll darunter außerdem ausreichend dünn sein, um den in dem Schirm 21 angesammelten Ladungen zu gestatten, durch Fernwirkung und durch Influenz auf die Emitter-Basis-Kenngröße des Transistors einzuwirken, wenn dieser im normalen aktiven Betrieb arbeitet.
Gemäß der Erfindung bedeckt außerdem eine Steuerelektrode 14 teilweise den freien Schirm, von welchem sie durch eine Isolierschicht 28 getrennt.ist, die beispielsweise aus Siliciumdioxid SiO„ besteht. Die Steuerelektrode 14 besteht aus leitendem Material, beispielsweise aus Aluminium. Die Herstellung dieser Steuerelektrode kann während des Herstellungsschrittes erfolgen, in welchem die Emitter-, Basis- und Kollektoranschlußverbindungen hergestellt werden, wie oben in bezug auf die Struktur von Fig. 1 beschrieben.
809830/0566
Der Vorteil des verbesserten Tetroden-Transistors,der in Fig. 8 dargestellt ist, ist in der Vergrößerung der Schreibgeschwindigkeit zu sehen, die das Vorhandensein des freien Schirms mit sich bringt, wenn der Transistor als Speicherstelle benutzt wird.
Die Schreibgeschwindigkeit einer solchen Speicherstelle hängt nämlich von dem Verhältnis zwischen dem erzeugten Avalanche-Gesamtstrom und den in der Silicumdioxidschicht effektiv "eingefangenen" elektrischen Ladungen ab. In dem Tetroden-Transistor bekannter Art empfängt die Steuerelektrode einen Teil dieser hochbeweglichen Träger, die auf ihn auftreffen. Sie fliei3en über seinen Anschluß ab und sind für das Einfangen verloren. Dagegen fängt in dem Fall des Tetroden-Transistors mit freiem Schirm dieser infolge seiner Lage den größten Teil der hochbeweglichen Träger des Avalanche-Betriebes ein, die so wie diejenigen, die in der Oxidschicht eingefangen werden, auf die Emitter-Basis-Übergangszone einwirken. Der Schirm bewahrt aber die Nutzladungen in ihrer Gesamtheit, da er mit keinem Anschluß verbunden ist, wodurch die Schreibgeschwindigkeit erhöht wird.
Es sei angemerkt, daß es nicht unerläßlich ist, daß die Gesamtheit der Fläche des freien Schirms durch die Steuerelektrode bedeckt ist. Es sollte aber so vorgegangen werden, daß der Einfluß des Potentials der Steuerelektrode auf das Potential dieses Schirms so groß wie möglich gegenüber dem Störeinfluß des Potentials der ande-
809830/0566
" 22 " 27A0786
ren Verbindungen ist, insbesondere der des Emitters, die sich in der Nähe des Schirms befindet. Die Kapazität zwischen dem Emitteranschluß und dem Schirm soll also klein gegenüber der Kapazität zwischen der Steuerelektrode und dem Schirm sein.
Insbesondere müssen daher Kreuzungen zwischen dem freien Schirm und dem Emitteranschluß vermieden werden, was dazu führt, diesen Schirm oberhalb eines Teils des Umfangs der Emitter-Basis-Übergangszone in der Vertikalen des Durchgangs des Emitteranschlusses zu unterbrechen.
Die vorstehende Beschreibung betrifft einen NPN-Transistor. Selbstverständlich erstreckt sich die Erfindung auch auf einen PNP-Transistor, sei er ein vertikaler oder lateraler Transistor. Die Hauptsache ist in allen Fällen, daß die Emitter-Basis- Übergangszone durch Avalanche-Betrieb durch die Oxidschicht hindurch auf einen freien Schirm Ladungen injizieren kann, deren Polarität durch das an die Steuerelektrode angelegte Potential festgelegt ist, und daß gemäß der Polarität der so angesammelten Ladungen die Verstärkung B des Transistors dann einen großen oder kleinen Wert hat.
Fig. 9 zeigt eine Art der Verwendung der Speicherzelle nach der Erfindung zur Herstellung einer Speicherschaltung, welche mehrere solche Zellen enthält, die in Zeilen und Spalten angeordnet sind. Diese Anordnung wird gewöhnlich als Speichermatrix bezeichnet.
809830/0566
Obgleich diese Schaltung aus Tetroden-Transistoren der im ersten Teil der Beschreibung beschriebenen Art bestehen kann, nämlich aus Transistoren mit einem Emitter, einer Basis, einem Kollektor und einer Steuerelektrode, besteht die Speicherschaltung, die im folgenden beschrieben wird,aus verbesserten Tetroden-Transistoren nach der Erfindung der in dem zweiten Teil beschriebenen Art mit einem freien Schirm.
In der Matrix nach der Erfindung, die N Zeilen und N Spalten aufweist, sind alle Steuerelektroden mit ein und demselben Schreibanschluß 91 verbunden. Die Kollektoren ein und derselben Zeile sind miteinander verbunden, um eine Wort-Leitung 92 zu bilden. Die Emitter ein und derselben Spalte sind miteinander verbunden, um eine Bit-Spalte 93 zu bilden. Die Zeilen und Spalten sind mit den Buchstaben A, B, ... K bezeichnet, um ihre nichtbegrenzte Anzahl auszudrücken. Die Basis jedes Transistors wird durch eine Stromquelle 94 versorgt.
Die Speicherschaltung mit einer solchen Matrix arbeitet folgendermaßen:
Im Schreibbetrieb wird an den Schreibsteueranschluß 91 eine positive Spannung zum Einschreiben einer 0 (Verringerung der Stromverstärkung) oder eine negative Spannung zum Einschreiben einer 1 (Wiederherstellung der Stromverstärkung) angelegt. Wahlweise wird der besondere Transistor, in den eingeschrieben werden soll,
809830/0566
in den Emitter-Basis-Avalanche-Betrieb gebracht, indem gleichzeitig die Emitter-Spalte, zu der dieser Transistor gehört, an eine hohe Spannung, und die Kollektorzeile, zu der dieser Transistor gehört, an eine niedrige Spannung gelegt wird. Die nicht ausgewählten Zeilen werden auf einer hohen Spannung gehalten oder über eine große Impedanz mit Masse verbunden. Die nicht ausgewählten Emitterspalten werden an eine niedrige Spannung gelegt, d. h. an eine Spannung, die kleiner ist als die Avalanche- oder Lawinenspannung der Emitter-Basis-Dioden, die ungefähr 6 V beträgt. Aus dem Transistor, in den gerade eingeschrieben wird, fließt der Avalanche- oder Lawinenstrom der Emitter-Basis-Ubergangszone über die Kollektor-Basis-Ubergangszone ab, die dann in Durchlaßrichtung betrieben wird.
Im Lesebetrieb wird die Zeile der ausgewählten Kollektoren an eine Spannung von einigen Volt gelegt, während die anderen Zeilen auf niedriger Spannung gehalten werden. Der ausgewählte Transistor arbeitet dann in seiner normalen aktiven Zone mit einer Verstärkung B und liefert der ausgewählten Spalte einen Strom, der gleich B χ IR ist. Der Strom der ausgewählten Spalte spiegelt daher den niedrigen oder hohen Wert der Verstärkung des ausgewählten Transistors wider, während die anderen Transistoren derselben Spalte an ihren Kollektoren geschaffene elektrische Bedingungen haben, die ihnen verbieten, als Verstärker des Basisstroms In zu arbeiten.
809830/0566
Schließlich erfolgt die Entnahme der Information des Zustandes O oder 1 durch Vergleich des Stroms der ausgewählten Emitterspalte mit einem Referenzstrom. Eine bequeme Vergleichsart stellt die Verwendung einer Vergleichsschaltung 95 dar, deren einem Eingang 96 der Strom des ausgewählten Transistorsund deren anderem Eingang 97 ein fester Referenzstrom zugeführt wird, den die Stromquelle 98 liefert. Die Information "O" oder "1" steht an der Ausgangsklemme 99 der Vergleichsschaltung zur Verfügung .
Fig. 10 zeigt eine AusführungsVariante der Stromquelle 94. Diese Stromquelle kann aus einem zwischen der Basis des Tetroden-Transistors, der mit Strom versorgt werden soll, und einer Spannungsquelle von einigen Volt, beispielsweise der Spannungsversorgungsquelle der gesamten Speicherschaltung, gelegenen Widerstand hergestellt werden. Es ist aber besonders vorteilhaft, sie aus einem PNP-Transistor 200 herzusteilen, dessen Kollektor 201 mit der Basis des zu versorgenden Tetroden-Transistors verbunden ist. Da die Speicherschaltungen gewöhnlich in monolithischer Festkörper-Integration hergestellt werden, ist die Herstellung eines Widerstandes nämlich schwieriger als die einer Transistors.
Es ist in diesem Anwendungsfall erforderlich, die elektrischen Stromversorgungsgrößen des PNP-Transistors, die an dem Emitteranschluß 101 und dem Basisanschluß 301
809830/0568
vorhanden sind, durch Verbindung derselben mit festen Stromversorgungsquellen festzulegen. Ein einfaches Übliches Verfahren, das für die Basis benutzt wird, besteht darin, diese mit derselben Stromversorgungsquelle zu verbinden, die den Kollektor des NPN-Haupttransistors speist. Dieses Verbindungsverfahren vereinfacht die Probleme der monolithischen Integration, wie die nächste Figur zeigt.
Fig. 11 zeigt eine bevorzugte Ausführungsform des PNP-Transistors, der die Konstantstromquelle bildet, wobei das oben angegebene Stromversorgungsverfahren angewandt wird. Es konnten vorteilhafterweise unter Verringerung der auf dem Plättchen eingenommen Fläche der PNP-Stromquellentransistor und der NPN-Tetroden-Transistor vereinigt werden, indem einerseits die Basis des PNP-Transistors und der Kollektor des NPN-Transistors in derselben N-Zone 25 und andererseits der Kollektor des PNP-Transistors und die Basis des NPN-Transistors in demselben P-Gebiet 24 hergestellt worden sind.
Unter diesen Bedingungen bildet das Gebiet 23 den Emitter des Haupttransistors. Das Gebiet 24 bildet sowohl die Basis dieses Transistors als auch den Kollektor des Stromquellentransistors. Das Gebiet 25 bildet sowohl den Kollektor des Haupttransistors als auch die Basis des Stromquellentransistors. Schließlich bildet das Gebiet 101 den Emitter des letztgenannten Transistors. Auf diese Weise fuhrtf gegenüber dem Haupt transistor allein»
809830/0566
" 27 ' 27A0786
die Herstellung der beiden Transistorer insgesamt nur zur Erzeugung eines einzigen zusätzlichen Gebietes 101.
Fig. 12 zeigt in Form eines Schaltbildes eine Speicherschaltung mit solchen PNP-Transistorstromquellen. Zur Spannungssteuerung der Zeile 92A unter Konstantlassung des Stroms I_ genügt es, den Emitter 101 des PNP-Transistors, der einer ganzen Zeile gemeinsam zugeordnet worden ist, durch eine Stromquelle 111 zu versorgen, die einen Strom I. liefert, welcher sich auf alle Basen des NPN-Tetroden-Transistors der Zeile gleich verteilt.
Dieser Anschluß aller Emitter 101, die einer ganzen Zeile gemeinsam sind, eignet sich vorteilhaft für die praktische Ausführung in monolithischer Integration durch Kontinuität derselben P-Zone 101 von Fig. 11.
Es sei angemekrt, daß die Schreibgeschwindigkeitsmöglichkeiten, die die Verwendung der Tetroden-Transistor-Speicherzellen bietet, in den Speicherschaltungen im wesentlichen bewahrt werden können, wenn die Steuerschaltungen, wie die Zeilen 92, so ausgebildet sind, daß die Spannungsabweichungen an der Basis und dem Emitter jedes Transistors der Speichermatrix bei dem Übergang von der nichtgewählten Position zu der gewählten Position, und umgekehrt, minimal gehalten werden.
809830/0566
Unter diesen Bedingungen und in als Beispiel angegebenen praktischen Fällen sind die Zugriffszeiten bei einer Speicherschaltung nach der Erfindung äußerst kurz gewesen und lagen typischerweise in der Größenordnung von nur einigen zehn Nanosekunden.
809830/0566
e e r s e i t e

Claims (14)

  1. Patentanwälte 2 7 A O 7 8
    Dipt -Ing Dipl -Ctiem üipl -Iruj
    E. Prinz - Dr. G. Hauser - G. Leiser
    ErnsbPigerstr.'jsse 19
    8 München 60
    THOMSON - CSP 9. September 1977
    173» Bd. Haueemann
    75008 PARIS / Prankreich
    Unser Zeichen; T 2248
    PATENTANSPRÜCHE ;
    Iy Transistorspeicherzelle, gekennzeichnet durch: einen bipolaren Tetroden-Transistor mit Anschlüssen, die mit Emitter- bzw. Basis- bzw. Kollektorgebieten, welche durch Übergangszonen getrennt sind, die in derselben Fläche des Transistors münden, und mit einer Gateelektrode verbunden sind, die auf derselben Fläche gegenüber den Übergangszonen angeordnet und von dem Halbleiter durch eine Schicht aus dielektrischem Material elektrisch isoliert ist,und durch Schaltungen, die mit den Anschlüssen verbunden sind und einerseits aus einer Einrichtung zum vorübergehenden Anlegen von elektrischen Größen an die Anschlüsse, wobei gleichzeitig eine Vorspannung des einen oder des anderen Vorzeichens an die Gateelektrode angelegt und ein Avalanche-Betrieb in einer der Übergangszonen hervorgerufen wird^und andererseits aus einer Einrichtung
    809830/0568
    ORIGINAL INSPECTED
    zum Messen des Wertes der Stromverstärkung des Transistors, des Vorzeichens der Vorspannung, das die digitale Schreibinformation darstellt, und des entsprechenden Wertes der Stromverstärkung, der die digitale Leseinformation darstellt, bestehen.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode aus polykristallinem Silicium besteht.
  3. 3. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Transistor eine Schirmelektrode aufweist, die zwischen der Gateelektrode und der genannten Fläche des Transistors angeordnet ist und von der Schicht aus dielektrischem Material elektrisch isoliert ist.
  4. 4. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß die Schirmelektrode aus polykristallinem Silicium besteht.
  5. 5. Speicherzelle nach Anspruch 1, gekennzeichnet durch eine Kons tant st romque He für die Vorspannung der Basis, wobei die Konstantstromquelle aus einem bipolaren Transistor komplementären Typs besteht.
  6. 6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß der ,bipolare Transistor komplementären Typs über seine Basis mit dem Kollektor des Tetroden-Transistors, über seinen Kollektor mit der Basis dieses Transistors und
    809830/0566
    über seinen Emitter mit einer Konstantstromqueile verbunden ist.
  7. 7. Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß der Tetroden-Transistor und der Transistor komplementären Typs durch monolithische Integration hergestellt sind, wobei das Emittergebiet des zweiten Transistors in dem Kollektorgebiet des ersten Transistors enthalten ist und wobei ihre gemeinsame Übergangszone in derselben Fläche des letzteren mündet.
  8. 8. Speicherzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet^, daß die Einrichtung zum Messen des Wertes der Stromverstärkung des Tetroden-Transistors aus einer Vergleichsschaltung mit zwei Eingangsklemmen besteht, von denen die eine das Ausgangs signal des Transistors und die andere ein festes Referenzsignal empfängt, wobei die Ausgangsklemme die digitale Leseinformation abgibt.
  9. 9. Speicherschaltung, dadurch gekennzeichnet, daß sie mehrere Speicherzellen nach einem der Ansprüche 1 bis enthält.
  10. 10. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß sie aus einem einzigen Halbleiterblock durch monolithische Integration hergestellt ist, wobei die Speicherzellen in einem System von Zeilen und Spalten angeordnet sind, in welchem von den Tetroden-Transistoren durch eine Verbindung einerseits alle Emitter
    809830/0566
    einer beliebigen Spalte bzw.andererseits alle Kollektoren einer beliebigen Zeile verbunden sind,
    während alle Gateelektroden miteinander verbunden sind.
  11. 11. Speicherschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Verbindung, die alle Kollektoren miteinander verbindet, aus dem gemeinsamen Kollektorgebiet des Halbleiterblockes besteht.
  12. 12. Speicherschaltung nach Anspruch 11, dadurch gekennzeichnet, daß alle Emitter der komplementären Transistoren durch eine weitere Verbindung zusammengeschaltet sind.
  13. 13. Speicherschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die weitere Verbindung aus dem den komplementären Transistoren gemeinsamen Emittergebiet des
    Halbleiterblockes besteht.
  14. 14. Speicherschaltung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Einrichtung zum vorübergehenden Anlegen von elektrischen Größen und die Meßeinrichtung die digitalen Informationen lesen, die in
    einer bestimmten Zelle gespeichert sind, welche sich an dem Schnittpunkt einer Zeile und einer Spalte befindet, und zwar die erste Einrichtung durch Anlegen einer
    gegenüber der Spannung der anderen Zeilen hohen elektrischen Spannung an die Kollektorzeile, die sie einnimmt, und die zweite Einrichtung durch die Messung des Wertes
    809830/0566
    27A0786
    des Verstärkungsstroms, den die Verbindung liefert, die die Emitterspalte zusammenschaltet, welche sie einnimmt.
    809830/0566
DE2740786A 1976-09-10 1977-09-09 Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element Expired DE2740786C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7627291A FR2364528A1 (fr) 1976-09-10 1976-09-10 Cellule de memoire a transistor tetrode et circuit de memoire comportant de telles cellules

Publications (2)

Publication Number Publication Date
DE2740786A1 true DE2740786A1 (de) 1978-07-27
DE2740786C2 DE2740786C2 (de) 1984-10-11

Family

ID=9177578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2740786A Expired DE2740786C2 (de) 1976-09-10 1977-09-09 Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element

Country Status (5)

Country Link
US (1) US4143421A (de)
JP (1) JPS6026302B2 (de)
DE (1) DE2740786C2 (de)
FR (1) FR2364528A1 (de)
NL (1) NL7709822A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
EP0057336A3 (de) * 1981-01-29 1982-08-18 American Microsystems, Incorporated Bipolarer Transistor mit Basisplatte
FR2507820A1 (fr) * 1981-06-16 1982-12-17 Thomson Csf Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee
JPS59213167A (ja) * 1983-05-19 1984-12-03 Nec Corp サイリスタ
US7304327B1 (en) * 2003-11-12 2007-12-04 T-Ram Semiconductor, Inc. Thyristor circuit and approach for temperature stability
US7961032B1 (en) * 2009-11-30 2011-06-14 International Business Machines Corporation Method of and structure for recovering gain in a bipolar transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768081A (en) * 1970-02-27 1973-10-23 Nippon Telegraph & Telephone Minority carrier storage device having single transistor per cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2288372A1 (fr) * 1974-10-18 1976-05-14 Thomson Csf Element de memoires a semi-conducteurs et memoires formees de matrices de tels elements
US3918033A (en) * 1974-11-11 1975-11-04 Ibm SCR memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768081A (en) * 1970-02-27 1973-10-23 Nippon Telegraph & Telephone Minority carrier storage device having single transistor per cell

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Vol. SC-11, Aug. 1976, S. 431-442 *
IEEE Transactions on Elektron-Devices, Vol. ED-15, Okt. 1968, S. 717-728 *
IEEE Transactions on Elektron-Devices, Vol. ED-18, Feb. 1971, S. 105-109 *

Also Published As

Publication number Publication date
NL7709822A (nl) 1978-03-14
US4143421A (en) 1979-03-06
JPS6026302B2 (ja) 1985-06-22
FR2364528A1 (fr) 1978-04-07
JPS5335337A (en) 1978-04-01
DE2740786C2 (de) 1984-10-11
FR2364528B1 (de) 1981-12-11

Similar Documents

Publication Publication Date Title
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE3037315C2 (de)
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE3009719C2 (de)
DE2659296A1 (de) Halbleiterspeichervorrichtung
DE4105636A1 (de) Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE3002492C2 (de)
DE1942559A1 (de) Dioden-gekoppelter Halbleiterspeicher
DE2755953A1 (de) Speicher mit beliebigem zugriff mit sperrschichtfeldeffekttransistoren
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2738678A1 (de) Monolithisch integrierte speicherzelle
EP0000169A1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2740786A1 (de) Transistorspeicherzelle und damit ausgeruestete speicherschaltung
DE69200540T2 (de) Elektrisch programmierbarer integrierter Eintransistorspeicher.
DE68919155T2 (de) Halbleiterspeicheranordnung mit verschiedenen Substrat-Vorspannungsschaltungen.
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
DE69521041T2 (de) Flash-EEPROM mit integrierter Anordnung zur Begrenzung der Löschung der Source-Spannung
DE3032306C2 (de)
CH667749A5 (de) Halbleiteranordnung mit mindestens einem nicht fluechtigen speichertransistor.
DE102004061921B4 (de) Halbleiterspeichervorrichtung umfassend mehrere Single-Poly-EPROM-Vorrichtungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition