DE2737506B1 - Ausgangsverstaerker mit CMOS-Transistoren - Google Patents

Description

• Während die Dioden D1 und D2 in der Durchlaßphase keinen nennenswerten Beitrag zur Zeitkonstante liefern, weil ihr Durchlaßwiderstand klein gegen den Durchlaßwiderstand der Vorstufentransistoren 77>1 und 7N list, sollen die ohmschen Widerstände R1 und R 2 die ohne ihr Vorhandensein wirksame Zeitkonstante wenigstens verdoppelrL Ihr Wert ist daher etwa gleich oder wenig größer als der Durchlaßwiderstand der Vorstufentr nsistoren Damit wird erreicht, daß die Endstufentrnnsistoren zwar schnell ausgeschaltet, aber vergleichsweise langsam eingeschaltet werden Die Folge davon ist, daß die Transistoren der Endstufe nie gleichzeitig Strom führen, also auch kein Querstrom fließt Zum besseren Verständnis sind in F i g. 2 einige Zeitdiagramme gezeigt Der Darstellung ist die
• Annahme zugrundegelegt, daß die Schaltschwelle der komplementären Transistoren bei der halben Versorgungsspannung (VDD- Vssf2 liegt Die Diagramme al b) und d) zeigen in der Reihenfolge ihrer Aufzählung den Verlauf der Eingangsspannung UE den Verlauf der Spannung an der Steuerelektrode des Transistors TP2 und den Verlauf der Spannung an der Steuerelektrode des Transistors 7N 1 Die weiteren Diagramme c) und e) geben die Zeitpunkte an, in denen die Transistoren TP2 und TUN 2 der Endstufe ausgeschaltet bzw. eingeschaltet werden und umgekehrt Schließlich zeigt das Diagramm f) die daraus resultierende Spannung UA am Ausgang bei kapazitiver Belastung.

Claims (1)

1. Patentanspruch: Ausgangsverstärker zur lmpedanzwandlung mit einer durch das Eingangssignal gesteuerten Vorstufe und einer Endstufe aus komplementären MOS-Feldeffekttransistõren, deren Durchlaßstrecken in Serie zwischen den Polen einer Versorgungsquelle liegen und deren gegenseitige Verbindungspunkte den jeweiligen Stufenausgang bilden, d a d u r c h g e -kennzeichnet, daß die Steuerelektroden der Transistoren (TPZ 7N2) der Enstufe mit dem Ausgang der Vorstufe Fieber getrennte Vorwiderstãnde verbunden sind, die aus der Parallelschaltung eines ohmschen Widerstandes (R 1, R 2) und einer Diode (D 1, D 2) bestehen, wobei die Kathode der einen Diode (D 1) mit der Steuerelektrode des p-Kanal-Transistors (TP2) der Endstufe und die Anode der anderen Diode (D 2) mit der Steuerelektrode des n-Kanal-Transistors (7N2) der Endstufe verbunden ist Die Erfindung bezieht sich auf einen Ausgangsverstärker nach dem Oberbegriff des Patentanspruches 1.

   In monolitischen, hochintegrierten MOS-Feldeffekt-Transistor-Schaltungen werden zumeist sehr kleinflãchige Transistoren eingesetzt, um einen möglichst hohen Integrationsgrad zu erreichen. Da der Durchlaßwiderstand eines MOS-Transistors unter sonst gleichen Bedingungen umgekehrt proportional zu seiner Flächenausdehnung ist, sind diese Transistoren dann mit Durchlaßwiderstlnden von einigen 1000 Ohm bis einigen 10 000 Ohm relativ hochohmig. An den Ausgang gen von integrierten Schaltungen sind jedoch gewõhnlich wesentlich geringere Quellwiderstände in der Größenordnung von einigen 100hm bis zu wenigen 100 Ohm erforderlich, damit das Umladen von bausteinexternen Iastkapazitlten genügend schnell erfolgen und der Eingangsstrombedarf angesteuerter Schaltungen gedeckt werden dann. Die notwendige Impedanztransformation wird üblicherweise mit mehrstufigen Inverterketten durchgeffihrt, wobei sich der Innenwiderstand von Stufe zu Stufe schrittweise reduziert.

   Fahrt man diese Inverterketten unter Verwendung komplementärer MOS-Transistoren (CMOS) aus, ist die Ruheverlustleistung vernachlässigbar. Bei einem Wechsei des Signalpegels am Eingang der Invertericette fließen hingegen Querströme durch die beiden gleichzeitig leitenden komplementären Transistoren in jeder Stufe. Da der Innenwiderstand der Enstufe am niedrigsten ist, fließen hier auch die höchsten Ouerstrõmc.

   Die Impedanztransformation durch Inverterketten ist bekannt (vergL nil 28 (1975), H.12, S.118-120) Verstärkerchaltungen, an die maximale Geschwindigkeitsanforderungen gestellt werden, messen dabei so dimensioniert werden, daß der Transformationsfaktor je Stufe etwa gleich 3 ist Bei einem Gesamttransformationsfaktor von 100 werden dann vier Stufen benötigt Die dynamische Verhutkistung wird bei diesen sehr schnellen Inverterketten hautpsächlich bei der Umhduq der den Baustein-gang belastenden laapazitäten verbraucht und muB in Kauf genommen werden.

   In vielen Fällen ist es aber gar nicht notwendig, Ausgangsverstärker zur lmpedanzwandI-S so auszug gen, daß die höchstmögliche Schaltungeschwindigkeit tatsächlich erreicht wird Zur Reduzierung des Flächenbedarfs kann dann das gewünschte Gesamttransformationsverhältnis (z B. 100) mit weniger, z B. zwei Stufen, unter gleichzeitiger Erhöhung des Transformationsfaktors je Stufe erreicht werden Da in dieser Ausfilhrungsform der Inverterkette die Signalflanken am Eingang der Endstufe größere Übergangszeiten als in der vorher erwähnten vielstufigen Ausführungsform aufweisen, fließt in der Endstufe für längere Zeit ein Querstrom, der zwar für die Funktion der Schaltung ohne Bedeutung ist, aber einen sehr unerwünschten Anteil zur Verlustleistung liefert Der Erfindung liegt die Aufgabe zugrunde, einen Ausgangsverstärker zur Impedanzwandlung so auszubilden, daß beim Obergang von dem einen binären Signalwert zum anderen durch die Endstufe kein oder nur ein sehr geringer Querstorm fließt und damit die in der Endstufe entwickelte Verlustleistung wesentlich verringert wird Die Verlustleistung wird dann allein durch den über den Verstärkerausgang fließenden Strom bestimmt Diese Aufgabe wird durch die Merkmale im kennzeichnenden Teil des Patentanspruches 1 gelost Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels naher erläutert Es zeigt F i g. 1 den Ausgangsverstärker gemäß der Erfindung und F i g. 2 den Signalverlauf bzw. den Schaltzustand an einigen Punkten des Ausgangsverstãrkers In F i g. 1 ist ein zweistufiger Ausgangsverstärker gemäß der Erfindung mit einer Vorstufe und einer Endstufe dargestellt Beide Stufen bestehen aus komplementären MOS.Transistoren, die in an sich bekannter Weise in Serie zwischen den Polen VDD und Vss einer Versorgungsspannungsquelle geschaltet sind Die Verbindungspunkte der beiden komplementären MOS-Transistoren bilden jeweils den Ausgang der Stufe Die Vorstufe mit den Transistoren TN 1 und TN 1 wird durch das an der Klemme E anliegende Eingangssignal gesteuert Die Steuerelektroden der Transistoren TP2 und 7N2 der Endstufe sind mit dem Ausgang der Vorstufe über getrennte Vorwiderstinde verbunden Die Vorwiderstände bestehen jeweils aus der Parallelschaltung einer Diode und eines ohmschen Widerstandes Hier ist zu beachten, daß die Dioden D1 und D2 entgegengesetzt gepolt sind Die Kathode der Diode D ist mit der Steuerelektrode des p-Kan l-Transistors 7P2 verbunden, während an der Steuerelektrode des n-Kanal-Transistors TN 2 die Anode der Diode D2 liegt.