DE2718277C2 - - Google Patents

Description

Die Erfindung betrifft digitale Koppelanordnungen für prozessorgesteuerte Fernmelde-Vermittlungseinrichtungen und geht aus von einer Anordnung mit den Merkmalen im Oberbegriff des Patentanspruchs 1.

Eine derartige Koppelanordnung ist beispielsweise aus der "GEC-Telecommunication No. 39", an Hand des dort auf Seite 29 ff. im Versuchsstadium beschriebenen "CCITT Signalling System No. 6", entnehmbar. Es hat sich herausgestellt, daß die vom Steuerprozessor bzw. den beiden dort verwendeten CPU-Einheiten zum Aufbauen der Verbindungen erforderlichen Reaktions- und Befehlsvorgänge bezüglich des digitalen Koppelnetzes zu die Prozessoreinheiten überlastenden Ein- und Ausgabebewegungen führen.

Eine Datenübertragungseinrichtung für eine Fernmelde- Vermittlungseinrichtung ohne Koppelnetz ist ferner aus der DE-OS 24 16 268 bekannt. Dort sind zur Steuerung der zu steuernden Vermittlungseinheiten zwei oder mehr zentrale Steuereinheiten vorgesehen, wobei zwischen diese Vermittlungs- und Steuereinheiten jeweils periphere Steuereinheiten geschaltet sind. Zentrale und periphere Steuereinheiten sind dupliziert. Sie stehen ferner mit Hilfe in jeder zentralen Steuereinheit für jede ihr zugeordnete periphere Steuereinheit vorgesehenen Speichern in Verbindung. Die Aufgabe der peripheren Steuereinheiten ist es, von der zugeordneten zentralen Steuereinheit Steuerbefehle zu empfangen und zu den gesteuerten Vermittlungseinheiten zu übertragen. In den genannten Speichern wird jeweils festgehalten, ob gerade auf die jeweilige periphere Steuereinheit zugegriffen wird oder diese frei ist, so daß diese Übertragung mit Hilfe der Identifikation des Speicherinhalts in der zentralen Steuereinheit korrekt und sicher erfolgt.

Die Verwendung einer untergeordneten Netzwerksteuereinheit, mit der ein zentraler Vermittlungssteuerprozessor direkt Steuer- und Identifikationsinformationen bezüglich einer gewünschten Verbindung austauscht, ist ferner aus der US-PS 39 20 916 bekannt. Nach Identifikation der herzustellenden Verbindungen wählt die Netzwerksteuereinheit die entsprechenden Verbindungspfade und löst die Verbindung über das Schaltnetzwerk aus. Die Netzwerksteuereinheit enthält eine Reihe von Kontrollregistern, die mit einem Interface über entsprechende Datenein/ausgänge verbunden sind, das den Datenaustausch mit dem Vermittlungssteuerprozessor ermöglicht. Auch hier sind aus Zuverlässigkeitsgründen der zentrale Vermittlungssteuerprozessor und die Netzwerksteuereinheit dupliziert, so daß beispielsweise Fehlfunktionen oder Verzögerungen infolge von Prozessorüberlastungen vermieden werden können.

Der Erfindung lag die Aufgabe zugrunde, eine digitale Koppelanordnung zur Verwendung in einer prozessorgesteuerten Fernmelde-Vermittlungseinrichtung mit den Merkmalen im Oberbegriff des Patentanspruchs 1 anzugeben, in der die an den zentralen Vermittlungssteuerprozessor gestellten Anforderungen (z. B. Datendurchlauf und Synchronisationsanforderungen) reduziert sind.

In der durch den Gegenstand des Anspruchs 1 angegebenen Lösung übernimmt eine einzige in der Koppelanordnung vorgesehene, untergeordnete Steueranordnung mit mehreren Eingabe- und Ausgabepufferregistern und mehreren zentralen Steuereinheiten die Funktion eines Sub- oder Teilsystems, das den übergeordneten Hauptvermittlungssteuerprozessor entlastet, indem es selbst eine interne Verarbeitung der digitalen Koppelsteueroperationen ermöglicht. Einerseits besteht hierzu ein Übertragungsaustausch zwischen dem Zeitkoppelmodul TS des Hauptkoppelblocks (über die Steuer- und Datenanschlußeinheiten oder -interfaces MDU 1 bis MDU N und entsprechende Verbindungssteuerspeicher). Andererseits stehen die zentralen Steuereinheiten CCU _i über Eingabe/Ausgabe-Warteschlangen-, -register, -puffer und -interfaces im Dialog mit dem übergeordneten Vermittlungssteuerprozessor. Von diesem empfangen sie Nachrichten, die die Steuer- und Verarbeitungsoperationen beinhalten, welche von den CCU _i 's ausgeführt werden müssen, damit die Steuereinrichtungen zum Auf- und Abbau der Koppelnetzverbindungen entsprechend der vom Prozessor bezüglich der Handhabung der Verbindung geforderten Anweisungen von den CCU _i 's gesteuert werden. Dem Prozessor wird darüber hinaus ein Protokoll der hierbei durchgeführten Maßnahmen zugeführt.

Abgesehen vom Vorteil der beträchtlichen Entlastung des Vermittlungsprozessors, der selbst keinen aufwendigen Dialog mehr mit der Koppelnetzvermittlungs-Steuereinrichtung führen muß, bestehen die folgenden Vorteile:
Anstelle einer Verwendung mehrerer dezentraler peripherer Steuereinheiten wird nur eine einzige untergeordnete Steueranordnung mit zentralen Steuereinheiten verwendet. Eine Duplizierung des Vermittlungsprozessors erübrigt sich zudem, denn durch die Anordnung mehrerer CCU's ist die Zuverlässigkeit, mit der die notwendigen Programme durchgeführt werden, vergrößert.

Die Verbindung zwischen den CCU's und der Koppeleinheit ermöglicht eine wirksame Fehlerdiagnose- und -ausschaltung.

Ferner können die CCU's die Inhalte der Verbindungssteuerspeicher kontrollieren und die Verbindungsherstellung zuverlässig steuern.

Die CCU's und die Koppelsteuereinrichtungen können über eine gemeinsame Taktquelle gesteuert werden.

Ein weiteres wichtiges Merkmal der CCU's besteht in der Verbindung mit peripheren Koppeleinrichtungen über eine "adressierte Baumstruktur", die repliziert ist, um mit der Sicherheits-Verdreifachung der CCU's in Einklang zu stehen, und die der CCU-Logik in einer Weise physikalisch zugeordnet ist, die eine wirksame und direkte Fehlerdiagnose ermöglicht. Dieses Verbindungsmedium ist zusätzlich so angeordnet, daß es in halbsynchroner Weise bezüglich des Koppelblocks arbeitet, wobei dieser Synchrongrad gemeinsame Versorgungen mit Schwingungsfunktionen gestattet, Beschränkungen der Übertragungsgeschwindigkeit jedoch nicht zuläßt, die die Verwirklichung des Verbindungsnetzwerks oder der Verbindungssteuerlogik benachteiligten. Ein Vorteil aus der Synchronisation des CCU/Koppelverbindungsmediums ergibt sich beim Erfassen und Vermeiden von Fehlern durch Anwendung einer Majoritätsentscheidung dort, wo wiederholte CCU-Ausgaben an den peripheren Einrichtungen konvergieren. Die synchrone Verbindung zwischen CCU und den replizierten Koppeleinheiten hilft bei der Feststellung von Diskrepanzen zwischen derartigen replizierten Einheiten. Die Möglichkeit unabhängiger Kommunikation mit einzelnen replizierten Komponenten einer gegebenen Koppeleinheit bleibt jedoch erhalten und kann bei Routineprozeduren oder Fehlervermeidungsprozeduren unter Softwaresteuerung verwendet werden.

Durch Steuerung des Verbindungsnetzwerks zum Koppelschalter kann die CCU den Inhalt derjenigen Verbindungssteuerspeicher beobachten, die zur Verbindung der durch Software spezifizierten Koppelschalteranschlüssen wichtig sind. Die CCU ist dann in der Lage, einen freien Pfad zwischen Koppelschalteranschlüssen (wobei ein Simplex-Befragungspfad von den Steuerspeichern verwendet wird) zu wählen und die gewählte Verbindung durchzuführen (wobei ein Halb-Duplex-Steuerpfad verwendet wird, der dem Simplex- Befragungspfad schnell nachfolgt). Auch Abbau-, Aufbau- und Prüfbefehle und -antworten werden zwischen der CCU und dem Koppelschalter ebenfalls unter Verwendung des Halb-Duplex- Steuerpfads übertragen.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm einer digitalen Koppelanordnung (DSS),

Fig. 2 ein Blockdiagramm des Wegvielfachnetzwerks nach Fig. 1,

Fig. 3 ein Blockdiagramm der Zeitkoppelanordnung nach Fig. 1,

Fig. 4 ein Blockdiagramm einer Fehlerrate-Überwachungseinrichtung zur Verwendung in der Anordnung nach Fig. 1,

Fig. 5 ein Blockdiagramm der Steuerhardware nach Fig. 1,

Fig. 6 ein Blockdiagramm einer CCU nach Fig. 5,

Fig. 7 ein Blockdiagramm eines Zeitkoppelsteuerungs- Anschlußwählers (time switch control port selector),

Fig. 8 ein Blockdiagramm einer Majoritätsentscheidungseinheit,

Fig. 9 ein Flußdiagramm der durch die digitale Koppelanordnung (DSS) durchgeführten Operationen,

Fig. 10a und 10b ein Flußdiagramm der "Pfad- Such"-Folge,

Fig. 11a und 11b ein Flußdiagramm einer "Pfad- Herstell"-Folge und

Fig. 12a und 12b ein Flußdiagramm einer "Pfad- Abbau"-Folge.

Die digitale Koppelanordnung oder das digitale Koppelteilsystem DSS ist in Fig. 1 dargestellt und enthält eine Kombination aus Hardware- und Softwaremodulen, die Vielzweck-Koppelmöglichkeiten bieten. Das digitale Koppelteilsystem ist ideal zur Anwendung in einer Gruppenwählzentrale, einem Ortsvermittlungsknotenamt, einer internationalen Vermittlungszentrale und bei halbautomatischen Stufen des Telefonnetzes geeignet und spielt eine zusätzliche Rolle bei digitalen Datennetzen.

Das Untersystem oder Teilsystem (DSS) ermöglicht einen vollen Zugriff zwischen zwei beliebigen Kanälen, die an dessen Koppelblock SB enden, und es ist so ausgebildet, daß es allmählich über einen Bereich der Gesprächsverkehrkapazität wachsen kann. Betriebsunterbrechungen aufgrund von Ausweitungen der Vermittlung werden durch Verwendung einer Einheit vermieden, die es ermöglicht, daß eine von zwei duplizierten Schaltblockebenen so "belastet wird", daß sie alle Gespräche übernimmt.

Der Koppelblock (SB) des digitalen Koppeluntersystems gehört zu Zeit-Raum-Zeit-Familie oder zur sogenannten T-S-T-Familie. Eine Unterteilung der zentralen Raumstufe resultiert speziell in einem T(s)S(s)T-Format. Die (s)-Komponente kennzeichnet einen Zugriffsmechanismus zwischen den T-Stufen und den zentralen Raumkoppel(S)-Segementen. Die Qualität der Betriebseigenschaften, die der Multiplexnatur des Verkehrs angemessen ist, wird durch Verdopplung der Koppelebenen des Koppelblocks sichergestellt.

Das Untersystem DSS hält eine Aufzeichnung des Besetzt/Frei- Zustands jeder seiner internen Pfade aufrecht, und es ist zusätzlich zum Auswählen, Herstellen und Abbrechen von Verbindungen in der Lage, Pfade zu verfolgen, zu belegen und zu reservieren. Vorgesehen ist ferner eine zusätzliche interne Pfadüberprüfungseinrichtung des digitalen Koppeluntersystems. Normalerweise bestehen Duplex-Verbindungen, es ist jedoch auch die Möglichkeit vorhanden, einen Simplex-Pfad herzustellen, indem eine Hälfte einer Duplexverbindung in Reservebetrieb gehalten wird, wobei hierbei eine besonders wirksame Ausnutzung des "Reserve"-Zustandsbits in den Steuerspeichern vorgenommen wird. Das Untersystem DSS liefert Wartungs- oder Verwaltungsinformation (maintenance information), die sowohl Koppelschalteralarm als auch Übertragungssystemalarm betrifft. Testanschlüsse sind im Untersystem sowohl für Koppelschalter- und Schaltungsroutinezwecke vorgesehen. Ein Routinezugriff vom DSS-Arbeitsprozeß ist ferner zur zentralen Koppelschalter- Steuerhardware vorgesehen. Wenn der Zugriff zur Koppelschalterhardware zu Zwecken der Verkehrsstatistik erforderlich ist, ist diese Funktion in die Steuer- und Wartungsinterfaces integriert.

Das Koppeln oder Schalten erfolgt unter Bezugnahme auf eine lokale Zeitbasis, die von einer Zeitgabeeinheit erzeugt wird, die im Netz-Synchronisationsuntersystem angeordnet ist und über den Funktionsgenerator (WG) des digital koppelnden Untersystems gespeist wird.

Alle am Untersystem DSS endenden Bitströme sind bezüglich ihres Rahmens außerhalb der Koppelbasiseinrichtungen synchronisiert. Die durch diesen Synchronisationsvorgang hervorgerufenen Informationsverluste erscheinen in integralen Rahmeneinheiten. Das Untersystem ist verantwortlich für die Einfügung aller abgehender Synchronisationsmuster und überträgt zusätzlich Leercodes, d. h. unbenutzte Codes.

Der Hauptkoppelblock SB erfüllt ferner die Rolle eines Zugriffschalters, der Verbindungen zu Ton-, Melde-, Wartungs- und anderer Hilfseinheiten auf einer halbpermanenten oder Ruf-nach-Ruf-Basis schafft.

Das Untersystem DSS besteht aus einer Anzahl von Modulen. Diese Module sind in Fig. 1 dargestellt und enthalten einen digitalen Verteilungsrahmen oder Hauptverteiler DDF, einen KoppelblockmodulSB, einen Hardware-Steuermodul CH, einen Funktionsgeneratormodul WG und einen Fehlerrate-Überwachungsmodul ERM zusammen mit einem Software-Steuermodul CS. Es wird nun jeder dieser Module gesondert betrachtet.

Digitaler Hauptverteilermodul DDF

Der digitale Hauptverteiler DDF stellt primär einen Flexibilitätspunkt für PCM-Multiplexsignale dar. Die Größenanforderung liegt bei 2048 kb/s-Verbindungen, Systeme höherer Ordnung, und 1536 kb/s-Systeme lassen sich jedoch mit diesem Modul auch bedienen. Die Möglichkeit, Multiplexsignale erneut zu ordnen, wird durch manuale Verbindungsverfahren ermöglicht.

Zusätzlich zur Möglichkeit, Übertragungs-Multiplexsignale an den Koppelblock-Einlässen erneut zu ordnen, führt der digitale Verteiler DDF folgende Funktion aus:

• 1. Direkte Verbindung (oder "Durchstecken") von Übertragungs- Multiplexsignalen, die nicht am Koppelschalter enden;
• 2. Verbindungen von VF-Sender-Empfängereinheiten mit Übertragungsleitungen;
• 3. Verbindungen von MF-Sender-Empfängereinheiten mit dem Koppelschalter;
• 4. Verbindungen von bestimmten Koppelschalterausgängen mit Kanal-16-Multiplexempfängern und Verbindung der Kanal-16- Multiplexsender mit bestimmten Koppelschaltereingängen;
• 5. Simplexverbindung von Diensttönen und aufgezeichneten Ankündigungen mit Koppelschaltereingängen;
• 6. Duplexverbindungen (duplex connections) zwischen Koppelschaltern und derartigen Hilfseinrichtungen wie Echounterdrückungseinrichtungen und Übertragungssysteme;
• 7. Duplexverbindungen zwischen Echounterdrückungseinrichtungen und Übertragungssystemen und
• 8. Anlegen von Test-Multiplexsignalen am Koppelschalter, um zu koppeln und die Übertragung zu testen;
• 9. Verbindung von denjenigen Übertragungs-Multiplexsignalen, die nationale Netz-Synchronisationsdaten enthalten mit der Amtssynchronisationseinheit und dann, wieder über den DDF, mit dem Koppelblock.

Der digitale Verteilermodul DDF verbindet einlaufende und abgebende PCM-Multiplex-Leitungen mit dem Koppelblock SB des digitalen Koppeluntersystems. Der Koppelblock SB enthält drei Modulen, die in Fig. 1 als digitaler Leitungsendemodul DLT, als Zeitkoppelschalter TS und als Wegekoppelschaltermodul SS bezeichnet sind.

Fig. 2 zeigt den Aufbau eines typischen Koppelblocks SB in Einzelheiten. Im Koppelblock SB werden zwei Ebenen von T-(s)-S- (s)-T-Vermittlungseinrichtungen SP 1 und SP 2 verwendet, in Fig. 2 ist jedoch lediglich eine dieser Ebenen SP 1 in Einzelheiten dargestellt. Die zweite Ebene SP 2 ist so ausgebildet, daß sie mit den Modulen der Ebene SP 1 nach Fig. 2 identische Modulen enthält. Jede Ebene enthält eine Anzahl von Empfangs- Zeitkoppelschaltern RTSA 1 bis RTSX N, eine Wegeschaltungsnetzanordnung mit einer (s)-S-(s)-Konfiguration zusammen mit einer Anzahl von Übertragungs-Zeitkoppelschaltern TTSA 1 bis TTSX N. Die (s)-Bereiche sind durch die primären Empfangskoppelschalter RPSA bis RPSX und die primären Übertragungs-Koppelschalter TPSA bis TPSX verwirklicht. Der zentrale S-Bereich wird durch die Koppelfelder SMA und SMX verwirklicht.

Digitaler Leitungsendemodul DLT

Jedes an der Vermittlungsstelle endende PCM-System ist mit einem digitalen Leitungsendemodul DLT ausgestattet, der folgende Funktionen ausführt:

• 1. Konversion zwischen dem HDB 3-Leitungssignal und einem Binärkode;
• 2. Rahmensynchronisation zwischen den lokalen und fernen Synchronisationsgebern (der durch die Synchronisation hervorgerufene Informationsverlust erscheint in integralen Rahmeneinheiten);
• 3. das Vorsehen eines Leitungs-Alarmanzeigers;
• 4. die Einfügung von Synchronsationsmustern;
• 5. das Vorsehen von Einrichtungen für den Pfadprüf-Zugriff;
• 6. Paritätserzeugung und -überprüfung bezüglich empfangener und übertragener Sprechkodes;
• 7. Verteilung von einer Empfangsmultiplex-Signalgruppe auf zwei Empfangs-Zeitkoppelschalter, die in verschiedenen Sicherheitsebenen des Koppelnetzes angeordnet sind;
• 8. Wahl eines auf der Kanalbasis basierendes Paritätsbit, das angibt, welcher von zwei Übertragungs-Zeitkoppelschalterausgängen, die in verschiedenen Sicherheitsebenen des Koppelnetzes liegen, zur Leitung übertragen wird;
• 9. Vergleich von Datenmuster aus zwei Ebenen;
• 10. gestattet die Ausdehnung einer Ebene des Koppelnetzes, während die andere Ebene Verkehr trägt (dies wird durch das Vorhandensein einer gemeinsamen gesteuerten Verriegelung im Übertragungs-Muster-Wähler am Ausgang der konvergierenden Sicherheitsebenen ausgeführt).

Zeitkoppelmodul TS

Der in Fig. 1 dargestellte Zeitkoppelmodul TS wird datenmäßig durch die digitalen Leitungsendemodule DLT auf einer Seite und auf der anderen Seite durch den Wegekoppelmodul SS gespeist. Die tatsächlich verwendeten Unter-Abschnitte zur Ausbildung des Zeitkoppelmoduls TS enthalten Empfangs-Zeitkoppelschalter (RTSA 1 bis RTSX N NACH Fig. 2]; Übertragungs-Zeitkoppelschalter (TTSA 1 bis TTSX nach Fig. 2) und Steuerspeicher (CONT STS]. Die Steuerspeicheranordnung CONT STS wird ferner dazu verwendet, Adressierinformation für die Wege-Koppelschalterspalten zu liefern, wodurch der Durchtritt eines demultiplexierten Kanals durch das Koppelnetz in einen ausgewählten Platz eines Übertragungs-Zeitkoppelspeichers ermöglicht wird. Der Platz der Übertragungs- Zeitkoppelschalter wird unter Steuerung von Information ausgewählt, die auch im Steuerspeicher gehalten wird.

Die Steuerspeicheranordnung enthält einen Steuerspeicher für jeden Empfangs-Zeitkoppelschalter. Jeder Steuerspeicher besteht aus 512 Plätzen, wobei jeder Platz 21 Bits enthält. Jeder Platz ist einem amtsinternen Zeitschlitz zugeordnet (crossoffice slot) und speichert eine Adresse eines Empfangs-Zeitkoppelschalters und eine Adresse eines Übertragungs-Zeitkoppelschalters zusammen mit einem Ruf-Zustandskode.

Der Zeitkoppelmodul TS ist in Fig. 3 dargestellt und enthält mehrere Untermodule. Einige der in Fig. 3 dargestellten Einrichtungen sind funktionale Teile der digitalen Leitungsendemodule DLTA und DLTB und des Wegekoppelmoduls SSM. Die Funktion des in Fig. 3 dargestellten digitalen Leitungsendemoduls ist definiert als eine "Pfadprüfungs-, DLT-Alarm- und Fehlerratelogik"-Anordnung PC/A ERLA, z. B. die Pfadprüf-Zugriffsignale PCM und DLT-Alarm- und Fehlerratesignale A/ERS zu und von den entsprechenden digitalen Leitungsendemodulen (wie z. B. DLTA) behandelt und bearbeitet.

Jeder Empfangs-Zeitschalter, wie z. B. die RTSA, enthält eine Serien/Parallel-Umwandlungslogik und einen Empfangs-Sprachspeicher RSSA mit 512 Plätzen und 9 Bits pro Platz, der die Empfangspfade einer Gruppe bis zu 16 lastausgeglichenen und ausgerichteten 32-Kanal-PCM-Systemen versieht, die von entsprechenden digitalen Leitungsendemodulleitungen RSGA 1 bis 16 herrühren. Die Information wird in einen Kanal während der Zeit eingeschrieben, während der sie im Empfangsgesprächsspeicher auftritt, und sie wird in paralleler Form (d. h. 8 Bits plus Paritätsbit) unter der Steuerung des Empfangszeitkoppelschalter- Steuerspeichers CONT STA abgerufen. Jeder Empfangsgesprächsspeicher (wie die RSSA) enthält einen Ausgangspuffer BOA, der verdoppelte Ausgänge zu der 2×2-Wegekoppelstufe RPSA besitzt, die an ihrem Eingang mit den doppelten Bitraten des PCM-Empfangssystems arbeitet.

Der Wegekoppelmodul SSM enthält Phasenspalt- und Leitungstreiber, wie die PSHDA, die die Vermittlungsleitungen treiben und Eingangswähler RSELA enthalten, die vom Steuerspeicher CONT STA gesteuert werden. Die Vermittlungsleitungen sind als parallele 9-Bit-Pfade ausgebildet, die mit derselben Rate wie die PCM- Bitrate des Empfangssystems arbeiten. Nach der Wegeschaltung im Netz SS erfolgt eine Geschwindigkeitsumwandlungs-Pufferung in den Pufferspeichern, wie z. B. den SCBA, bevor eine Eingabe in die Übertragungsgesprächsspeicher TSSA erfolgt.

Jeder Übertragungsgesprächsspeicher TSSA enthält einen Speicher mit 512 Plätzen, wobei jeder Platz 9 Bits enthält, wobei der Speicher einen Eingabewähler TSLA enthält, der einen 2×2-Wegekoppelschalter TPSA bildet.

Der Eingabewähler TSERA und die "Schreiben"-Speicheradressierung werden durch Adresseninformation aus dem entsprechenden Steuerspeicher (wie dem CONT STA) gesteuert.

Jeder Steuerspeicher (CONT STA) besitzt, wie schon erwähnt, einen Platz für jeden amtsinternen Schlitz auf einer Vermittlungsleitung; und die Information, um den Empfangsgesprächsspeicher für den Übertragungsgesprächsspeicher für jeden amtsinternen Schlitz auszuwählen, wird im Steuerspeicher programmiert, wenn eine Verbindung mittels der Eingabe/Ausgabelogik I/O CLA hergestellt wird. Die Adresseninformation für den amtsinternen Schlitz wird in zentralen Steuereinheiten des Hardware-Steuermoduls CH, vgl. Fig. 1, berechnet.

Funktions- oder Kurvengenerator WG, vgl. Fig. 1

Der Funktionsgenerator empfängt gesicherte Taktsignalkurven von einer externen Vermittlungszeitgabeeinheit (nicht dargestellt) über die Leitung TU. Der Funktionsgenerator erzeugt eine lokale Rahmenreferenz-Zeitsteuerung in einer sicheren Weise und verteilt Takt- und Rahmensignale CFDLT, CFCH, CFTS und CFSS an Regenerationseinrichtungen, die in verschiedenen Modulen der Koppelanordnung vorgesehen sind.

Diese Regenerationseinrichtungen stellen lokale Quellen für Rahmensignale und verschiedene Frequenzen von synchronen gesicherten Taktsignalen innerhalb der betreffenden Modulen dar.

Fehlerrate-Überwachungsmodul ERM

Der Fehlerrate-Überwachungsmodul ist verantwortlich für (i) die Berechnung der Fehlerrate auf jeder PCM-Empfangsleitung und für (ii) die Überprüfung der Beständigkeit dieser Rate, bevor irgendein Alarm gegeben wird. Ein Fehler wird definiert als ein Verlust eines erwarteten Rahmensynchronisationsmusters. Drei aufeinanderfolgende Fehler werden als totaler Verlust der Synchronisation angesehen, und es wird keine weitere Fehlerüberwachung fortgeführt, bis eine zufriedenstellende Synchronisation wieder aufgebaut ist. Aus Vereinfachungsgründen teilen sich die von den digitalen Leitungsendemodulen und den Fehlerrate-Überwachungsmodulen gelieferten Alarme ein gemeinsames I/O-Interface, wie in Fig. 3 dargestellt ist.

Beim Verfahren zur Berechnung der Fehlerraten wird das feste 7 (Bits 2 bis 8 einschließlich)-Bit-Rahmensynchronisationssignal in dem TS 0 verwendet. Das erste Bit von TS 0 ist nicht Teil der Rahmensynchronisation und wird für internationale Überwachungszwecke reserviert. Der Fehlerrate-Überwachungsmodul nimmt Verluste eines ganzen Musters in "n"-Wiederholungen wahr.

Da es sich um eine "Rateüberwachungseinrichtung" handelt, sind eine Anzahl von Zeitgabefunktionen dupliziert. Der Modul enthält eine einzelne Gruppe von Zeitgebern mit zugehöriger Steuerlogik, die bevorzugt auf der Basis von "1 pro 16"- Leitungsendsystemen und weniger bevorzugt auf einer "1 zu 1"-Zuordnung gespeist wird.

Durch in dem digitalen Leitungsendemodul enthaltene Rahmensynchronisationsschaltungen werden Fehler wahrgenommen. Der digitale Leitungsendemodul DLT erzeugt folgende Alarmsignale, die den einlaufenden Leitungen zugeordnet sind:

• 1. LINE FAIL (LF)
  Verlust aller einlaufender LINE-Signale;
• 2. ERROR [W)
  Verlust einer einzelnen Rahmensynchronisation;
• 3. SYNCH.LOSS (SL)
  totaler Verlust der Rahmensynchronisation;
• 4. REMOTE (R)
  Kombination eines Alarms von einer entfernten Datenstation und einer entfernten digitalen Bereichsstörung (RDSF), wobei festgestellt wird, daß keine Information empfangen wird, d. h. es liegt ein gutes Leitungssignal vor, das ein Rahmensynchronisationsmuster aber keine Information in irgendeinem Zeitschlitz trägt.

Die Fehleralarmsignale laufen über die Leitungen LF, E, SL und R zum Fehlerrate-Überwachungsmodul ERM und werden gemessen. Fehlerrate-Alarmsignale zusammen mit LINE FAIL-, SYNCH.LOSS- und REMOTE-Alarmsignalen werden zur Alarmüberwachungseinheit geführt. Bevor Alarm gegeben wird, wird eine Beständigkeitsprüfung bei diesen Bedingungen vorgenommen.

Alarmberichte werden durch Kombination von Alarmnachrichten reduziert, sofern und wenn dies erforderlich ist. Zwei oder drei DLT's werden mit einem einzelnen 24-Bit-Wort versorgt. Einer 5-Bit-Adresse zur Identifizierung eines speziellen DLT folgt ein 7- oder 3-Bit-Alarmkode nach. Ein typischer 3-Bit-Alarmkode lautet folgendermaßen:

Alarm3 Bit

Fehlerrate 1 in 10⁵001 Fehlerrate 1 in 10⁴010 Fehlerrate 1 in 10³011 Entfernter Alarm100 Sync. Verlust-Alarm101 Leitungsausfall-Alarm111

Ein Alarmbericht wird nur gemacht, wenn sich ein Alarmzustand ändert. Es wird also normalerweise eine Nachricht für einen auftretenden Alarm eingegeben und eine andere Nachricht bei Alarmbeseitigung. Die tatsächliche Fehlerrate-Überwachungseinrichtung ist in Fig. 4 gezeigt und enthält einen Arbeitsspeicher WS und eine zugeordnete Steuerlogik CL. Ein Minimum von 24 Bits pro DLT wird benötigt. Die Struktur des Speichers ist derart, daß jede Fehlerrate (d. h. 1 in 10⁵, 1 in 10⁴ und 1 in 10³) 8 Bitspeicherkapazität besitzt. Diese 8 Bits sind so aufgeteilt, daß 1 Bit einen Indikator darstellt, 6 Bits von einem Zähler kommen, und das letzte Bit ein Speicher- oder Überlaufbit ist.

Wenn ein "Fehler" wahrgenommen wird, werden drei Indikatorbits im Speicher gesetzt, die dem speziellen DLT zugeordnet sind, der den Fehler berichtet. Jedes Indikatorbit wird in regelmäßigen Intervallen, 0,2 s, 1,4 s und 12,5 s, zurückgesetzt. Bei Ankunft eines Rücksetzimpulses wird ein Zähler um den Wert 1 erhöht, wenn der entsprechende Indikator gesetzt war. Für jeden Indikator ist ein separater Zähler vorhanden. Wenn andererseits der Indikator während des Zeitintervalls zwischen Rücksetzimpulsen nicht gesetzt war, wird der Zähler zurückgesetzt. Wenn der Inhalt eines Zählers einen vorgegebenen Wert (50, 36 oder 16) erreicht, wird ein geeigneter Alarm gegeben.

Hardware-Steuerung CH, vgl. Fig. 1

Die Hardware-Steuerung führt die folgenden Koppelnetzpfad- Prozeßfunktionen unter der Anweisung des Softwareprozesses des digitalen Koppelsystems durch:

Pfadsuche
Pfad-Herstellung (simplex/duplex, wie gefordert)
Pfadreserve
Pfad löschen oder freigeben
Pfad verfolgen
Pfad prüfen
Routinebetrieb der Koppelanordnung (routining)
Aufrechterhaltung der Betriebsfähigkeit der beiden Koppelebenen

Ein breiter Überblick über die Komponententeile der Hardware- Steuerung ist in Fig. 5 dargestellt und enthält ein Interface zwischen dem digitalen Koppelsystem-Bearbeitungsprozeß (d. h. dem Prozessor-Systemkanal PB) und den Zeitkoppelspeichern TSIO 1 bis TSIO N. Die Steuerhardware enthält im wesentlichen replizierte zentrale Steuereinheiten (CCU 1 bis 3) Steuer- und Dateninterfaces (MDU 1 bis N) zum Koppelblock und Eingabe/Ausgabeinterfaces (IOB 1-2) zum Datenverarbeitungssystem hin. Alle Koppelvorgänge wie Pfadsuche, Pfadverfolgung, Pfadabbau, Pfadreserve etc. werden von den CCUs parallel und vollständig synchron durchgeführt. Aus Sicherheitsgründen sind die CCUs dreifach vorhanden, so daß einzelne Fehler wahrgenommen werden können. Die CCUs steuern die Sicherheitsebenen der Koppelanordnung.

Jeder Koppelschalter-Steuerspeicher besitzt zwei Interfaces zu den zentralen Steuereinheiten, d. h. einen Zustands- oder Statusinterface SI 1 und ein Steuerinterface CI 1. Der Zustandsanschluß SI 1 ist ein serieller Simplexanschluß und wird verwendet, um die Besetzt/Frei-Zustände jedes Zeitschlitzes den CCUs zuzuführen. Das Steuerinterface CI 1 ist ein Duplexinterface und gestattet die Abfrage und das Aktualisieren der Steuerspeicher und der Reste-Sammlung (debris collection).

Die Besetzt/Frei-Zustände jedes Koppelschalters in beiden Sicherheitsebenen werden synchron und kontinuierlich zu allen CCUs übertragen. Jede CCU besitzt daher einen direkten Zugriff zu den Besetzt/Frei-Zuständen irgendeines Teils der Koppelanordnung und kann daher freie Pfade durch die Koppelanordnung bestimmen.

Daten von jeder CCU werden einer Majoritätsentscheidung unterworfen, wobei die Majoritätsentscheidungseinheiten MDU 1 bis MDU N verwendet werden, bevor diese Daten synchron zu irgendeinem Verbindungssteuerspeicher gesendet werden. Ausgangsdaten von einem Zeitkoppelschalter werden allen drei CCUs zugesendet.

Eine Majoritätsentscheidung wird ferner auf Nachrichten von einer CCU in die I/O-Eingabe/Ausgabepuffer IOB 1 und IOB 2 angewendet, die die Nachrichten von jeder CCU vergleicht, auftretende Kollisionen ausräumt und eine einzige Nachricht in eine Warteschlange in einer der direkten Eingabe/Ausgabe- Interfaces IOI 1 bis 2 gibt. Die Eingabewarteschlange wird aufeinanderfolgend vom DDS-Bearbeitungsprozeß unter Verwendung von DIO, vgl. Fig. 1, geleert. Die Eingabe/Ausgabepuffer IOB 1-2 verwalten ferner eine Ausgabewarteschlange in den Eingabe/Ausgabeinterfaces IOI 1-2, die von DIO gefüllt wird und synchron parallel an die drei CCUs geleert wird.

Aus Sicherheitsgründen besitzt das Verarbeitungssystem zwei Eingabe/Ausgabeinterfaces IOI 1-2 für jede Einrichtung. Die Wahl der benutzten Interfaces wird bei jeder spezifischen Zeit vom Prozessorarbeitssystem gesteuert, was dem DSS-Bearbeiter (DSS handler) unbekannt ist. Damit beide I/O- Puffer für den DSS-Bearbeiter zu jeder Zeit zugreifbar sind, ist eine Kreuzverbindung zwischen den Puffern und den Eingabe/ Ausgabeinterfaces vorgesehen.

Zentrale Steuereinheit CCU

Fig. 6 zeigt den schematischen Aufbau einer CCU. Aufgaben kommen an der CCU von dem Ausgabepuffer der Eingabe/Ausgabeinterfaces an und werden in den Ausgaberegistern OR gespeichert, die von der Eingabe/Ausgabesteuerung I/OC gesteuert wird. Das Befehlsregister CR enthält Indikatoren, die vom DSS-Bearbeitungsprozeß gesetzt werden, um die Funktionen der CCU zu kontrollieren (z. B.: außer Betrieb, Rücksetzen, Eingabe stopp, Ausgabe stopp etc.). In ähnlicher Weise sind Eingaberegister IR vorgesehen, die unter der Steuerung der Eingabe/Ausgabesteuerung I/OC den Nachrichtentransfer zu dem DSS-Bearbeitungsprozeß liefern. Vorgesehen ist ferner ein Zustandsregister SR, das den laufenden Zustand der CCU anzeigt und primär dazu verwendet wird, Fehler innerhalb der CCU und deren Besetzt/Frei-Zustand anzuzeigen.

Die Zustandsleitungen B/FSP 1 und B/FSP 2 von den Zeitkoppelsteuerungen enden an Datenwähler SI 1 und SI 2, um die Wahl dieser Datenwähler für Pfadsuchzwecke zu ermöglichen.

Der Zustand des 2×2-Koppelschalters und der Besetzt/Freizustand der Zeitkoppelschalter wird durch einen 3-Bit-Kode für jeden amtsinternen Schlitz beschrieben. Diese Bits werden von der CCU interpretiert und geben an, welcher der beiden Zeitkoppelschalter welche Ebene der zentralen Raumkoppelanordnung in jedem Schlitz verwendet wird.

Der Koppelschalterzustand I/F besteht daher aus drei abgeglichenen 2-Mb/s-Leitungen von jedem Zeitkoppelschalterpaar zu jeder CCU, und vollständiger 512-Schlitzwert an Information würde zwei Rahmen benötigen, um der CCU gemeldet zu werden. Zwei Vergleichslogikeinheiten CLP 1 und CLP 2 sind vorgesehen, um zu ermöglichen, daß die beiden Ebenen unabhängig voneinander gesucht werden. Unter normalen Bedingungen wählt jedoch die Funktionssteuerlogik FCU diejenige Pfade aus, die in beiden Ebenen identisch sind.

Datenmultiplexer DIIF und Demultiplexer DOIF werden an den Steuerinterfaces verwendet, um die Verbindung mit ausgewählten Zeitkoppelschalter-Steuerungen zu bewirken.

Es erfolgt eine volle Verwendung der Tatsache, daß die zentralen Steuereinheiten CCU und die Zeitkoppelschaltersteuerungen eine gemeinsame Taktquelle besitzen. Dadurch ist es überflüssig, daß eine Zeitgabefunktion von der CCU zum Zeitkoppelschalter und zurück übertragen wird. Um die Verdrahtung zwischen der CCU und den Zeitkoppelschaltern weiter zu verringern, wird ein Nachrichtendatenformat verwendet, das innerhalb der Datenfelder anzeigt, daß es sich um eine gültige Nachricht handelt. Daten-Ausgabe-(DO-) und Daten-Eingabe- (DI-)Nachrichten teilen dasselbe abgeglichene Signalleitungspaar, wobei von den sogenannten PARTY LINE-Möglichkeiten Gebrauch gemacht wird, die von integrierten Schaltungspackungen angeboten wird, die als Empfänger und Treiber verwendet werden.

Eine 2-MB/s-Mulitplexleitung liefert 256 Datenschlitze während jeder Rahmenperiode, die in vier 64-Bit-Perioden unterteilt ist, wobei die ersten beiden Perioden für Datenausgabenachrichten und die zwei weiteren Perioden für Dateneingabenachrichten verwendet werden.

Da bei einer allgemeinen Rufherstellungs- oder Rufbeendigungsprozedur zwei Zeitkoppelsteuerungen damit befaßt sind, sind die CCUs so organisiert, daß sie von zwei Steuerungen in einem Rahmenintervall Signale senden bzw. von den Steuerungen empfangen. Eine Steuerung, der während der ersten Hälfte eines DO-Intervalls Signale gesendet werden, wird immer während der ersten Hälfte des DI-Intervalls (aber einige Rahmen später) antworten. In ähnlicher Weise wird eine Steuerung, der während der zweiten Hälfte eines DO-Intervalls ein Signal gesendet wird, immer während der zweiten Hälfte eines DI-Intervalls antworten. Auf diese Weise ist die Interfacesteuerung in der Lage, die Zeitkoppeladressen den Eingabeanschlußwählern während Zeiten zuzuführen, in denen Nachrichten erwartet werden.

Ein Blockschaltbild der kombinierten Eingabe/Ausgabeinterfaces ist in Fig. 7 dargestellt.

Steueranschlußwähler der Zeitkoppelschalter (TSCPS, Fig. 7)

Dieser Wähler beendet bis zu 32 2-Mb/s-Zweirichtungsleitungen DO/IL 1-96. Eingabemultiplexer I/PMUX und Ausgabedemultiplexer O/PDEM werden von der Steuerung I/OC gesteuert, die Adressen während der DO- und der DI-Rahmenzeiten abgibt. Der tatsächliche Steueranschlußwähler, der die mit einem Transfer befaßte T/S-Steuerung bedient, wird durch die I/O-Steuerung ausgelöst (enabled) und nimmt die DO- oder DI-Betriebsart unter Bezugnahme auf die periodischen Sende/Empfangssignale S/R an, die ebenfalls von der I/O-Steuerung herkommen.

Datenausgabe-Register CDOR

Zwei Parallel-Eingabe/Serienausgabe-Datenregister CDOR 1 und CDOR 2 sind vorgesehen, die durch "Laderegister 1"-(LDO 1-) und "Laderegister 2"-(LDO 2-)Befehle von der CCU-Steuerung geladen werden. "Senderegister 1"-(SR 1-) und "Senderegister 2"-(SR 2-) Befehle werden durch die I/O-Steuerung zu den korrekten Rahmenzeiten eingegeben, wenn eine Ausgabesequenz abläuft.

Dateneingabe-Register CDIR

Zwei Serieneingabe/Parallelausgabe-Datenregister CDIR 1 und CDIR 2 sind vorgesehen. Die Ausgänge werden unter Befehl der I/O-Steuerung ausgewählt und als parallele Wörter der CCU über die Leitungen CD 1 präsentiert. Der Steueranschlußwähler TSCPS, von dem die DI-Register Daten annehmen müssen, wird durch zwei Bits (2 MSB) höchster Signifikanz der Anschlußadresse CPA von der I/O-Steuerung ausgewählt. In dieser Einrichtung sind logische Einrichtungen vorhanden, um festzustellen, wenn eine Nachricht in den DI-Registern empfangen wurde, wobei dies über die Signale MR 1 und MR 2 der I/O-Steuerung mitgeteilt wird.

DI/DO-Steuerung ICC

Diese Einrichtung enthält Register AR 1 und AR 2, die mit den Adressen der Zeitkoppel-Steueranschlüsse geladen werden, an die Daten gesendet werden sollen. Sie werden durch "Ladeadresse 1"- (LAR 1-) und "Ladeadresse 2"-(LAR 2-)Befehle während der gleichen Zeit geladen, während der Daten in die CDO-Register eingeladen werden. Die beiden Zeitkoppeladressen werden an den korrekten Rahmenzeiten ausgewählt und zusammen mit einem dekodierten Auslösesignal EN dem Anschlußwähler TSCPS zugeführt. Wenn DO-Nachrichten zu den Zeitkoppelsteuerungen gesendet wurden, erhält die I/O-Steuerung ihre Adressen und liefert diese an die Eingabe (I/P)-Anschlußwähler, bis die antwortenden DI-Nachrichten empfangen wurden. Wenn die CDI-Registerlogik CDIR eine Eingabenachricht wahrnimmt, so informiert sie die I/O-Steuerung über MR 1 oder MR 2, die dann überprüft, wieviele Nachrichten in der letzten Ausgabesequenz ausgegeben wurden. Wenn lediglich eine Nachricht ausgegeben wurde (was der Fall sein kann, wenn eine Pfadverfolgung durchgeführt wird), dann wählt die I/O-Steuerung unmittelbar das CDI-Register aus, das die Nachricht enthält und erzeugt ein "Eingabenachricht- fertig"-Signal I/PMR. Wenn zwei Nachrichten gesendet wurden (wie bei der normalen Herstellung einer Rufverbindung), dann wartet die I/O-Steuerung, bis eine weitere Eingabenachricht ankommt und erzeugt erst dann das Signal I/PMR. Die CCU fragt dann nach CDIREG 1- und CDIREG 2-Daten, und die I/O-Einrichtung ist für eine weitere I/O-Sequenz bereit.

Ein allgemeines Rücksetzsignal "Lösche alle Register" (CLEAR) kann an die I/O-Steuerung z. B. dann angelegt werden, wenn die Antworten auf die Ausgabenachrichten aufgrund einer fehlerhaften E/S-Steuerung außer der Zeit kommen.

Rufherstellungsdaten, die einen "eignenen Zeitkoppel"-Ruf betreffen, werden in genau derselben Weise gesendet, wie das beim allgemeineren Fall der Fall ist. Die Adressen im Adressenregister 1 (AR 1) und im Adressenregister 2 (AR 2) sind identisch, und die DO/DI-Rahmenstruktur bleibt aufrechterhalten. Da zwei Gruppen von Steuerspeichern einer Zeitkoppel-Steuerinterface zugeordnet ist, ist ein Bit in den DO-Nachrichten enthalten, welches angibt, welcher der Steuerspeicher aktualisiert werden soll. In ähnlicher Weise enthalten die DI-Nachrichten ein Bit, das den Ursprungssteuerspeicher kennzeichnet.

Majoritätsentscheidungseinheit (MDU 1 bis MDU N, vgl. Fig. 5)

Die Majoritätsentscheidungseinheit liegt zwischen jedem Zeitkoppelschalter und den CCUs. Eine Majoritätsentscheidung wird bei allen Anfrage-, Akutalisierungsanforderungen etc. angewendet, so daß fehlerhafte Anforderungen eliminiert werden. Als Ergebnis der Majoritätsentscheidungen wird eine einzige Nachricht zu dem Zeitkoppelschalter gesendet.

Eine Nachricht vom Zeitkoppelschalter am Steuerinterface wird durch die Majoritätsentscheidungseinheit gepuffert und synchron allen drei CCUs zugeführt.

Ein Blockschaltbild der wesentlichen Funktionen einer Majoritätsentscheidungseinheit ist in Fig. 8 dargestellt. Bei diesem Diagramm wird auf zwei Taktsignale 4 MCL und 2 MCL Bezug genommen, die 4-Mb/s- bzw. 2-Mb/s-Frequenzen besitzen.

Zwei Datenausgabe-Register MDOR 1 und MDOR 2 sind für den Fall vorgesehen, daß ein "eigener Zeitkoppel"-Ruf es erforderlich macht, daß das Interface zwei Nachrichten annimmt, die DO-Rahmenperioden nachfolgen. Der Begriff "eigene Zeitkopplung" oder "eigener Zeitkoppelschalter" (own time switch) betrifft hier nicht nur diejenige Rufe innerhalb einer einzelnen Zeitkopplung, sondern auch diejenigen Rufe von einem Zeitkoppelschalter zu dem Zeitkoppelschalter, der dessen Steueranschlußstelle teilt.

Die Ausgabenachrichten von den drei CCUs werden in Komparatoren C 1, C 2 und C 3 in der Komparatorspeichereinrichtung CS einem Vergleich unterzogen, und diese Komparatoren zeigen an, wenn eine Diskrepanz in irgendeiner Stufe während einer Ausgabenachricht wahrgenommen wird. Wenn die von einer CCU gelieferte Nachricht gestört oder schlecht ist, dann nehmen zwei Komparatoren eine Diskrepanz wahr, und es kann daraus geschlossen werden, welche CCU fehlerhaft war. Dies wird an alle CCUs während der Eingabeantwort auf den Ausgabetransfer übermittelt, wobei die Fehlerberichtssignale FRM 1 und FRM 2 verwendet werden. Wenn die Daten aus 2 CCUs gestört sind, stellen alle 3 Komparatoren eine Diskrepanz fest, und die Nachricht wird nicht beachtet. Eine Eingabenachricht kann dennoch erzeugt werden, die angibt, daß der Ausgang von mehr als einer CCU gestört war. Unabhängig vom Grad der Störung der Daten erzielt die "2 aus 3"- Majoritätsentscheidungslogik MD 2/3 immer ein Ausgabesignal auf einer Bit-nach-Bit-Basis, und es ist dieses Ausgabesignal, das in das MDO-Register 1 und das MDO-Register 2 eingeführt wird. Das Register 1 wird während der ersten DO-Periode und das Register 2 während der zweiten Periode gefüllt. Wenn die Nachrichten empfangen wurden (oder eine Nachricht empfangen wurde, für den Fall der Herstellung einer nicht-eigenen Zeitkoppelrufverbindung), wird der Ausgang von einem der DO-Register ausgewählt, und der Zeitkoppel-Steuerspeicher, der adressiert wird, schreibt die Daten in seinen Speicher.

Dann wird das andere DO-Register ausgewählt (sofern beide Register Nachrichten enthalten), und die Daten werden in einen Steuerspeicher geschrieben. Eventuell wird der Steuerspeicher (s) antworten, und es werden Eingabenachrichten in die MDI- Register geladen, um eine Übertragung an die CCUs während der Rahmenperiode zu ermöglichen, die durch die DI/DO-Rahmenstruktur definiert ist.

Software-Steuerung (CS), vgl. Fig. 1

Die Software-Steuerung enthält 5 Prozesse, die weiter unten in Einzelheiten angegeben werden. Diese Prozesse lassen sich am besten als funktionale Teile auffassen, obwohl in der Praxis einige von ihnen in einen einzelnen Prozeß vermengt werden können.

1. Der Koppelbearbeitungsprozeß

Dieser Prozeß umfaßt Folgen von unter Softwaresteuerung ausgeführter Prozessorschritte zur "Verbindungsherstellung", zum "Verbindungsabbau", zum "Verfolgen" oder zum "Pfadreservieren". Dieser Prozeß formuliert die Nachrichten zur Abgabe an das Prozessor- I/O-Medium, um den digitalen Koppelmodul DSS zu steuern. Der Prozeß nimmt Antworten von diesem Modul an und liefert nach einer Analyse eine Antwort an den anfragenden Softwareprozeß.

2. Restsammlung (debris collection) und Routineverfahren (routining)

Dieser Prozeß führt die Funktionen durch, die erforderlich sind, um einen kontinuierlichen zufriedenstellenden Betrieb des digitalen Koppelmoduls sicherzustellen. Die Funktionen werden auf einer Zyklusbasis durchgeführt mit dem Ziel, die gesamte Koppelanordnung einmal in 12 Stunden zu durchlaufen.

Die Funktionen enthalten:

• 1. Überprüfung der Koppelanordnung bezüglich Teilpfade und Doppelverbindungen;
• 2. Testverbindungen über alle Zwischenleitungen;
• 3. Beständigkeitsprüfung der Verbindungen und die Bestätigung der Richtigkeit der beständigen Verbindungen gegen Rufsätze (call records).

3. Diagnostikprozeß

Dieser Prozeß ist verantwortlich für die Diagnose der Stelle einer Störung bis hinab auf die Modul-Ebene, wenn einmal eine fehlerhafte Sicherheitsebene identifiziert wurde. Dieser Prozeß empfängt Anfragen, eine Sicherheitsebene zu untersuchen, und liefert Antworten, die entweder die Einheit identifizieren, die ersetzt werden soll, oder die angeben, daß der Bereich richtig funktioniert.

4. Fehlerinterpretationsprozeß

Dieser Prozeß empfängt Fehlernachrichten vom Koppelbearbeitungsprozeß und Fehlernachrichten von der Koppelhardware. Der Prozeß arbeitet mit Fehlersammelbereichszählern mit vorgegebenem Überlaufwert, und zwar jeweils mit einem für jede Sicherheitsebene. Wenn bei zu hoher Rate von Fehlernachrichten der Überlaufwert erreicht wird, wird der Sicherheitsbereich in den Zustandstabellen als fehlerhaft markiert, und es wird eine Nachricht an den Diagnoseprozeß zur Analyse gesendet.

5. Aktualisierungsprozeß für die Datenbasis

Dieser Prozeß behandelt Anfragen, die die Koppelanordnung und die Datenbasis ändern. Derartige Anfragen umfassen:

• a) füge eine neue Einheit hinzu
• b) entferne eine Einheit
• c) bringe eine Einheit zurück zum Betreiben
• d) entferne eine Einheit vom Betrieb
• e) aktualisiere einen Eingang (entry) in das NTN, um die Übersetzungstabelle zu durchlaufen
• f) lese Zustandstabelleneingang
• g) lese Übersetzungstabelleneingang
• h) lese Fehlerzählung

Von den o.g. Prozessen stellt der Koppelbearbeitungsprozeß den einzigen Prozeß dar, der für das volle Verständnis dieser Ausführungsform der Erfindung weiter definiert werden muß.

Wenn eine Zeitsteuernachricht empfangen wird, überprüft der Prozeß die Hardware-Eingabewarteschlange der Koppelanordnung und bearbeitet alle Antworten, die in der Warteschlange warten. Anschließend überprüft der Prozeß seine Warteschlange von wartenden Anfragen und verarbeitet so viele Anfragen wie nur möglich, wobei sichergestellt wird, daß die Ausgabewarteschlange der Koppelanordnung nicht überfließt. Wenn die Ausgabewarteschlange voll ist oder wenn die Anfragewarteschlange leer ist, führt der Prozeß andere Aufgaben aus, er behandelt z. B. die Antworten von dem "Speicherzuordner", die keine Hardwareschritte erfordern. Durch Verwendung von Zeitsteuernachrichten, die sicherstellen, daß der Prozeß in regelmäßigen Intervallen läuft, ist es möglich, unangemessene Verzögerungen bei den einzelnen Anfragen selbst bei geringen Verkehrsgeschwindigkeiten oder -raten zu vermeiden, wenn der Bearbeitungsprozeß wenig zu tun hat.

Aufgabenformat

Der Koppelschalterbearbeitungsprozeß zur Handhabung des Koppelschalters oder- blocks unterhält ein gemeinsames Interface mit allen Untersystemen und Anfrageprozessen, obwohl alle Anfragetypen nicht in allen Untersystemen verfügbar sind. Der in den Anfragen enthaltene Aufgabentyp definiert die von der Hardware der Koppelanordnung oder des Koppelschalters durchzuführende Bearbeitung, die normalerweise unverändert in das Hardware-Steuerregister eingeschrieben wird. Einige Anfragen erfordern mehrere Hardwareschritte, die vom Koppelschalterbearbeiter koordiniert werden müssen.

Anfrage-Syntaxprüfung (request validation)

Jede Anfrage wird vor der Bearbeitung syntaxgeprüft. Es wird eine Tabelle bereitgehalten, die die gültigen Anfragetypen für jeden Anfrageprozeß und den Zielort der Antwort identifiziert.

Nach der Syntaxprüfung oder Validation wird die Koppelschalter-Zustandskarte überprüft, um zu bestimmen, ob die Koppelhardware über beide Ebenen der Koppelanordnung verfügbar ist. Anschließend wird dann das in dem Aufgabentyp vorhandene Befehlswort abgewandelt, um anzugeben, ob beide Ebenen verwendet werden sollen.

Aufzeichnung von fortlaufenden Anfragen

Jede neue Anfrage wird einem 11-Wort-Datenspeicherplatz in der freien Speicherplatzkette oder verketteten Wortspeicherplatzgruppe zugeordnet. Alle Wörter der Anfrage werden im Datenwort zusammen mit einem Zwischenwort gespeichert, wobei das Zwischenwort die verkettete Gruppe definiert, der die Anfrage angehört, und ferner den Platz innerhalb dieser Kette definiert. Vorgesehen ist ferner ein Zeitwort, das verwendet wird, um festzulegen, wenn eine Antwort auf eine Anfrage überfällig ist.

Kettentypen

Der Datenbereich zur Aufzeichnung von ablaufenden Anfragen enthält 4 Speicherplatzketten:

• a) eine freie Kette,
• b) eine Kette von Anfragen, die auf den normalen Transfer warten,
• c) eine Kette von Anfragen, die zur Pfadüberprüfung warten,
• d) eine Kette von Anfragen, die den Speicherzugriff unterstützt.

Die Ketten a) und b) sind einfach verbunden (singly-linked), da die freien Speicherplätze oder Schlitze ständig an ihren Enden hinzugefügt und von ihren Anfängen weggenommen werden. Normale Operationen werden durch Koppelhardware in derselben Reihenfolge durchgeführt, in der sie abgefragt werden, die Kette b) kann daher in dieser "zuerst eingegeben, zuerst abgerufen"-Betriebsart arbeiten. Die Ketten c) und d) sind zweifach verbundene Ketten, da die Operationen, auf die die Anfragen innerhalb dieser Kette warten, unterschiedliche Zeitlängen annehmen können. Obwohl daher Anfragen diesen Ketten ständig an deren Ende zugefügt werden, können sie von irgendeiner Stelle innerhalb der Kette abgenommen werden.

Zeitablaufverfahren (timeout mechanism)

Jede Anfrage ist einem ganzzahligen Wort zugeordnet, wenn sie angenommen wird. Dieser Wert wird von einem Zeitsteuerwort erhalten, das jedesmal um den Wert 1 erhöht wird, wenn eine Zeitsteueraufgabe empfangen wird. Eine Anfrage wird als zeitlich abgelaufen angesehen, wenn eine Antwort auf diese Anfrage nicht empfangen wurde, und wenn die Differenz zwischen dem laufenden Zeitsteuerwort und dem gespeicherten Wert in dessen Datenschlitz eine spezielle Grenze erreicht.

Um die abgelaufenen Anfragen zu entdecken, müssen die Ketten c) und d) über 10 ms abgesucht werden, und es muß jede Aufgabe individuell bezüglich der Zeitablaufsbedingung überprüft werden.

Der Betrieb der zentralen Steuereinheiten CCU

Das Grunderfordernis der CCU nach Fig. 6 besteht bei einem Block für sequentielle Logik darin, die Datenwähler und Demultiplexer zu steuern, die das Auffächern der Koppelsteuerhardware besorgen. Die Steuerung dieser Erfordernisse wird durch die Funktionalsteuereinheit FCU, vgl. Fig. 6, bewirkt. Flußdiagramme in den Fig. 9 bis 12 zeigen die Wechselwirkung zwischen CCU und den Zeitkoppelsteuerungen.

Tatsächliche CCU-Programme enthalten als Grundlage Befehle, die Information zwischen Registern übertragen, Kennzeichen überwachen und die Programmzähler steuern. Die Hardware-Verwirklichung und Ausführung dieser programmierbaren Logik kann entweder von einem Vielzweck-Mikroprozessor oder einem spezialisierten, zähleradressierten Festwertspeicher vorgenommen werden, der so ausgelegt ist, daß er die erforderliche Steuersequenz erfüllt.

Die Koppelsteuerprozeßfunktionen von SEARCH (Suche), SET-UP (Verbindung herstellen), CLEARDOWN (Verbindung löschen), CHECK (überprüfen) und TRACE (Pfad verfolgen) werden jeweils eine Funktion zu einer Zeit (one-at-a-time) ausgeführt und sind in den Flußdiagrammen der Fig. 9 bis 12 gezeigt.

Es wird angenommen, daß die mit dem Gegenstand vertrauten Personen die Flußdiagramminformation in jede Version der o.g. Funktionssteuereinheit umsetzen können. Es wird angenommen, daß diese Flußdiagramme einfach in Mikroprozessor- Programme oder kombinierende Logikoperationsdiagramme umgesetzt werden können, ohne daß dabei erfinderische Schritte erforderlich wären.

Jedesmal wenn der digitale Koppelsystem-Bearbeitungsprozeß eine Nachricht für die digitale Koppelsystemhardware liefert, fragt es das Zustandsregister der zentralen Steuereinheiten. CCUs in der Steuerhardware CH nach Fig. 1 ab. Diese Operation entspricht einem Test, um festzustellen, ob die Ausgabewarteschlange des digitalen Koppeluntersystems voll ist, wobei diese Operation bei Schritt S 1 in Fig. 9 angegeben ist. Die Durchführung des Schritts S 2 schließt die Operation des Bearbeitungsprozesses (DSSHP) ab. Wenn die Steuerhardware bereit ist, einen anderen Befehl auszuführen, beginnt eine CCU-Operation (CCUOP), indem die nächste Nachricht in der Ausgabewarteschlange ausgeladen wird und das Befehlswort dieser Nachricht dekodiert wird (Schritt SC 1). Die Nachricht enthält die Identität der digitalen Koppelbeendigungen, die zusammen mit dem Befehlswort, das die Art der erforderlichen Verbindung festlegt, in die Verbindung einzubeziehen ist. Typischerweise enthält das Befehlswort ein linearkodiertes Feld, das für alle folgenden Funktionen ein Bit besitzt: (i) Pfadsuche, (ii) Pfadprüfung, (iii) Pfadverfolgung, (iv) Pfadabbruch und (v) automatisches Wählprüfen (routining). Bestimmte Kombinationen dieser Funktionen sind möglich, und die Dekodierung des Befehlskodes verursacht den Eintritt (entry) in die Pfadsuch(A)-, Pfad verfolgen(B)- oder Pfadabbau(C)-Sequenzen. Typischerweise verursacht ein "Pfadsuch- und Pfadüberprüf"-Befehl den Eintritt in die Pfadsuchsequenz, während "Pfad verfolgen"- und "Pfad verfolgen und -abbau"-Befehle den Eintritt in die "Pfad verfolgen"-Sequenz verursacht, und wohingegen ein "Abbau"-Befehl den Eintritt in die Pfadabbau- oder Pfadlöschsequenz verursacht. Die Anschluß- (oder Ruf-) Identitätsinformation enthält für den Rufenden oder Teilnehmer die Multiplexleitungs-Identität SHX und die Multiplexleitungs- Kanalidentität CHX und (ii) für den angerufenen oder Y-Teilnehmer die Multiplexleitungsidentität SHX und die Multiplexleitungskanalidentität CHX.

Im folgenden sind drei Prozessorschrittfolgen A, B, C (Pfadsuche, Pfadverfolgung und Pfadabbau) erläutert, die jeweils nach Decodierung des in der Ausgabewarteschlange zusammen mit der Rufidentifizierungsnachricht gespeicherten Befehlswortes ausgelöst werden.

Pfadsuche (A)

Die Fig. 10a und 10b zeigen die für einen Pfadsuchalgorithmus durchgeführten Operationen, und diese Figuren sollten mit Fig. 10a direkt oberhalb der Fig. 10b angeordnet werden, wie in Fig. 9 dargestellt ist.

Die bei einer "Pfadsuche" ausgeführten Operationen beinhalten das Übertragen der Rufidentitäten zu den zentralen Steuereinheiten CCU (Schritt SH 1), das Suchen und Registrieren eines freien amtsinternen Schlitzes (XOS) in den Zeitkoppelspeichern eines Paares (Schritte SA 2 bis SA 5), die Ausbildung des amtsinternen Partnerschlitzes Y für einen Duplexruf (Schritt SA 6), die Einstellung der Zeitkoppelspeicher mit den Rufdaten (Schritt SA 7 bis SA 10), das Überprüfen dieser Operation (Schritt SA 11) und das Berichten an das Prozessorsystem, das der Pfadsuchalgorithmus abgeschlossen ist (Schritt SA 12), wobei angenommen wird, daß ein "Pfadprüfen" nicht außerdem noch erforderlich ist. Ist ein "Pfadprüfen" erforderlich, so wird die Entscheidung beim Schritt SA 13 unter Bezugnahme auf das Befehlsfeld getroffen. Die Schritte SA 15, SA 16 und SA 17 verursachen die Durchführung von Pfadprüfoperationen, und die hierbei geeigneten und verwendeten Operationen können von der Art sein, die in der Complete Specification mit der Serial Nr. 14 50 457 (britisches Patent) definiert sind.

Während des gesamten Flußdiagramms des "Pfadsuch"-Algorithmus (Fig. 10a und 10b) sind gewisse Fehlerbedingungssequenzen vorgesehen. Von diesen Sequenzen werden die Schritte SA 18 und SA 19 verwendet, wenn ein freier amtsinterner Schlitz nicht gefunden werden kann, und wenn die in einem Zustandswort eingeschriebene Zustandsinformation einer Eingabenachricht diese Tatsache wiederspiegelt. Auf ähnliche Weise werden die Schritte SA 20 und SA 21 verwendet, wenn ein Pfadsuchfehler festgestellt ist, wenn die zu den Zeitkoppelsteuerspeichern ausgesendeten Daten nicht mit den von diesen Steuerspeichern zurückgekehrten Daten übereinstimmen (Schritt SA 11).

Die Schritte SA 22 bis SA 24 folgen dagegen, wenn eine "Pfad prüf"-Operation fehl geht.

Pfadverfolgung (B)

Die Fig. 11a und 11b zeigen die für einen Pfad- oder Wegeverfolgungs- Algorithmus durchgeführten Operationen, und diese Figuren sollten, mit Fig. 11a über der Fig. 11b, so angeordnet sein, wie in Fig. 9 gezeigt ist.

Die beim "Pfad verfolgen" durchgeführten Operationen betreffen die Konditionierung (Schritt SB 1) der Eingabe- und Ausgabedatenwähler des Zeitkoppelsteuerspeichers, der von dem SHX-Feld der Ausgabenachricht identifiziert ist, die zu dem DSS gesendet wurde, und die Pfadverfolgeoperation anfordert. Die Kanalzahl CHX des zu verfolgenden Pfades oder Weges wird dann (Schritt SB 2) dem im Schritt SB 1 ausgewählten Zeitkoppelsteuerspeicher zugesendet. Wenn die Zeitkoppelsteuerspeicher- Aufzeichnungen, die die Kanalnummer CHX enthalten, gefunden werden, werden die gesamten Aufzeichnungen von jeder Ebene in den CCU-Komplex eingelesen und getestet (Schritte SB 3, SB 4 und SB 5). Wenn die CHX-Kanalnummer nicht gefunden wird (SB 3 z. B. keine Antwort), werden die Schritte SB 6 und SB 7 durchgeführt, die den "Pfad verfolgen"- Befehl vom Zeitkoppelsteuerspeicher löschen und dem CCU-Komplex einen "Zeitablauf" (tie-out) anzeigen.

Die Datenvergleichsoperationen, die in dem Schritt SB 5 durchgeführt werden, lauten CHXR = CHX; XOSRP 1 = XOSRP 2; SHXRT 1 = SHXRP 2 (wobei CHXR, XOSR und SHXR die empfangenen Felder vom Inhalt der Zeitkoppelschalter der beiden Ebenen sind, und CHX das vom DSS-Bearbeitungsprozeß empfangene Feld darsellt).

Die im Schritt SB 5 durchgeführten Tests resultieren in eine von vier Schrittfolgen in Abhängigkeit von den Ergebnissen der angewendeten Tests. Unter der Annahme, daß keine Fehlerbedingungen wahrgenommen wird (d. h., alle getesteten Daten sind gültig) veranlaßt die Folge die Suche nach den zweiten Zeitkoppelaufzeichnungen des Duplexpfades (Schritte SB 7, SB 8, SB 9 und SB 10). Bei Koinzidenz werden die Daten aus den gefundenen Zeitkoppel- und Wegekoppelpunktaufzeichnungen (TS & SSXP, Schritt SB 11) in den CCU-Komplex ausgelesen und getestet (Schritt SB 12). Die im Schritt SB 12 geprüften Daten sind den im Schritt SB 5 verglichenen Daten ähnlich, und zur gleichen Zeit veranlaßt der Schritt SB 13, daß der Zeitschlitz XOSR (d. h., der für den Zeitkoppelschalter empfangene Zeitschlitz) gegenüber XOSS (d. h. gegenüber dem zum Zeitkoppelschalter gesendeten Zeitschlitz) getestet wird. Wenn die beiden Schritte SB 12 und SB 13 einander gleich sind, werden die Schritte SB 14 bis SB 17 durchgeführt, die veranlassen, daß die I/P-Warteschlange für die Hardwaresteuerung mit den für den verfolgten Pfad relevanten Daten geladen wird. Bevor in eine neue Folge eingetreten wird, wird der ursprüngliche Befehl getestet (in Schritt SB 17), um festzustellen, ob nach einer "Pfadverfolgung und einem Pfadabbau" gerufen wurde.

Während der Folge existieren mehrere Punkte, an denen Fehlerbedingungen wahrgenommen werden können, die das Zustandswort der Eingangsnachricht, die in der Hardware-Steuereingabewarteschlange gebildet ist, veranlassen, gemäß der gefundenen Fehlerbedingung gesetzt zu werden. So verursachen z. B. die Schritte SB 18 und SB 19, daß eine fehlerhafte Ebene definiert und verboten wird, während die Schritte SB 20 und SB 21 bewirken, daß eine "Pfad verfolgen"-Operation aufgeschoben wird, wenn beide Pfade in den beiden Ebenen als fehlerhaft gefunden werden. Auf ähnliche Weise veranlassen Teilpfade in beiden (Schritt SB 22) oder in einer der beiden (Schritt SB 23) Ebenen einen Eingang in die Schritte SB 24 bis SB 26, um die "Pfad verfolgen"-Sequenz abzubrechen, und um eine "Daten nicht kompatibel"-Bedingung anzuzeigen.

Abbau (C)

Fig. 12A und 12B zeigen die bei dem Pfadabbaualgorithmus durchgeführten Operationen, und diese Figuren sollen, mit Fig. 12a unmittelbar oberhalb der Fig. 12b so angeordnet werden, wie in Fig. 9 dargestellt ist.

Die bei einem "Pfadabbau" durchgeführten Operationen umfassen das Adressieren der Datenwähler der Zeitkoppelsteuerspeicher mit SHX (Schritt SC 1), das Einlesen der amtsinternen Schlitzdaten des abzubauenden Rufpfades in die CCU, und das Überprüfen der Zeitkoppelaufzeichnungen (Schritt SC 2, SC 3, SC 4 und SC 5).

Unter der Annahme, daß die von den Zeitkoppelsteuerspeichereingängen gelesenen Daten stimmen, wird der amtsinterne Partnerschlitz (d. h. derjenige, der durch CHX diktiert wird) im anderen Zeitkoppelschalter gesucht, der beim Ruf und den verglichenen Aufzeichnungen (Schritte SC 8, SC 9, SC 10, SC 11, SC 12 und SC 5) verwendet wird. Eine interne Organisationskennung (erster Schritt) wird verwendet, um die duale Verwendung des Schritts SCS zu erlauben.

Wenn beide Gruppen von Eingängen geprüft sind, werden die Schritte SC 7, SC 13 und SC 15 durchgeführt, um zu überprüfen, daß das gefundene Paar amtsinterner Schlitze auf denselben Ruf verwendet wurde, indem überprüft wird, daß die amtsinternen Schlitzwerte durch 256 voneinander getrennt sind.

Wenn die obigen Operationen richtig vervollständigt wurden, wissen die CCUs, daß die gefundenen Zeitkoppelsteuerspeicher- Aufzeichnungen den abzubauenden Rufpfad betreffen, und die Schritte SC 16, SC 17, SC 18 und SC 19 verursachen einen Eingang in das erste Paar der Zeitkoppelsteuerspeicher (mit TS(A) bezeichnet), die auf 0 gebracht werden. Die Schritte SC 18 und SC 19 geben die Prüfoperation an, die auf die vom TS(A)-Paar zurückgesendeten Daten angewandt werden, nachdem die Überschreiboperation durchgeführt wurde. Die Schritte SC 20, SC 21, SC 22 und SC 23 veranlassen eine Eingabe in das zweite Paar der Zeitkoppelsteuerspeicher (mit TS(B) bezeichnet), die auf 0 gesetzt werden sollen. Die Schritte SC 22 und SC 23 geben wieder die Überprüfung des "Daten-zurück"-Schrittes an, während der Schritt SC 24 überprüft, daß die Aufzeichnungen zu 0 gemacht sind.

Die Durchführung des Schritts SC 24 vollendet die tatsächlichen Operationen des Abbaualgorithmus, soweit davon die Zeitkoppelsteuerspeicher betroffen sind, und die Schritte SC 25, SC 26 und SC 27 veranlassen, daß die Prozeßbearbeitungs-Eingabenachricht des digital koppelnden Untersystems in der Eingabewarteschlange der Steuerhardware gebildet wird.

Wie bei den anderen Algorithmen sind in den Fig. 12a und 12b verschiedene Schrittfolgen gezeigt, die den Austausch und die Übertragung unterschiedlicher Fehlerbedingungen betreffen, wenn diese auftreten oder wahrgenommen werden.

Claims (7)

1. Digitale Koppelanordnung zur Verwendung in einer prozessorgesteuerten Fernmelde-Vermittlungseinrichtung, aufweisend:
einen Vermittlungssteuerprozessor,
ein digitales Koppelnetz zur Herstellung von Verbindungspfaden zwischen irgendeinem Kanal oder irgendeiner Anzahl von ankommenden Zeitmultiplexvermittlungsleitungen und irgendeinem Kanal oder irgendeiner Anzahl von abgehenden Zeitmultiplexvermittlungsleitungen, und
eine Koppelnetzverbindungs-Steuereinrichtung zur Steuerung der Funktion des digitalen Koppelnetzes beim Auf- und Abbauen von Verbindungen,
dadurch gekennzeichnet, daß vorgesehen sind:
eine Steueranordnung, die mehrere Ausgabepufferregister (IOB 1-2) aufweist, die eine Ausgabewarteschlange ausbilden, in die zeitlich in der Ankunftsreihenfolge vom Vermittlungssteuerprozessor ausgegebene Nachrichten eingeschrieben werden, von denen jede Information einschließt, die die Identifikation der ankommenden und abgebenden, am Koppelnetzpfad beteiligten Zeitmultiplexvermittlungsleitungen und Kanäle anzeigt,
mehrere Eingabepufferregister (IOB 1-2), die eine nach zeitlicher Ankunftsreihenfolge ausgerichtete Eingabewarteschlange ausbilden, aus der vom Vermittlungssteuerprozessor Eingabenachrichten ausgelesen werden, von denen jede Operationen zur Bearbeitung der Verbindung anzeigende Information einschließt,
mehrere zentrale Steuereinheiten (CCU _i ), die so angeschlossen sind, daß sie Information von den Ausgabepufferregistern empfangen und Information zu den Eingabepufferregistern übertragen und mit der Koppelnetzverbindungs-Steuereinrichtung in wechselseitigem Übertragungsaustausch stehen, und von denen jede Einheit so ausgelegt ist, daß sie eine Ausgabenachricht durch Ausführen einer gespeicherten Folge von Vorgängen entsprechend der von dieser Ausgabenachricht zur Steuerung der Koppelnetzverbindungs-Steuereinrichtung geforderten Verarbeitungsoperation verarbeitet und am Ende der Verarbeitungsoperation in der Eingabewarteschlange eine die bei der Bearbeitung jeder Ausgabenachricht durchgeführten Maßnahmen anzeigende Eingabenachricht erzeugt.

2. Digitale Koppelanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steueranordnung drei oder mehr derartige zentrale Steuereinheiten (CCU), die gleichzeitig eine Ausgabenachricht verarbeiten, und Majoritätsentscheidungseinheiten (MDU 1 bis MDU N) zwischen den zentralen Steuereinheiten (CCU) und der Koppelnetzverbindungs-Steuereinrichtung aufweist, die die Majoritätsentscheidung nicht erfüllende Information zurückweisen.

3. Digitale Koppelanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede zentrale Steuereinheit (CCU) einen Mikroprozessor mit Programmspeicher zum Speichern der Operationsfolge bezüglich notwendiger Pfadsuch-, Pfadverfolgungs- und Pfadabbauvorgänge aufweist.

4. Digitale Koppelanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das digitale Koppelnetz einen Zeitkoppelabschnitt (TS) enthält, der mehrere Empfangsspeicher und mehrere Übertragungsspeicher umfaßt, die paarweise angeordnet sind, wobei jeder Empfangsspeicher eines Paares mehrere ankommende Vermittlungsleitungen bearbeitet, und jeder Übertragungsspeicher eines Paares eine entsprechend gleichgroße Anzahl abgehender Vermittlungsleitungen bearbeitet, daß jeder Empfangsspeicher von einer Empfangsmultiplexleitung und jeder Übertragungsspeicher von einer Übertragungsmultiplexleitung bedient wird, von denen jede mehrere amtsinterne Schlitze besitzt, und ferner eine Wegeschaltungsanordnung (SSM), die selektive Verbindungspfade zwischen irgendeiner der Empfangsleitungen und irgendeiner der Übertragungsleitungen ermöglicht, und daß die Koppelnetzverbindungs-Steuereinrichtung mehrere Steuerspeicher enthält, wobei je ein Steuerspeicher für ein Paar von Empfangs- und Übertragungsspeicher vorgesehen ist, und daß die Steuerspeicher einen Speicherplatz für jeden amtsinternen Schlitz auf einer Empfangs- Vermittlungsleitung besitzen, in den Information eingeschrieben ist, die die Empfangsspeicher- und Übertragungsspeicherverbindungen kennzeichnet, die für den entsprechenden amtsinternen Schlitz erforderlich sind.

5. Digitale Koppelanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zwei identische digitale Koppelnetze vorgesehen sind, und daß jedes Paar einlaufender und abgehender Vermittlungsleitungen mit einer Leitungsendeeinrichtung (DLT) versehen ist, die in beiden Netzen erscheint und so ausgelegt ist, daß sie gleichzeitig mit den beiden digitalen Koppelnetzen zusammenarbeitet.

6. Digitale Koppelanordnung nach Anspruch 5, dadurch gekennzeichnet, daß eine Fehlerrate-Überwachungseinrichtung (ERM) vorgesehen ist, und daß jede Leitungseindeeinrichtung Vorrichtungen zum Wahrnehmen und Anzeigen von Fehlerzuständen enthält, und daß die Fehlerrate-Überwachungseinrichtung Vorrichtungen zum Berechnen der Fehlerrate auf einer ankommenden Vermittlungsleitung aufweist.

7. Digitale Koppelanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Fehlerrate-Überwachungseinrichtung Vorrichtungen aufweist, die die Stetigkeit der Fehlerrate vor Erzeugung einer Alarmanzeige prüfen.