-
Digitale Koppelanordnung zur Verwendung
-
in rechnergesteuerten Fernmelde-Vermittlungssystemen
Die
Erfindung betrifft Fernmeldesysteme mit digitaler Vermittlung, sie bezieht sich
insbesondere auf digitale Kopplungsanordnungen, die sich in Fernmeldevermittlungsstellen
einsetzen lassen, die unter der Gesamtsteuerung von Datenverarbeitungseinrichtungen
stehen, die programmgesteuert arbeiten.
-
Bei bekannten rechnergesteuerten Vermittlungssystemen ist es ueblich,
daß die Rechnereinrichtungen alle Schritte bei einen Ruf dadurch ausfahrt, daß eine
Antwort auf" Jedes im Koppelnetz wahrgenommenes Ereignis erfolgt, und daß "Befehle
an" das Koppelnetz abgegeben werden, um bei den geforderten Verbindungen das Aufbauen
der Verbindung von Jedem einzelnen Komponententeil zu steuern. Werden Jedoch derartige
Verfahren bei der Steuerung von Koppelnetzen verwendet, die digitale oder pulskodemodulierte,
Zeitteil-Multiplexkanäle verarbeiten, so wird der für den Prozessor erforderliche
EingabeiAusgabe aufwand so groß, daß die Prozessoreinrichtungen mit dem Verarbeiten
der Eingabe/Ausgabenachrichten Uberlastet werden Aufgabe der Erfindung ist es daher,
ein digitales Koppeluntersystem zur Verwendung in Fernmeldevermittlungsstellen anzugeben,
bei dem programmgesteuerte Einrichtungen verwendet werden, wobei das Untersystem
eine interne Verarbeitung digitaler Koppelsteuerfunktionen gestattet und dadurch
den Durchsatz und den Zeitbedarf hinsichtlich des zentralen Vermittlungs-Rechnersystems
mildert.
-
Im folgenden werden in Anlehnung an die Bezeichnungsweise in Ursprungsland
Multiplexleitungen auch als "Multiplex-Vermittlungs-Highwaysw oder kurz als "Highwaysw
bezeichnet.
-
Gemäß der Erfindung ist eine digitale Koppelanordnung zur Verwendung
in einem rechnergesteuerten Fernmelde-Vermittlungssystem vorgesehen, wobei die Anordnung
enthält: (i) ein digitales Koppelnetz, das Verbindungen zwischen irgendeinem Kanal
oder irgendeiner Anzahl einlaufender Zeitteilungs-Multiplexvermittlungs-Highways
und irgendeinem Kanal aus irgendeiner Anzahl von abgehenden Zeitteilungs-Multiplexvermittlungs-
Bighways
schafft, (ii) eine Hardware-Steueranordnung itt einer Rechner-Eingabewarteschlange
und einer Rechnerausgaberwarteschlange, die beide so angeordnet sind, daß sie in
der Ordnung der zeitlichen Ankunft Eingabe und Ausgabenachrichten speichern, wobei
die Hardware-Steueranordnung so ausgebildet ist, daß Jede Ausgabenachricht zu aufsuchen,
Bilden oder Abbrechen eines Koppelnetzpfades asynchron verarbeitet und an Ende eines
derartigen Verarbeitungschrittes in der Eingabe-Varteschlange eine Eingabenschricht
erzeugt, die bei der Behandlung jeder Ausgabenachricht durchgeführten Schritte anzeigt,
wobei jede Ausgabenachricht eine Koppelnetzidentifikationsinformation enthält, die
nur die Identitäton der itt dem Koppelnetzpfad befaßten Highways und Kanäle angibt.
-
Die Hardware-Steueranordnung enthalt zentrale Steuereinheiten (CCU's),
die die Programme durchführen, die zur Ausführung der Pfadsuche-, Pfadherstellungs-
und Pfadabbruchsoperationen erforderlich sind. Die CCU's kennen typischerweise die
Fori von Mikroproprozessoren oder reservierter Logikblöcke (dedicated logic blocks)
annehmen. Aus Sicherheitsgründen sind drei CCg's vorgesehen, die parallel an derselben
digitalen Koppelsubsystem-Aufgabe arbeiten.
-
Ein weiteres wichtiges Merkmal der CCA's besteht in der Verbindung
mit peripheren Koppeleinrichtungen über eine "adressierte Baum"-Struktur, die wiederholt
ist (repliziert), um mit der Sicherheits-Verdreifachung der CCU's in einklang zu
stehen, und die der CCU-Logik in einer Weise physikalisch zugeordnet ist, die eine
wirksame und geradlinige Fehlerdiagnose ermöglicht. Dieses Verbindungsmedium ist
zusätzlich so angeordnet, daß es in halbsynchroner Weise bezüglich des toppolblocks
arbeitet, wobei der Grad des Synchronismus eine Gemeinsamkeit der Kurvenformversorgungen
gestattet, Beschränkungen der Übertragungsgeschwindigkeit Jedoch nicht erlaubt,
um die Verwendung des Verbindungsnetzwerks oder der Verbindungssteuerlogik
mit
Strafe zu belegen. Ein Vorteil aus der Synchronisation des CCU/Koppelverbindungsmedium
ergibt sich beim Wahrnehmen und Vermeiden von Fehlern durch Anwendung der Mehrheitsentscheidungstechnik,
wo wiederholte CCU-Ausgaben an den peripheren Einrichtungen konvergieren. Die synchrone
Verbindung zwischen CCU und den replizierten Koppelinheiten hilft bei der Wahrnehmung
beliebiger Diskrepanzen zwischen derartigen replizierten Enheiten. Die Möglichkeit
unabhängiger Verbindung itt einzelnen replizierten Komponenten einer gegebenen Koppeleinheit
bleibt jedoch erhalten und kann während Routineprozeduren oder Fehlervermeidungsprozeduren
unter Software steuerung verwendet werden.
-
Durch Steuerung des Verbindungsnetzwerks zu. Koppel schalter kann
die CCU den Inhalt derjenigen Verbindungssteuerspeicher beobachten, die zur Verbindung
der durch Software spezifizierten Koppelschalteranschlüsse wichtig sind. Die CCU
ist dann in der Lage, einen freien Piad zwischen Koppelschalteranschlüssen (wobei
ein Simplex-Befragungspfad von den Steuerspeichern verwendet wird) zu wählen und
die gewühlte Verbindung durchzuführen (wobei ein Halb-Duplex-Steuerpfad verwendet
wird, der dem Simplex-Befragungspfad schnell nachfolgt).
-
Umbesetzt-, Aufbau- und Prüfbefehle und - antworten werden ebenso
zwischen der CCU und des Koppel schalter übertragen, wobei lediglich der Halb-Duplex-Steuerpfad
verwendet wird.
-
1. folgenden werden Ausführungsbeispiele der Erfindung anhand der
Zeichung näher erläutert. Es zeigen: Fig. 1 ein Blockdiagramm einer digitalen Koppelanordnung
(DSS); Fig. 2 ein Blockdiagramm des Raumkoppelnetzes nach Fig. 1;
Fig.
3 ein Blockdiagramm der Zeitkoppelanordnung nach Fig. 1; Fig. 4 ein Blockdiagramm
einer Fehlerrate-Überwachungseinrichtung zur Verwendung in der Anordnung nach Fig.
1; Fig. 5 ein Blockdiagramm der Steuerhardware nach Fig. t; Fig. 6 ein Blockdiagramm
einer CCU nach Fig. 5; Fig. 7 ein Blockdiagramm eines Zeitkoppelsteuerungs-Anschlußwählers
(time switch controlport selector); Fig. 8 ein Blockdiagramm einer Mehheitsentscheidungseinheit;
Fig. 9 ein Flußdiagramm der durch die digitale Koppelanordnung (DSS) durchgefrhrten
Operationen; Fig. 10a und 10b ein Flußdiagramm der "Pfad-Such"-Folge; Fig. 11a und
11b ein Flußdiagramm einer "Pfad-Herstell"-Folge; und Fig. 12a und 12b ein Flußdiagramm
einer "Pfad-Abbau"-Folge.
-
Das digitale Koppeluntersystem DSS ist in Fig. 1 dargestellt und enthält
eine Koibination aus Bardware- und Softwarmodulen, die Vielzweck-Koppelmöglichkeiten
bieten. Das digitale Koppeluntersyste ist ideal zur Anwendung in eine Gruppenkoppelzentrum,
einem Nahrverkehr-Tandem (Junction Tandem), einem
internationalen
Koppelzentrum und bei automanualen Werten des Telefonnetzes geeignet und spielt
eine zusätzliche Rolle bei digitalen Datennetzen.
-
Das Untersystem (DSS) ermöglicht einen vollen Zugriff zwischen beliebigen
Zweikanälen, die an dessen Koppelblock SB enden, und es ist so ausgebildet, daß
es allmählich Uber einen Bereich der gesprächsverkehrkapazität wachsen kann. Betrieb
sunterbrechungen aufgrund von Ausweitungen der Vermittlungsstelle werden durch Verwendung
einer Einheit vermieden, die es ermöglicht, daß eine von zwei verdoppelten Koppelblockebenen
so "vorgespannt" wird, daß sie alle Gespräche übernimmt.
-
Der Koppelblock (SB) des digitalen Koppeluntersystems gehört zur Zeit-Raum-Zeit-Familie
oder zur sogenannten T-S-T-Familie Eine Unterteilung der zentralen Raumstufe resultiert
speziell in einem T(s)S(s)T-Format. Die (s)-Komponente kennzeichnet einen Zugriffsmechanismus
zwischen den T-Stufen und den zentralen Rauikoppel(S)-Segmenten. Die Qualität der
Betriebseigenschaften, die der Multiplexnatur des Verkehrs angemessen ist, wird
durch Verdoppelung der Koppelebenen des Koppelblocks sichergestellt.
-
Das Untersystem DSS hält eine Aufzeichnung des Besetzt/Frei-Zustands
Jedes seiner internen Pfade aufrecht und es ist zusätzlich zul Auswählen, Herstellen
und Abbrechen von Verbindungen in der Lage, Pfade zu verfolgen, zu belegen und zu
reservieren. Vorgesehen ist ferner eine zusätzliche interne Pfadüberprüfungseinrichtung
des digitalen Koppeluntersystems.
-
Normalerweise bestehen Duplex-Verbindungen, es ist Jedoch auch die
Möglichkeit vorhanden, einen Simplex-Pfad'herzustellen, indem eine Hälfte einer
Duplerverbindung in Reservebetrieb gehalten wird, wobei hierbei eino besonders wirksame
Verwendung des "Reverse"-Zustandsbits in den Steuerspeichern vorgenommen wird. Das
Untersystem DSS liefert Instandhaltungsinformation
(maintenance
information), die sowohl Koppelschalterslarm als auch Übertragungssystemalarm betrifft.
-
Testanschlüsse sind im Untersystem sowohl für Koppelschalter-und Schaltungsroutinezwecke
vorgesehen. Ein Routinezugrlfi vom DSS-lrbeitsprozeß ist ferner zur zentralen Koppelschalter-Steuerhardware
vorgesehen. Wenn der Zugriff zur Koppeischalterhardware zu Zwecken der Verkehrsstatistik
erforderlich ist, wird diese Funktion in die Steuer- und Unterhaltsanschlußeinrichtungen
eingebaut.
-
Das Koppeln erfolgt unter Bezugnahme e auf eine lokale Zeitbasis,
die von einer Zeiteinheit erzeugt wird, die im Netz-Synchroni satlonsuntersyster
angeordnet ist und über den Kurven- oder Funktionsgenerator (WG) des digital koppelnden
Untersystem gespeist wird.
-
Alle am Untersystem DSS endenden Bitströme sind bezüglich ihr es Rahmens
außerhalb der toppelgrundeinrichtungen ausgerichtet oder geordnet. Die durch diesen
Ordnungsvorgang hervorgerufenen Informationsverluste erscheinen in integralen Rahmeneinheiten.
Das Untersystem ist verantwortlich für die Einfügung aller abgehender Synchronisationsiuster
und Uberträgt zusätzlich Leerkodes.
-
Der Hauptkoppelblock SB erfüllt ferner die Rolle eines Zugriiisschalters,
der Verbindungen zu Ton-, Melde-, Unter haltungs- und anderer Hilfseinheiten auf
einer halb-permanenten oder Ruf-nach-Ruf-Basis schafft.
-
Das Untersystem DSS besteht aus einer Anzahl von Modulen.
-
Diese Modulen sind in Fig. 1 dargestellt und enthalten einen digitalen
Verteilungsrahmen DDF, einen Koppelblockmodul SB, einen Hardware-Steuermodul CH,
einen Funktionsgeneratormodul WG und einen Fehlerrate-Überwachungsmodul ERM zusammen
rpit
einem Software-Steuermodul CS. Es wird mm 3eder dieser Modulen
gesondert betrachtet.
-
Digitaler Verteilungsrahmenmodul DTF Der digitale Verteilungsrahmen
DTF stellt primär einen Flexibilitätspunkt für PCM-Multiplexsignale dar. Die Größenanforderung
liegt bei 2048 kb/s-Verbindungen, Systeme höherer Ordnung und 1536 kb/s-Systeme
lassen sich jedoch mit diesem Modul auch bedienen. Die Möglichkeit, Multiplexsignale
erneut zu ordnen, wird durch manuale Verbindungsverfahren ermöglicht.
-
Zusätzlich zur Möglichkeit, Übertragungs-Multiplexsignale an den Koppelblock-Einlässen
erneut zu ordnen, fahrt der digitale Verteilungsrahmen DDF folgende Funktionen aus:
1. Direkte Verbindung (oder "Durchkorrigieren") von Ubertragungs-Multiplexsignalen,
die nicht am Koppelschalter enden; 2. Verbindungen von VF-Sender-Empfängereinheiten
mit ubertragungsleitungen; 3. Verbindungen von MF-Sender-Empfängereinheiten mit
Koppelschaltern; 4. Verbindungen von bestimmten Koppelschalterausgängen zu Kanal-16-Multiplexempfängern
und Verbindung der Kav 16-Multiplexsender mit bestimmten Koppelschaltereingängen;
5. Simplexverbindung von Diensttönen und aufgezeichneten Ankündigungen mit Koppelschaltereingängen;
6. Duplexverbindungen (duplex connections) zwischen Koppelschaltern und derartigen
Hilfseinrichtungen wie Echounterdrückungseinrichtungen
und Übertragungssysteme;
7. Duplexverbindungen zwischen Echounterdrückungseinrichtungen und Übertragungssystemen
und 8. Anlegen von Test-Multiplexsignalen an Koppelschalter, um zu koppeln und den
Durchgang zu testen; 9. Verbindung von denjenigen Übertragungs-Multiplexsignalen,
die nationale Netz-Synchronisationsdaten enthalten mit der Austausch-Zeiteinheit
und dann, wieder Uber den DDF, mit dem Koppelblock.
-
Der digitale Verteilungsrahmen DDF verbindet einlaufende und abgehende
PCM-Multiplex-Highways mit dem Koppelblock SB des digitalkoppelnden Untersystems.
Der Koppelblock SB enthält drei Modulen, die in Fig. 1 als digitaler Leitungs-Beendigungsmodul
DLT, als Zeitkoppelschalter TS und als Raumkoppelschaltermodul SS bezeichnet sind.
-
Fig. 2 zeigt den Aufbau eines typischen Koppelblocks SB in Einzelheiten.
Im Koppelblock SB werden zwei Ebenen von T-(s)-S-(s)-T-Vermittlungseinrichtungen
SP1 und SP2 verwendet, in Fig. 2 ist Jedoch lediglich eine dieser Ebenen SPl in
Einzelheiten dargestellt. Die zweite Ebene SP2 ist so ausgebildet, daß sie mit den
Modulen der Ebene SP1 nach Fig. 2 identisch Modulen enthält. Jede Ebene enthält
eine Anzahl von Empfangs-Zeitkoppelschalter RTSM bis RTSXN, eine Raunkoppelnetzanordnung
mit einer (s)-S-(s)-Konfiguration zusammen iit einer Anzahl von Übertragungs-Zeitkoppelschaltern
TT5A1 bis TTSSN.
-
Die (s)-Bereiche sind durch die primären Empfangskoppelschalter RPSA
bis RPSX und die primären Übertragungs-Koppelschalter
TPSA bis
TPSX verwirklicht. Der zentrale S-Bereich wird durch die Koppelfelder SMA und SMX
verwirklicht.
-
Digitaler Leitungs-Beendigungsmodul DLT Jedes an der Veriittlungsstelle
endende PCM-System ist mit einem digitalen Leitungs-Beendignngsmodul DLT ausgestattet,
der folgend. Funktionen ausführt: 1. Konversion zwischen dem HDB3-Leitungssignal
und eine Binärkode; 2. Rahmen-Ausrichtung oder -anordnung zwischen den lokalen und
entfernten Zeittakten (der durch die Ordnung oder Ausrichtung hervorgerufene Informationsverlust
erscheint in integralen Rableneinheiten); 3. das Vorsehen eines Leituags-Alarmanzeigers;
4. die Einfügung von Synchronisationsmustern; 5. das Vorsehen von Einrichtungen
für den Pfadprüf-Zugriff; 6. Paritätserzeugung und -überprüfung bei empfangenen
und übertragenen Sprechkodes; 7. Verteilung von einer Empfangsmultiplex-Signalgruppe
auf zwei Empfangs-Zeitkoppelschalter, die in verschiedenen Sicherheitsebenen des
Koppelnetzes angeordnet sind; 8. Wahl eines auf der Kanalbasis basierendes Paritätsbit,
das angibt, welcher von zwei Übertragungs-ZeitkoppelschalterausgEngen, die in verschiedenen
Sicherheitsebenen
des Koppelnetzes liegen, zur Leitung Lbertragen
wird; 9. Vergleich von Datenmuster aus zwei Ebenen; 10. gestattet die Ausdehnung
einer Ebene des Koppelnetzes, während die andere Ebene Verkehr trägt (dies wird
durch das Vorhandensein einer gemeinsam gesteuerten Verriegelung im ubertragungs-Muster-wahler
am Ausgang der abgewandelten Sicherheitsebenen ausgefhhrt).
-
Zeitkoppelmodul TS Der in Fig. 1 dargestellte Zeitkoppelmodul TS wird
datenmäßig durch die digitalen Leitungs-Beendigungsmodulen DLT auf einer Seite gespeist,
er wird auf der anderen Seite durch den Raumkoppelmodul SS gespeist. Die tatsächlich
verwendeten Unter-Abschnitte zur Ausbildung des Zeitkoppelmoduls TS enthalten Empfangs-Zeitkoppelschalter
(RTSA1 bis RTSXN nach Fig. 2), Übertragungs-Zeitkoppelschalter (TTSA1 bis TTSX nach
Fig. 2) und Steuerspeicher (CONT STS). Die Steuerspeicheranordnung CONT STS wird
ferner dazu verwendet, Adressierinformation für die Raum-Koppelschalterspalten zu
liefern, wodurch der Durchtritt eines demultiplexierten Kanals durch das Koppelnetz
in einen ausgewählten Platz eines Übertragungs-Zeitkoppelspeichers ermöglicht wird.
Der Platz der Übertragungs-Zeitkopp.lschalter wird unter Steuerung von Information
ausgewählt, die auch im Steuerspeicher gehalten wird.
-
Die Steuerspeicheranordnung enthält einen Steuerspeicher PUr Jeden
Empfangs-Zeitkoppelschalter. Jeder Steuerspeicher besteht aus 512 Plätzen, wobei
Jeder Platz 21 Bits enthält. Jeder Platz ist einem amtainternen Zeitschlitz zugeordnet
(crossoffice slot) und speichert eine Adresse eines Empfangs-Zeitkoppelschalters
und
eine Adresse eines Ubertragungs-Zeitkoppelschalters zusammen mit einen Ruf-Zustandskode.
-
Der Zeitkoppelmodul TS ist in Fig. 3 dargestellt und enthält mehrere
Untermodulen. Einige der in Fig. 3 dargestellten Einrichtungen nehmen funktional
Teil an den digitalen Leitungs-Beendigungsmodulen DLTA und DLTB und an dem Raumkoppelmodul
SSM. Die Funktion des in Fig. 3 dargestellten digitalen Leitungs-Beendigungsmodul
ist definiert als eine "Pfadprüfungs-, DLT-Alarm-und Fehlerratelogik"-Anordnung
PC/A ERLA, z.B., die PfadprUf-Zugriffssignale PCM und DLT-Alarm- und Fehlerratesignale
A/ERS zu und von den entsprechenden digitalen Leitungs-Beendigungsmodulen (wie z.B.
DLTA) behandelt und bearbeitet.
-
Jeder Empfangs-Zeitschalter, wie z.B. die RTSA, enthält eine Serien/Parallel-Umwandlungslogik
und einen Empfangs-Sprachspeicher RSSA mit 512 Plätzen und 9 Bits pro Platz, der
den Empfangspfaden einer Gruppe bis zu 16 abgegllchenon und ausgerichteten 32-Kanal-PCM-Systemen
dient, die von entsprechenden digitalen Leitungs-Beendigungsmodulleitungen RSGAI
bis 16 herrühren. Die Information wird in einen Kanal während der Zeit eingeschrieben,
während der sie im Emptangsgesprächsspeicher auftritt, und sie wird in paralleler
Form (d.h. 8 Bits plus Paritit) unter der Steuerung des Empfangszeitkoppelschalter-Steuerspeichers
CONT STA abgerufen. Jeder Empfangsgesprächsspeicher (wie die RSSA) enthält einen
Ausgangspnffer BOA, der verdoppelte Ausgänge zu der 2 x 2-Raulkoppelstufe RPSA besitzt,
die an ihres Eingang mit den doppelten Bitraten des BMC-Empfangssystems arbeitet.
-
Der Raumkoppelmodul SSM enthält Phasenspalt- und Highwaytreiber, wie
die PSHDA, die die Vermittlungshighways treiben und Eingangswähler
RSELA
enthalten, die vom Steuerspeicher CONT STA gesteuert werden. Die Vermittlungshighways
sind als paralle 9-Bit-Piade ausgebildet, die mit derselben Rate wie die PCM-Bitrate
des Empfangssystems arbeiten. Nach der Raumkopplung im Netz SS erfolgt eine Geschwindigkeitsumwandlungs-Pufferung
in den Pufferspeichern, wie z.B. den SCBA, bevor eine Eingabe in die Übertragungsgesprächsspeicher
TSSA erfolgt.
-
Jeder Übertragungsgesprächsspeicher TSSA enthält einen Speicher mit
512 Plätzen, wobei Jeder Platz 9 Bits enthält, wobei der Speicher einen Eingabewähler
TSLÄ enthält, der einen 2 x 2-Raumkoppelschalter TPSA bildet.
-
Der Eingabewähler TSERA und die "Schreiben"-Speicheradresssierung
werden durch Adresseninformation aus dem entsprechenden Steuerspeicher (wie dem
CONT STA) gesteuert.
-
Jeder Steuerspeicher (CONT STA) besitzt, wie schon erwähnt, einen
Platz SUr Jeden amtsinternen Schlitz auf einem Vermittlungshighway; und die Information,
um den Empfangsgesprächaspeicher für den ffbertragungsgesprächsspeicher fUr den
jeden amtsinternen Schlitz auszuwählen, ist im Steuerspeicher programmiert, wenn
eine Verbindung mittels der Eingabe/Ausgabelogik I/O CLA hergestellt wird. Die Adresseninformation
*Ur den amtsinternen Schlitz wird in zentralen Steuereinheiten des Hardware-Steuermoduls
CH, vgl. Fig. 1, berechnet.
-
Funktions- oder Kurvengenerator WG, vgl. Fig. 1 Der Funktionsgenerator
ep fängt gesicherte Taktsignalkurven von einer externen Vermittlungszeiteinheit
(nicht dargestellt) Uber die Leitung TU. Der Funktionsgenerator erzeugt eine
lokale
Rahmenreferenz-Zeitsteuerung in einer sicheren Weise und verteilt Takt- und Rahmensignale
CFDLT, CFCH, CFTS und CFSS an Regenerationseinrichtungen, die in verschiedenen Modulen
der Koppelanordnung vorgesehen sind.
-
Diese Regenerationseinrichtungen stellen lokale Quellen für Rahmensignale
und verschiedene Frequenzen von synchronen gesicherten Takt signalen innerhalb der
betreffenden Modulen dar.
-
Fehlerrate-Überwachungsmodul ERM Der Fehlerrate-Überwachungsmodul
ist verantwortlich fUr (i) die Berechnung der Fehlerrate auf Jedem PCM-Empfangshighway
und fUr (ii) die Überprüfung der Beständigkeit dieser Rate, bevor irgendein Alarm
gegeben wird. Ein Fehler wird definiert als ein Verlust eines erwarteten Rahmensynchronisationsnusters.
Drei aufeinanderfolgende Fehler werden als totaler Verlust der Synchronisation angesehen,
und es wird keine weitere Fehlerüberwachung fortgeführt, bis eine zufriedenstellende
Synchronisation wieder aufgebaut ist. Aus Vereinfachungsgrunden teilen sich die
von den digitalen Leitungs-Be endigungsmodulen und den Fehlerrate-Überwachungsmodulen
gelieferten Alarme einen gemeinsamen I/O-Anschluß, wie in Fig. 3 dargestellt ist.
-
Beim Verfahren zur Berechnung der Fehlerraten wird das feste 7(Bits
2 bis 8 einschließlich)-Bit-Rahmenausrichtsignal in dem T verwendet. Das erste Bit
von TS stellt keinen Teil der Rahmenausrichtung dar und wird fur internationale
Überwachungszwecke reserviert. Der Fehlerrat e-Überwachungsmodul nimmt Verluste
eines ganzen Musters in wn-iederholungen wahr.
-
Da es sich um eine "RateUberwachungaeinrichtungw handelt, sind eine
Anzahl von Zeitfunktionen davon erfaßt. Der Modul enthält eine einzelne Gruppe von
Zeitgebern und zugehörige Steuerlogik, die bevorzugt auf der Basis von "1 pro 16-Leitungssystembeendigungen
und weniger bevorzugt auf einer "1 zu 1"-Zuordnung gespeist wird.
-
Durch in dem digitalen Leitungs-Beendigungsmodul enthaltene Rahmensynchronisationskreise
werden Fehler wahrgenooen. Der digitale Leitungs-Beendigungsmodul DLT erzeugt folgend.
Alarmsignale, die den einlaufenden Leitungen zugeordnet sind: 1. LINE FAIL (LF)
Verlust aller einlaufender LINE-Signale; 2. ERROR (W) Verlust einer einzelnen Rahmen
synchronisation; 3. SYNCH.LOSS (SL) totaler Verlust der Rahmen synchronisation;
4. REMOTE (R) Kombination eines Alarms von einer entfernten Datenstation und von
der entfernten digitalen Bereichsstarung (RDSF), wobei festgestellt wird, daß keine
Information empfangen wird, d.h. es liegt ein gutes Leitungssignal vor, das ein
Rahmensynchronisationsmuster aber keine Information in irgendeine Zeitschlitz trägt.
-
Die Fehleralarmsignale durchlaufen Uber die Leitungen LF, E, SL und
R den Fehlerrate-Überwachungsmodul ERM und werden gemessen. Fehlerrate-Alarmsignale
zusammen mit LINE FAIL-, SYNCH.LOSS- und REMOTE-Alarmsignalen durchlauien durch
die Alarmüberwachungse inheit. Bevor Alarm gegeben wird, wird eine
Beständigkeitsprufung
bei diesen Zuständen vorgenommen.
-
Alarmberichte werden durch Kombination von Alarmnachrichten reduziert,
sofern und wenn dies erforderlich ist. Zwei oder drei DLT's werden von einem einzelnen
24-Bit-Wort bedient.
-
Einer 5-Bit-Adresse zur Identifizierung eines speziellen DLT folgt
ein 7 oder 3 Bit-Alarmkode nach. Ein typischer 3-Bit-Alarmkode lautet folgendermaßen:
Alarm 3 Bit Fehlerrate 1 in 105 001 Fehlerrate 1 in 104 010 Fehlerrate 1 in 103
011 Entfernter Alarm 100 Sync.Loss-Alarm 101 Line Fail-Alarm 111 Ein Alarmbericht
wird nur gemacht, wenn sich ein Alarmzustand ändert. Es wird also normalerweise
eine Nachricht flir einen zu erhebenden Alarm eingegeben und eine andere Nachricht
wird eingegeben, um den Alarmzustand zu entfernen. Die tatsächliche Fehlerrate-Uberwachungseinrichtung
ist in Fig. 4 gezeigt und enthält einen Arbeitsspeicher WS und zugeordnete Steuerlogik-CL.
Ein Minimum von 24 Bits pro DLT wird benötigt, Die Struktur des Speichers ist derart,
daß Jede Fehlerrate (d.h. 1 in 105, 1 in 104und 1 in 103) 8 Bitsspeicherkapazität
besitzt. Diese 8 Bits werden so geteilt, daß 1 Bit einen Indikator darstellt, 6
Bits von einem Zähler kommen, und das letzte Bit ein Speicher oder Überlaufbit ist.
-
Wenn ein Fehlerw wahrgenomxen wird, werden drei Indikatorbits im Speicher
gesetzt, die dem speziellen DLT zugeordnet sind, der den Fehler berichtet. Jedes
Indikatorbit ist in regelmäßigen
Intervallen, ,2 s, 1,4s und 12,5s
zurUckgesetzt.
-
Bei Ankunft eines Rücksetzimpulses wird ein Zähler um den Wert 1 erhöht,
wenn der entsprechende Indikator gesetzt war.
-
FUr Jeden Indikator ist ein separater Zähler vorhanden. Wenn andererseits
der Indikator während des Zeitintervalls zwischen RUcksetzimpulsen nicht gesetzt
war, wird der Zähler zurtickgesetzt. Wenn der Inhalt eines Zählers einen vorgegebenen
Wert (50, 36 oder 16) erreicht, wird ein geeigneter Alarm gegeben.
-
Hardwaresteuerung CH, vgl. Fig.1 Die Hardware-Steuerung führt die
folgenden Roppelnetzpfad-Prozeßfunktionen unter der Anweisung des Softwareprozesses
des digitalen Koppelsystems durch: Pfadsuche Pfad-Herstellung (simplex/duplex ,
wie gefordert) Pfadreserve Pfad löschen oder freigeben Pfad verfolgen Pfad prUien
Routinebetrieb der Koppelanordnung (routining) Aufrechterhaltung der Betriebsfähigkeit
der beiden Koppblebenen Ein breiter Überblick Uber die Komponententeile der Hardwaresteuerung
ist in Fig. 5 dargestellt und enthält ein Anschlußteil zwischen dem digitalen Koppelsystem-Betätigungsprozeß
(d.h. dem Prozessor-Systeikanal PB) und den Zeitkoppelspeichern TS101 bis TS ION.
Die Steuerhardware enthält im wesentlichen wiederholte (replizierte) zentrale Steuereinheiten
(CCU1 bis 3) Steuer- und Datenanschlußeinheiten (MDU1 bis N) zum Koppelblock und
Eingabe/Ausgabeanschlußeinheiten (IOB1-2) zum Datenverarbeitungssystem hin. Alle
Koppelhandlungen, wie Pfadsuche,
Pfadverfolgung, Pfadabbau, Pfadreserve
etc. werden von den CCUs parallel und in vollständigem Synchronismus durchgeführt.
-
Aus Sicherheitsgriinden sind die CCUs dreifach vorhanden, so daß einzelne
Fehler wahrgenommen werden können. Die CCUs steuern die Sicherheitsebenen der Koppelanordnung.
-
Jeder Koppelschalter-Steuerspeicher besitzt zwei Anschlüsse zu den
zentralen Steuereinheiten, d.h. einen Zustandsanschluß SIl und einen Steueranschluß
CI1. Der Zustandsanschluß SI1 ist ein serieller Simplexanschluß und wird verwendet,
um die Besetzt/Frei-Zustände Jedes Zeitschlitzes den CCUs zuzuführen, Der Steueranschluß
CI1 ist ein Duplexanschluß und gestattet die Abfrage und das Aktualisieren der Steuerspeicher
und der Reste-Sammlung (debris collection).
-
Die Besetzt/Frei-Zustände Jedes Koppelschalters in beiden Sicherheitsebenen
werden synchron und kontinuierlich zu allen CCUs übertragen. Jede CCU besitzt daher
einen direkten Zugriff zu den Besetzt/Frei-Zuständen irgendeines Teils der Koppelanordnung
und kann daher freie Pfade durch die Koppelanordnung bestimmen.
-
Daten von Jeder CCU werden einer Mehrheitsentscheidung unterworfen,
wobei die Mehrheitsentscheidungseinheiten NDUI bis NDUN verwendet werden1 bevor
diese Daten synchron zu irgendeine Verbindungssteuerspeicher gesendet werden. Ausgangsdaten
von einem Zeitkoppelschalter werden allen drei CCUs zugesendet.
-
Eine Mehrheitsentscheidung wird ferner auf Nachrichten von einer CCU
in die I/O-Eingabe/Ausgabepuffer IOBI und IOB2 angewendet, die die Nachrichten von
Jeder CCtJ vergleichen, irgendeinen Streit schlichten und eine einzige Nachricht
in eine Warteschlange in einer der direkten Eingabe/Ausgabeanschlüsse
1011
bis 2 geben. Die Eingabewarteschlange wird aufeinanderfolgend von dem DTS-Behandlungsprozeß
unter Verwendung von DIO, vgl. Fig. 1, geleert. Die Eingabe/Ausgabepuffer IOB1-2
erstellen ferner eine Ausgabewarteschlange in den Eingabe/Ausgabeanschlüssen IOI/1-2,
die von DIO geftillt wird und synchron parallel an die drei CCUs geleert wird.
-
Aus Sicherheitsgüünden besitzt das Verarbeitungssystem zwei Eingabe/Ausgabeanschlußeinheiten
IOI1-2 für Jede Einrichtung.
-
Die Wahl der benutzten Anschlußeinheit wird bei Jeder spezifischen
Zeit vom Prozessorarbeitssystem gesteuert, was dem DSS-Hantierer (DSS handler) unbekannt
ist. Damit beide I/O-Puffer für den DSS-Hantierer zu Jeder Zeit zugreifbar sind,
ist eine Kreuzverbindung zwischen den Puffern und den Eingabe/ Ausgabeanschlußeinheiten
vorgesehen.
-
Zentrale Steuereinheit ccU Fig. 6 zeigt den schematischen Aufbau einer
CCU. Aufgaben kommen an der CGU von dem Ausgabepuffer der Eingabe/Ausgabeanschlußeinheiten
an und werden in den Ausgaberegistern OR gespeichert, die von der Eingabe/Ausgabesteuerung
I/OC gesteuert wird. Das Befehlsregister CR enthält Indikatoren, die vom DSS-Hantierprozeß
gesetzt werden, um die Funktionen der CCU zu kontrollieren (z.B.: außer Betrieb,
RUcksetzen, Eingabe stopp, Ausgabe stopp etc.). In ähnlicher Weise sind Eingaberegister
IR vorgesehen, die unter der Steuerung der Eingabe/Ausgabesteuerung I/OC den Nachrichtentransfer
zu dem DSS-Hantierprozeß liefern. Vorgesehen ist ferner ein Zustandsregister SR,
das den laufenden Zustand der CGU anzeigt und primär dazu verwendet wird, Fehler
innerhalb der CCU und deren Besetzt/Frei-Zustand anzuzeigen.
-
Die Zustandsleitungen B/FSP1 und B/FSP2 von den Zeitkoppelsteuerungen
enden an Datenwähler SI1 und SI2, um die Wahl dieser Datenwähler für Pfadsuchzwecke
zu ermöglichen.
-
Der Zustand des 2 x 2-Koppelschalters und der Besetzt/Freizustand
der Zeitkoppelschalter wird durch einen 3-Bit-Kode fUr Jeden amtsinternen Schlitz
beschrieben. Diese Bits werden von der CCu interpretiert und geben an, welcher der
beiden Zeitkoppelschalter welche Ebene der zentralen Raumkoppelanordnung in Jedem
Schlitz verwendet wird.
-
Der Koppelschalterzustand I/F besteht daher aus drei abgeglichenen
2 Mb/s Highways von Jedem Zeitkoppelschalterpaar zu Jeder CCU, und ein vollständiger
512-Schlitzewert an Information würde zwei Rahmen benötigen, um der CC(J gemeldet
zu werden. Zwei Vergleichslogikeinheiten CIER und CLP2 sind vorgesehen, um zu ermöglichen,
daß die beiden Ebenen unabhängig voneinander gesucht werden. Unter normalen Bedingungen
wählt Jedoch die Funktionssteuerlogik FCU dieJenige Pfade aus, die in beiden Ebenen
identisch sind.
-
Datenmultiplexer DIIF und Deiultiplexer DOIF werden an den Steueranschlußeinheiten
verwendet, um die Verbindung mit ausgewählten Zeitkoppelschalter-Steuerungen zu
bewirken Es erfolgt eine volle Verwendung der Tatsache, daß die zentralen Steuereinheiten
CCU und die Zeitkoppelschaltersteuerungen eine gemeinsame Taktquelle besitzen. Dadurch
ist es überilüssig, daß eine Zeit-Signalkrve von der CCU zul Zeitkoppelschalter
und zurück Ubertragen wird. Um die Verdrahtung zwischen der CCU und den Zeitkoppelschaltern
weiter zu verringern, wird ein Nachr i chtendatenformat verwendet, das innerhalb
der Datenfelder anzeigt, daß es sich um eine
gültige Nachricht
handelt. Daten-Ausgabe (DO) und Daten-Eingabe (DI) Nachrichten teilen dasselbe abgeglichene
Signalleitungspaar, wobei von den sogenannten PARTY LINE-Möglichkeiten Gebrauch
gemacht wird, die von integrierten Schaltungspackungen angeboten wird, die als Empfänger
und Treiber verwendet werden.
-
Ein 2 MB/s-Serienhighway liefert 256 Datenschlitze während Jeder Rahmenperiode,
die in vier 64-Bit-Perioden unterteilt ist, wobei die ersten beiden Perioden für
Datenausgabenachrichten und die zwei weiteren Perioden für Dateneingabenachrichten
verwendet werden.
-
Da bei einer allgemeinen Rufherstellungs- oder Rufbeendigungsprozedur
zwei Zeitkoppelsteuerungen damit beiaßt sind, sind die CCUs so organisiert, daß
sie von zwei Steuerungen in einem Rahmenintervall Signale senden bzw. von den Steuerungen
empfangen. Eine Steuerung, der während der ersten Hälfte eines DO-Intervalls Signal
gesendet werden, wird immer während der ersten Hälfte des DI-Intervalls (aber einige
Rahmen später) antworten. In ähnlicher Weise wird eine Steuerung, der während der
zweiten Hälfte eines DO-Intervalls ein Signal gesendet wird, immer während der zweiten
Hälfte eines DI- Intervalls antworten. Auf diese Weise ist die Anschlußsteuerung
in der Lage, die Zeitkoppelailressen den Eingabeanschlußwählern während Zeiten zuzuführen,
in denen Nachrichten erwartet werden.
-
Ein Blockschaltbild der kombinierten Eingabe/Ausgabeabschlußstelle
(interface) ist in Fig. 7 dargestellt.
-
Steueranschlußwähler der ZeitkoPnelschalter (TSCPS. Fig. 7) Dieser
Zähler beendet bis zu 32 2 Mb/s Zweirichtungshighways DO/IL1-96. Eingabemultiplexer
I/PMUg und Ausgabedemultiplexer O/PDEM werden von der Steuerung I/OC gesteuert,
die Adressen
während der DO- und der DI-Rahmenzeiten abgibt. Der
tatsächliche Steueranschlußwähler, der die mit einem Transfer befaßte T/S-Steuerung
bedient, wird durch die I/O-Steuerung ausgelöst (enabled) und nimmt die DO- oder
DI-Betriebsart unter Bezugnahme auf die periodischen Sende/Empfangssignale S/R an,
die ebenfalls von der I/O-Steuerung herkommen.
-
Datenausgabe-Register CDOR Zwei Parallel-Eingabe/Serienausgabe-Datenregister
CDOR1 und CDOR2 sind vorgesehen, die durch Laderegister 1"(LDO1)-und "Laderegister
2" (LD02)-Befehle von der CCU-Steuerung geladen werden. "Senderegister 1" (SR1)-und
"Senderegister 2" (SR2)-Befehle werden durch die I/O-Steuerung zu den korrekten
Rahmenzeiten eingegeben, wenn eine Ausgabesequenz abläuft.
-
Dateneingabe-Register 6DIR Zwei Serieneingabe/Parallelausgabe-Datenregister
CDIRI und CDIR2 sind vorgesehen. Die Ausgänge werden unter Befehl der I/O-Steuerung
ausgewählt und als parallele Wörter der CCU über die Leitungen CDI präsentiert.
Der Steueranschlußwähler TSCPS, von dem die DI-Register Daten annehmen müssen, wird
durch zwei Bits (2 MSB) höchster Signifikanz der Anschlußadresse CPA von der I/O-Steuerung
ausgewählt, In dieser Einrichtung sind logische Einrichtungen vorhanden, um festzustellen,
wenn eine Nachricht in den DI-Registern empfangen wurde, wobei dies über die Signale
MRI und MR2 der I/O-Steuerung mitgeteilt wird.
-
DI/DO-Steuerung ICC Diese Einrichtung enthält Register ARI und AR2,
die mit den Adressen der Zeitkoppel-Steueranschlüsse geladen sind, an die
Daten
gesendet werden sollen. Sie werden durch "Ladeadresse 1s (LAR?)-und WLadeadresse
2" (LAR2)-Befehle während der gleichen Zeit geladen, während der Daten in die CDO-Register
eingeladen werden. Die beiden Zeitkoppeladressen werden an den korrekten Rahmenzeiten
ausgewählt und zusammen mit einem dekodierten Auslösesignal EN dem Anschlußwähler
TSCPS zugeführt.
-
Wenn DO-Nachrichten zu den Zeitkoppelsteuerungen gesendet wurden,
erhält die I/O-Steuerung ihre Adressen und liefert diese an die Eingabe (I/P)-Anschlußwähler,
bis die Antwortenden DI/Nachrichten empfangen wurden. Wenn die CDI-Registerlogik
CD IR eine Eingabenachricht wahrnimmt, so informiert sie die I/O-Steuerung über
NRI oder MR2, die dann überprüft, wieviele Nachrichten in der letzten Ausgabesequenz
ausgegeben wurden. Wenn lediglich eine Nachricht ausgegeben wurde (was der Fall
sein kann, wenn eine Pfadverfolgung durchgeführt wird), dann wählt die I/O-Steuerung
unmittelbar das CDI-Register aus, das die Nachricht enthält und erzeugt ein wEingabenachricht
fertig"-Signal I/PMR. Wenn zwei Nachrichten gesendet wurden (wie bei der normalen
Herstellung einer RuRverbindung), dann wartet die I/O-Steuerung, bis eine weitere
Eingabenachricht ankommt und erzeugt erst dann das Signal I/PMR. Die CCU fragt dann
nach CDIREG1-und CDI REG 2-Daten, und die I/O-Einrichtung ist für eine weitere I/O-Sequenz
bereit.
-
Ein allgemeines Rücksetzsignal Lösche alle Register" (CLAR) kann an
die I/O-Steuerung z.B. dann angelegt werden, wenn die Antworten auf die Ausgabenachrichten
aufgrund einer fehlerhaften E/S-Steuerung au8er der Zeit kommen.
-
Rufherstellungsdaten, die einen eigenen Zeitkoppel"-Ruf betreffen,
werden in genau derselben Weise gesendet, wie das beim allgemeineren Fall der Fall
ist. Die Adressen im Adressenregister
1 (AR1) und im Adressenregister
2 (AR2) sind identisch und die DO/DI-Rahmenstruktur bleibt aufrechterhalten. Da
zwei Gruppen von Steuerspeichern einer Zeitkoppel-Steueranschlußstelle zugeordnet
ist, ist ein Bit in den DO-Nachrichten enthalten, welches angibt, welcher der Steuerspeicher
aktualisiert werden soll. In ähnlicher Weise enthalten die DI-Nachrichten ein Bit,
das den Ursprungssteuerspeicher kennzeichnet.
-
Mehrheitsentscheidungseinheit (NDU1 bis MDUN. vgl. Fig. 5) Die Mehrheitsentscheidungseinheit
liegt zwischen Jedem Zeitkoppelschalter und den CCUs. Eine Mehrheitsentscheidung
wird bei allen Anfrage-, Aktualisierungsanforderungen etc. angewendet, so daß fehlerhafte
Anforderungen eliminiert werden.
-
Als Ergebnis der Mehrheitsentscheidungen wird eine einzige Nachricht
zu dem Zeitkoppelschalter gesendet.
-
Eine Nachricht vom Zeitkoppelschalter an der Steueranschlußstelle
wird durch die Mehrheitsentscheidungseinheit gepuffert und synchron allen drei CCUs
zugeführt.
-
Ein Blockschaltbild der wesentlichen Funktionen einer Mehrheitsentscheidungseinheit
ist in Fig. 8 dargestellt. Bei diesem Diagramm wird auf zwei Taktsignale 4 MCL und
2 MCL Bezug genommen, die 4 Mb/s-bzw. 2 Mb/s-Frequenzen besitzen.
-
Zwei Datenausgabe-Register MDORI und MDOR2 sind fUr den Fall vorgesehen,
daß ein "eigener Zeitkoppel"-Ruf es erforderlich macht, daß die Anschlußstelle zwei
Nachrichten annimmt, die DO-Rahmenperioden nachfolgen. Der Begriff "eigene Zeitkopplung"
oder "eigener Zeitkoppelschalter" (own time switch) betrifft
hier
nicht nur dieJenige Rufe innerhalb einer einzelnen Zeitkopplung, sondern auch dieJenigen
Rufe von einem Zeitkoppelschalter zu dem Zeitkoppelschalter, der dessen Steueranschlußstelle
teilt.
-
Die Ausgabenachrichten von den drei CCUs werden in Romparatoren C1,
C2 und C3 in der Komparatorspeichereinrichtung CS einem Vergleich unterzogen, und
diese Komparatoren zeigen an, wenn eine Diskrepanz in irgendeiner Stufe während
einer Ausgabenachricht wahrgenommen wird. Wenn die von einer CCU gelieferte Nachricht
gestört oder schlecht ist, dann nehmen zwei Komparatoren eine Diskrepanz wahr, und
es kann daraus geschlossen werden, welche CCU fehlerhaft war. Dies wird an alle
CCUs während der Eingabeantwort auf den Ausgabetransfer übermittelt, wobei die Fehlerberichtssignale
FORM1 und FRM2 verwendet werden. Wenn die Daten aus 2 CCUs gestört sind, stellen
alle 3 Komparatoren eine Diskrepanz fest und die Nachricht wird nicht beachtet.
-
Eine Eingabenachricht kann dennoch erzeugt werden, die angibt, daß
der Ausgang von mehr als einer CCU gestört war. Unabhängig vom Grad der Störung
der Daten erzielt die "2 aus 3"-Mehrheitsentscheidungslogik MD2/3 immer ein Ausgabe
signal auf einer Bit-nach-Bitbasis, und es ist dieses Ausgabesignal, das in das
MDO-Register 1 und das MDO-Register 2 eingeführt wird. Das Register 1 wird während
der ersten DO-Periode und das Register 2 während der zweiten Periode gefüllt. Wenn
die Nachrichten empfangen wurden (oder eine Nachricht empfangen wurde, für den Fall
der Herstellung einer nicht-eigenen Zeitkoppelrufverbindung), wird der Ausgang von
einem der DO-Register ausgewählt, und der Zeitkoppel-Steuerspeicher, der adressiert
wird, schreibt die Daten in seinen Speicher.
-
Dann wird das andere DO-Register ausgewählt (sofern beide Register
Nachrichten enthalten), und die Daten werden in einen Steuerspeicher geschrieben.
Evtl. wird der Steuerspeicher
(s) antworten, und es werden Eingabenachrichten
in die MDI-Register geladen, um eine Übertragung an die CCUs während der Rahmenperiode
zu ermöglichen, die durch die DI/DO-Rahmenstruktur definiert ist.
-
Soitware-Steuerung (CS) vgl. Fig. 1 Die Software-Steuerung enthält
5 Prozesse, die weiter unten in Einzelheiten angegeben werden. Diese Prozesse lassen
sich am besten als funktionale Teile auffassen, obwohl in der Praxis einige von
ihnen in einen einzelnen Prozeß vermengt werden können.
-
1. Der KoppelhantierprozeB Dieser Prozeß nimmt Anforderungen von verschiedenen
Softwareprozessen zur "Verbindungsherstellung", zum wVerbindungsabbau", zum "Verfolgen"
oder zum wPfadreservieren" an. Dieser Prozeß formuliert die Nachrichten zur Abgabe
an das Prozessor-I/O-Medium, um den digitalen Koppelmodul DSS zu steuern. Der Prozeß
nimmt Antworten von diesem Modul an und liefert nach einer Analyse eine Antwort
an den anfragenden Softwareprozeß.
-
2. Restsamalung (debris collection) und Routineveriahren (routining)
Dieser Prozeß führt die Funktionen durch, die erforderlich sind, um einen kontinuierlichen
zufriedenstellenden Betrieb des digitalen Koppelmoduls sicherzustellen. Die Funktionen
werden auf einer Zyklusbasis durchgeführt mit dem Ziel, die gesamte Koppelanordnung
einmal in 12 Stunden zu durchlaufen.
-
Die Funktionen enthalten: 1. Überprüfung der Koppelanordnung bezüglich
Teilpfade und Doppelverbindungen;
2. Testverbindungen über alle
Zwischenleitungen (link); 3. Beständigkeitsprüfung der Verbindungen, und die Bestätigung
der Richtigkeit der beständigen Verbindungen gegen Rufsätze (call records).
-
3. Dianostikorozeß Dieser Prozeß ist verantwortlich für die Diagnose
der Stelle einer Störung bis hinab auf die Modul-Ebene, wenn einmal eine fehlerhafte
Sicherheitsebene identifiziert wurde. Dieser Prozeß empfängt Anfragen, eine Sicherheitsebene
zu untersuchen, und liefert Antworten, die entweder die Einheit identifizieren,
die ersetzt werden soll, oder die angeben, daß der Bereich richtig funktioniert.
-
4. FehlerinterPretationsprozeB Dieser Prozeß empfängt Fehlernachrichten
von dem Koppelhantierprozeß und Fehlernachrichten von der Koppelhardware. Der Prozeß
hält einen Speicher auf einer "leckenden Eimer"-Fehlerzählung, und zwar Jeweils
einen für Jede Sicherheitsebene.
-
Wenn eine Zahl überläuft, wird der Sicherheitsbereich als fehlerhaft
in den Zustandstabellen markiert, und es wird eine Nachricht an den Diagnoseprozeß
zur Analyse gesendet.
-
5. Aktualisierungsprozeß für die Datenbasis Dieser Prozeß behandelt
Anfragen, die die Koppelanordnung und die Datenbasis ändern. Derartige Anfragen
umfassen: a) füge eine neue Einheit hinzu
b) entferne eine Einheit
c) bringe eine Einheit zurück zum Betreiben d) entferne eine Einheit vom Betrieb
e) aktualisiere einen Eingang (entry) in das NTN, um die Ubersetzungstabelle zu
durchlaufen f) lese Zustandstabelleneingang g) lese Ubersetzungstabelloneingang
h) lese Fehlerzählung Von den o.g. Prozessen stellt der Koppelhantierprozeß den
einzigen Prozeß dar, der für das volle Verständnis dieser Ausführungsform der Erfindung
weiter definiert werden muß.
-
Wenn eine Zeitsteuernachricht empfangen wird, überprüft der Prozeß
die Hardware-Eingabewarte schlange der Koppelanordnung und bearbeitet alle Antworten,
die in der Warteschlange warten.
-
Anschließend überprüft der Prozeß seine Warteschlange von wartenden
Anfragen und verarbeitet soviele Anfragen wie nur möglich, wobei sichergestellt
wird, daß die Ausgabewarteschlange der Koppelanordnung nicht den Bereich überschreitet
(overflow).
-
Wenn die Ausgabewarteschlange voll ist, oder wenn die Anfragewarteschlange
leer ist, fahrt der Prozeß andere Aufgaben aus, er behandelt z.B. die Antworten
von dem wSpeicherzuordner, die keine Hardwareschritte erfordern. Durch Verwendung
von Zeitsteuernachrichten, die sicherstellen, daß der Prozeß in regelmäßigen Intervallen
läuft, ist es möglich, unangemessene Verzögerungen bei den einzelnen Anfragen selbst
bei geringen Verkehrsgeschwindigkeiten oder -raten zu vermeiden, wenn der Hantierprozeß
wenig zu tun hat.
-
Aufgabenformat Der Koppelschalterhantierprozeß unterhält eine gemeinsame
AnschluBstelle mit allen Untersystemen und Anfrageprozessen, obwohl alle Anfragetypen
nicht in allen Untersystemen verfUgbar sind. Der in den Anfragen enthaltene Aufgabentyp
definiert die von der Hardware der Koppelanordnung oder des Koppelschalters durchzuführende
Handlung, die normalerweise in das unveränderte Hardware-Steuerregister eingeschrieben
wird. Einige Anfragen erfordern mehrere Hardwareschritte, die vom Koppelschalterhantierer
koordiniert werden müssen.
-
Anfrage-SsntaxprUtung (reque st validation) Jede Anfrage wird vor
der Durchführung syntaxgeprüft. Es wird eine Tabelle gehalten, die die gültigen
Anfragetypen für jeden Anfrageprozeß und den Zielort der Antwort identifiziert.
-
Nach der Syntaxprüfung wird die Koppelschalter-Zustandskarte überprüft,
um zu bestimmen, ob die Koppelhardware über beide Ebenen der Koppelanordnung verfügbar
ist. Anschließend wird dann das in dem Aufgabentyp vorhandene Befehlswort abgewandelt,
um anzugeben, ob beide Ebenen verwendet werden sollen.
-
Auizeichnung von fortlaufenden Anfragen Jede neue Anfrage wird einem
ll-Wort-Datenschlitz der freien Schlitzkette zugeordnet. Alle Wörter der Anfrage
werden im Datenwort zusammen mit einem Zwischenwort gespeichert, wobei das Zwischenwort
die Kette definiert, der die Anfrage angehört, und ferner den Platz innerhalb der
Kette definiert. Vorgesehen ist ferner ein Zeitwort, das verwendet wird, um festzulegen,
wenn eine Antwort auf eine Anfrage überfällig ist.
-
Kettentyoen Der Datenbereich zur Aufzeichnung von ablaufenden Anfragen
enthält 4 Schlitzketten: a) eine freie Kette b) eine Kette von Anfragen, die auf
den normalen Transfer warten c) eine Kette von Anfragen, die zur Pfadüberprüfung
warten d) eine Kette von Anfragen, die den Speicherzugriff unterstützt.
-
Die Ketten a) und b) sind einfach verbunden (singly-linked), da die
Schlitze ständig an den Enden hinzugefügt und von den Köpfen weggenommen werden.
Normale Operationen werden durch Koppelhardware in derselben Reihenfolge durchgeführt,
in der sie abgefragt werden, die Kette b) kann daher in dieser zuerst eingegeben,
zuerst abgerufen"-Betriebsart arbeiten.
-
Die Ketten c) und d) sind zweifach verbundene Ketten, da die Operationen,
auf die die Anfragen innerhalb dieser Kette warten, unterschiedliche Zeitlängen
annehmen können. Obwohl daher Anfragen diesen Ketten ständig am Schwanz zugefügt
werden, können sie von irgendeiner Stelle innerhalb der Kette abgenommen werden.
-
Zeitablaufsverfahren (timeout mechanism) Jede Anfrage ist einem ganzzahligen
Wert zugeordnet, wenn sie angenommen wird. Dieser Wert wird von einem Zeitsteuerwort
erhalten, das Jedesmal um den Wert 1 erhöht wird, wenn eine Zeitsteueraufgabe empfangen
wird. Eine Anfrage wird als zeitlich
abgelaufen angesehen, wenn
eine Antwort auf diese Anfrage nicht empfangen wurde, und wenn die Differenz zwischen
dem laufenden Zeitsteuerwort und dem gespeicherten Wert in dessen Datenschlitz eine
spezielle Grenze erreicht.
-
Um die abgelaufenen Anfragen zu entdecken, müssen die Ketten c) und
d) über 10 ms abgesucht werden, und es muß Jede Aufgabe individuell bezüglich der
Ze itablaufsbedingung überprüft werden.
-
Der Betrieb der zentralen Steuereinheiten CCtJ Das Grunderfordernis
der CCU nach Fig. 6 besteht bei einem Block für sequentielle Logik darin, die Datenwähler
und Demultiplexer zu steuern, die das Auffächern der Koppelsteuerhardware besorgen.
Die Steuerung dieser Erfordernisse wird durch die Funktionalsteuereinheit FCU,'vgl,
Fig. 6, bewirkt. Flußdiagramme in den Fig. 9 bis 12 zeigen die Wechselwirkung zwischen
CCU und den Zeitkoppelsteuerungen.
-
Tatsächliche CCU-Programme enthalten als Grundlage Befehle, die Information
zwischen Register, Uberwachungsfehleranzeigeeinrichtungen und der Steuerung der
Programmzähler übertragen.Die Hardware-Verwirklichung und Ausführung dieser programmieren
Logik kann entweder von einem Vielzweck-Mikroprozessor oder einem spezialisierten,
zähleradressierten Festwertspeicher vorgenommen werden, der so ausgelegt ist, daß
er die erforderliche Steuersequenz erfüllt.
-
Die Koppelsteuerprozeßfunktionen von SEARCH(Suche), SET-UP (Verbindung
herstellen), CLEARDOWN (Verbindung löschen), CHECR (Überprüfen) und TRACE (Pfad
verfolgen) werden Jeweils eine Funktion zu einer Zeit (one-at-a-time) ausgeführt
und sind in den Flußdiagrammen der Fig. 9 bis 12 gezeigt.
-
Es wird angenommen, daß die mit dem Gegenstand vertrauten Personen
die Flußdiagramminformation in eine der Versionen der o.g. Funktionssteuereinheit
umsetzen können. Es wird angenommen, daß diese Flußdiagramme einfach in Mikroprozessor-Programme
oder kombinierende Logikoperationsdiagramme umgesetzt werden können, ohne daß dabei
erfinderische Schritte erforderlich wären.
-
Jedesmal wenn der digitale Koppelsystem-Hantierprozeß eine Nachricht
für die digitale Koppelsystemhardware liefert, fragt es das Zustandsregister der
zentralen Steuereinheiten, CCUs in der Steuerhardware CH nach Fig. 1 ab. Diese Operation
entspricht einem Test, um festzustellen, ob die Ausgabewarteschlange des digitalen
Koppeluntersystems voll ist, wobei diese Operation bei Schritt S1 in Fig. 9 angegeben
ist. Die Durchführung des Schritts S2 betrifft die Operation des Hantierprozesses
(DSSHP). Wenn die Steuerhardware bereit ist, einen anderen Befehl auszuführen, beginnt
eine CCU-Operation (CCUOP), indem die nächste Nachricht von der Ausgabewarteschlange
abgeladen wird und das Befehlswort dieser Nachricht dekodiert wird (Schritt SC1).
Die Nachricht enthält die Identität der digitalen Koppelbeendigungen, die zusammen
mit dem Befehlswort, das die Art der erforderlichen Verbindung festlegt, von einer
Verbindung betroffen ist. Typischerweise enthält das Befehl wort ein linearkodiertes
Feld, das für alle folgenden Funktionen ein Bit besitzt: (i) Pfadsuche (ii) Pfadprüfnng,
(iii) Pfadverfolgung, (iv) Pfadabbruch und (v) automatisches WähIprüfen (routining).
Bestimmte Kombinationen dieser Funktionen sind möglich, und die Dekodierung des
Befehlskodes verursacht einen Eingang (entry) in die Pfadsuch(A)-, Pfad verfolgen
(B)-, oder Pfadabbau (C)-Sequenzen. Typischerweise verursacht ein wPiadsuch- und
Pfadüberprüf"-Befehl Eingang; in die Pfadsuchsequenz während Pfad verfolgen"- und
"Pfad verfolgen und -abbau"-Befehle den Eingang in die Pfad verfolgen Sequenz verursacht,
wohingegen
ein "Abbau"-Befehl einen Eingang in die Pfadabbau oder Pfadlöschsequenz verursacht.
Die Beendigungs-(oder Ruf-) Identitätsinformation enthält für den Rufenden oder
Teilnehmer die Superhighway-Identität SHX und die Superhighway-Kanalidentität CHX
und (ii) für den angerufenen oder Y-Teilnehmer die Superhighwayidentität SHX und
die Superhighwaykanalidentität CHX.
-
Piadsuche (A) Die Fig. 10a und 10b zeigen die für einen Pfadsuchalgorithmus
durchgeführten Operationen, und diese Figuren sollten mit Fig. 10a direkt oberhalb
der Figur lOb angeordnet werden, wie in Fig. 9 dargestellt ist.
-
Die bei einer "Pfadsuche" ausgeführten Operationen beinhalten das
Übertragen der Rufidentitäten zu den zentralen Steuereinheiten CCU (Schritt SH1),
das Suchen und Registrieren eines freien amtsinternen Schlitzes (XOS) in den Zeitkoppelspeichern
eines Paares (Schritte SA2 bis SA5), die Ausbildung des amtsinternen Partnerschlitzes
Y für einen Duplexruf (Schritt SA6), den Verbindungsauibau der Zeitkoppelspeicher
mit den Rufdaten (Schritt SA7 bis SA10), das überprüfen dieser Operation (Schritt
SA11) und das Berichten an das Prozessorsystem, das der Pfadsuchalgorithmus vollendet
ist (Schritt SA 12), wobei angenommen wird, daß ein "Pfadprüfen" nicht außerdem
noch erforderlich ist. Ist ein Pfadprüfen" erforderlich, so wird die Entscheidung
beim Schritt SA 13 unter Bezugnahme auf das Befehlsfeld getroffen. Die Schritte
SA 15, SA 16 und SA 17 verursachen die Durchführung von Pfadprüfoperationen, und
die hierbei geeigneten und verwendeten Operationen können von der Art sein, die
in der Complete Specification mit der Serial Nr. 1 450 457 (britisches Patent) definiert
sind.
-
Während des gesamten Flußdiagramms des "Pfadsuch"-Algorithmus (Fig.
10a und lob) sind gewisse Fehlerbedingungssequenzen vorgesehen. Von diesen Sequenzen
werden die Schritte SA 18 und SA 19 verwendet, wenn ein freier amtsinterner Schlitz
nicht gefunden werden kann, und wenn die in einem Zustandswort eingeschriebene Zustandsinformation
einer Eingabenachricht diese Tatsache mitteilt und bedenkt. Auf ähnliche Weise werden
die Schritte SA20 und SA21 verwendet, wenn ein Pfadsuchfehler festgestellt ist,
wenn die zu den Zeitkoppelsteuerspeichern ausgesendeten Daten nicht mit den von
diesen Steuerspeichern zurückgekehrten Daten übereinstimmen (Schritt SA11).
-
Die Schritte SA22 bis SA24 folgen dagegen, wenn eine Pfadprüf"-Operation
fehl geht.
-
Pfad verfolgen (B) Die Fig. 11a und 11b zeigen die für einen "Pfad
verfolgen"-Algorithmus durchgeführten Operationen, und diese Figuren sollten, mit
Fig. 11a über der Fig. leib, so angeordnet sein, wie in Fig. 9 gezeigt ist.
-
Die beim "Pfad veriolgen" durchgeführten Operationen betreffen die
Konditionierung (Schritt SB1) der Eingabe- und Ausgabedatenwähler des Zeitkoppelsteuerspeichers,
der von dem SHX-Feld der Ausgabenachricht identifiziert ist, die zu dem DSS gesendet
wurde, und die Pfadverfolgeoperation anfordert. Die Kanalzahl CHX des zu verfolgenden
Pfades wird dann (Schritt SB2) dem im Schritt 5B1 ausgewählten Zeitkoppelsteuerspeicher
zugesendet. Wenn die Zeitkoppelsteuerspeicher-Aufzeichnungen, die die Kanalnummer
CHX enthalten, gefunden werden, werden die gesamten Aufzeichnungen von
Jeder
Ebene in den CCU-Komplex eingelesen und getestet (Schritte SB3, SB4 und SB5). Wenn
die CHX-Kanalnummer nicht gefunden wird (SB3 gibt z.B. keine Antwort), werden die
Schritte SB6 und SB7 durchgeführt, die den "Pfad verfolgen"-Befehl vom Zeitkoppelsteuerspeicher
löschen und einen "Zeitablauf" (time-out) dem CCU-Komplex anzeigen.
-
Die Datenvergleichsoperationen, die in dem Schritt SB5 durchgeführt
werden, lauten CHXR = CHX; XOSRPI = XOSRP2; SHXRT1 = SHXRP2 (wobei CHXR, XOSR und
SHXR die empfangenen Felder vom Inhalt der Zeitkoppelschalter der beiden Ebenen
sind, und CHX das vom DSS-Hantierprozeß empfangene Feld darstellt).
-
Die im Schritt SB5 durchgeführten Tests resultieren im Eingang in
eine von vier Sequenzen in Abhängigkeit von den Ergebnissen der angewendeten Tests.
Unter der Annahme, daß keine Fehlerbedingung wahrgenommen wird (d.h., alle getesteten
Daten sind gültig) veranlaßt die Sequenz, daß nach den zweiten Zeitkoppelaufzeichnungen
des Duplexpfades nachgesucht wird (Schritte SB7, SB8, SB9 und SBIO). Bei Koinzidenz
werden die Daten aus den gefundenen Zeitkoppel- und Raumkoppelpunktaufzeichnungen
(TS & SSXP, Schritt SP 11) in den CCtJ Komplex ausgelesen und getestet (Schritt
SB12). Die im Schritt SB12 syntaxgeprüften (validated) Daten sind den im Schritt
SB5 verglichenen Daten ähnlich, und zur gleichen Zeit veranlaßt der Schritt SB13,
daß der Zeitschlitz XOSR (d.h., der für den Zeitkoppelschalter empfangene Zeitschlitz)
gegen XOSS (d.h.
-
gegen den zum Zeitkoppelschalter gesendeten Zeitschlitz) getestet
wird. Venn die beiden Schritte SB12 und SB13 einander gleich sind, werden die Schritte
SBt4 bis SB17 durchgeführt, die veranlassen, daß die I/P-Warteschlange für die Hardwaresteuerung
mit den für den verfolgten Pfad relevanten Daten beladen wird. Bevor eine neue Sequenz
eintritt, wird
der ursprüngliche Befehl getestet (in Schritt SB17),
um festzustellen, ob nach einem "Pfad verfolgen und Pfadabbau" gerufen wurde.
-
Während der Sequenz existieren mehrere Punkte, an denen Fehlerbedingungen
wahrgenommen werden können, die das Zustandswort der Eingangsnachricht, die in der
Hardware-Steuereingabewarteschlange gebildet ist, veranlassen, gemäß der gefundenen
Fehlerbedingung gesetzt zu werden. So verursachen z.B. die Schritte SB18 und SB19,
daß eine fehlerhafte Ebene definiert und verboten wird, während die Schritte SB20
und SB21 bewirken, daß eine "Pfad verfolgen"-Operation aufgeschoben wird, wenn beide
Pfade in den beiden Ebenen als fehlerhaft gefunden werden. Auf ähnliche Weise veranlassen
Teilpfade in beiden (Schritt SB22) oder in einer der beiden (Schritt SB23) Ebenen
einen Eingang in die Schritte SB24 bis SB26, um die "Pfad verfolgen"-Sequenz abzubrechen,
und um eine "Daten nicht kompatibeln-Bedingung anzuzeigen.
-
Abbau (C) Fig. 12A und 12B zeigen die bei dem Pfadabbaualgorithmus
durchgeführten Operationen, und diese Figuren sollen, mit Fig. 12a unmittelbar oberhalb
der Fig. 12b so angeordnet werden, wie in Fig. 9 dargestellt ist.
-
Die bei einem "Pfadabbauw durchgeführten Operationen umfassen das
Adressieren der Datenwähler der Zeitkoppelsteuerspeicher mit SHX(Schritt SC1), das
Einlesen der amtsinternen Schlitzdaten des abzubauenden Rufpfades in die CCU, und
das Überprüfen der Zeitkoppelaufzeichnungen (Schritt SC2, SC3, SC4 und SC5).
-
Unter der Annahme, daß die von den Zeitkoppelsteuerspeicher-Eintritten
gelesenen Daten stimmen, wird der amtsinterne Partnerschlitz (d.h. derjenige, der
durch CHX diktiert wird) im anderen Zeitkoppelschalter gesucht, der aufgrund des
Rufes und der verglichenen Aufzeichnungen (Schritte SC8, SC9, SC10, SC11, SC12 und
SC5) verwendet wird. Eine interne Organisationsanzeige (erster Schritt) wird verwendet,
um die duale Verwendung des Schritts SCS zu erlauben.
-
Wenn beide Gruppen von Eingängen geprüft sind, werden die Schritte
SC7, SC13 und SC15 durchgeführt, um zu überprüfen, daß das gefundene Paar amtsinterner
Schlitze auf denselben Ruf verwendet wurde, indem überprüft wird, daß die amtsinternen
Schlitzwerte durch 256 voneinander getrennt sind.
-
Wenn die obigen Operationen richtig vervollständigt wurden, wissen
die CCUs, daß die gefundenen Zeitkoppelsteuerspeicher-Aufzeichnungen den abzubauenden
Rufpfad betreffen, und die Schritte SC16, SC17, SC18 und SC19 verursachen einen
Eingang in das erste Paar der Zeitkoppelsteuerspeicher (mit TS(A) bezeichnet), die
auf 0 gebracht werden. Die Schritte SC18 und SC19 geben die Prüfoperation an, die
auf die vom TS(A)-Paar zurückgesendeten Daten ausgeübt werden, nachdem die Überschreiboperation
durchgeführt wurde. Die Schritte SC20, SC21, SC22 und SC23 veranlassen einen Eingang
(entry) in das zweite Paar der Zeitkoppelsteuerspeicher (mit TS(B) bezeichnet),
die auf 0 gesetzt werden sollen. Die Schritte SC22 und SC23 geben wieder die Überprüfung
des "Daten-zurUckn-Schrittes an, während der Schritt SC24 überprüft, daß die Aufzeichnungen
zu 0 gemacht sind.
-
Die Durchführung des Schritts SC24 vollendet die tatsächlichen Operationen
des Abbaualgorithmus' soweit davon die Zeitkoppelsteuerspeicher betroffen sind,
und die Schritte
SC25, SC26 und SC27 veranlassen, daß die Prozeßhantier-Eingabenachricht
des digital koppelnden Untersystems in der Eingabewarteschlange der Steuerhardware
gebildet wird.
-
Wie bei den anderen Algorithmen sind in den Fig. 12a und 12b verschiedene
Sequenzen gezeigt, die den Austausch unterschiedlicher Fehlerbedingungen betreffen,
wenn diese auftreten oder wahrgenommen werden.