DE2707612A1 - Verfahren zum herstellen von halbleitervorrichtungen - Google Patents

Verfahren zum herstellen von halbleitervorrichtungen

Info

Publication number
DE2707612A1
DE2707612A1 DE19772707612 DE2707612A DE2707612A1 DE 2707612 A1 DE2707612 A1 DE 2707612A1 DE 19772707612 DE19772707612 DE 19772707612 DE 2707612 A DE2707612 A DE 2707612A DE 2707612 A1 DE2707612 A1 DE 2707612A1
Authority
DE
Germany
Prior art keywords
semiconductor
structures
test
produced
manufactured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772707612
Other languages
English (en)
Inventor
Guenter Dipl Ing Schindlbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772707612 priority Critical patent/DE2707612A1/de
Publication of DE2707612A1 publication Critical patent/DE2707612A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Description

  • Verfahren zum Herstellen von Halbleitervorrichtungen
  • Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleitervorrichtungen, bei dem an der Oberfläche eines scheibenförmigen Halbleiterkristalls mehrere einander gleiche Halbleiterstrukturen gleichzeitig erzeugt werden, bei dem außerdem das durch die einzelnen Fertigungsprozesse dieser Halbleiterstrukturen erzielte Ergebnis durch an mindestens einem Teil der erhaltenen Halbleiterstrukturen vorgenommene Messungen kontrolliert wird und bei dem schließlich der scheibenrormige Halbleiterkristall zwischen den einzelnen erhaltenen Strukturen in Je eine Halbleiterstruktur enthaltende Halbleiterplättchen aufgetrennt wird.
  • Ein solches Verfahren wird sowohl bei der Herstellung von Einzelelementen als auch von integrierten Schaltungen allgemein angewendet. Die zur Uberwachung der Fertigung vorzunehmenden PrUtungen wird man im allgemeinen nicht an Jeder einzelnen der zu erzeugenden und eine Halbleitervorrichtung der betreffenden Fertigungsserie darstellenden Halbleiterstruktur, sondern nur an einzelnen an verschiedenen Stellen der Halbleiterscheibe befindlichen Testexemplaren vornehmen. Diese Testexemplare stimmen bei der bisher üblichen Praxis in ihren Einzelheiten, das heißt vor allem in ihrem geometrischen Aufbau mit den nicht geprüften Exemplaren überein.
  • Hierfür gibt es vor allem zwei Gründe: 1. Es bereitet selbst bei kompliziertesten Strukturen keinen zusätzlichen technischen Mehraufwand, wenn die Teststrukturen mit den übrigen Elementen, die an der Oberfläche des scheibenförmigen Halbleiterkristalls erzeugt werden, übereinstimmen. Andererseits bedeutet eine Abweichung der Teststruktur von der der Fertigungsserie entsprechenden Struktur einen nicht unerheblichen Mehraufwand sowohl an Zeit als auch an technischen Mitteln. Bedingt ist dies vor allem durch die Maskenherstellung, da man die für die Herstellung einer bestimmten Struktur erforderlichen Masken Jeweils nur einmal herzustellen braucht, um die betreffende Maske dann durch Kopie und Repeatertechnik in der gewurischten Anzahl und Anordnung an der Oberfläche der zu behandelnden Halbleiterscheibe erzeugen zu können.
  • 2. Wenn die Teststruktur in allen Punkten der zu fertigenden Serie entspricht, so hat man ein geprüftes Exemplar dieser Serie.
  • Auf diese Vorteile wird Jedoch bei dem erfindungsgemäßen Verfahren bewußt verzichtet, indem bei dem erfindungsgemäßen Verfahren die für die Kontrollmessungen vorgesehenen und gleichzeitig mit den herzustellenden Halbleiterstrukturen in dem scheibenförmigen Halbleiterkristall entstehenden Teststrukturen eine von der Geometrie der zu fertigenden Halbleiterstrukturen abweichende Geometrie erhalten.
  • Handelt es sich um die Herstellung von Einzelhalbleiterbauelementen, zum Beispiel von Transistoren, Dioden, Thyristoren usw., so kann man aus der Vielzahl der auf einer einzigen Halbleiterkristallscheibe erzeugten einander gleichen Elemente an Jedem beliebigen Exemplar die elektrischen Eigenschaften messen, wobei die Auswahl gegebenenfalls nach statistischen Erwägungen im Interesse einer möglichst großen Sicherheit erfolgen kann. Manche Eigenschaften machen sich Jedoch erst dann geltend, wenn das Element mit weiteren Elementen zusammenge- schaltet ist. In einem solchen Falle kann es von Interesse sein, die Teststrukturen komplexer als die eigentlichen herzustellenden Halbleiterstrukturen auszugestalten, indem man neben dem Halbleiterelement mindestens noch ein weiteres in mindestens einer der Teststrukturen herstellt und entsprechend den Gepflogenheiten der IC-Technik mit dem der betreffenden Fertigungsserie entsprechenden Halbleiterelement zusammenschaltet und an der Kombination der in der Teststruktur vereinigten Halbleiterelemente mindestens eine Kontrolimessung vornimmt, deren Ergebnis dann mit zur Beurteilung der übrigen in der Halbleiterkristallscheibe erzeugten Halbleiterelemente mit herangezogen wird.
  • Vielfach ist es Jedoch gerade umgekehrt, daß wenigstens in schaltungsmäßiger Beziehung die Teststrukturen einfacher als die der zu fertigenden Halbleiterserie entsprechenden Strukturen konstruiert sind. Das ist vor allem dann der Fall, wenn es sich um die Herstellung von komplizierteren integrierten Halbleiterschaltungen handelt. Sicherlich wird man in diesem Fall auch Kontrollmessungen an mindestens einer der zu fertigenden Serie voll entsprechenden Teststruktur vornehmen, die dann im einzelnen eine im vollen Maße dieser Serie entsprechende Halbleitervorrichtung darstellt und nach erfolgten Kontrollmessungen dementsprechend weiter verwendet werden kann. Daneben ist es Jedoch für die Beurteilung mitunter auch von Bedeutung, Eigenschaften von Einzelelementen oder Teilkomplexen der herzustellenden komplizierteren Halbleitervorrichtung beurteilen zu können, so daß dementsprechend die Geometrie der Teststrukturen einfacher als die der übrigen in der Halbleiterscheibe entstehenden Strukturen ausgelegt wird.
  • Der Begriff "Halbleiterstruktur" wird im vorliegenden im Sinne der geometrischen Ausgestaltung der Fenster in den Maskierungs- und Schutzschichten, der geometrischen Ausgestaltung der pn-Ubergänge, der Elektroden, der die Elektroden verbindenden Leitbahnen gebraucht. Der Begriff "gleichzeitige Herstellung" besagt, daß die zu prüfenden Einzelheiten in den Test strukturen durch denselben Prozeß wie ihre Analoga in den der herzustellenden Serie entsprechenden Produktstrukturen entstehen. pn-Ubergänge, E1ektrod#n, Maskierungs und Schutzschichten haben in den Teststrukturen im allgemeinen dieselben Tiefen und Stärken wie in den Produktstrukturen. Geändert wird lediglich die Geometrie in lateraler Beziehung. Da man in der Halbleitertechnik neben den dem Jeweils zu erreichenden Ziel entsprechenden Technologien vor allem die Einwirkungsbereiche der angewendeten Technologie begrenzende Masken anwendet, die ihrerseits mit größter Genauigkeit und Reproduzibilität mittels Photolack-Ätztechnik oder Photolack-Bedampfungstechnik herstellbar sind, so hat man auch die Möglichkeit, nicht nur die zu fertigenden Produktstrukturen, sondern auch die - Vereiniachungen und/oder Abwandlungen der Produktstrukturen darstellenden - Teststrukturen mit ebenfalls größter Genauigkeit und Reproduzierbarkeit herstellen zu können.
  • Dabei gibt es unter anderem folgende Möglichkeiten: a) Es werden bei der Fertigung einer gegebenen Serie von Halbleitervorrichtungen auf einer gemeinsamen Halbleiterscheibe gleichzeitig Teststrukturen mit unterschiedlichen Geometrien verwendet. Betrifft beispielsweise die herzustellende Halbleiterstruktur die Kombination einer Diode mit einem bipolaren Transistor und einem Feldeffekttransistor, so kann zum Beispiel eine Teststruktur lediglich die Kombination des bipolaren Transistors mit dem Feldeffekttransistor, zwei weitere Teststrukturen Jeweils die Kombination Je eines dieser Transistoren mit der Diode und drei weitere Teststrukturen Je eines der beteiligten Halbleiterbauelemente darstellen.
  • b) Bei Verwendung mehrerer Teststrukturen wird man diese an verschiedenen Stellen der zu behandelnden Halbleiterscheibe, zum Beispiel in der Nähe der Ränder und etwa im Zentrum der Halbleiterscheibe anordnen, um zum Beispiel die Einflüsse von Temperaturunterschieden auf der Halbleiterscheibe bei den einzelnen Technologien auf über die ganze Halbleiter scheibe verteilt erzeugten Produkt strukturen und die aus diesen nach Auftrennung der Halbleiterscheibe erhaltenen Halbleitervorrichtungen beurteilen zu können.
  • Vielfach benötigt man trotz der größeren Komplexität der zu fertigenden Halbleitervorrichtungen für Testzwecke mehr äußere Anschlüsse als für die eigentlichen herzustellenden Vorrichtungen. Dies führt zur Unterteilung der einzelnen Teststrukturen in Teilfelder, in denen Jeweils eine zwar ein Analogon in den zu fertigenden Strukturen, aber kein Analogon in den anderen Teilfeldern der betreffenden Teststrukturen besitzende Teilstruktur erzeugt wird, die dann von den entsprechenden elektrischen Anschlüssen umgeben ist. Diese sind dann zwar an den Rand des betreffenden Teilfelds, nicht aber überall an den Rand der betreffenden Gesamtteststruktur herausgeführt.
  • Andererseits kann es zweckmäßig sein, die Jeweils nur einen Teil der zu fertigenden Strukturen umfassenden Teststrukturen auf der zu bearbeitenden Halbleiterscheibe derart unterschiedlich auszulegen, daß zwar Jede Teststruktur einen Teil einer herzustellenden integrierten Halbleiterscheibe beinhaltet, daß aber die insgesamt auf der Halbleiterscheibe vorgesehenen Teststrukturen verschiedenen Kategorien zuzuordnen sind, die Jeweils verschiedenen Schaltgruppen der herzustellenden Schaltungen entsprechen.
  • Zum messenden Kontrollieren von in einer einzigen Halbleiterscheibe simultan erzeugten Halbleitervorrichtungen, insbesondere integrierten Schaltungen, sind sogenannte Meßkarten im Gebrauch, die vom entsprechenden Handel geliefert werden. Diese bestehen aus einem mit einer zentralen Öffnung versehenen kartenförmigen Isolierkörper, an dessen Oberfläche beziehungsweise in dessen Inneren gegeneinander elektrisch isolierte Leitungen geführt sind, welche von je einer in die Öffnung hineinragenden Spitze ausgehen und zu Je einer beispielsweise am Rande der Meßkarte angeordneten zweiten Anschlußstelle führen, die den Anschluß an ein entsprechendes Meßgerät erlauben.
  • Die Meßkarte dient zur Vermittlung der elektrischen Verbindung zwischen den Anschlußstellen der auf der Halbleiterkristallscheibe erzeugten Struktur und den für die Prüfung eingesetz- ten Meßgeräten, indem die bereits mit den Meßgeräten verbundene Meßkarte mit Je einer der in die zentrale Öffnung hineinragenden Spitzen gleichzeitig auf Je eine Anschluß stelle der zu prüfenden Struktur, zum Beispiel mittels eines Testautomaten, aufgesetzt wird.
  • Da häufig, insbesondere bei komplizierteren integrierten Schaltungen, die Anzahl der äußeren Anschlüsse merklich 'xlAeiner als die Anzahl der insgesamt in der zu erzeugenden Struktur wirksamen elektriswhen Verbindungen ist, würde man unter Umständen für die Prüfung der zu fertigenden Struktur oftmals eine bedeutend einfachere, das heißt mit verhältnismäßig wenig Meßspitzen ausgestattete Meßkarte, als zum Beispiel für die Prüfung bei einer nur einen Teilkomplex der zu fertigenden Struktur darstellenden Teststruktur benötigen. Hier empfiehlt es sich, wie bereits angedeutet wurde, die Teststruktur abermals zu unterteilen. Dabei entstehen Teilfelder mit Jeweils einer Unterstruktur, wobei die Unterstrukturen nicht völlig übereinstimmend miteinander ausgestaltet sind. Sie werden zweckmäßig so ausgelegt, daß die äußeren Anschlüsse in allen Fällen miteinander übereinstimmen, so daß zur messenden Prüfung aller Teilfelder und gegebenenfalls auch einer zu fertigenden Struktur mit derselben Meßkarte gearbeitet werden kann.
  • Obwohl die Ausgestaltung der Teststrukturen, sei es in Beziehung der Ausgestaltung der pn-übergänge, sei es in Beziehung auf die Ausgestaltung von Elektroden und Leitbahnen, von Fall zu Fall sehr verschieden sein kann und in erster Linie von der Ausgestaltung der zu fertigenden Halbleiterstrukturen abhängt, soll doch an Hand der Fig. 1, 2 sowie 3 und 4 das Verfahren gemäß der Erfindung etwas konkreter erläutert werden. Dabei ist in Fig. 1 beziehungsweise 3 die das herzustellende Produkt darstellende Halbleiterstruktur und im Falle der Fig. 2 beziehungsweise 4 Je ein Beispiel einer möglichen Teststruktur entsprechend den bisherigen Ausführungen dargestellt.
  • Ist beispielsweise die serienweise herzustellende und in großer Anzahl in der dem erfindungsgemäßen Verfahren entsprechenden Weise auf einer einzigen Halbleiterscheibe zu erzeugenden und gewöhnlich rasterartig anzuordnenden Fe;rti gungs struktur ein in integrierter Halbleitertechnik herzustellender - insbesondere bipolarer - Speicher nebst zugehörigem X-Dekoder und Y-Dekoder, so nimmt die eigentliche Struktur die schraffierte Fläche A ein. In dieser hat man sich in bekannter Weise anzuordnende Speicherzellen (zum Beispiel bistabile Flip-Flop-Zellen in matrixförmiger Anordnung) vorzustellen, die über einzelne auf einer abdeckenden Si02-Schicht aufgebrachte und gegeneinander isolierte Leitbahnen zunächst an die ebenfalls in IC-Technik erzeugten beiden Dekoder angeschaltet sind. Zur äußeren elektrischen Beaufschlagung sind im Beispielsfalle zehn Anschlußelektroden E1 ... E10 vorgesehen, die am Rand der eigentlichen Halbleiterstruktur und damit der Fläche A angeordnet sind. Sie sind über gegenüber dem Halbleiterkörper der betreffenden Struktur sowie gegeneinander elektrisch isolierte Leitbahnen, die auf an der Halbleiteroberfläche erzeugten Isolierschichten, insbesondere Si02-Schichten, aufgebracht sind, mit - den Halbleiterkörper an den Jeweils erforderlichen Stellen kontaktierenden - Elektroden verbunden. Zu bemerken ist, daß praktisch das gesamte zur Verfügung stehende Areal des scheibenförmigen Halbleiterkristalls von diesen Produktstrukturen gemäß Fig. 1 eingenommen sind. Von einer zeichnerischen Darstellung von Strukturdetails, wie zum Beispiel pn-Übergängen, inneren Elektroden sowie der Leitbahnen wurde abgesehen.
  • Ein Beispiel für eine zugehörige Teststruktur ist in Fig. 2 gezeichnet. Statt eines einzigen Strukturfeldes A sind hier mehrere Struktur-Teilfelder vorgesehen, die im Beispielsfall mit B, C, D, E, F und G bezeichnet sind. Die Elektroden am Rande der Gesamtstruktur stimmen mit Fig. 1 überein. Jedoch sind noch weitere Elektroden E11 ... E15 vorgesehen, die sich zwischen den einzelnen Teilfeldern befinden und zur Kontaktierung der benachbarten Teilteststrukturen dienen.
  • Die in den einzelnen Teilfeldern B ... G erzeugten Halbleiterstrukturen sind im Beispielsfalle Schaltungsteilen der zu fertigenden Halbleiterstrukturen analog. So kann zum Beispiel die durch die Elektroden E1 E29 E3 beaufschlagte Teilstruktur B dem Speicher beziehungsweise einer von diesem abweichenden Kombination der in dem herzustellenden eigentlichen Produkt gemäß Fig. 1 verwendeten Speicherzellen gewidmet sein und stellt demgemäß ein Feld von Speicherzellen dar, das in einer von der Produkt struktur gemäß Fig. 1 verschiedenen Weise mit äußeren Anschlüssen, also im Beispielsfalle mit den Elektroden E1, E2, E3, kontaktiert ist. (Die Kontaktierung des Speichers bei der zu fertigenden Struktur gemäß Fig. 1 kann in ganz anderer Weise, teils durch innere Anschlüsse, teils durch äußere Anschlüsse A1 ... A10 als im Teilfeld B durchgeführt sein.) Das Teilfeld C der Teststruktur mit den beiden Anschlüssen E4 und E5 kann zum Beispiel der einzelnen Flip-Flop-Zelle des Speichers, das Teilfeld D den einzelnen Transistoren des Speichers beziehungsweise der Dekoder gewidmet sein, wobei im Falle des Teilfelds D die Kontaktierung über die zusätzlichen Elektroden E11, E12 und E13 erfolgt. Teilfeld E, das durch die Anschlüsse E6, E7, E8 kontaktiert wird, dient der Erprobung der Dekoder des Speichers, Teilfeld F der Erprobung von Teilen der Stromversorgung und Teilfeld G und Teilfeld H dient beispielsweise der Kontrolle der Eigenschaften der verwendeten Dioden.
  • Solche Teststrukturen sind systematisch unter den normalen, also das herzustellende Produkt erzeugenden Strukturen auf der Halbleiterscheibe verteilt.
  • Die für die Messung der Eigenschaften sowie Kontrolle vorgesehenen Meßkarten werden dann zweckmäßig der in Fig. 2 dargestellten Struktur angepaßt. Dies bedeutet, daß die Testspitzen der Meßkarte und deren äußere Anschlüsse auf die Geometrie der Elektroden E1 ... E15 ausgerichtet ist. Werden dann die Spitzen der Meßkarte mit den Elektroden E1 ... E15 einer der auf der Halbleiterscheibe vorgesehenen Teststruktur, zum Beispiel mittels eines Meßautomaten, in Kontakt gebracht beziehungsweise gehalten, so hat man die Möglichkeit, die Eigenschaften Jeder der in den Teilfeldern B ... H verteilten Unterstrukturen des herzustellenden Halbleiterprodukts messend zu kontrollieren. Da die Oberfläche der dem zu erzeugenden Produkt entsprechenden Struktur gemäß Fig. 1 an den den zusätzlichen Elektroden E11 ... E15 entsprechenden Stellen mit einer Isolierschicht abgedeckt ist, kann die für die Teststruktur gemäß Fig. 1 verwendete Meßkarte ersichtlich auch zur Kontrolle des eigentlichen Produkts gemäß Fig. 1 eingesetzt werden, wodurch dann die infolge der Integration bedingten Eigenschaften gemessen werden können.
  • Im Falle der Fig. 3 und 4 wird gezeigt, wie man durch Unterteilung einer Teststruktur in Teilfelder die Anzahl der Anschlußstellen erheblich vergrößern kann. Stellt beispielsweise Fig. 3 die 28 Anschlußstellen einer herzustellenden Struktur oder auch einer komplexeren Teststruktur dar, so kann man durch Aufteilung des von der Struktur' gemäß Fig. 3 eingenommenen Felds auf der Halbleiteroberfläche in Teilfelder, zum Beispiel in vier Teilfelder gemäß Fig. 4, die Zahl der äußeren Anschlüsse, da diese auch zwischen den Teilfeldern der Teststruktur angeordnet werden können, erheblich, zum Beispiel auf insgesamt 48 vergrößern, ohne hierfür die Elektroden kleiner gestalten zu müssen.
  • Zusammenfassend soll zum Abschluß dieser Darstellungen nochmals die von der Erfindung gelöste Aufgabe und verschiedene Möglichkeiten der gemäß der Erfindung vorgeschlagenen Teststrukturen dargestellt werden. Dabei ist noch der Vollständigkeit halber zu bemerken, daß man für die gemäß der Erfindung vorzusehenden Teststrukturen im Prinzip auch eigene Halblei- terscheiben vorsehen kann, die zwar in ihren Eigenschaften völlig mit den mit den herzustellenden Produkt strukturen zu beaufschlagenden Halbleiterscheiben sowohl in geometrischer als auch in physikalisch chemischer Beziehung übereinstimmen, die aber ausschließlich mit - gegebenenfalls verschiedenen -der zu fertigenden Serie von Halbleitervorrichtungen zugeordneten Teststrukturen versehen werden, während durch die der zur Herstellung dieser Teststrukturen dienenden Prozesse zu gleicher Zeit auf den übrigen Halbleiterscheiben Jedoch statt der Teststruktur infolge abweichender Maskierungsprozesse der zu der fertigungsmäßig herzustellenden Struktur entsteht.
  • Beim Einfahren einer neuen Technologie oder beim Erproben einer neuen Halbleiter-Schaltkreisfamilie ist eine große Anzahl von Messungen und Untersuchungen erforderlich, wozu man sehr viele äußere Anschlüsse für die zu messenden Strukturen benötigt. Da die Messungen möglichst automatisch ablaufen sollen, sind die äußeren Anschlüsse der Halbleiterstrukturen über eine Meßkarte an das Maßsystem anzuschließen. Die für die zu messende Struktur zur Verfügung gestellte Fläche auf der Halbleiterscheibe soll Jedoch durch die für die Meßkarten erforderliche Anordnung der Anschlußstellen der zu messenden Halbleiterstruktur nicht unnötig vergrößert werden.
  • Für komplexe zu messende Strukturen haben übliche Meßsysteme nicht genügend Kanäle. Häufig sind auch einsatzbereite Auswertprogramme (o. a. aus Gründen der Speicherkapazität) nicht für genügend Parameter ausgelegt.
  • Meßkarten für komplexe Strukturen benötigen viele Prüfspitzen und werden damit teuer, störanfällig und schwer Justierbar.
  • Wenn man hingegen gemäß der Erfindung mindestens einen Teil der bei einem gemeinsamen Fertigungsprozeß in derselben Herstellungsanordnung entstehenden Halbleiterstrukturen mit einer von der der zu fertigenden Halbleiterstruktur verschiedenen Geometrie auslegt und die damit verbundenen Möglichkeiten -angepaßt auf den einzelnen - konkreten Fall - ausnutzt, so lassen sich ersichtlich alle diese Schwierigkeiten beheben.
  • Zum Beispiel wird man die zu fertigende Struktur in Schaltuntergruppen aufteilen, die ein für die Beurteilung der zu fertigenden komplexeren Struktur ausreichendes Meßergebnis bringen können, denen dann Jeweils eine Teststruktur beziehungsweise eine Testunterstruktur entspricht, die simultan mit der zu fertigenden Halbleiterstruktur entsteht, und die Jeweils lediglich eine der zur Verfügung stehenden Meßapparatur, zum Beispiel Meßkarte, entsprechende Anzahl von Anschlußstellen aufweist.
  • Andererseits kann in einer Teststruktur ausschließlich nur ein für eine zu fertigende Struktur besonders wesentliches aber auch besonders kritisch herzustellendes Halbleiterelement -losgelöst vom Zusammenhang der wesentlich komplizierteren Umgebung in der zu fertigenden Struktur - hergestellt und für sich allein beurteilt werden, um Rückschlüsse über sein elektrisches Verhalten in der komplexeren Produkt struktur zu ermöglichen.
  • Wesentlich ist außerdem, daß man bei dem erfindungsgemäßen Verfahren die für die Teststruktur vorgesehene, in ihrer Größe und Gestalt der für Je eine der zu fertigenden Strukturen zur Verfügung gestellte Halbleiterfläche in Teilbereiche unterteilen kann, um welche dann die Anschlußstellen längs ihrer Peripherie in der aus Fig. 2 ersichtlichen Weise angereiht werden.
  • Dadurch erhält man genügend Anschlußstellen am Rand der Teilbereiche, die für eine auf die Größe der Teilbereiche ausgelegte Meßkarte erreichbar sind. (Zu bemerken ist an dieser Stelle, daß eine Anordnung von Anschlußstellen in mehreren Reihen um die zu messende Struktur statt einer zwei oder mehrere Meßkarten erfordern.) Da bei angenähert quadratischen Feldern der Platzbedarf mit dem Quadrat der Seitenlänge wächst, während die Umfangslänge als Maß für die Zahl der möglichen äußeren Anschlußstellen nur linear zur Seitenlänge zunimmt, wird das Umfangs-Flächenverhältnis bei einer Vergrößerung des für eine zu fertigende Halbleiterstruktur benötigten Felds auf der Halbleiteroberfläche um so ungünstiger, Je grö-Ber dieses Feld ist.
  • Sind die Teilbereiche bei einer in Teilbereiche unterteilten Teststruktur nicht gegeneinander verdreht auf der Halbleiterscheibe erzeugt worden, so können alle mit nur einer Justierung der Halbleiterscheibe in dem Meßautomaten gemessen werden. Es kann dann Je eine Art von Testunterstruktur pro Durchlauf der Scheibe durch die Meßautomatik gemessen werden. Man kann aber auch alle Arten der in der Teststruktur vereinten Testunterstrukturen in einem einzigen Durchlauf der Halbleiterscheibe durch den Meßautomaten messen. Dabei muß das Meßprogramm Jeweils auf die richtige Unterstruktur umgeschaltet werden, was man über eine Software-Maske im Meßprogramm, über einen mitlaufenden Zähler oder über die Messung einer Unterscheidungsstruktur erreichen kann.
  • 10 Patentansprüche 4 Figuren l e e r s e i t e

Claims (10)

  1. Patentansprüche verfahren zum Herstellen von Halbleitervorrichtungen, bei dem an der Oberfläche eines scheibeniormigen Halbleiterkristalls mehrere einander gleiche Halbleiterstrukturen gleichzeitig erzeugt werden, bei dem außerdem das durch die einzelnen Fertigungsprozesse dieser Halbleiterstrukturen erzielte Ergebnis durch an mindestens einem Teil der erhaltenen Halbleiterstrukturen vorgenommene Messungen kontrolliert wird und bei dem schließlich der scheibenförmige Halbleiterkristall zwischen den einzelnen erhaltenen Strukturen in Je eine Halbleiterstruktur enthaltende Halbleiterplättchen aufgetrennt wird, d a d u r c h g e k e n n -z e i c h n e t , daß die für die Kontrollmessungen vorgesehenen und gleichzeitig mit den herzustellenden Halbleiterstrukturen in dem scheibenförmigen Halbleiterkristall entstehenden Teststrukturen eine von der Geometrie der zu fertigenden Halbleiterstrukturen abweichende Geometrie erhalten.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß gleichzeitig Teststrukturen mit unterschiedlichen Geometrien auf derselben Halbleiterscheibe verwendet werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß bei Verwendung mehrerer Teststrukturen diese über die Oberfläche des Halbleiterkristalls verteilt erzeugt werden.
  4. 4. Verfahren zum Herstellen von Halbleiterverbundanordnungen mit Jeweils mehreren einander gleichen Halbleiterbauelementen nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß in mindestens einer Teststruktur dieses Halbleiterbauelement in einem im Vergleich zu seiner Beschaltung in der herzustellenden Halbleiterverbundanordnung vereinfachten Beschaltung erzeugt wird.
  5. 5. Verfahren nach Anspruch 4, d a d u r c h g e k e n n -z e i c h n e t , daß ein in der herzustellenden Halbleiterverbundanordnung mit weiteren Elementen zusammengeschaltetes Halbleiterbauelement in mindestens einer Teststruktur für sich allein, das heißt lediglich mit den erforderlichen Anschlüssen, gleichzeitig mit denselben Halbleiterbauelementen in den sonst auf der Halbleiterscheibe zu erzeugenden Halbleiterverbundanordnungen hergestellt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß ein zu fertigendes Halbleiterbauelement in den Teststrukturen in einem anderen Schaltungszusainmenhang als in den zu fertigenden Halbleiterstrukturen erzeugt wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß in den zu fertigenden Strukturen als auch in mindestens einer Teststruktur vorkommende, an sich gleiche Teilstrukturen in der Teststruktur in einem anderen Maßstab als in den zu fertigenden Strukturen erzeugt werden.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß trotz unterschiedlicher geometrischer Gestaltung von Teststruktur und zu fertigender Struktur beide in geometrisch identischer Weise mit für den äußeren Anschluß vorgesehenen Anschlußstellen versehen werden.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß mindestens eine der auf der Halbleiterscheibe neben den zu fertigenden, einander gleichen Strukturen zu erzeugende Teststruktur in Teilfelder unterteilt ist, die ihrerseits mit Je einer Je einem Teil der zu fertigenden Struktur entsprechenden Teilstruktur beaufschlagt sind.
  10. 10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n -z e i c h n e t , daß die in den einzelnen Teilfeldern der Teststruktur erzeugten Teilstrukturen trotz ihrer geometrischen Verschiedenheit in geometrisch identischer Weise mit für den äußeren Anschluß vorgesehenen Anschlußstellen versehen werden.
DE19772707612 1977-02-22 1977-02-22 Verfahren zum herstellen von halbleitervorrichtungen Withdrawn DE2707612A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772707612 DE2707612A1 (de) 1977-02-22 1977-02-22 Verfahren zum herstellen von halbleitervorrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772707612 DE2707612A1 (de) 1977-02-22 1977-02-22 Verfahren zum herstellen von halbleitervorrichtungen

Publications (1)

Publication Number Publication Date
DE2707612A1 true DE2707612A1 (de) 1978-08-24

Family

ID=6001877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772707612 Withdrawn DE2707612A1 (de) 1977-02-22 1977-02-22 Verfahren zum herstellen von halbleitervorrichtungen

Country Status (1)

Country Link
DE (1) DE2707612A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0112998A1 (de) * 1982-12-29 1984-07-11 International Business Machines Corporation Konzept zum elektrischen Testen des Produktionsausschusses integrierter Schaltungen
US5576223A (en) * 1993-03-31 1996-11-19 Siemens Aktiengesellschaft Method of defect determination and defect engineering on product wafer of advanced submicron technologies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0112998A1 (de) * 1982-12-29 1984-07-11 International Business Machines Corporation Konzept zum elektrischen Testen des Produktionsausschusses integrierter Schaltungen
US5576223A (en) * 1993-03-31 1996-11-19 Siemens Aktiengesellschaft Method of defect determination and defect engineering on product wafer of advanced submicron technologies

Similar Documents

Publication Publication Date Title
DE2557621C2 (de) Elektronisches Prüfsystem
DE102004027489B4 (de) Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE3008754C2 (de)
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
DE69432016T2 (de) Verfahren zur Herstellung integrierter Schaltungen und erzeugte Halbleiterscheibe
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE2707612A1 (de) Verfahren zum herstellen von halbleitervorrichtungen
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE2823554A1 (de) Hochintegrierte schaltung
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE1901665A1 (de) Integrierte Halbleiterschaltung in monolithischer Bauweise
DE19906396C2 (de) Verfahren und System zum Bestimmen der Fehlerstrukturen von hergestellten Halbleiterscheiben bei einer automatisierten Halbleiterscheiben-Abnahmeprüfung
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE10014914C2 (de) Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat
DE3530578A1 (de) Struktur zur qualitaetspruefung einer substratscheibe aus halbleitermaterial
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
EP0427328B1 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung
EP0066836A2 (de) Verfahren zur Kennzeichnung von Halbleiterchips und kennzeichenbarer Halbleiterchip
DE10340714B3 (de) Teststruktur für ein Single-sided Buried Strap-DRAM-Speicherzellenfeld
DE10214885C1 (de) Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
EP1266404B1 (de) Test-schaltungsanordnung und verfahren zum testen einer vielzahl von elektrischen komponenten
DE2240654A1 (de) Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen
DE4307578A1 (de) Widerstandsleiter

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee