DE2701735A1

DE2701735A1 - Spannungsvervielfachungsschaltung

Info

Publication number: DE2701735A1
Application number: DE19772701735
Authority: DE
Inventors: Jun R Kenneth Hose; Stephen M Martin; Keith Riordan
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1976-01-26
Filing date: 1977-01-18
Publication date: 1977-07-28
Also published as: GB1552669A; US4053821A; CH617800A5; JPS5291156A; FR2339280A1

Description

Feirchild Camera and Instrument Corporation

464 Ullis .Street

Mountain View, California 94040

Spannungsvervielfachungsschaltung

Pie Jriinc.v.nf; bezieht sich auf eine Spannungsvervielfschungsschaltung, unu sie bezieht sich insbesondere auf eine Schaltung zur Erzeugung einer verhaltnismässig hohen, z. B. als Speisespannung geeigneten Spannung, aus einer Spannungsquelle mit verhaltnismässig niedriger Spannung. Eine solche verhyltnismässig hohe Spannung ist beispielsweise zur Versorgung kleiner elektronischer Anordnungen bzw. Schaltungen, z. B. Zeitanzeigeschaltungen für die Verwendung in elektronischen Uhren, insbesondere Armbanduhren, geeignet.

Spannungsvervieliachungsschaltungen sind bekannt. Bei einer solchen bekannten Spannungsvervielfachungsschaltung werden z. B. Kondensatoren und Dioden verwendet, um eine Ausgangsspannung zu erzeugen, deren V/ert gleich dem zweifachen des Scheitelwerts der Eingangswechselspannung ist. Vie noch eingehender beschrieben werden wird, sind bekannte Einrichtungen dieser Art ungeeignet für die Anwendung bei niedrigen Spannungen, und zwar wegen des Spannungsverlustes, welcher über der Diode oder den Dioden abfallt. Eine bekannte Spannungsvervielfachungsschaltung neuerer Art ist in US-PS 3 ei5 354 (Electronic Watch) beschrieben, welche am 11. Ju-

709830/0687

ni 1974 für Richard L. Sirocka und David F. Broxterman ausgegeben wurde. Diese bekannten Spannungsvervielfachungsschaltungen enthalten Transistorschalteinrichtungen, eine Induktivität, eine Kapazität und eine Diode; die Arbeitsweise beruht auf dem Prinzip der Induzierung einer verhältnismässig hohen Spannung in einer Induktivität durch schnelle Änderung des durch die Induktivität fliessenden Stromes. Der Ausgang wird gleichgerichtet und durch die Diode und den Kondensator "geglättet". Eine solche Spannungsvervielfachungsschaltung bereitet hinsichtlich der Miniaturisierung Schwierigkeiten; ein besonderes Problem ist die räumliche Packung bei der Verwendung in kleinen Einrichtungen, beispielsweise elektronischen Armbanduhren, da es bei solchen Anwendungsfällen stets erwünscht bzw. erforderlich ist, Komponenten ausserhalb der integrierten Schaltung zu eliminieren.

Eine andere bekannte Einrichtung zur Spannungsvervielfachung ist In einem Aufsatz beschrieben, welcher unter der Bezeichnung "CMOS-Circuits for Digital Watches" von James Kerine auf einem Seminar "Electronic Watches", Teil I und II des "1975 Wescon Professional Program of San Francisco" am 16. Sept. 1975, ausgegeben wurde.

Auf Seite 4, Fig. 5, dieses Aufsatzes ist eine "Spannungsverdrelfacher-Schaltung" (Voltage Tripler Circuit) dargestellt, bei der CMOS-Elemente zur Vervielfachung einer Eingangs spannung mit niedrigem Viert auf einen verhältnismässig hohen Ausgangswert benutzt werden.

Die Erfindung bezweckt die Verbesserung der bekannten Spannungsvervlelfachungsschaltungen, wobei unerwünschte Spännungsabfälle vermieden werden und die Anpassung an die Technik kleiner elektronischer Uhren erleichtert wird.

709830/0687

~ζ~ 27Q1735

Gemäss der Erfindung ist eine Spannungsvervielfachungsschaltung vorgesehen, welche im wesentlichen die folgenden Bestandteile aufweist: Eine Quelle zur Erzeugung eines Bezugstaktsignals; zwei Bezugsspannungsquellen; eine erste Spannungspegel-Verschiebungsschaltung, deren erster Eingang mit dem Bezugstaktsignal gekoppelt ist und welche zwischen den beiden Bezugsspannungsquellen liegt; einen LadungsspReicher, welcher zwischen dem Bezugstaktsignal und dem zweiten Eingang der ersten Spannungspegel-Verschiebungsschaltung liegt; und einem Schalter, welcher zwischen dem zweiten Eingang der ersten Spannungspegel-Verschiebungsschaltung und einer ersten der beiden Bezugsspannungsquellen liegt, wobei ein Schalteingang mit einem Ausgang der ersten Spannungspegel-Verschiebungsschaltung gekoppelt ist.

Ausserdem kann die beschriebene Spannungsvervielfachungsschaltung zur Vervierfachung einer Spannung verwendet werden, indem folgende Bestandteile hinzugefügt werden: Eine Quelle eines zweiten Bezugstaktsignals; eine zweite Spannungspegel-Verschiebungsschaltung, deren erster Eingang mit dem zweiten Bezugstaktsignal gekoppelt ist und deren zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegel-Verschiebungsschaltung und einem Ausgang verbunden ist; eine dritte Spannungspegel-Verschiebungsschaltung, deren erster Eingang mit dem Ausgang der zweiten Spannungspegel-Verschiebungsschaltung gekoppelt und deren zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegel-Verschiebungsschaltung gekoppelt ist; ein zweiter Ladungsspeicher, welcher zwischen den Ausgang der zweiten Spannungspegel-Verschiebungsschaltung und eine Ausgangsklemme der Vervielfachungsschaltung geschaltet ist; und ein zweiter Schalter, welcher zwischen dem Ausgang des Konverters und dem zweiten Eingang der ersten und dritten Spannungspegel-Verschiebungsschaltung liegt.

Die Vorteile der vorliegenden Erfindung bestehen vor allem darin, dass weniger Teile ausserhalb einer Integrierten

709830/0687 - A -

Schaltung benötigt verölen, so dass die Herstellungskosten wirksam gesenkt werden können; ein v/eiterer Vorteil ist_f dass bei Anwendung der Erfindung mit niedrigeren Spannungen gearbeitet werden kann, ohne dass die bei den bisher bekannten Einrichtungen auftretenden unerwünschten Spannungsabfälle auftreten.

Mn wesentlicher Gesichtspunkt bei der vorliegenden Erfindung; ist, dass eine Spannungsvervielfachungsschaltung geschaffen werden kann, welche ermöglicht, dass, ζ. Β. bei einer digitalen Armbanduhr, nur eine einzige Batteriezelle benötigt wird, nicht aber eine Hehrzahl von Batterien, um die erforderliche Ausgangsspannung für den Betrieb einer Flüssigkeitskristallanzeige zu liefern.

Ausführungsbeispiele der Erfindung unter Berücksichtigung des Standes der Technik werden anhand der Zeichnungen näher beschrieben.

Fig. 1 zeigt ein Schaltbild eines vorbekannten Spannungspegelkonverters.

Fig. 2 zeigt ein Schaltbild eines in neuerer Zeit bekanntgewordenen Spannungspegelkonverters.

Fig. 3 zeigt ein Blockschaltbild des Spannungspegelkonverters gemäss de." vorliegenden Erfindung.

Fig. 4 ist eine Anordnungszeichnung, welche die Orientierung der Blätter 2 und 3 zeigt, in denen die Figuren 4a bzw. 4b enthalten sind.

Figuren 4a und 4b zeigen in Kombination schematisch, jedoch in v/eiteren Einzelheiten ein Ausführungsbeispiel einer erfindungsgemäss ausgebildeten Schaltung.

70983&/90S87

Fig. 5 zeigt ein Steuerdiagramm, welches zur besseren Beschreibung der Arbeitsweise der Schaltung gemäss der vorliegenden Erfindung diente

In Fig. 1 ist zum besseren Verständnis der nachfolgend zu beschreibenden Erfinduno; eine bekannte Spannungsvervielfachungsschaltung gezeigt, die als typisch für den Stand der Technik angesehen werden kann. Ein Transformator Tl hat Primärklemmen 10 und 11, welche mit einer Wechselspannungsquelle verbunden sind. Sekundärseitig ist eine Seite des Transformators Tl mit Erdpotential und einer Ausgangsklemme 12 verbunden. Die andere Seite des Transformators Tl ist mit einer Seite eines Widerstands R15 verbunden. Die andere Seite des Widerstands R13 ist mit einer Seite eines Kondensators ClA verbunden, dessen andere Seite mit einem Schaltungspunkt 15 in Verbindung steht. Eine Diode 16 liegt zwischen dem Schaltungspunkt 15 und Erdpotential, wobei die Anode der Diode Dl6 mit dem Schaltungspunkt 15 in Verbindung steht. Zwischen dem Schaltungspunkt 15 und einem anderen Schaltungspunkt 16 liegt eine Diode D17, deren Anode mit dem Schaltungspunkt 18 in Verbindung steht. Zwischen dem Schaltungspunkt 18 und Erdpotential liegt ein Kondensator C19. Auch ist Schaltungspunkt 18 mit einer zweiten Ausgangsklemme 20 verbunden.

Im Betrieb lädt sich während der positiven Halbwelle der am Transformator Tl anliegenden Wechselspannung der Kondensator C14 über die Diode D16 auf den halben Wert der von Spitze zu Spitze gemessenen Spannung des Wechselstrom-Signals auf. Wenn das Wechselstromsignal in den negativen Bereich schwingt, fällt die Spannung am Schaltungspunkt 15 auf einen negativen Wert ab, welcher gleich dem Doppelscheitelwert der Spannung des Wechselstromsignals ist, und der Kondensator C19 erhält Ladung durch Diode D17, so dass die

709830/0687

Spannung am Ausgang im wesentlichen gleich dem Doppelscheitelwert der Spannung des vvechnelstromeingangssignals ist, welches bei den Klemmen 10 und 11 eingespeist wird. Ein wesentlicher IIachte.il der in Fig. 1 dargestellten bekannten Schaltung ist, dass ein Spannungsabfall über den Dioden D16 und D17 auftritt» Wenn daher eine solche Schaltung für Spannungsquellen mit niedriger Spannung in der Grössenordnung von etwa 1,5 Volt verwendet wird, v/erden die Spannungsabfälle über den Dioden kritisch.

Fig. 2 zeigt eine aus neuerer Zeit stammende bekannte Spannungsvervielfachungsschaltung, bei der ein Metall-Oxyd-Halbleiter-Element (MOS-Element) zur Simulierung einer Diode verwendet wird. Ein n-Kanal-Feldeffekttransistor (FET und MOS) Q21 hat eine Senkenklemme 22, welche mit einer Bezugsspannungsklemme 2? verbunden ist_o Die Gatterklemme von Q21 ist gekoppelt mit der Senkenklemme 22, so dass die Arbeitsweise einer Diode simuliert wird* Die Quellenklemme von Q21 ist gekoppelt u?it der Gatterklemine eines anderen n-Kanal-MOSFET Q24 und mit einer Seite eines Kondensators C25 über einen Schaltungspunkt 2ό. Die Senkenklemme von Q24 steht in Verbindung mit P"J.emme 23. Die Quellenklemme 27 von Q24 ist gekoppelt mit der anderen Seite des Kondensators C25 über einen Schaltungspunkt 23. Die Senkenklemme 29 eines weiteren n-Kanal-MOSFET Q30 ist gekoppelt mit dem Schaltungspunkt 23, und die Quellenklemme 31 von u30 ist mit einer zweiten Bezugsspannung verbunden, welche an Klemme 32 liegt. Die Gatterklemme von Q30 ist mit einer Eingangsklemme 33 verbunden. Der Ausgang dieser Spannungskonverterschaltung liegt am Schaltungspunkt 28 auf einer Leitung 35.

Zur Beschreibung der Arbeitsweise der Schaltung sei angenommen, dass ein positives Potential von 10 Volt an Kl em-

709830/0687

nie 23 lie^t, Erdpotential an Klemme 5?- liegt und eine Eingangs si^nal-Schwingung der· Klemme 33 zugeführt wird. V.'enn die Ein^angcnignal-Gchwingung in den positiven Bereich geht, wird Q3O in den EIN-Zustand versetzt, und dadurch wird die Ausgangs spannung auf Leitung 35 auf üirdpotential abgesenkt. Gleichzeitig befindet sich ü21 im SIN-Zustand, und der Kondensator C25 lridt sich aui einen Vert auf, welcher innerhalb eines durch das Bauelement gegebenen Schwellen-Spannungsabfalls der i.pannung am Schaltungspurikt 23 liegt. Dadurch wird Kondensator C25 auf etwa 8 Volt aufgeladen, wenn man annimmt, dass eier durch das Bauelement bedingte Schwellen-Spannungsabfall etva 2 Volt für die in dem vorliegenden Fall verwendeten n-Kfinal-HOSFETs ist. Die Spannung am Schaltungspunkt 26 betrügt nun etwa 8 Volt, und hierdurch wird 0.2k in den EIrT-Zustand versetzt. Wenn das Eingangssignal an Klemme 33 dann auf Erdpotential abfällt, wird C₄30 in den AUS-Zustand versetzt, und der Wert der Ausgangsspannung steigt an, d.a sich O.?4 im r.IK-Zustand befindet. Die positive Spannung am Schaltungspunkt 26 wird in zunehmendem Masse positiv, da sich die Spannung über C25 nicht übergangslos ändern kann. Wenn die Spannung am Schaltungspunkt 26 über etwa S Volt ansteigt, wird die Spannung an dem Gatter von Q24 ebenfalls zunehmend mehr positiv bis zu einem Maximum von etwa IC Volt. Diese Spannungszunahme am Gatter von Q24 bewirkt, dass die Ausgangsspannung auf Leitung 35 auf plus 10 Volt ansteigt. Die Spannung am Schaltungspunkt 26 steigt auf einen v,^rert, welcher höher als die Speisespannung an Klemme 23 ist. Die Schaltung bewirkt daher eine Spannungsvervielfachung. Im Regelfall ist der am Schaltpunkt 26 verfügbare Strom sehr gering, wenn nicht C25 sehr gross ist und die geometrischen Abmessungen des Transistors bzw. der Transistoren verhältnismässig gross sind.

709830/0687

Üin Nachteil dieser Schaltung ist, dass stets ein Spannungsabfall über Q21 auftritt. Dieser Spannungsabfall ist kritisch in Anordnungen, weiche eine Speisespannung von etwa 1,5 Volt haben. Wenn Q21 aus einer gesättigten Betriebsweise in eine ohmische Betriebsweise während jedes Zyklus des ISingangstakt signal f. geschaltet werden könnte, so könnte die Spannung an Schaltungspunkt 26 auf einen Wert anwachsen, v/elcher im wesentlichen gleich dem doppelten Vert der Speisespannung an Schaltungspunkt 23 ist.

Die Spannungsvervielfachungsschaltung gemäss der vorliegenden Erfindung behebt die Machteile und Schwierigkeiten der beschriebenen bekannten Schaltung, \\r-elche in Fig. dargestellt ist, durch eine Spannungspegelverschiebung, welche einen Transistor entsprechend Q21 während jedes Zyklus eines Eingangstaktsignals von einer Betriebsweise in eine andere umschaltet.

In diesem Zusammenhang wird auf Fig. 3 Bezug genommen. Fig. 3 zeigt ein Blockschaltbild einer bevorzugten Aujführungsform einer Spannungsvervielfachungsschaltung gemäss der vorliegenden Erfindung. Eine Spannungsverdopplungsschaltung 49» welche als Block durch gestrichelte Linien dargestellt ist, enthält eine Spannungspegelverschiebungsschaltung I, einen Kondensator C5O und einen n-Kanal-MOSFET 0.51. Eine Batteriezelle 52, welche im Regelfall eine Spannung von 1,5 Volt zur Verfügung stellt, liegt über den Spannungseingängen 53 und 54 der Spannungspegelverschiebungsschal tung I. Die positive Platte der Batteriezelle 52 ist gekoppelt mit Erdpotential (Vd_EF), so dass etwa minus 1,5 Volt am Eingang 54 liegen. Der Ausgang der Spannungsverdopplungsschaltung 49 wird auf Leitung 55 weitergegeben, und er ist im wesentlichen gleich dem doppelten Wert der Eingangsspannung von 1,5 Volt, also etwa 3»0 Volt.

709830/0687

Ein Taktsignal, welches als 01 bezeichnet ist, wird an eine Klemme 56 angelegt, welche mit einem ersten Eingang der Pegelverschiebungsschaltuns I über Kondensator C50 verbunden ist, und mit einem zweiten Eingang über Leitung 57 ₀ Die Senkenklemme von Q51 ist mit dem ersten Eingang der Pegelverschiebungsschaltung I gekoppelt, und die andere Seite des Kondensators C50 ist mit einem Schaltungspunkt 59 verbunden. Die Quellenklemme von Q51 ist verbunden mit der negativen Seite der Zelle 52, und die Gatterklemme steht in Verbindung mit einem Ausgang der Pegelverschiebungsschaltung I. Die Ausgangsleitung 55 ist gekoppelt mit dem Schaltungspunkt 59.

Die Spannungsverdopplungsschaltung 49 wird in eine Spannungsvervierfachungsschaltung umgewandelt durch die kaskadische Hinzufügung von Pegelverschiebungsschaltungen II und III, Kondensator C6O und einen weiteren n-Kanal-MOSFET Q6l. Ein zweites Taktsignal 02 wird über eine Klemme 63» welche mit einem ersten Eingang der Pegelverschiebungsschaltung II verbunden ist, eingespeist. Das Taktsignal 02 überlappt nicht das Taktsignal 01. Die Ausgangsleitung 55 aus der Spannungsverdopplungsschaltung 49 ist gekoppelt mit einem zweiten Eingang der Pegelverschiebungsschaltung II und einem ersten Eingang der Verschiebungsschaltung III. Die Erdpotential-Verbindung zu der positiven Seite der Zelle 52 ist auch mit einem dritten Eingang der Pegelverschiebungsschaltung II und einem zweiten Eingang der Pegelverschiebungsschaltung III verbunden.

Der Ausgang der Pegelverschiebungsschaltung II steht in Verbindung mit einem dritten Eingang der Pegelverschiebung sschaltung III und mit einer Seite des Kondensators C6O. Die andere Seite des Kondensators C6O ist gekoppelt mit der Senkenklemme von Q6l und mit einer Ausgangsleitung 64 aus der Spannungsvervierfachungsschaltung über einen

- 10 -

709830/0667

Schaltungspunkt 65. Die Quellenklemme von Q6l ist gekoppelt mit der Leitung 55, und die Gatterklemme ist verbunden mit dem Ausgang der Pegelverschiebungsschaltung III.

Im Betrieb werden die beiden sich nicht überlappenden Taktsignale 01 und $? ausserhalb der in Fig. 3 dargestellten Schaltung erzeugt. Die Signale gehen vorzugsweise ins Positive alt einem Tastverhältnis (duty cycle) von 1/8 bei 1,024 Hz mit logischen Schwingungen (logic swings) von ungefähr 1,5 Volt. Während der Zeit, in der sich das Taktsignal 01 auf einem hohen Pegel befindet (null Volt) wird das Gatter von Q51 zurückgestellt auf den am meisten positiven Spannungspegel, so dass Q51 in die EIN-Stellung versetzt wird, und Schaltungspunkt 59 ändert sein Potential auf etwa minus 1,5 Volt gegenüber der Bezugsspannung von null Volt. Wenn das Signal 01 den Wert einer logischen Null (-1,5 Volt) erhält, nimmt die Spannung am Schaltungspunkt 59 aufgrund der Ladung des Kondensators C50 auf minus 3,0 Volt ab. In diesem Zeitpunkt wird das Gatter von Q51 zurückgestellt auf das Potential des Schaltungspunkts 59, wobei Q51 in den AUS-Zustand versetzt wird, so dass die Ladung auf Kondensator C50 bei minus 3,0 Volt gehalten wird. Dies wird durch die Pegelverschiebungsschaltung I bewirkt.

Anschliessend nimmt das Taktsignal ψΐ den Wert einer logischen 1 an (null Volt), und die Pegelverschiebungsschaltung II konvertiert dieses Signal in ein positiv verlaufendes Signal, welches zwischen minus 3,0 Volt und der Bezugsspannung von null Volt schwingt. Dieses neue Signal wird nachfolgend als 02'bezeichnet, und es hat den gleichen Takt wie das ^2"-Signal, jedoch hat es eine grössere Amplitude. In diesem Zeitpunkt wird das Gatter von Q61 wieder

- 11 -

709830/0687

auf das am meisten positive Potential (null Volt) zurückgestellt, so dass nun der ElU-Zustand hergestellt wird. Der Kondensator C6O lädt sich über Q6l auf ein Potential von minus 3,0 Volt. Venn die Taktsignale ψ2 und 02' negativ werden, wird das Gatter von ü6l zurückgestellt auf das Potential des Schaltungspunkts 65, und Q6l wird dadurch in dei AUS-Zustand versetzt. Die Spannung am Schaltungspunkt 65 schwingt auf ein Potential von minus 6,0 Volt, entsprechend der in dem Kondensator C60 gespeicherten Ladung. Die Gatterklemme von G6l wird zurückgestellt auf das Potential des Schaltungspunkts 65 durch die Pegelverschiebungsschaltung III. Kurz gesagt, stellen die Spannungspegel-Verschiebungsschaltungen I und II sicher, dass die Gatter von Q51 und QbI die Charakteristik in Sperrichtung vorgespannter Dioden simulieren. Auf diese weise werden, wie nachfolgend noch anhand weiterer Einzelheiten erläutert v/erden wird, die Spannungsfallprobleme gelöst, die den oben beschriebenen vorbekannten Schaltungen anhaften.

Fig» A stellt ein Übersichtsdiagramm der Orientierung der Blätter mit den FJf,.4a und 4b dar. Die Fig. 4a und 4b zeigen ein schematisches Diagramm der in Fig. 3 dargestellten Schaltung zur Vervierfachung der Spannung mit der Spannungsvervielfachungsschaltung 49 gemäss der Erfindung.

Die TAKT- und TAKT-Eingänge einer Flip-Flop-Schaltung 75 erhalten Taktsignale von 4 KHz und die entsprechende Inversion, und zwar über Klemmen 76 bzw. 77. Das 4 KHz-Signal, welches bei Klemme 76 anliegt, wird auch dem ersten von drei Eingängen eines NAND-Gatters 78 zugeführt. Der Eingang D des Flip-Flop 75 ist gekoppelt mit einem zweiten Eingang des NAND-Gatters 78 und dem Ausgang Q eines zweiten Flip-Flop 80. Der Ausgang ü des Flip-Flop 75 ist gekoppelt mit einem dritten Eingang des NAND-Gatters 78. Die TAKT- bzw.

- 12 -

709830/0687

TAKT-Eingänge des Flip-Flop 80 erhalten das gleiche 4 KHz-Signal und den gleichen inversen Viert über Klemmen 81 bzw. 82. Das 4 KHz-Eingangssignal, welches bei Klemme öl zugeführt wird, wird auch dem ersten von drei Eingängen eines zweiten NAND-Gatters 83 zugeführt. Der Eingang D des Flip-Flop 80 ist gekoppelt mit einem 1 KHz-Signal, welches an Klemme 85 und einem zweiten Eingang des NAND-Gatters 83 anliegt. Der Ausgang δ des Flip-Flop 80 ist gekoppelt mit dem dritten Eingang des NAND-Gatters 83. Die Verwendung von 4 KHz-, 4 KHz- und 1 KHz-Signalen zur Erzeugung der gewünschten Frequenz der nicht-überlappenden Taktsignale 01· und {J2* ist lediglich als Ausfuhrungsbeispiel aufzufassen und nicht einschränkend.

Der Ausgang des NAND-Gatters 78 ist mit Klemme 63 verbunden, welche ihrerseits mit dem Eingang eines Inverters 88 innerhalb der Pegelverschiebungsschaltung II und mit der Gatterklemme eines p-Kanal-MOSFET 90 verbunden ist. Der Ausgang des Inverters 88 ist gekoppelt mit der Gatterklenwe eines weiteren p-Kanal-M0SFET Q91. Das {!^-Taktsignal wird daher dem Gatter von Q90 zugeführt, und die Inversion dieses Signals (02) gelangt zum Gatter von Q91. Die Quellenklemmeivon Q90 und Q91 sind gekoppelt mit der Bezugsspannung V_REF an Klemme 53, und die Senkenklemme von Q91 ist verbunden mit der Senkenklemme eines n-Kanal-MOSFET Q92 und der Gatterklemme eines anderen p-MOSFET Q93 über Schaltungspunkt 94. In ähnlicher Weise ist die Senkenklemme von Q90 verbunden mit der Senkenklemme von Q93 und mit der Gatterklemme von Q92 über einem Schaltungspunkt 96, und es ist dadurch eine quergekoppelte bistabile Schaltung mit Q92 und Q93 gebildet, welche durch Q91 bzw. Q90 belastet sind. Die Substrate von Q92 und Q93 sinö mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemmen von Q92 und Q93 sind zusammengeschart et, und sie stehen in Verbindung mit einem Schaltungspunkt 95. Die bistabile Schaltung konvertiert

709830/0¹Io"?

cie 1,5 Volt-Pegel-Schwingung des Q2-Taktsignale in eine .; \ olt-Pe^el-Schvingmi/;.

i.;cii.?ltun'j3pi niet ?6 int gekoppel·¹· mit den beiden G_?tterkleminen eines komplementären Paares von MOSF¹M's Q9^ und 0.99» v/elche einen CMOS-Inverter bilden. Die Substrate von Q9^ und Q99 sind mit ihren zugehörigen Quellenklemrnen verbunden. Die Quellenklemme von Q.9G ist auch mit der Bezugsspannurigsklemme 53 verbuni.'.en„ Die Quellenklemme von Q99 ist mit dem Schaltungspunkt 95 verbunden. lie iTenkenklemmen von QSi) und Q99 sind miteinander verbunden, und diese Verbindung ist gekoppelt mit einem Schaltungspunkt 100. Schaltungspunkt 100 ist auch verbunden mit den Gatterklemmen zweier komplementärer KOSFi¹Ts QlOl und Q102, welche einen CMOS-Inverter bilden. Die Substrate von QlOl und Q102 sind auch mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemme von GlOl ist ausserdern mit der Bezugsspannungsquelle 53 verbunden. Tie Guellenklemme von QlO-? ist gekoppelt mit Schaltungspunkt 95. Die Senkenklemmen von QlOl und Q102 sind miteinander verbunden, und diese Verbindung ist mit einer Leitung 103 gekoppelt, v/elche das 02'Signal v/eiterleitet.

Der Ausgang des NAND-Gatters 83 ist gekoppelt mit dem Eingang eines Inverters 105, und der Ausgang des Inverters steht in Verbindung mit dem Eingang eines zweiten Inverters 106. Der Ausgang des Inverters 106 ist gekoppelt mit den Gatterklemmen zweier komplementärer MOSFETS QIlO und Olli, welche einen CMOS-Inverter bilden. Die Substrate von QIlO und QlIl sind gekoppelt mit den zugehörigen Quellenklemmen. Die Quellenklemme von QIlO liegt an der Bezugεspannung ^VRi'F' ^{und die uue}ll^enk3-^emme von QlIl liegt an der Bezugsspannung Vtj_AT. Der CMOS-Inverter mit QIlO und QlIl puffert das Taktsignal 01 auf ein stärkeres Signal, welches dann

- 14 -

709830/0687

' ORIGINAL INSPECTED

an anderer Stelle in der Fchaltung benutzt wird, um ausreichenden Ladestrom für den Kondensator C50 zu liefern. Die Senkenklemmen von GIlO und Gill sind miteinander verbunden, und die Verbindung ist gekoppelt mit Klemme 56.

Die Klemme 56 steht in Verbindung mit den beiden Gatterklemmen zweier weiterer komplementärer HOSFEO.¹ s Q115 und Q116. Die Substrate von Q115 und Q116 sind mit den zugehörigen Quellenklemmen verbunden. Die Quellenklemme von 115 liegt an der Bezugs spannung; V_T/VI... Die Quellenklemme von

ii.br

Q116 liegt an der Bezugsspannung V_R»m. Tie Senkenklemmen von Q115 und Q116 sind miteinander verbunden, und die Verbindung ist gekoppelt mit einem Schaltungspunkt 120. Schaltungspunkt 120 steht mit den beiden Gatterklemmen zweier weiterer komplementärer MOSFETs Q121 und Q122 in Verbindung. Das Substrat von Q121 liegt an Vr™,, und das Substrat von Q122 ist verbunden mit der zugehörigen Quellenklemme. Die Quellenklemme von Q121 steht in Verbindung mit der Klemme 56, und die Quellenklemme von Q122 ist mit Schaltungspunkt 59 verbunden. Der Kondensator C50 liegt zwischen Klemme und Schaltungspunkt 59.

Die Senkenklemmen von Q121 und Ql22 sind miteinander verbunden, und diese Verbindung ist gekoppelt mit der Gatterklemme von Q51. Die Quellenklemme von Q51 liegt an der Bezugsspannung Vg.m. Die Senkenklemme von Q51 steht in Verbindung mit dem Schaltungspunkt 59. Das Substrat von Q51 ist gekoppelt mit der Bezugsspannung V^p über eine Sperrdiode D128, deren Anode mit dem Substrat von Q51 verbunden ist. Das Substrat von Q51 flotiert daher frei, da keine direkte Verbindung zu einer Spannungsquelle besteht. Dies ist erforderlich, um sicherzustellen, dass die Spannung am Schaltungspunkt 59 nicht festgelegt wird innerhalb eines Dioden-^Spahnungsabfalls der Bezugs spannung Vg.m, wenn die

- 15 -

709830/0687

Jt*

£ am Schaltungspunkt 59 sich in der negativen Schwingung befindet.

Der Schal tunrspunitt 59 ist gekoppelt mit Schaltungspunkt innerhalb der Pegelverschiebungsschaltung II durch Leitung 55. At.-ch ist c-.er Schaltungspunkt 59 gekoppelt mit der in Fig. Ab dargestellten Pegelverschiebungsschal bung III über die gleiche Leitung 55.

Fig. 4b zeigt üie Pegelverschiebungsschaltung III. Innerhalb dieser Schaltung ist Leitung 103, welche von der Pegelverschiebungsschaltung II (Fig. 4a) herangeführt ist, mit einem Schaltungspunkt 135 verbunden. Der Schaltungspunkt 135 ist mit den beiden Gatterklemmen zweier komplementärer MOSFETs G136 und Q1J7 verbunden, deren Substrate mit den zugehörigen Quellenklemmen gekoppelt sind. Die Quellenklemme von Ql36 liegt an der Bezugs spannung Vn-gp» und die Quellenklemme von 137 steht mit Leitung 55 in Verbindung«. Die £enkenklemmen von Q136 und Ql37 sind miteinander verbunden, und diese Verbindung ist mit einem Schaltungspunkt 140 gekoppelt. Schaltungspunkt l4O ist verbunden mit den beiden Gatterklernmen zweier weiterer komplementärer MOSFETs Ql4l und Q142. Das Substrat von Ql41 liegt an der Bezugsspannung V_REp., und das Substrat von Q142 ist mit der zugehörigen Quellenklemme verbunden. Die Quellenklemme von Ql4l steht in Verbindung mit Schaltungspunkt 135, und die Quellenklemme von Q142 ist mit Schaltungspunkt 65 verbunden. Die Senkenklemmen von QlAl und Q142 sind miteinander verbunden, und die Verbindung ist gekoppelt mit der Gatterklemme von Q6l. Die Quellenklemme von Q6l ist gekoppelt mit der Leitung 55» und das Substrat von ü6l steht in Verbindung mit der Bezugsspannung Vu_Ep über eine Sperrdiode D150, deren Anode gekoppelt ist mit dem Substrat von Q6l. Die Diode D150, die entsprechend der Abbildung mit dem Substrat von Q6l gekoppelt ist, bewirkt, dass das Substrat in der gleichen Weise frei

- 16 -

709830/0687

flotiert, wie es in der vorangegangenen Beschreibung Ι'12β der Fall var. L'er Kondensator C6O liegt zwischen Schaltungspimkt 135 und Schaltungspunkt 65, unr· der Ausgang der Spannungsvervielfachungsschaltung gelangt zur Leitung 64, welche mit dem Schaltungspunkt 65 in der beschriebenen v/eise gekoppelt ist.

Die gesamte in den Fig. 4a und 4b dargestellte Schaltung, auEser den Kondensatoren C50 unc CbO, kann in einem einzigen Halbleii.erchip integriert sein, v-elcher auch eine weitere Schaltung ooer weitere Schaltungen enthalten kann, die von der Spannungsvervieliachur.gsschaltung Gebrauch machen. Es ist praktisch nicht möglich, die Kondensatoren C50 unc C6O zu integrieren; sie befinden sich daher ausserhalb des Chips. Die Sparmungsvervieli'achungsschaltung gem^ss der vorliegenden Erfindung erfordert daher lediglich den entsprechenden Platz für die Kondensatoren, wenn diese zusammen mit einer Packung einer integrierten Schaltung verwendet werden, z« B. als Modul einer Digital-Armbanduhr. Dementsprechend erhält man eine erhebliche Ersparnis an Platz bzw. eine verbesserte Packungsdichte gegenüber den bisherigen Spannungsvervielfachungsschaltungen, bei denen zusätzlich zu den Kondensatoren Induktivitäten vorhanden sind.

Die Arbeitsv/eise der in den Eig«, 4a und 4b dargestellten Schaltung wird nachfolgend noch eingehender anhand dec in Fig. 5 dargestellten Zeitabla^fdiagramms beschrieben. Schivingungsform 155 zeigt, das Signal 01, welches an Klemme 56 anliegt, und Schwingungsform 156 zeigt das Signal ψ2, welches vom Ausgang des NAND-Gatters 78 zu der Klemme 63 am Eingang der Pegelverschiebungsschaltung II eingegeben wird. Dabei ist zu beachten, dass die Taktsignale 01 und ψ2 positiv gerichtete Taictsignale sind, welche zv/ischen minus 1,5 Volt unci null Volt schwingen, und welche nicht miteinander in

- 17 -

709830/0687

Phase liegen und einander nicht überlappen. Schwingungsform 157 zeigt die Spannung, welche am Schaltungspunkt 59 im Betrieb der Schaltung gemäss der Erfindung auftritt. Dabei ist zu beachten, dass die Schv/ingungsform 157 ebenfalls ein positiv gerichtetes Taktsignal ist, welches von minus 3»0 Volt bis etwa minus 1,5 Volt schwingt, und welches in Phase liegt mic dem Signal 01 (Schv/ingungsform 155). Schwingungsform 150 zeigt die am Schaltungspunkt 65 im Betrieb der Schaltung auftretende Spannung; sie enthält zwei positiv gerichtete Signalteile, welche eine maximale negative Extremität von minus 6 Volt aufweisen, wobei ein Teil in Phase liegt mit dem Taktsignal 01 (Schwingungsform 155)» und der zweite stärker positiv schwingende Teil in Phase ist mit dem Taktsignal (?2 (Schwingungsform 156) „

In diesem Zusammenhang ist hervorzuheben, dass die Spannungs-Schwingungsform 158 kein Gleichstrom ist, sondern eine wechselnde Amplitude hat. Es ist naturgemäss möglich, dieses alternierende Signal gleichzurichten, um einen Gleichstrom zu erhalten. Wenn jedoch die Spannungsvervielfachungsschaltung integriert ist in digitale Armbanduhren, welche Flüssigkristallanzeigen aufweisen, genügt ein alternierendes Signal. Flüssigkristallanzeigen arbeiten nach dem Effektivwert der steuernden Spannung, und es entstehen keine nachteiligen Wirkungen durch Ubergangsvorgänge der Speisespannung.

Bei der Beschreibung des dargestellten Ausführungsbeispiels ist die Bezugsspannung V^p das Erdpotential, und sie wird in dieser Beschreibung als "positiver" Wert oder "logisch eins"-Wert bezeichnet. Die Bezugsspannung Vg.m hat einen Minus-Wert, und sie wird als "negativer" Wert oder "logisch null" bezeichnet. Es wird angenommen, dass im Betrieb das Taktsignal 01 sich auf einem positiven Spannungspegel (Zeit t,, Fig. 5) befindet oder auf dem Spannungspegel V^™ von

- 18 -

709830/0687

null Volt. Die Transistoren QUO und Q121 schalten EIM, und "QlIl und Q122 schalten AUS. Transistor Q51 wird daher in den EIN-Zustand versetzt, und Kondensator C5O lädt sich durch QIlO und Q51. Die Dauer des positiven Teils des Taktsignals 01 ist hinreichend lang im Vergleich zu der Ladungszeit von C5O, so dass sich dieser auf die volle Speisespannung von minus 1,5 Volt aufladen kann.

Anschliessend fällt das Taktsignal 01 auf eine logische Null oder minus 1,5 Volt (Zeit tp> Fig. 5), und dadurch wird der Inverter mit Q115 und Q116 derart geschaltet, dass der Schaltungspunkt 120 den Pegel einer logischen Eins oder null Volt erhält. Sobald der Schaltungspunkt 120 den Pegel einer logischen Eins einnimmt, schalten Q121 auf AUS und Q122 auf EIN. V/enn Q122 in den EIN-Schaltzustand versetzt v/ird, kehrt die Spannung am Gatter von Q51 zurück zu dem Spannungspegel, der am Schaltungspunkt 59 vorhanden ist_o Q122 arbeitet daher wie ein Schalter, welcher Schaltungspunkt 59 zum Gatter von Q51 durchschaltet. Dies ist im Zusammenhang mit der vorliegenden Erfindung von besonderer Bedeutung, da hierdurch sichergestellt ist, dass Q51 in den AUS-Zustand geschaltet wird, wenn die Spannung an dem Schaltungspunkt 59 negativer wird als die von V-r/\_T· Die von C50 im betrachteten Moment gehaltene Ladung kann sich daher nicht über Q51 entladen, und die Spannung am Schaltungspunkt 59 ist der maximal mögliche negative Ausschlag, ohne dass irgendwelche unerwünschten Spannungsabfälle auftreten, wie es bei nach dem Stande der Technik bekannten Schaltungen dieser Art der Fall war.

Mit anderen Worten würde ohne die Rückstellung zwischen der Quellenklemme von Q122 und Schaltungspunkt 59 eine effektive positive Spannung an der Gatterklemme von Q51 vorhanden sein, da der Schaltungspunkt 59 einen stärker negativen Wert annimmt als V_ßAT. Hierdurch würde C50 nach V_BAT durch

- 19 709830/0607

Q51 entladen, und dadurch würde der maximal mögliche negative Ausschlag am Schaltungspunkt 59 auf einen Schwellwert Spannungsabfall der Anordnung begrenzt, welcher mehr ins Negative als der v/ert von Vg._T fallen würde. Dies ist das wesentliche Problem, das entsprechend den obigen Qarlegungen bei solchen nach dem Stande der Technik bekannten Einrichtungen auftritt, wie sie in Fig. 2 dargestellt sind.

In diesem Zeitpunkt liegt eine Spannung von minus 3 Volt an dem Schaltungspunkt 59» v/elcher mit Schaltungspunkt 95 in der Pegelverschiebungsschaltung II durch Leitung 55 gekoppelt ist. Die Spannung von minus 3 Volt, welche auf Leitung 55 gegeben ist, stellt den Ausgang der Spannungsverdopplungsschaltung 49 dar. Die Spannung von minus 3 Volt, welche am Schaltungspunkt 95 anliegt, ist die negative Speisespannung für die Pegelverschiebungsschaltung II.

Im Zeitpunkt t, (Fig. 5) erhält das Taktsignal 02 einen positiven Viert (im vorliegenden Fall null Volt), welcher an der Gatterklemme von Q9O liegt und Q90 im AUS-Zustand hält. Die Spannung an dem Ausgang des Inverters 88 hat einen negativen Wert (minus 1,5 Volt), wenn das Taktsignal 02 einen positiven Wert hat. Diese negative Spannung wird an die Gatterklemme von Q91 angelegt, und das führt zum EIN-Zustand dieses Transistors, welcher Schaltungspunkt 94 auf den positiven Spannungspegel von V^p hinaufzieht. Transistor Q93 schaltet in den EIN-Zustand, so dass Schaltungspunkt 96 auf den Pegel von minus 3 Volt heruntergezogen wird, welcher sich am Schaltungspunkt 95 befindet. Dieser Wert von minus 3 Volt am Schaltungspunkt 96 wird gepuffert durch die beiden Inverter mit Q98 und Q99 bzw. QlOl und Q102. Das Ausgangssignal, welches auf Leitung 103 gegeben wird, ist das Taktsignal 02', welches sich in zeitlicher Synchronisation mit dem Taktsignal 02 befindet,

- 19 -

709830/0687

aber zwischen minus 3 Volt und dem Erdpotential von V«™ schwingt.

Bei der Beschreibung der Wirkungsweise wird nun die Fig. 4b betrachtet. Das Taktsignal 02* wird zu dem Schaltungspunkt 135 geleitet, und die Spannung von minus 3 Volt aus der Spannungsverdopplungsschaltung 49 wird auf die Leitung 55 gelegt. Wenn das Taktsignal 02 einen positiven Wert annimmt (null Volt), wird Transistor Q137 in den EIN-Zustand versetzt, so dass dann minus 3 Volt an Schaltungspunkt liegen. Transistor Ql4l wird in den EIN-Zustand versetzt, und dadurch wird das Potential V^gp an das Gatter von Transistor Q6l angelegt. In diesem Zeltpunkt wird Q6l in den EIN-Zustand versetzt, und hierdurch wird ermöglicht, dass Kondensator C60 Über Q61 von der Spannung von minus 3 Volt geladen wird, welche auf Leitung 55 vorhanden ist.

Wenn das Taktsignal 02 den Wert von minus 1,5 Volt annimmt (Zeitpunkt t^, Fig. 5), fällt das Signal 02· auf minus 3 Volt. Ql41 wird daher in den AUS-Zustand versetzt und Q142 wird in den EIN-Zustand versetzt, so dass die Spannung an der Gatterklemme von Q61 auf den am Schaltungspunkt 65 vorhandenen Wert zurückkehrt. Da das Taktsignal 02* ins Negative geht, sinkt die Spannung an der Ausgangsleitung 64 ins Negative auf 6 Volt ab, wie die Schwingungsform 158 (Fig. 5) zeigt.

Anhand der Zeichnung und der zugehörigen Beschreibung wurde eine Spannungsvervielfachungsschaltung erläutert, welche eine verhältnismässig niedrige Spannung in eine verhältnismässig hohe Spannung umwandelt, ohne dass unerwünschte Spannungsabfälle über Komponenten der Schaltung auftreten. Das beschriebene Ausführungsbeispiel bzw. die beschriebenen AusfUhrungsbeispiele der vorliegenden Erfindung sind nur als bevorzugte Ausf Uhrungsformen des Erfindungsgedan-

- 20 709830/0687

kens aufzufassen, und es sind verschiedene Modifikationen, Alternativen und äquivalente im Rahmen des Erfindungsgedankens der Erfindung möglich.

709830/0687

Claims

Λ W S P H ϋ C F ί· ι

1. Spannungsvervieliachun^Gschaltung mit einer BezugstaRtsignalquelle und zvei Bezugsspannungsquellen, dadurch gekennzeichnet, dass eine erste Spannungspegelverschiebung sschaltung niii. einen,¹ ersten L'ingan^ mit dem Be^ugstaktsignal gekoppelt ist und zwischen den.beiden ßezugsspannungsquellen liegt, dass ein Ladungsspeicher zwischen dem Bezugstaktsignal uric einem zweiten Eingang der er&ten GpaimuiJi/.Gpegelvei'scliieuun^scchr.lLuii.r liege, dass ein Ausgang mit aera zv.eiten Eingang der ersten üparinun^spegelvei Schiebungsschaltung gedoppelt ist, und dass eine Schalteinrichtung zwischen dein zveiten j,ingang der ersten SpannungspegelverschiebungSoClialtunK und einer ersten der z.v.ei Bezugssuan.iunoCqueilen liegt, wobei ein Schalteingang mit einem Ausgang der ersten Spannungsuegelverschiebungsschaltung gekoppelt ist.

2. Spannungsvervielfachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass zusätzlich eine Quelle für ein zweites Bezugstaktsignal vorhanden ist, das eine zweite Spannungspegelverschiebungsschaltung mit ihrem ersten Eingang mit dem zweiten Bezugstaksignal gekoppelt ist, ein zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegelverschiebungsschaltung gekoppelt ist und ein Ausgang vorhanden ist, dass eine dritte Spannungspegelverschiebungsschcltung mit ihrem ersten Eingang mit dem Ausgang der zweiten Spannungspegelverschiebungsschaltung gekoppelt ist und. ein zweiter Eingang mit dem zweiten Eingang der ersten Spannungspegelverschiebungsschaltung gekoppelt ist, dass ein zweiter Ladungsspeieher zwischen dem Ausgang der zweiten Spannungspegelverschiebungsschaltung und einer Ausgangs-

- 22 -

709830/0687

ORlQlHAL INSPECTED

klemme der f.pannungs-vervieliachurigF.schaltung vorharxden ist, und. class eine zv:eite Schalteinrichtung zwischen der Ausgengsklemme der Spannungsvervielfachungsschaltung unci dem zweiten Eingang der ersten und der dritten Sxjannungspegelverschiebungsschsltung vorhanden ist, und dass der Schalteingang mit einen Ausgang der dritten Spannungspegelverschiebungsschaltung verbunden ist.

3. Spannungsvervieifachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Dpannungspegelverschiebungsschaltung zwei in Kaskade geschaltete Inverter aufweist, wobei der Eingang eines ersten der beiden in Kaskade geschalteten Inverter mit dem ersten Eingang der ersten Spannungspegelverschiebungsschaltung und der Ausgang des zweiten der beiden in Kaskade geschalteten Inverter mit dein Ausgang der ersten Spannungspegelverschiebungsschaltung gekoppelt ist.

k. Spannungsvervielfachungsschaltung nach Anspruch 3» dadurch gekennzeichnet, dass ein erster der beiden in Kaskade geschalteten Inverter zwischen den beiden Bezugsspannungsquellen liegt und ein zweiter der beiden in Kaskade geschalteten Inverter zwischen dem Bezugstaktsignal und dem Ausgang der Spannungsvervielfachungsschaltung liegt.

5. Spannungsvervielfachungsschaltung nach Anspruch 3» dadurch gekennzeichnet, dass der Ausgang des zweiten der beiden in Kaskade geschalteten Inverter mit dem Schalteingang der Schalteinrichtung gekoppelt ist.

6. Spannungsvervielfachungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Spannungspegel-

- 23 -

709830/0687

Q 27Q1735

Verschiebungsschaltung eine bistabile Schaltung und zwei in Kaskade geschaltete Inverter enthält, wobei ein Eingang der bistabilen Schaltung mit dem ersten Eingang der zv.-eiten fpannungspegelverSchiebungsschaltung gekoppelt ist, ein Ausgang der bistabilen ,Schaltung; mit einem Eingang eines ersten der beiden in Kaskade geschalteten Inverter gekoppelt ist, und ein Ausgang des zweiten der beiden in Kaskade geschalteten Inverter mit dem Ausgang der zveiten Spannungspegelverschiebui-igsschaltung gekoppelt ist.

709830/0687