DE2659360B2

DE2659360B2 - PCM - Vermittlungsanordnung

Info

Publication number: DE2659360B2
Application number: DE2659360A
Authority: DE
Inventors: Gilbert Paris Laneau
Original assignee: Jeumont Schneider SA
Current assignee: JS TELECOM LOUVECIENNES FR
Priority date: 1976-01-20
Filing date: 1976-12-29
Publication date: 1981-03-19
Also published as: ZA767706B; DD128223A5; SE7700530L; JPS52103904A; ES454648A1; IT1073168B; CA1062798A; NL185438C; AT363131B; HK62580A; BR7700020A; FR2339299B1; CH613077A5; AR209537A1; BE850470A; OA05534A; AU2104377A; FR2339299A1; AU506187B2; ATA960776A

Description

Die Erfindung bezieht sich auf eine PCM-Vermittlungsanordnung der im Oberbegriff des Anspruchs 1 angegebenen Art

Eine PCM-Vermittlungsanordnung dieser Art ist aus der DE-AS 22 01 856 bekajinL Die Raum-Zeit-Kopplung geschieht bei solchen PCM-Vermittlungsanordnungen dadurch, daß alle zeitlich nacheinander auf den räumlich verteilten Eingangsmuitiplexkanälen ankommenden Oktaden eines Rahmens in einer vorbestimmten Reihenfolge in den Datenspeic' *;r eingeschrieben und in einer davon verschiedenen Reihenfolge aus dem Datenspeicher ausgelesen werden, so daß sie nach räumlicher Aufteilung auf die Ausgangsmultiplexkanäie in der Regel einen anderen Zeitschlitz innerhalb des Rahmens einnehmen als bei der Ankunft auf einem Eingangsmultiplexkanal.

Die aus der DE-AS 22 01 856 bekannte PCM-Vermittlungsanordnung enthält nur einen Datenspeicher, in den die Oktaden während bestimmter Subzeitintervalle eines Zyklus eingeschrieben werden und aus dem sie während anderer Subzeitintervalle des Zyklus ausgelesen werden. Zusätzlich ist die Maßnahme getroffen, die Oktaden bestimmter Informationsarten, die nicht verlorengehen dürfen, mehrfach nicht löschend auszulesen. Dies gilt insbesondere für die Signalisierungskanäle.

Bei derartigen PCM-Vermittlungsanordnungen besteht ein Problem hinsichtlich der erforderlichen Arbeitsgeschwindigkeit der verwendeten Schallungen. Damit alle möglichen Verbindungen hergestellt werden können, muß der Datenspeicher eine Kapazität haben, die der Gesamtheit der Oktaden eines Rahmens auf allen Eingangs- bzw. Ausgangsmultiplexkanälen entspricht. Die Gesamtheit dieser Oktaden muß innerhalb der Dauer eines Rahmens in den Datenspeicher eingebracht und auch innerhalb der Dauer eines Rahmens aus dem Datenspeicher ausgelesen werden. Die erforderliche Arbeitsgeschwindigkeit der Datenspeicher und der zugeordneten Schaltungen wächst also mit zunehmender Zahl der Eingangs- und Ausgangsmultiplexkanäie proportional an. Da bei der üblichen PCM-Norm ein Rahmen mit einer Dauer von 125 μ5 32 Oktaden enthält, müssen bei 32 Eingangsmuitiplexkanälen 32 · 32= 1024 Oktaden innerhalb von 125 μ5 in den Datenspeicher eingegeben und auch wieder aus dem Datenspeicher eingelesen werden. Da die verfügbaren Datenspeicher nicht gleichzeitig beschrieben und abgelesen werden können, steht bei den bekannten PCM-Vermittlungsanordnungen mit nur einem Datenspeicher nur jewe'ls die Hälfte der Zeit für jeden der beiden Vorgänge zur Verfügung. Die verfügbare Zeit wird natürlich noch weiter beschnitten, wenn bestimmte Oktaden mehrfach ausgelesen werden sollen.

Bei den bekannten PCM-Vermittlungsanordnungen der angegebenen Art ist daher die Anzahl der Eingangs- und Ausgangsmulti|.!exkar.äle durch die Arbeitsgeschwindigkeit der Datenspeicher beschränkt.

Aufgabe der Erfindung isl die Schaffung einer PCM-VermittiungsanordnunK. die bei gCEcbcnrr Ar-

beitsgeschwindigkeit der verwendeten Schaltung eine Erhöhung der Anzahl der Eingangs- und Ausgangsmulliplexkanäle ermöglicht.

Diese Aufgabe wird durch die Merkmale des Anspruchs I gelöst.

Bei der PCM-Vermittlungsanordnung nach der Erfindung steht sowohl für die Reihen-Parallel-Un'-setzcranordnung als auch für die Datenspeicher der Zeitkoppelanordnung die doppelte Arbeitszeit zur Verfugung. Die beiden Umsetzer der Reihen-Parallel-Umsetzeranordnung arbeiten im Takt der Zeitschlitze abwechselnd, so daß jeder Umsetzer während der vollen Dauer eines Zeitschlitzes mit den seriellen Oktaden beschickt werden kann und während der vollen Dauer des nächsten Zcitschlitzcs die parallelen Oktaden abgibt. Die beiden Datenspeicher arbeiten dagegen im Takt der Rahmen abwechselnd, so daß jeder Datenspeicher während der vollen Dauer eines Rahmens beschrieben und während der vollen Dauer des nächsten Kahmens abgelesen werden kann. Dadurch ist es ohne weiteres möglich, unter Verwendung von Datenspeichern mit einer maximalen Zugriffszeit von 50 ns alle Verbindungen zwischen 32 Eingangsmultiplexkanälen und 32 Ausgangsmultiplexkanälen. also zwischen insgesamt 1024 Nachrichtenkanälen auf jeder Seite zu vermitteln. Der hierfür erforderliche Mehraufwand ist verhältnismäßig gering, da in der Zeitkoppelanordnung nur die Datenspeicher doppelt vorhanden sein müssen; die Adressicrschaltungen für das Einschreiben und Ablesen sowie die zentrale Steuereinheit für den Verbindungsaufbau brauchen nur einfach vorhanden zu sein, da sie abwechselnd auf die beiden Datenspeicher einwirken. Hinsichtlich dieser Schaltungen besteht somit kein zusätzlicher Aufwand im Vergleich zu einer PCM-Verrnit'liingsanordnung, die nur einen Datenspeicher enthält.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ein Alisführungsbeispiel der Erfindung wird an Hand der Zeichnung erläutert. In der Zeichnung zeigt

F i g. I das Prinzipschema einer PCM-Vermittlungsancrdnung nach der Erfindung und

Fig. 2 Zeitdiagramme von Signalen, die in der Anordnung von Fig. 1 im Verlauf von zwei aufeinanderfolgenden Zeitschlitzen auftreten.

In F i g. 1 ist oben der Eingang Eder Vermittlungsanordnung dargestellt, welcher durch 32 parallele Eingangsmultiplexkanäle gebildet ist. Zur Vereinfachung sind in der ganzen Figur Mehrfachkanäle (bzw. Mehrfachleiter) jeweils durch eine schräg durchkreuzte einfache Linie c^rgestellt, neben der die Anzahl der Kanäle (bzw. Leiter) angegeben ist. Jeder Eingangsmultipiexkanal überträgt entsprechend der üblichen PCM-Technik die Abtastwerte von 32 Nachrichtenkanälen (z. B. Fernsprechkanälen). Jeder Abtastwert ist in Form einer achtstelligen binären Codegruppe (Oktade) codiert, deren Bits seriell übertragen werden. 32 Oktaden, nämlich jeweils eine Oktade von jedem der 32 Nachrichtenkanäle, werden der Reihe nach in aufeinanderfolgenden Zeitschlitzen eines Rahmens übertragen. Innerhalb der aufeinanderfolgenden Rahmen nehmen die vom gleichen Nachrichtenkanal stammenden Oktaden jeweils den gleichen Zeitschlitz ein. Die 32 Eingangsmultiplexkanäle £ übertragen also gleichzeitig 32 - 32= 1024 Nachrichtenkanäle.

Die 32 Eingangsmultiplexkanäle E sind mit einer Umschaltanordnung A verbunden, die Bestandteile einer Reihen-ParallclUmsctzanordnung RPU ist. Die Umschaltanordnung A enthält in Wirklichkeit für jeden Eingangsmultiplexkanal einen Umschalter der symbolisch dargestellten Art, insgesamt also 32 Umschalter, leder Umschalter ist so ausgebildet, daß er den zugeordneten Eingangsmultiplexkanal wahlweise zu seinem ersten oder zu seinem zweiten Ausgang durchschallet. Die Umschalter sind in Wirklichkeit natürlich elektronische Umschalter.

Die Reihen-Parallel-Umsetzeranordnung RPU enthält zwei Gruppen von je acht Schieberegistern. Die erste Gruppe besteht aus den Schieberegistern RW, R 12 ... R 18. und die zweite Gruppe besteht aus den Schieberegistern R2\. R 22 ... R 28. Jedes Schieberegister ist von an sich bekannter Bauart und weist 32 paiallele Eingänge an der entsprechenden Anzahl von Registerstufen sowie einen einzigen Reihenausgang auf. Die jeweils einander entsprechenden Paralleleingänge der acht Schieberegister R11 bis R18 der linken Gruppe sind zusammengesetzte! und mit dem ersten Ausgang eines zugeordneten Umschalters der Umschaltanordming A verbunden; in entsprechender Weise sind die icweils einander entsprechenden Parallelein· gängc der acht Schieberegister ff 21 bis ff 28 der rechten Gruppe zusammcngeschaltet und mit dem zweiten Ausgang des zugeordneten Umschalters der Umschaltanordnung A verbunden. Wenn die Umschaltanordnung A die in F i g. I dargestellte linke Stellung einnimmt, ist also der erste Eingangsmultiplexkanal parallel mit den ersten Registerstufen der Schieberegister ff 11 bis ff 18 verbunden, der zweite Eingangsmultiplexkanal parallel mit den zweiten Registerstufen usw. bis zum 32. Eingangsmultiplexkanal, der parallel mit den 32. Registerstufen dieser Schieberegister verbunden ist. Wenn dagegen die Umschaltanordnung A in die rechte Stellung gebracht wird, wird der erste Eingangsmulii plexkanal parallel mit den ersten Registerstufen der acht Schieberegister ff 21 bis ff 28 verbunden, der zweite Eingangsmultiplexkanal mit den zweiten Regi sterstufen dieser acht Schieberegister usw.

Die Reihen-Parallel-Umsetzeranordnung RPU enthält eine zweite Umschaltanordnung A 1 mit acht Umschaltern. Jeder Umschalter verbindet wahlweise den Reihenausgang eines Schieberegisters der linken Gruppe oder den Reihenausgang des entsprechenden Schieberegisters der rechten Gruppe mit einem zugeordneten Ausgang. Die Reihen-Paraüel-Umsetzeranordnung hat also acht Ausgänge. Diese Ausgänge sind mit entsprechenden Eingängen einer Zeitkoppelanordnung Dverbunden.

Die beiden Umschaltanordnungen A. A 1 up'l die Schieberregistergruppen werden durch eine Folgesteuerschaltung 51 gesteuert, die ihrerseits von einer Zeitbasis B abhängt, die den Betrieb der ganzen PCM-Vermittlungsanordnung synchronisiert. Die Folgesteueranordnung 51 steuert die beiden Umschaltanordnungen A und Ai im Takt der Zeitschlitze gegensinnig, so daß also für die Dauer eines Zeitschlitzes die Paralleleingänge der Schieberegister ff 11 bis ff 18 mit den Eingangsmulttplexkanälen Fund die Reihenausgänge der Schieberegister ff 21 bis ff 28 mit der Zeitkoppelanordnung Dverbunden sind, und für die Dauer des nächsten Zeitschlitzes die Verbindungen umgekehrt sind. Ferner steuert die Folgesteueranordnung S1 die gerade mit den Eingangsmultiplexkanälen verbundenen Schieberegister so. daß diese im Takt der Bits der Reihe nach für die Eingabe der Bits in die entsprechenden Registerstufen freigegeben werden. In

jedem Zeitschlitz werden also die ersten RiK aller Eingangsmultiplexkanäle gleichzeitig in die zugeordneten Registerstufen des Schieberegisters R Il (bzw. R 21) eingeschrieben, dann die zweiten Bits in die entsprechenden Registerstufen des Schieberegisters R 12 (bzw. R22) usw., bis zu den achten Bits, die in das Schieberegister R 18 (b/w. R 28) eingeschrieben werden. Im gleichen Zeitschlitz legt die Folgesteucranordnung ■>' an alle Schieberegister der anderen Gruppe 32 Fortschalleimpulse mit einer Folgeperiode von 100 ns an, so daß die während des vorhergehenden Zeitschiit-/es gespeicherten Bits seriell am Ausgang jedes Schieberegisters ausgegeben werden. Dabei erscheinen die acht Bits der von einem Eingangsmultiplexkanal stammenden Oktade jeweils gleichzeitig parallel an den acht Ausgängen des Rcihen-Parallel-Umsetzers RPU. und die 32 Oktaden der 32 F.ingangsmultiplexkanäle erscheinen innerhalb der Dauer eines Zeitschlitzes nacheinander an diesen acht Ausgängen.

Diese zweifache zeitlich-räumliche Umsetzung wird durch die Verwendung von zwei abwechselnd arbeitenden Umsetzern ermöglicht, von denen jeder durch eine der .Schieberegistergruppen R 11 bis R 18, R2\ bis R 28 gebildet ist.

Die Zeitbasis liefert der Folgesteucrschaltung 51 zwei Signale, nämlich ein Signal B 1. welches durch Impulse in einem Tastverhältnis von 50% und einer Frequenz von 10 240 kHz gebildet wird, und ein Signal B2. welches durch Impulse von 100 ns Dauer gebildet wird, die mit einer Folgeperiode von 4 ms abgegeben werden.

Dii- Folgesteuerschaltung 51 hat neunzehn Ausgangsdrähte. Der eine dient zur Steuerung der Umschaltanordnungen A und A 1. sechzehn weitere Drähte gehen je zu einem der Schieberegister R 11 bis R 18 und R 21 bis R 28 zur Steuerung des Einschrcibens der entsprechende Bits, der achtzehnte Draht dient für die Übertragung der Fonschaltimpulse zu den Schiebercgistern R 11 bis R 18 und der neunzehnte Draht dient für die Übertragung der Fortschaltimpulse zu den Schieberegistern R 21 bis R 28.

Fig. 2 zeigt das Signal B\ während der Dauer von zwei aufeinanderfolgenden Zeitschlitzen Xnund Xn+ 1. d. h. während etwa acht Mikrosekunden, da jeder Zeitschlitz wie in der üblichen PCM-Technik eine Dauer von 3900 ns hat.

In dieser Figur ist aus Maßstabsgründen das Signal B2 nicht dargestellt, denn es erscheint nur alle 4 ms. also nach 32 Rahmen, zum Zweck der Rcynchronisation. Aus Vereinfachungsgründen sind auch die Steuersignale für die Umschaltanordnungen A und A 1, welche gleichzeitig alle 3900 ns (Dauer eines Zeitschlitzes) in Richtung wechseln, nicht dargestellt. Dagegen sind die Einschreibsignale für das Einschreiben in die Schieberegister R 11, R 21, R 12, R22 und R18, R28 dargestellt Man ersieht aus dem Maßstab Cl, welcher die zeitlichen Positionen der Bits von zwei aufeinanderfolgenden Oktaden angibt, daß das erste Bit der ersten Oktade in das Schieberegister RIl eingeschrieben wird, hierauf das zweite Bit der ersten Oktade in das Schieberegister R 12 und schließlich das achte Bit der ersten Oktade in das Schieberegister R18. In der folgenden Oktade gelangt das erste Bit in das Schieberegister R 21, das zweite Bit in das Schieberegister R 22 und .schließlich das achte Bit in das Schieberegister R 28. Die Diagramme C2 bzw. C3 geben die Freigabesignale zur parallelen Ladung einer jeden Registergruppe an.

Fs ist zu erkennen, daß bei dem gewählten Beispiel mit einer vom üblichen PCM-System abweichenden Synchronisation gearbeitet wird; jedem Bit ist innerhalb jedes Zeilschlitzes von 3900 ns ein Intervall von 400 ns zugeordnet, so daß die acht Bits der Oktade nur die ersten 3200 ns der Oktade einnehmen, worauf eine Pause von 700 ns folgt. Dies entspricht der internen Synchronisation der PCM-Vermittlungsanordnung.

Die Zeitkoppelanordnung D dient zur Überführung jeder Oktade eines bestimmten Zeitschlitzes eines Eingangsmultiplexkanals in einen anderen bestimmten /eitschlitz eines Ausgangsmultiplexkanals. Sie enthält als Hauptbestandteile drei Speicher /WI, M2, /V/3 mit freiem Zugriff, deren Zugriffszeit höchstens 50 ns beträgt. Solche Speicher sind als integrierte Schaltungen im Handel erhältlich.

Die beiden Speicher M 1 und Λ-/2 sind Datenspeicher für die Speicherung der Oktaden mit einer Kapazität von je 1024 Oktaden. leder dieser Speicher hat acht Uitcmgängc für die parallele Eingabe der Oktaden. Die einander entsprechenden Biteingänge der beiden Speicher sind über ein Pufferregister Fl mit dem entsprechenden Ausgang des Reihen-Parallel-Umsetzers /fPfverbunden.

Der dritte Speicher M3 ist ein Steuerspeicher zur Steuerung des Ablesens der beiden Datenspeicher M 1. M 2. Er enthält 1024 Adressen, von denen jede aus 11 Bits besteht. 10 Bits sind für die Darstellung von 1024 λdres.sen erforderlich, und das elfte Bit dient zur Freigabe eines Datenspeichers M 1 oder M2. Während der Dauer eines Rahmens von 32 Zeitschlitzen wird in den Datenspeicher M\ eingeschrieben und gleichzeitig aus dem Datenspeicher M2 ausgelesen: während der Dauer des nächsten Rahmens von 32 Zeitschlitzen werden diese Funktionen vertauscht. Die Adressierung der Speicherplätze beim Einschreiben erfolgt durch eine Einschreib-Folgesteueranordnung 52. und die Adressierung beim Ablesen erfolgt durch den Steuerspeicher M 3.

Der abwechselnde Betrieb der Datenspeicher Mi. M 2 wird durch eine Folgesteuerschaltung 53 gesteuert, die zwei Umschaltanordnungen A 2, A3 im Takt der Rahmen gegensinnig betätigt. Für die Dauer eines Rahmens verbindet die Umschaltanordnung A 2 (wie dargestellt) den Datenspeicher M1 mit dem Steuerspeicher Λ/3 über ein Pufferregister F2. und gleichzeitig verbindet die Umschaltanordnung A 3 den Datenspeicher M2 mit der Einschreib-Folgesteueranordnung 52 über ein Pufferregister F3. Für die Dauer des nächsten Rahmens werden diese Verbindungen umgekehrt. Jede der Umschaltanordnung A 2, A3 enthält elf elektronische Umschalter, die von der Folgesteuerschaltung 53 alls 125 μβ umgeschaltet werden.

Die Folgesteuerschaltung 53 steuert eine weitere Umschaltanordnung /4 5, welche acht Ausgänge der Zeitkoppelanordnung D über ein Pufferregister F4 wahlweise mit den acht Bitausgängen des Datenspeichers Ml oder mit den acht Bitausgängen des Datenspeichers M2 verbindet Die Umschaltanordnung A 5 wird synchron mit den Umschaltanordnungen A 2 und Λ 3 so betätigt daß sie jeweils die Verbindung zu dem Datenspeicher herstellt der im Lesebetrieb arbeitet und mit dem Steuerspeicher M 3 verbunden ist

Bei der in der Zeichnung dargestellten Stellung der Umschalter A 2, A3, A 5 werden also die von der Reihen-Parallel-Umsetzeranordnung RPU gelieferten Oktaden parallel in den Datenspeicher M 2 eingeschrieben. Die Reihenfolge der Speicherplätze, in die

eingeschrieben wird, wird durch die Linschreib-Folgesteueranordnung 5 2 bestimmt. Sie ist beliebig, darf aber nach der Festlegung nicht mehr verändert werden. Die einfachste Einordnungsregel ist das Einschreiben in Speicherplätze mit aufeinanderfolgenden Adressen. Die i Einschreib-Steueranordnung besteht in diesem Fall aus einem einfachen Impulszähler, dessen Zählerstand die Adresse dari eilt. Da die Oktaden, wie zuvor erläutert wurde, am Ausgang der Reihen-Parallel-Umsetzeranordnung mit einer Folgeperiode von 100 ns erscheinen, wird der Impulszähler vom Beginn eines jeden Zeitschlitzes an alle 100 ns um eine Einheit fortgeschaltet und jeweils nach der Zählung von 32 Einheiten für den Rest des Zeitschlit/es, d. h. von 3200 ns bis 3900 ns gesperrt. li

Gleichzeitig mit dem Einschreiben in den Datenspeicher M 2 erfolgt das Ablesen der im Verlauf des vorhergehenden Rahmens gespeicherten Oktaden aus dem Datenspeicher Mi. Die Reihenfolge des Ablesens ist von der Reihenfolge des Einschreibens verschieden und hängt von den jeweils bestehenden Verbindungen ab. Im Steuerspeicher M 3 sind an aufeinanderfolgenden Speicherplätzen die Adressen gespeichert, welche die Reihenfolge der Speicherplätze der Datenspeicher M 1, M 2 beim Ablesen bestimmen.

Wenn angenommen wird, daß alle Adressen für die bestehenden Verbindungen im Steuerspeicher M3 gespeichert sind, so wird der Steuerspeicher A/3 im Verlauf jedes Rahmens unter Steuerung durch eine Adressen-Foigesteueranordnung 54 zyklisch abgefragt, jo so daß er die gespeicherten Adressen der Reihe nach zu dem abzulesenden Datenspeicher liefert. Die Adressen-Folgesteueranordnung 54 kann in gleicher Weise ausgebildet sein wie die Einschreib-Folgesteueranordnung 52, abgesehen davon, daß sie für jede Adresse nur zehn Bits benötigt. Jeder durch die Einsc^hreib-Folgesteueranordnung 52 bestimmten Einschreibadresse ist eine an der gleichen Adresse im Steuerspeicher M3 stehende Leseadresi^ zugeordnet.

Beim Aufbau einer Verbindung muß der Einschreibadresse zuzuordnende Leseadresse in den Steuerspeicher A/3 eingeschrieben werden. Dies erfolgt durch eine zentrale Steuereinheit L, welche durch eine Umschaltanordnung /4 4 anstelle der Adressen-Foigesteueranordnung 52 mit den Adresseneingängen des Steuer-Speichers M3 verbunden werden kann, und die außerdem zu Einschreibeingängen des Steuerspeichers M3 eine Leseadresse liefert. Die Umschaltanordnung A 4 besteht aus zehn elektronischen Umschaltern, die durch einen weiteren Ausgang der Folgesteuerschal- v> tung 53 so betätigt werden, daß der Steuerspeicher M 3 in jedem Zeitschlitz von 0 bis 3200 ns nacheinander 32 Adressen von der Adressen-Foigesteueranordnung 54 empfängt Für den Rest des Zeitschlitzes von 3200 bis 3900 ns wird die Umschaltanordnung Λ 4 in die andere Stellung gebracht; während dieser Zeitspanne kann die zentrale Steuereinheit L, falls dies für einen Verbindungsaufbau erforderlich ist, eine Einschreibadresse an die Adresseneingänge des Steuerspeichers Λ/3 anlegen und die zugeordnete Leseadresse an dieser Adresse einschreiben.

Die Pufferregister Fl, F2, F3, F4 können durch bistabile D-Flipflops mit dynamischem Eingang gebildet sein. Die Pufferregister F2 und F3 haben elf Registerstufen, und die Pufferregister Fl und F4 haben acht Registerstufen. Das Beschicken dieser Pufferregister wird alle 100 ns durch die Impulse B1 ausgelöst

Das Diagramm CA der Fig.2 zeigt an den

Ausgängen des Pufferregisters F3 die zeitliche Verteilung der Adressen zum Einschreiben eines Zeitschlitzes Xp und des darauffolgenden Zeitschlitzes Xp + 1 in den Speicher M 1 oder M2 für die verschiedenen Eingangsmultiplexkanäle Yi, Y2... Y32.

Das Diagramm CS zeigt das Freigabesignal zum Einschreiben der Oktaden in einen der Speicher M 1 oder M 2. Das Diagramm C 6 zeigt an den Eingängen des Pufferregisters F2 die zeitliche Einordnung der Adressen der Teilnehmer für die Ausgangszeitschlitze Xn und Xn + 1 und für die Ausgangsmultiplcxkanäle YIbis Y32.

Das Diagramm Cl zeigt die zeitliche Folge der den Adressen von C6 entsprechenden Oktaden an den Ausgängen des Pufferregisters F4.

Die acht Ausgänge der Zeitkoppelanordnung Dshd mit entsprechenden Eingängen einer Parallel-Reihen-Umsetzeranordnung PRU verbunden, welche die Aufgabe hat. die im Verlauf pinps 7piKrhlil7p< nacheinander bitparallel an den Ausgängen der Zeitkoppelanordnung D erscheinenden 32 Oktaden auf 32 Ausgangsmultiplexkanäle zu verteilen und eine Parallel-Reihen-Umsetzung innerhalb jeder Oktade vorzunehmen, so daß die Bits der Oktade dem Ausgangsmultiplexkanal seriell zugeführt werden.

Zu diesem Zweck enthält die Parallel-Reihen-Umsetzeranordnung PRU ebenso viele Pufferregister, wie Ausgangsmultiplexkanäle vorhanden sind, im vorliegenden Fall also 32 Pufferregister Ti bis Γ32. Jedes Pufferregister hat acht parallele Eingänge und acht parallele Ausgänge. Die einander entsprechenden Eingänge aller Pufferregister 7*1 bis T32 sind parallel mit einem zugeordneten Ausgang des Pufferregisters T4 verbunden. Ferner enthält die Parallel-Reihen-Umsetzeranordnung PRUeine Gruppe von 32 Schieberegistern Vi bis V 32. Jedes Schieberegister hat acht Parallel-Eingänge an den Registerstufen, die jeweils mit den acht Ausgängen eines der Pufferregister Ti bis 7"32 verbunden sind, und einen Reihenausgang, an den einer der Ausgangsmultiplexkanäle angeschlossen ist.

Die Pufferregister Ti bis Γ32 werdep durch eine Folgesteuerschaltung 55 gesteuert, die 32 Ausgangsleiter hat, von denen jeder mit einem Steuereingang eines der Pufferregister verbunden ist Jedes Pufferregister speichert die an den acht parallelen Eingängen anliegende Oktade, wenn es an seinem Steuereingang einen Einschreibsteuerimpuls von der Folgesteuerschaltung 55 empfängt. Die Steuerschaltung 55 schickt jeweils während der Dauer eines Zeitschlitzes über jeden Ausgangsleiter je einen Einschreibsteuerimpuls. Diese Einschreibsteuerimpulse erscheinen synchron mit der Ausgabe der Oktaden aus der Zeitkoppelanordnung £>, alle 32 Einschreibsteuerimpulse werden also in jedem Zeitschlitz von 0 bis 3200 ns mit einer gegenseitigen Versetzung um 100 ns abgegeben, während zwischen 3200 und 3900 ns in jedem Zeitschlitz keine Einschreibsteuerimpulse abgegeben werden.

Somit wird die erste Oktade, die von der Zeitkoppelanordnung D während der Dauer eines Zeitschlitzes abgegeben wird, parallel in das Pufferregister Ti eingegeben, die zweite Oktade in das Pufferregister Γ2, usw., bis schließlich nach 3200 ns des Zeitschlitzes 32 Oktaden in den 32 Pufferregistern gespeichert sind.

Während der sich anschließenden Pause von 700 ns empfangen die Schieberegister VX bis V32 gleichzeitig einen Übcrtragungsstcuerinipuis, durch den der Inhalt des zugeordneten Pufferregister Ti bis Γ32 parallel in die Stufen des Schieberegisters eingebracht wird. Die

Π 12

plexkanal abgegeben werden. Nach acht Fortschalteini- pulsen tritt wieder eine Pause von 700 ns ein, so daß der Pufferregister 7Ί bis 7"32 sind dann zur Aufnahme gleiche Übertragungsrhythmus wie an den Eingangseiner neurn Okiade im Verlauf des nächsten Zeitschiit- multiplcxkanälen erhalten wird.

/.es bereit. In F i g. 2 sind die Einschreibsteuerimpulse für die

Während dieses nächsten Zeitschiilzes legt eine ■-, Pufferregister 7"I, Tl, Γ31 und Γ32 dargf stellt, sowie

Folgesteuerschaltung Sb an alle Schieberegister V I bis der Ubertragungssteuerimpuls C8 durch den die

U32 gleichzeitig Fortschaltcimpul.se mit einer Folgepe- Inhalte aller Pufferregister 7Ί bis Γ32 gleichzeitig in

riode von 400 ns an, so daß die Bits jeder gespeicherten die angeschlossenen Schieberegister Vl bis V32

Oktade seriell über den betreffenden Ausgangsmulti- übertragen werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

1, PCM-Vermittlungsanordnung mit

a) mehreren parallelen Eingangsmultiplexkanälen und mehreren parallelen Ausgangsmultiplexkanälen, von denen jeder durch achtstellige binäre Codegruppen (Oktaden) codierte Abtastwerte von 32 zeitmultiplexierten Kanälen in jeweils zu einem Rahmen zusammengefaßten aufeinander- ι ο folgenden Zeitschlitzen in Reihenform überträgt,

b) einer Reihen-Parallel-Umsetzeranordnung, deren Paralleleingänge an die Eingangsmultiplexkanäle angeschlossen sind und die jeweils die während der Dauer eines Zeitschlitzes auf allen Eingangsmultiplexkanälen gleichzeitig in Reihenform ankommenden Oktaden innerhalb der Dauer eines Zeitschlitzes nacheinander an acht Parallelausgängen in Parallelform abgibt,

c) einer ^n die Parallelausgänge der Reihen-Parallel-Umsetzeranordnung angeschlossenen Zeitkoppelanordnung mit

el) einem Datenspeicher, der eine zur Speicherung aller während der Dauer eines Rahmens zugeführten Oktaden ausreichende Kapazitat hat,

c2) einer Einschreib-Folgesteueranordnung zur Steuerung des Einschreibens der Oktaden in den Datenspeicher in einer vorbestimmten Reihenfolge,

c3) einen Steuerspeicher zur Steuerung des Ablesens der im Datenspeicher gespeicherten Oktaden in eine, den herzustellenden Verbindungen entsprechenden Reihenfolge,

c4) acht Parallelausgängen,. η denen die aus dem Datenspeicher abgelesenen Oktaden nacheinander in Parallelform abgegeben werden,

d) einer an die Parallelausgänge der Zeitkoppelanordnung angcichlossenen Parallel-Reihen-Umsetzeranordnung, an deren parallele Ausgänge die Ausgangsmultiplexkanäle angeschlossen sind und die alle während der Dauer eines Zeitschlitzes von der Zeitkoppelanordnung in Parallelfonn abgegebenen Oktaden gleichzeitig in Reihenform an ihren parallelen Ausgängen abgibt, und mit «

e) einer Zeitbasis zur Synchronierung der Übertragung und Umsetzung der Oktaden innerhalb der drei Anordnungen,

d a d u r c h g e k e η η ζ e i c h η e t, daß

A) die Reihen-Parallel-Umsetzeranordnung enthält:

A 1) zwei Umsetzer (Rw bis R\»; R₂\ bis R₂t);

A 2) eine erste Umschaltanordnung (A), über welche die Eingangs-Multiplexkanäle (E) wahlweise mit den parallelen Eingängen M des einen Umsetzers (Rw bis Rm) bzw. des anderen Umsetzers (Ri\ bis Rn) verbindbar sind;

A 3) eine zweite Umschalfanordnung (A\), über welche die Eingänge der Zeitkoppelanordrmng (D) wahlweise mit den acht Parallel= ausgängen des einen Umsetzers (Rw bis Ri₈) bzw. des anderen Umsetzers (Ri] bis Rn) verbindbar sind:

Λ 4) eine erste Folgcstciicrschaltiing (S,), wcl- fts ehe die erste Umschaltanordnung (A) und die zweite Umschaltanordnung (A\) so steuert, dciί3 abwcctvclnd jeweils für die Dauer eines Zeitschlitzes die Eingänge des einen Umsetzers mit den Eingangsmultiplexkanälen (E) und die Ausgänge des anderen Umsetzers mit den Eingängen der Zeitkoppelanordnung (D) verbunden sind, und welche die Umsetzer (R\\ bis R\g; Ri\ bis /J₂₈) so steuert, daß jeweils der mit den Eingangsmultiplexkanälen (E) verbundene Umsetzer die während des betreffenden Zeitschlitzes ankommenden Oktaden speichert und der mit der Zeitkoppelanordnung (D) verbundene Umsetzer die während des vorhergehenden Zeitschlitzes gespeicherten Oktaden abgibt;
B) die Zeitkoppelanordnung (D) enthält:

B 1) zwei parallel angeordnete Datenspeicher (MuMi);

B 2) eine zweite Folgesteuerschaltun^ (Sj), welche die beiden Datenspeicher (M\, M₂) im Takt der Rahmen abwechselnd so steuert, daß jeweils die während der Dauer des Rahmens von der Reihen-Parallel-Umsetzeranordnung abgegebenen Oktaden in den einen Datenspeicher eingeschrieben und die während der Dauer des vorhergehenden Rahmens in den anderen Datenspeicher eingeschriebenen Oktaden ausgelesen werden.
2. PCM-Vermittlungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Umsetzer der Reihen-Parallel-Umsetzeranordnung durch acht Schieberegister (Rw bis R_ls; R₂₁ bis R₂g) gebildet ist, von denen jedes eine der Anzahl der Eingangsmultiplexkanäle (^entsprechende Anzahl von parallelen Stufeneingängen sowie einen Reihenausgang an der letzten Stufe hat, daß die einander entsprechenden Stufeneingänge der acht Schieberegister zusammengeschaltet und über die erste Umschaltanordnung (A) mit einem zugeordneten Eingangsmultiplexkanal verbindbar sind, und daß die erste Folgesteuerschattung (S\) in jedem Zeitschlitz die acht Schieberegister des mit den Eingangsmultiplexkanälen verbundenen Umsetzers im Takt der Bitfolgefrequenz einzeln der Reihe nach für die parallele Eingabe der an den parallelen Stufeneingängen anliegenden Bitsignale aktiviert und an die Schieberegister des mit der Zeitkoppelanordnung verbundenen Umsetzers wenigsten:, eine der Anzahl der Registerstufen entsprechende Anzahl von Fortschalteimpulsen anlegt.
3. PCM-Vermittlungsanordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Zeitkoppelanordnung (D) eine dritte und eine vierte Umschaltanordnung (A₂, Ai) enthält, welche die Adresseneingänge des ersten Datenspeichers (M\) bzw. des zweiten Datenspeichers (M₂) wahlweise mit den Ausgängen der Einschreib-Folgesteueranordnung (S₂) oder mit den Ausgängen des Steuerspeichers (My) verbindet und die von der zweiten Folgesteuerschaltung (Sj) im Takt der Rahmen gegenphasig betätigt werden.
4. PCM-Vermittlungsanordnung nach einem der Ansprüche I bis 3. dadurch gekennzeichnet, daß die Zcitkoppclanordnung (D) eine zentrale Steuereinheit (L) rnthält, welche die den herzustellenden Verbindungen entsprechenden, im Sleuerspeicher (M)) zu speichernden Adressen für das Ablesen der

aiii·;

Patenspeicher (M\, Mi) an mit den Einschreibeingängen des Sleuerspejehers (Mi) verbundenen Ausgängen liefert, und daß die Adresseneingänge des Steuerspeichers (Mj) ober eine von der zweiten Folgesteuerschaltung (Si) betätigte fünfte Umschaltanordnung (A4) wahlweise mit einer Adressen-Folgesteueranordnung (Si) oder mit Adressenausgängen der zentralen Steuereinheit (L) verbindbar sind.
5. PCM-Vermittlungsanordnung nach einem der Ansprüche J bis 4, dadurch gekennzeichnet, daß eine von der zweiten Folgesteuerschaltung (Sj) im Takt der Rahmen betätigte sechste Umschaltanordnung (As) vorgesehen ist, welche entweder die acht parallelen Ausgänge des ersten Datenspeichers (M\) oder die acht parallelen Ausgänge des zweiten Datenspeichers (Mj) mit den acht parallelen Eingängen der Parallel-Reihen-Umsetzeranordnung verbindet
6. PCM-Vermittlungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Parallel-Reihen-Umsotzcranordnung eine der Anzahl der Ausgangs-Multiplexkanäle entsprechende Anzahl ν ^n Pufferregistern ß] bis 732) enthält, von denen jedes eine Oktade speichern kann und acht parallele Eingänge und acht parallele Ausgänge hat, daß die einander entsprechenden Eingänge aller Pufferregister (T\ bis 7m) zusammengeschaltet und mit einem zugeordneten Ausgang der Zeitkoppelanordnung (D) verbunden sind, daß eine dritte Folgesteuerschalfung (Ss) die Pufferregister (Ti bis T₃₂) im Takt der von der Zeitkoppelanordnung (D) ausgegebenen Oktaden einzeln der Reihe nach für die parallele Eingabe der an den parallelen Eingängen anliegenden Bitsignale aktiviert, daß jedem Pufferregister (T\ bis T32) ein achtstufiges Schieberegister (V₁ bis K₃₂) zugeordnet ist, das acht mit den Ausgängen des Pufferregisters verbundene parallele Stufeneingänge und einen mit einem Ausgangsmultiplexkanal verbundenen Reihenausgang hat, daß am Ende jedes Zeitschlitzes die in den Fufferregistern (Ti bis T₃₂) gespeicherten Oktaden gleichzeitig parallel in die zugeordneten Schieberegister übertragen werden, und daß eine vierte Folgesteuerschaltung (Se) in jedem Zeitschlitz die Fortschaltung der Schieberegister im Takt der Bitfrequenz steuert.
7. PCM-Vermittlungsanordnun^ nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß der zweiten, dritten, vierten und sechsten Umschaltanordnung (A\, A2, Aj, A5) jeweils ein Pufferregister (Fu F₂, Fj, F₄) nachgeschaltet ist.
8. PCM-Vermittlungsanordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß zweiunddreißig Eingangsmultiplexkanäle und zweiunddreißig Ausgangsmultiplexkanäie vorgesehen sind, daß die Zeitbasis (B) Taktimpulse (Bi) mit einer Folgefrequenz von 10 240 kHz liefert, daß die Fortschaltung der Schieberegister (R_n bis /?i₈; Λ₂ι bis /?2s) der Reihen-Parallel-Umsetzeranordnung, das Lesen und Schreiben in den Datenspeichern (M], Mi) der Zeitkoppelanordnung (D) und die aufeinanderfolgende Aktivierung der Pufferregister (T₁ bis 7j₂) der Parallel-Reihen-Umsetzeranordnung in jedem Zeitschlitz mit der Frequenz der Taktimpulse (Bi) und einer Pause von jeweils acht Taktimpulsperioden nach 32 Taktimpulsperioden erfolgt, und daß die aufeinanderfolgende Aktivierung der Schieberegister (Ru bis /?is; R bis R_2x) der Reihen-Parallel-Umsetzcranordnung und die Fortschaltung der

Schieberegister (V] bis V₃₂) der Paralld-Reihen-Umsetzercnordnung mit einer Frequenz erfolgt, die ein Bruchteil der Taktimpulsfrequenz ist.
9. PCM-Vermittlungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Zeitbasis (B) nach jeweils 4 ms einen Resynchronisierimpuls (B₂) von 100 ns Dauer liefert.