DE2649356A1 - Signalverstaerker fuer integrierte schaltungen - Google Patents
Signalverstaerker fuer integrierte schaltungenInfo
- Publication number
- DE2649356A1 DE2649356A1 DE19762649356 DE2649356A DE2649356A1 DE 2649356 A1 DE2649356 A1 DE 2649356A1 DE 19762649356 DE19762649356 DE 19762649356 DE 2649356 A DE2649356 A DE 2649356A DE 2649356 A1 DE2649356 A1 DE 2649356A1
- Authority
- DE
- Germany
- Prior art keywords
- stage
- amplifier
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
km/se
Anmelderin: ■ International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 974 051
Die Erfindung betrifft eine Signalverstärkerschaltung für integrierte
Schaltungen, mit einer Signalstufe, die den Ausgang einer monolithischen Speicher- oder Logikschaltung darstellt ( mit mehreren
Zwischenverstärkerstufen und mit einer Endverstärkerstufe, die Ausgangssignale an nachgeschaltete Einheiten abgibt.
Integrierte Schaltungen mit großem Integrationsgrad benötigen
üblicherweise Verstärkerschaltungen, um die erforderliche Stromleistung
für die Abgabe von Ausgangssignalen über Verbindungsleitungen an andere integrierte Schaltungen oder die Sichtbarmachung
der von diesen Signalen dargestellten Werte in einer Anzeigeeinheit zu ermöglichen. Diese Notwendigkeit besteht unabhängig
davon, ob die integrierte Schaltung logische Verknüpfungsfunktionen ausführt oder die Funktion eines Speichers hat. Die
für solche Zwecke verwendeten Verstärkerschaltungen führen stärkere Ströme als andere integrierte Schaltungen, die beispielsweise
zur Ausführung logischer Verknüpfungsfunktionen oder zur
Speicherung von Daten dienen. Demgemäß sind die Verstärkerschaltungen auch größer als die übrigen logischen Schaltungen. Diese
Größenunterschiede verdienen besondere Beachtung beim Aufbau eines monolithischen Chips, auf dem die verschiedenen Schaltungen
als eine gemeinsame integrierte Schaltung angeordnet werden
709827/0888
sollen. Wenn die Disparität zwischen den einzelnen Schaltungen
im Bezug auf Größenausdehnung und Stromführung zu groß wird, treten erhebliche Verzögerungen auf zwischen der Signaltreiberschaltung
(Signalverstärker) und der Endverstärkerschaltung,
welche die Ausgangssignale der monolithischen Schaltung an nachgeordnete Einheiten abgibt. Dies ist besonders dann der
Fall, wenn an die Endverstärkerschaltung eine hohe kapazitive
Last angelegt wird und die Ausgangskapazität des Endverstärkers wenigstens 100 mal größer ist als die des Signalverstärkers,
welcher üblicherweise Teil der betreffenden logischen Schaltung oder Speicherschaltung ist und über den die Verstärkerschaltung
die zu verstärkenden Signale zugeführt erhält.
Es sind bereits Maßnahmen bekannt zur Optimierung derartiger integrierter Schaltungen mit dem Ziel einer minimalen Signal-1
laufzeit in den verstärkenden Ausgangsstufen. Diese Maßnahmen
sehen vorf daß man die Ausgangsstufen der integrierten Schaltung
in ihrer Größe abstuft f um auf diese Weise eine Signalanpassung
zu erreichen CH,C, Lin und L,W, Linholm, "An Optimized Output
Stage for MOS Integrated Circuits", IEEE Journal of Solid-state Circuitsf Band SC-10, Nr. 2, April 1975f Seiten 106 bis 109).
Eine derartig ausgebildete Schaltung hat den Nachteil, daß sie einen erhöhten Herstellungsaufwand erfordert und daß für die
Endstufen ein erheblicher Platzbedarf auf dem monolithischen Chip erforderlich ist.
Es wurde auch bereits erkannt, daß die Verzögerung zwischen einer Endstufe mit hoher Stromleistung und hoher Kapazität und einer
Anfangsstufe mit niedriger Stromleistung und niedriger Kapazität dadurch minimiert werden kann, daß man zwei oder mehr Zwischenverstärkerschaltungen
zwischen diese Stufen bringt, von denen jede in ihrer Kapazität und Größe zwischen den entsprechenden
Werten der Anfangsstufe und der Endstufe liegt. Derartige Schaltungen
wurden bisher nach der Methode des wiederholten Probierens aufgebaut, wobei die Anzahl der eingefügten Zwischenstufen zur
974 051 709827/0888
Minimierung der Verzögerung geringer als 5 war. Diese Bemühungen
richteten sich auch auf Schaltungen, bei denen die Kapazität der Endstufe bzw. des Endverstärkers kleiner war als das 10Ofache der
Signalverstärkerstufe. Aufgrund der empirischen Natur dieses Herstellungsverfahrens war es bisher nicht möglich, das Verfahren
zum Aufbau von integrierten Verstärkerschaltungen mit einer größeren Anzahl von Stufen anzuwenden.
Der Erfindung liegt die Aufgabe zugrunde, eine Verstärkerschaltung
der eingangs genannten Art anzugeben, welche die genannten Nachteil !vermeidet und es erlaubt, auch bei hohen Kapazitätsunterschieden
zwischen Anfangs- und Endstufe eine minimierte Signallaufzeit zu erreichen. Die erfindungsgemäßen Merkmale dieser Verstärkerschaltung
sind aus dem Patentanspruch 1 ersichtlich» Die übrigen Ansprüche geben vorteilhafte Ausgestaltungen der Erfindung an,
Nachfolgend ist ein Ausführungsbeispiel der erfindungsgemäßen Verstärkerschaltung
anhand einer Zeichnung beschrieben, die das Schalt bild eines mit Feldeffekttransistoren aufgebauten mehrstufigen
Verstärkers darstellt.
En der Figur ist eine Zwischenverstärkerschaltung dargestellt, die
5 Stufen umfaßt, welche kaskadenförmig zwischen einer logischen Singangsschaltung und einer Ausgangsverstärkerschaltung angeordnet
sind. Die logische Schaltung weist einen Feldeffekttransistor 10 auf, dessen Toreleketrode mit einem Eingangsanschluß 12 verbünde^
Lst. Die Source-Elektrode dieses Transistors ist geerdet, und seine Drain-Elektrode ist mit dem Eingang der folgenden Stufe
verbunden, die den Transistor 20 enthält. Der Transistor 10 wirkt somit als ein Inverter. In ähnlicher Weise sind Transistoren
ind 40 vorgesehen, die kaskadenförmig hlntereinandergesehaltet
sind und deren Source-Elektroden in herkömmlicher Weise geerdet sind. Der Transistor 40 dient als Leistungsverstärker, um den
jenötigten Laststrom am Anschluß 42, der den Ausgang der Schaltung
jildet, bereitzustellen.
Fi 974 051 709827/0888
Feldeffekttransistoren 15 und 25 sind mit den Transistoren 10 und 20 in herkömmlicher Weise verbunden und dienen als Lastwiderstände
zwischen einem Drain-Spannungsanschluß 32 und den Drain-Elektroden der Transistoren 10 und 20. In ähnlicher Weise sind
Feldeffekttransistoren 35 und 45 den Transistoren 30 und 40 zugeordnet.
In der in der Figur dargestellten Schaltung wurde die Anzahl der |
Zwischenstufen so gewählt, daß eine optimale Gesamtverzögerung j
i erzielt wird. Die Kapazität einer jeden Stufe bestimmt sich durch j
die nachfolgend beschriebenen mathematischen Parameter. j
:Die dargestellte Schaltung ist mit Feldeffekttransistoren aufgejbaut.
Das Prinzip der Erfindung ist jedoch nicht auf die Verwenjdung von Feldeffekttransistoren beschränkt f sondern kann auch
bei anderen Transistortypen angewandt werden, beispielsweise 'bei Transistoren vom bipolaren Typ,
jWenn eine übliche, mit Feldeffekttransistoren aufgebaute logische
!Schaltung oder Speicherschaltung, beispielsweise ein FET-Inverter
mit geerdeter Source-Elektrode, eine Leistungsverstärkerschaltung
speistf wird das Verhältnis der Kanalbreite zur Kanallänge (W1/L.1)
Ider logischen Schaltung bestimmt durch die Stromerfordernisse !sowie durch die photolithographischen Toleranzen. Das Verhältnis
W^/L^ der Leistungsverstärkerschaltung wird bestimmt durch die
erforderliche Ausgangsleistung. Es kann angenommen werden, daß alle Kanallängen gleich sind (L, = L- = L) und daß die internen
!Widerstände Rp^m des Leistungsverstärkers und der logischen
iSchaltung annähernd ihren entsprechenden Lastwiderständen gleichen ,j
i I
wie dies in den Gleichungen 1 und 2 dargestellt ist,
j i
»fbti
gs-yth
FI974051 709827/0888
ine zweite Annahme führt zu dem erwünschten Resultat, daß die Form der Ausgangssignale dieser zwei FET-Schaltungen annähernd
gleiche Anstiegs- und Abfallzeiten haben. Hierzu wird angenommen, daß die Schaltungen in einem linearen Bereich betrieben werden,
der keine Stromsättigung aufweist, wobei γ = μη τ~ und ε sowie
ι ox ox
jtQX die dielektrischen Konstanten und die Dicke der Torelektrode
und μ die Mobilitätskonstante der Elektronen sind. Die Verzöge-
rungszeit zum Laden und Entladen der Torelektrode ist annähernd:
Tt * 3 R1 Cd C3)
worin Cd die Eingangskapazität des Verstärkers ist. C^ wird im
wesentlichen von der Torkapazität gebildet, wie dies speziell bei einem selbstabgleichenden FET-Lastyerstärker der Fa.ll ist, Einen
tUeil der Kapazität C, bildet auch die Streukapazität,
Cd K Co Wd L C4)
Hierin ist C die Torkapazität pro Einheit, beeinflußt durch die Oxiddicke der Torelektrode, In gleicher Weise ist die Eingangsikapazität
der logischen Schaltung;
! C- = C W1 L C5)
Aus den Gleichungen 1 bis 5 ergibt sich
T. = k ^ (6)
!worin k = 3ΐι2/μ eine Proportionalitätskonstante mit den folgenden
!angenommenen Parametern ist;
U * 500 cm2/Volt-Sek.
n -4
L β 5 χ 10 cm
L β 5 χ 10 cm
Vgs - Vth - 4 Volt
K = 0,375 ns
K = 0,375 ns
Fi 974 051 709 8 27/0 88 8
■ ι ζ
Nimmt man die partielle Ableitung von T. in bezug auf C2r dann
ergibt sich, die optimale Verzögerung aus
Wenn W^ viel größer als W, ist, beispielsweise 1000 mal größer,
kann Tt im wesentlichen 375 ns sein. Diese Verzögerungszeit kann
durch Einsetzen einer Zwischenstufe zwischen die logische Schaltung und den Leistungsverstärker reduziert werden.
Wird wiederum angenommen, daß C2 = C W- L und R2 =
den Bereich ohne Stromsättigung, dann ist die Gesamtverzögerung der Schaltung
«:3 R1 C2 + 3
C C
C2 =VCd Cl
Die vorausgehende Analyse kann verallgemeinert werdenf um mehrstufige
Verstärker mit graduell ansteigender Kanalbreite zu erfassen. Wenn daher die erste Stufe eine logische Schaltung 1st
mit einem Torverhältnis von W1/L und der Verstärker WD/L mit
einer Eingangskapazität C, der gleiche bleibt wie in der vorausgegangenen
Ableitung, kann die gesamte Verstärkeranordnung mehrere Zwischenstufen haben. Ähnlich der Gleichung (7) wird die
Gesamtverzögerung der Verstärkerschaltung erhalten durch
O 1 A Λ
xt K Cx + C2 + C3 + ··· ■ cn) do)
worin C2I C3 etc. die Eingangstorkapazitäten der Schaltungen
W2Zl1 W3/l etc, darstellen.
PI974051 709827/0888
-Sh-
Wird wiederum die partielle Ableitung mit bezug auf T. gebildet, ergibt sich die optimale Verzögerung durch die folgenden Ausdrücke
2 < P < η (11)
ρ ν p~ · κ1" ■ — _
(12)
In der Gleichung (11) ist C, als C - bezeichnet. Es sei angenommen
, daß
CjZC1 = M und C1 = die Einheitskapazität,
Wenn die Zahl der Zwischenverstärkerstufen η ist, kann zur Erreichung
der kurzesten Gesamtverzögerung eine optimale Anzahl solcher
Stufen gefunden werden durch folgende Gleichsetzung
ft = _£ [η Mn kJ SUSS 0 (13)
oder
η = In M
Die optimale Zahl der Zwischenverstärkerstufen ist daher CIn M).
Da η ein ganzzahliger Wert ist, während dies für In M nicht der
Fall sein mußf sollte für η der ganzzahlige Wert angenommen werden
der In M am nächsten liegt.
Aus der Gleichung (13) ergibt sich somit, daß die optimale Zahl der Stufen für eine minimale Signalausbreitungsverzögerung zwischefi
dem Eingang und dem Ausgang der in der Figur dargestellten Verstärkerschaltung gemäß η = In M gewählt werden kann, worin η ein
geradzahliger Wert ist, der In M am nächsten liegt. Es wurde gefunden,
daß die Gesamtverzögerung von Stufenzahlen kleiner als η nicht wesentlich beeinflußt wird, daß sich jedoch eine wesentliche
Reduzierung der Verzögerungszeit ergibt, wenn η gemäß dem vorausgehenden
Parameter gewählt wird, wobei η ausreichend größer ist j als dies der Fall ist, wenn eine große Disparität besteht zwischen
ι der Kapazität des SignalVerstärkers und der Lastschaltung. Des weih
teren ist festzustellen, daß in den Fällen, wo die Kapazität des
FI 974 °51 709 827/0888
Lastverstärkers 1000 mal oder mehr als 1000 mal größer ist als
!die Kapazität der logischen Schaltung oder des Signalverstärkers,
die in der Gleichung (13) enthaltenen Paramter in einer Auswahl
ι
!von Zwischenstufen resultieren, die eine erhebliche Verringerung der Verzögerungszeit ergeben. Im Vergleich hierzu sind Methoden, die auf einem wiederholten Probieren beruhen, deutlich unterlegen ,sind. Dies tritt besonders dann in Erscheinung, wenn die Zahl der Zwischenstufen 5 oder größer ist. In denjenigen Fällen, wenn 10 oder mehr Zwischenstufen benutzt werden, ist eine Optimierung mit Hilfe der hierin beschriebenen Parameter von besonderem Vorteil.
!von Zwischenstufen resultieren, die eine erhebliche Verringerung der Verzögerungszeit ergeben. Im Vergleich hierzu sind Methoden, die auf einem wiederholten Probieren beruhen, deutlich unterlegen ,sind. Dies tritt besonders dann in Erscheinung, wenn die Zahl der Zwischenstufen 5 oder größer ist. In denjenigen Fällen, wenn 10 oder mehr Zwischenstufen benutzt werden, ist eine Optimierung mit Hilfe der hierin beschriebenen Parameter von besonderem Vorteil.
j Wenn die Gesamtzahl der Zwischenstufen einmal bestimmt ist, kann
die Gleichung (8) benutzt werden, um die Kapazität einer jeden ;Zwischenstufe zu berechnen.
974 051 709827/0888
Leerseite
Claims (1)
- PATENTANSPRÜCHESignalverstärkerschaltung für integrierte Schaltungen mit einer Signalstufe, die den Ausgang einer monolithischen Speicher- oder Logikschaltung darstellt, mit mehreren Zwischenverstärkerstufen und mit einer Endverstärkerstufe, die Ausgangssignale an nachgeschaltete Einheiten abgibt, dadurch gekennzeichnet, daß die Ausgangskapazität der Endverstärkerstufe (40) wenigstens 100 mal größer ist als die Ausgangskapazität der Signalstufe (10) und daß zur Minimierung der Signallaufzeit durch die Schaltung die Zahl η der Zwischenverstärkerstufen (20, 30) mindestens 5 ist und im übrigen die Gleichung η = In M erfüllt, worin M das Verhältnis der Kapazität der Endverstärkerstufe zur Kapazität der Signalstufe ist.Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität einer jeden Zwischenverstärkerstufe (20,30) gleich der Quadratwurzel vom Produkt der Ausgangskapazität der jeweils vorausgehenden Verstärkerstufe und der Ausgangskapazität der jeweils nachfolgenden Verstärkerstufe ist.Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Zwischenverstärkerstufen (20, 30) und die Endverstärkerstufe (40) zusammen mit der Signalstufe (10) und der Logik- oder Speicherschaltung auf einem gemeinsamen monolithischen Chip angeordnet sind.Fi 974 051 709827/0888ORIGINAL
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/645,765 US4016431A (en) | 1975-12-31 | 1975-12-31 | Optimal driver for LSI |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2649356A1 true DE2649356A1 (de) | 1977-07-07 |
DE2649356B2 DE2649356B2 (de) | 1979-06-21 |
DE2649356C3 DE2649356C3 (de) | 1980-02-28 |
Family
ID=24590400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2649356A Expired DE2649356C3 (de) | 1975-12-31 | 1976-10-29 | Signalverstärker für integrierte Schaltungen |
Country Status (8)
Country | Link |
---|---|
US (1) | US4016431A (de) |
JP (1) | JPS583608B2 (de) |
CA (1) | CA1081803A (de) |
DE (1) | DE2649356C3 (de) |
FR (1) | FR2337464A1 (de) |
GB (1) | GB1563358A (de) |
IT (1) | IT1074186B (de) |
NL (1) | NL7614121A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965464A (en) * | 1988-10-14 | 1990-10-23 | Siemens Aktiengesellschaft | Power amplifier circuit for integrated digital circuits |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4140921A (en) * | 1977-08-31 | 1979-02-20 | International Business Machines Corporation | Generalized performance power optimized PLA circuits |
DE2826624C2 (de) * | 1978-06-19 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierte IGFET-Konstantstromquelle |
EP0055795B1 (de) * | 1980-12-20 | 1985-12-18 | Deutsche ITT Industries GmbH | Schnelle MOS-Treiberschaltung für Digitalsignale |
US4714840A (en) * | 1982-12-30 | 1987-12-22 | Thomson Components - Mostek Corporation | MOS transistor circuits having matched channel width and length dimensions |
US4585953A (en) * | 1983-07-20 | 1986-04-29 | International Business Machines Corporation | Low power off-chip driver circuit |
US5030853A (en) * | 1990-03-21 | 1991-07-09 | Thunderbird Technologies, Inc. | High speed logic and memory family using ring segment buffer |
US5321320A (en) * | 1992-08-03 | 1994-06-14 | Unisys Corporation | ECL driver with adjustable rise and fall times, and method therefor |
US7032146B2 (en) * | 2002-10-29 | 2006-04-18 | International Business Machines Corporation | Boundary scan apparatus and interconnect test method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3378783A (en) * | 1965-12-13 | 1968-04-16 | Rca Corp | Optimized digital amplifier utilizing insulated-gate field-effect transistors |
-
1975
- 1975-12-31 US US05/645,765 patent/US4016431A/en not_active Expired - Lifetime
-
1976
- 1976-10-29 DE DE2649356A patent/DE2649356C3/de not_active Expired
- 1976-11-12 IT IT29274/76A patent/IT1074186B/it active
- 1976-11-29 FR FR7636402A patent/FR2337464A1/fr active Granted
- 1976-12-16 GB GB52596/76A patent/GB1563358A/en not_active Expired
- 1976-12-20 NL NL7614121A patent/NL7614121A/xx not_active Application Discontinuation
- 1976-12-24 CA CA268,741A patent/CA1081803A/en not_active Expired
- 1976-12-28 JP JP51157685A patent/JPS583608B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965464A (en) * | 1988-10-14 | 1990-10-23 | Siemens Aktiengesellschaft | Power amplifier circuit for integrated digital circuits |
Also Published As
Publication number | Publication date |
---|---|
CA1081803A (en) | 1980-07-15 |
JPS5285440A (en) | 1977-07-15 |
FR2337464A1 (fr) | 1977-07-29 |
GB1563358A (en) | 1980-03-26 |
JPS583608B2 (ja) | 1983-01-22 |
DE2649356C3 (de) | 1980-02-28 |
IT1074186B (it) | 1985-04-17 |
FR2337464B1 (de) | 1979-09-21 |
DE2649356B2 (de) | 1979-06-21 |
NL7614121A (nl) | 1977-07-04 |
US4016431A (en) | 1977-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2642431C2 (de) | ||
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
EP0483537B1 (de) | Stromquellenschaltung | |
DE69513185T2 (de) | Hochsymmetrische bidirektionale Stromquelle | |
DE2551279C2 (de) | Feldeffekttransistor-Verstärker | |
DE69118842T2 (de) | Verstärkerschaltung | |
DE2541352C2 (de) | Oszillator in C-MOS-Technologie | |
DE2853019A1 (de) | Operationsverstaerker | |
EP0389846A2 (de) | Spannungsvervielfacherschaltung | |
DE3120979A1 (de) | Spannungsvergleicher | |
DE69128911T2 (de) | Symmetrischer Kaskodenstromspiegel | |
DE3332751A1 (de) | Frequenzkompensationsschaltung fuer komplementaere metalloxidhalbleiter-linearsignalverstaerker | |
DE19727796A1 (de) | Differenzverstärker | |
DE2649356A1 (de) | Signalverstaerker fuer integrierte schaltungen | |
DE102009033414B4 (de) | Integrierter Schaltkreis mit einpoligem Eingang und differenziellem Ausgang, Verfahren und elektronische Vorrichtung | |
DE2643677C3 (de) | Stromspiegelverstärker mit Feldeffekttransistoren | |
DE19982963B4 (de) | Dynamische Vorspannungsschaltung, die eine frühe Spannungsklemmschaltung und translineare Techniken benutzt | |
DE2557165A1 (de) | Decoderschaltung | |
DE112005000994T5 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
DE69127050T2 (de) | Abtast- und Halteschaltung | |
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE69319454T2 (de) | Verbesserung der Impulse auf einer Signalleitung von integrierten Schaltungen | |
DE3602551C2 (de) | Operationsverstärker | |
DE10031521A1 (de) | Integrierter Schaltkreis mit einem Analogverstärker | |
DE4213357C1 (en) | Wideband power amplifier using parallel transistors - has input circuit between successive input line sections and respective transistors for distributing input load |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |