DE2649356A1

DE2649356A1 - Signalverstaerker fuer integrierte schaltungen

Info

Publication number: DE2649356A1
Application number: DE19762649356
Authority: DE
Inventors: Robert Athanasius Henle; Irving Tze Ho
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-12-31
Filing date: 1976-10-29
Publication date: 1977-07-07
Also published as: CA1081803A; JPS5285440A; FR2337464A1; GB1563358A; JPS583608B2; DE2649356C3; IT1074186B; FR2337464B1; DE2649356B2; NL7614121A; US4016431A

Description

km/se

Anmelderin: ■ International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 974 051

Signalverstärker für integrierte Schaltungen

Die Erfindung betrifft eine Signalverstärkerschaltung für integrierte Schaltungen, mit einer Signalstufe, die den Ausgang einer monolithischen Speicher- oder Logikschaltung darstellt ₍ mit mehreren Zwischenverstärkerstufen und mit einer Endverstärkerstufe, die Ausgangssignale an nachgeschaltete Einheiten abgibt.

Integrierte Schaltungen mit großem Integrationsgrad benötigen üblicherweise Verstärkerschaltungen, um die erforderliche Stromleistung für die Abgabe von Ausgangssignalen über Verbindungsleitungen an andere integrierte Schaltungen oder die Sichtbarmachung der von diesen Signalen dargestellten Werte in einer Anzeigeeinheit zu ermöglichen. Diese Notwendigkeit besteht unabhängig davon, ob die integrierte Schaltung logische Verknüpfungsfunktionen ausführt oder die Funktion eines Speichers hat. Die für solche Zwecke verwendeten Verstärkerschaltungen führen stärkere Ströme als andere integrierte Schaltungen, die beispielsweise zur Ausführung logischer Verknüpfungsfunktionen oder zur Speicherung von Daten dienen. Demgemäß sind die Verstärkerschaltungen auch größer als die übrigen logischen Schaltungen. Diese Größenunterschiede verdienen besondere Beachtung beim Aufbau eines monolithischen Chips, auf dem die verschiedenen Schaltungen als eine gemeinsame integrierte Schaltung angeordnet werden

709827/0888

sollen. Wenn die Disparität zwischen den einzelnen Schaltungen im Bezug auf Größenausdehnung und Stromführung zu groß wird, treten erhebliche Verzögerungen auf zwischen der Signaltreiberschaltung (Signalverstärker) und der Endverstärkerschaltung, welche die Ausgangssignale der monolithischen Schaltung an nachgeordnete Einheiten abgibt. Dies ist besonders dann der Fall, wenn an die Endverstärkerschaltung eine hohe kapazitive Last angelegt wird und die Ausgangskapazität des Endverstärkers wenigstens 100 mal größer ist als die des Signalverstärkers, welcher üblicherweise Teil der betreffenden logischen Schaltung oder Speicherschaltung ist und über den die Verstärkerschaltung die zu verstärkenden Signale zugeführt erhält.

Es sind bereits Maßnahmen bekannt zur Optimierung derartiger integrierter Schaltungen mit dem Ziel einer minimalen Signal-¹ laufzeit in den verstärkenden Ausgangsstufen. Diese Maßnahmen sehen vor_f daß man die Ausgangsstufen der integrierten Schaltung in ihrer Größe abstuft _f um auf diese Weise eine Signalanpassung zu erreichen CH,C, Lin und L,W, Linholm, "An Optimized Output Stage for MOS Integrated Circuits", IEEE Journal of Solid-state Circuits_f Band SC-10, Nr. 2, April 1975_f Seiten 106 bis 109). Eine derartig ausgebildete Schaltung hat den Nachteil, daß sie einen erhöhten Herstellungsaufwand erfordert und daß für die Endstufen ein erheblicher Platzbedarf auf dem monolithischen Chip erforderlich ist.

Es wurde auch bereits erkannt, daß die Verzögerung zwischen einer Endstufe mit hoher Stromleistung und hoher Kapazität und einer Anfangsstufe mit niedriger Stromleistung und niedriger Kapazität dadurch minimiert werden kann, daß man zwei oder mehr Zwischenverstärkerschaltungen zwischen diese Stufen bringt, von denen jede in ihrer Kapazität und Größe zwischen den entsprechenden Werten der Anfangsstufe und der Endstufe liegt. Derartige Schaltungen wurden bisher nach der Methode des wiederholten Probierens aufgebaut, wobei die Anzahl der eingefügten Zwischenstufen zur

974 051 709827/0888

Minimierung der Verzögerung geringer als 5 war. Diese Bemühungen richteten sich auch auf Schaltungen, bei denen die Kapazität der Endstufe bzw. des Endverstärkers kleiner war als das 10Ofache der Signalverstärkerstufe. Aufgrund der empirischen Natur dieses Herstellungsverfahrens war es bisher nicht möglich, das Verfahren zum Aufbau von integrierten Verstärkerschaltungen mit einer größeren Anzahl von Stufen anzuwenden.

Der Erfindung liegt die Aufgabe zugrunde, eine Verstärkerschaltung der eingangs genannten Art anzugeben, welche die genannten Nachteil !vermeidet und es erlaubt, auch bei hohen Kapazitätsunterschieden zwischen Anfangs- und Endstufe eine minimierte Signallaufzeit zu erreichen. Die erfindungsgemäßen Merkmale dieser Verstärkerschaltung sind aus dem Patentanspruch 1 ersichtlich» Die übrigen Ansprüche geben vorteilhafte Ausgestaltungen der Erfindung an,

Nachfolgend ist ein Ausführungsbeispiel der erfindungsgemäßen Verstärkerschaltung anhand einer Zeichnung beschrieben, die das Schalt bild eines mit Feldeffekttransistoren aufgebauten mehrstufigen Verstärkers darstellt.

En der Figur ist eine Zwischenverstärkerschaltung dargestellt, die 5 Stufen umfaßt, welche kaskadenförmig zwischen einer logischen Singangsschaltung und einer Ausgangsverstärkerschaltung angeordnet sind. Die logische Schaltung weist einen Feldeffekttransistor 10 auf, dessen Toreleketrode mit einem Eingangsanschluß 12 verbünde^ Lst. Die Source-Elektrode dieses Transistors ist geerdet, und seine Drain-Elektrode ist mit dem Eingang der folgenden Stufe verbunden, die den Transistor 20 enthält. Der Transistor 10 wirkt somit als ein Inverter. In ähnlicher Weise sind Transistoren ind 40 vorgesehen, die kaskadenförmig hlntereinandergesehaltet sind und deren Source-Elektroden in herkömmlicher Weise geerdet sind. Der Transistor 40 dient als Leistungsverstärker, um den jenötigten Laststrom am Anschluß 42, der den Ausgang der Schaltung jildet, bereitzustellen.

Fi 974 051 709827/0888

Feldeffekttransistoren 15 und 25 sind mit den Transistoren 10 und 20 in herkömmlicher Weise verbunden und dienen als Lastwiderstände zwischen einem Drain-Spannungsanschluß 32 und den Drain-Elektroden der Transistoren 10 und 20. In ähnlicher Weise sind Feldeffekttransistoren 35 und 45 den Transistoren 30 und 40 zugeordnet.

In der in der Figur dargestellten Schaltung wurde die Anzahl der | Zwischenstufen so gewählt, daß eine optimale Gesamtverzögerung j

i erzielt wird. Die Kapazität einer jeden Stufe bestimmt sich durch j

die nachfolgend beschriebenen mathematischen Parameter. j

:Die dargestellte Schaltung ist mit Feldeffekttransistoren aufgejbaut. Das Prinzip der Erfindung ist jedoch nicht auf die Verwenjdung von Feldeffekttransistoren beschränkt _f sondern kann auch bei anderen Transistortypen angewandt werden, beispielsweise 'bei Transistoren vom bipolaren Typ,

jWenn eine übliche, mit Feldeffekttransistoren aufgebaute logische !Schaltung oder Speicherschaltung, beispielsweise ein FET-Inverter mit geerdeter Source-Elektrode, eine Leistungsverstärkerschaltung speist_f wird das Verhältnis der Kanalbreite zur Kanallänge (W1/L.1) Ider logischen Schaltung bestimmt durch die Stromerfordernisse !sowie durch die photolithographischen Toleranzen. Das Verhältnis W^/L^ der Leistungsverstärkerschaltung wird bestimmt durch die erforderliche Ausgangsleistung. Es kann angenommen werden, daß alle Kanallängen gleich sind (L, = L- = L) und daß die internen !Widerstände Rp^m des Leistungsverstärkers und der logischen iSchaltung annähernd ihren entsprechenden Lastwiderständen gleichen ,j

i I

wie dies in den Gleichungen 1 und 2 dargestellt ist,

j i

»fbti

gs-^yth

^FI974051 709827/0888

ine zweite Annahme führt zu dem erwünschten Resultat, daß die Form der Ausgangssignale dieser zwei FET-Schaltungen annähernd gleiche Anstiegs- und Abfallzeiten haben. Hierzu wird angenommen, daß die Schaltungen in einem linearen Bereich betrieben werden,

der keine Stromsättigung aufweist, wobei γ = μη τ~ und ε sowie ι ox ^ox

jt_QX die dielektrischen Konstanten und die Dicke der Torelektrode und μ die Mobilitätskonstante der Elektronen sind. Die Verzöge-

rungszeit zum Laden und Entladen der Torelektrode ist annähernd:

T_t * 3 R₁ C_d C3)

worin C_d die Eingangskapazität des Verstärkers ist. C^ wird im wesentlichen von der Torkapazität gebildet, wie dies speziell bei einem selbstabgleichenden FET-Lastyerstärker der Fa.ll ist, Einen tUeil der Kapazität C, bildet auch die Streukapazität,

^Cd ^{K C}o ^Wd ^{L C4)}

Hierin ist C die Torkapazität pro Einheit, beeinflußt durch die Oxiddicke der Torelektrode, In gleicher Weise ist die Eingangsikapazität der logischen Schaltung;

! C- = C W₁ L C5)

Aus den Gleichungen 1 bis 5 ergibt sich

T. = k ^ (6)

!worin k = 3ΐι²/μ eine Proportionalitätskonstante mit den folgenden !angenommenen Parametern ist;

U * 500 cm²/Volt-Sek.

ⁿ -4
L β 5 χ 10 cm

^Vgs - ^Vth - ^{4 Volt}
K = 0,375 ns

Fi 974 051 709 8 27/0 88 8

■ ι ζ

Nimmt man die partielle Ableitung von T. in bezug auf C₂r dann ergibt sich, die optimale Verzögerung aus

Wenn W^ viel größer als W, ist, beispielsweise 1000 mal größer, kann T_t im wesentlichen 375 ns sein. Diese Verzögerungszeit kann durch Einsetzen einer Zwischenstufe zwischen die logische Schaltung und den Leistungsverstärker reduziert werden.

Wird wiederum angenommen, daß C₂ = C W- L und R₂ = den Bereich ohne Stromsättigung, dann ist die Gesamtverzögerung der Schaltung

«:3 R₁ C₂ + 3

C C

^C2 =V^Cd ^Cl

Die vorausgehende Analyse kann verallgemeinert werden_f um mehrstufige Verstärker mit graduell ansteigender Kanalbreite zu erfassen. Wenn daher die erste Stufe eine logische Schaltung 1st mit einem Torverhältnis von W₁/L und der Verstärker W_D/L mit einer Eingangskapazität C, der gleiche bleibt wie in der vorausgegangenen Ableitung, kann die gesamte Verstärkeranordnung mehrere Zwischenstufen haben. Ähnlich der Gleichung (7) wird die Gesamtverzögerung der Verstärkerschaltung erhalten durch

O 1 A Λ

^xt ^K C_x ⁺ C₂ ⁺ C₃ ⁺ ··· ■ c_n) do)

worin C₂I C₃ etc. die Eingangstorkapazitäten der Schaltungen W₂Zl₁ W₃/l etc, darstellen.

^PI974051 709827/0888

-Sh-

Wird wiederum die partielle Ableitung mit bezug auf T. gebildet, ergibt sich die optimale Verzögerung durch die folgenden Ausdrücke

2 < P < η (11)

ρ ν p~ · κ¹" ■ — _

(12)

In der Gleichung (11) ist C, als C - bezeichnet. Es sei angenommen , daß

CjZC₁ = M und C₁ = die Einheitskapazität,

Wenn die Zahl der Zwischenverstärkerstufen η ist, kann zur Erreichung der kurzesten Gesamtverzögerung eine optimale Anzahl solcher Stufen gefunden werden durch folgende Gleichsetzung

ft = _£ [η Mⁿ kJ SUSS 0 (13)

oder

η = In M

Die optimale Zahl der Zwischenverstärkerstufen ist daher CIn M). Da η ein ganzzahliger Wert ist, während dies für In M nicht der Fall sein muß_f sollte für η der ganzzahlige Wert angenommen werden der In M am nächsten liegt.

Aus der Gleichung (13) ergibt sich somit, daß die optimale Zahl der Stufen für eine minimale Signalausbreitungsverzögerung zwischefi dem Eingang und dem Ausgang der in der Figur dargestellten Verstärkerschaltung gemäß η = In M gewählt werden kann, worin η ein geradzahliger Wert ist, der In M am nächsten liegt. Es wurde gefunden, daß die Gesamtverzögerung von Stufenzahlen kleiner als η nicht wesentlich beeinflußt wird, daß sich jedoch eine wesentliche Reduzierung der Verzögerungszeit ergibt, wenn η gemäß dem vorausgehenden Parameter gewählt wird, wobei η ausreichend größer ist j als dies der Fall ist, wenn eine große Disparität besteht zwischen ι der Kapazität des SignalVerstärkers und der Lastschaltung. Des weih teren ist festzustellen, daß in den Fällen, wo die Kapazität des

^{FI 974} °⁵¹ 709 827/0888

Lastverstärkers 1000 mal oder mehr als 1000 mal größer ist als !die Kapazität der logischen Schaltung oder des Signalverstärkers, die in der Gleichung (13) enthaltenen Paramter in einer Auswahl ι
!von Zwischenstufen resultieren, die eine erhebliche Verringerung der Verzögerungszeit ergeben. Im Vergleich hierzu sind Methoden, die auf einem wiederholten Probieren beruhen, deutlich unterlegen ,sind. Dies tritt besonders dann in Erscheinung, wenn die Zahl der Zwischenstufen 5 oder größer ist. In denjenigen Fällen, wenn 10 oder mehr Zwischenstufen benutzt werden, ist eine Optimierung mit Hilfe der hierin beschriebenen Parameter von besonderem Vorteil.

j Wenn die Gesamtzahl der Zwischenstufen einmal bestimmt ist, kann die Gleichung (8) benutzt werden, um die Kapazität einer jeden ;Zwischenstufe zu berechnen.

974 051 709827/0888

Leerseite

Claims

PATENTANSPRÜCHE

Signalverstärkerschaltung für integrierte Schaltungen mit einer Signalstufe, die den Ausgang einer monolithischen Speicher- oder Logikschaltung darstellt, mit mehreren Zwischenverstärkerstufen und mit einer Endverstärkerstufe, die Ausgangssignale an nachgeschaltete Einheiten abgibt, dadurch gekennzeichnet, daß die Ausgangskapazität der Endverstärkerstufe (40) wenigstens 100 mal größer ist als die Ausgangskapazität der Signalstufe (10) und daß zur Minimierung der Signallaufzeit durch die Schaltung die Zahl η der Zwischenverstärkerstufen (20, 30) mindestens 5 ist und im übrigen die Gleichung η = In M erfüllt, worin M das Verhältnis der Kapazität der Endverstärkerstufe zur Kapazität der Signalstufe ist.

Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kapazität einer jeden Zwischenverstärkerstufe (20,30) gleich der Quadratwurzel vom Produkt der Ausgangskapazität der jeweils vorausgehenden Verstärkerstufe und der Ausgangskapazität der jeweils nachfolgenden Verstärkerstufe ist.

Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Zwischenverstärkerstufen (20, 30) und die Endverstärkerstufe (40) zusammen mit der Signalstufe (10) und der Logik- oder Speicherschaltung auf einem gemeinsamen monolithischen Chip angeordnet sind.

Fi 974 051 709827/0888

ORIGINAL