DE2644593A1 - Verfahren und anordnung zur nachbildung eines ladungspakets - Google Patents

Verfahren und anordnung zur nachbildung eines ladungspakets

Info

Publication number
DE2644593A1
DE2644593A1 DE19762644593 DE2644593A DE2644593A1 DE 2644593 A1 DE2644593 A1 DE 2644593A1 DE 19762644593 DE19762644593 DE 19762644593 DE 2644593 A DE2644593 A DE 2644593A DE 2644593 A1 DE2644593 A1 DE 2644593A1
Authority
DE
Germany
Prior art keywords
electrode
charge
source
potential
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762644593
Other languages
English (en)
Inventor
Lawrence Griffith Heller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2644593A1 publication Critical patent/DE2644593A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825Structures for regeneration, refreshing, leakage compensation or the like
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808Input structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76875Two-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Description

bu/bm
Anmelderin: International Business Machines
Corporation, Armonk, lsi.Y. 10504
Amtliches Aktenzeichens Neuanmeldung Aktenzeichen der Anmelderin: YO 975 015
Verfahren und Anordnung zur Nachbildung eines Ladungspakets
Die vorliegende Erfindung bezieht sich auf eine Anordnung, wie sie dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.
Für Zwecke der Signalverarbeitung wird häufig das Prinzip der Ladungsträgerkopplung (CCD) verwendet. Die Verschiebung der Ladung von einem Ladungsspeichertopf zu einem anderen und die Incrementaddition der Ladung, zu vorher existierenden Ladungspaketen, um eine entsprechende Verstärkung zu erhalten, ist an sich bekannt, wie aus der USA-Patentschrift 3 806 772 hervorgeht. Die Aufgabe vorliegender Erfindung besteht darin, Ladungspakete für die Zwecke der Signalverarbeitung zu duplizieren f wobei das jeweils ursprüngliche Ladungspaket unverändert bleibt.
Erfindungsgemäß wird die Aufgabe gelöst, wie es im Kennzeichen des Patentanspruchs 1 angegeben ist. In vorteilhafter Weise bedient sich die Erfindung einer Ladungsträger gekoppelten Anordnung, unter Anwenden eines Gate-Verschiebungsladungsflusses, im Zusammenwirken mit einer "Eimerketten"'-Schaltung.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen,
im folgenden wird die Erfindung anhand einer Ausführungsbeispielsbeschreibung mit Hilfe der unten aufgeführten Zeichnungen
709817/0633
näher erläutert.
Es zeigen;
Fig. 1 in schematischer Weise einen Querschnitts-
ausschnitt eines Äusführungsbeispiels einer Laaungstragergekoppelten monolithisch integrierten Schaltung, gemäß der Erfindung,
Fig. 2 ein Ersatzschaltbild, für einen entsprechen
den Abschnitt äer Fig. 1,
Fig. 3 einen schematischen Querschnittsausschnitt eines Ausführungsbeispiels gemäß Fig. 1, einschließlich der hierzu erforderlichen Hilfsschaltung,
Fig. 4 ein Zeitdiagramm, zur Erläuterung der
Wirkungsweise der Schaltungsanordnungen nach Fig. 1.
Der schematische Querschnittsaussclmitt, für eine CCD-Anordnung, gemäß Fig. 1, zeigt ein P-Substrat iOf daß aus Silicium bestehen kann. Die Elektroden 12, 14, 1C, 18 und 20 sind in einer Isolationsschicht 22 eingebettet, die ebenfalls aus Siliciumdioxid bestehen kann. Die Elektroden 12, 14, 16, und 20 selbst, können aus Aluminium oder aus irgend einem anderen geeigneten elektrisch leitenden Material bestehen. Eine N -Sorurce-Zone befindet sich im Halbleitersubstrat und steht mit der Elektrode 14 in elektrischer Verbindung. Ein Kondensator CL stellt als Ersatzkapazität die unvermeidliche Streukapazität dar. Die Elektrode 18 liegt auf Gate-Potential V , während Elektrode 20 ein Potential V-,D
g ίο?
besitzt. Das Phase-1-Signal und die anderen Steuersignale, die den bezeichneten Elektroden zugeführt werden, stammen von einem Systemtaktgeber; da hierbei in üblicher Weise vor-
YO 975 015
709817/0693
gegangen wird, sind die Taktgebungsmaßnalimen Ιϊλ einzelnen nicht gezeigt oder beschrieben. Das in Fig. 4 gezeigte 2eitgebungsdiagramm spricht hier für sich. Anfänglich wird die Schaltungsanordnung nach Fig. 1 auf einen solchen Wert aufgeladen, daß sich Elektrode 14 auf einem Source-Potential Vs = Vg ~ Vth befindet; wobei Vy1 die Schwellenwertspannung für die Source-Diffusionszone 24 bildet.
Gleichzeitig wird die Vorladung unterhalb der VRp-Elektrode entfernt. Die Elektrode 12 stellt eine Steuerelektrode dar, die es gestattet, eine vorgegebene Ladungsmenge oder ein Ladungspaket,, das hinfort mit Q0R als ursprüngliches Ladungspaket bezeichnet wird, in einen ersten CCD-Eingangs-Potentialtopf zu überführen, wie er unter Bezugszeichen 26 in Fig. 1 dargestellt ist.
Wenn das Ladungspaket ς>ορ in diesen ersten Potentialtopf überführt wird, dann geht damit einher, daß die Elektrode 14 in ihrem Potential herabgedrückt oder V herabgesetzt v/ird. Dies hinwiederum hat zur Folge, daß ein Wiederaufladestrom Id
fließt der V„ wieder auf den Wert V - V1, anhebt. Fließt s g th
der Strom 1^, dann wird die Ladung von der Source-Diffusionszone 24 in einen zweiten CCD-Potentialtopf 28, unterhalb der Elektrode 20 überführt. Der Betrag oder die Menge der Ladung, entsprechend Q^, die so in den zweiten CCD-Potentialtopf überführt wird, entspricht im wesentlichen dem Betrag der Ladung, im Eingangs ladungspaket Qn-,. Das Ladungspaket Qnt) daß sich im CCD-Potentialtopf 28 ausbildet, läßt sich auf der Grundlage der Qxidkapazität der monolithisch integrierten Schaltung ausrechnen.
Das Ersatzschaltbild nach Fig. 2, gilt für den ersten CCD-Potentialtopf 26 und enthält die Oberflächen-^ u-Gate-Oxid-Kapazität C „ und die Verarmungskapazität C1 zwischen Silicium-
YO 975 015
709817/0693
oberfläche und Masse, wobei die Verarmungskapazität eine nicht lineare Abhängigkeit von der Spannung zeigt. Stellt A die wirksame Fläche für das Ladungspaket QQR dar, dann ist die Kapazität des CCD-Potentialtopf 26 gleich dem Ausdruck C A parallel zu C^A, wobei sich für die Oberflächenpotentialänderung Δ V aufgrund des Eingangsladungspacketes die folgende Beziehung ergibts
DV = Q0R/A (Cox + Cd).
Da die überführte Ladung Qn- = AC AV ist, ergibt sichs
Kir Oa
da sich C, unter der Einwirkung von QQR schnell ändert und C r wesentlich größer ist als C,, muß die duplizierte Ladung ^RP iia wesentlicnen rait der ursprünglichen Ladung üQR übereinstimmen.
Daraus ergibt sich, daß die Schaltungsanordnung nach Fig. 1 im Stande ist, ein Ladungspaket so zu reproduzieren, das es einem ursprünglichen Eingangsladungspaket entspricht, Indern •:Eimerketten:!-Schaltungsmaßnahmen in einem CCD-Ausführungsbeispiel Anwendung finden. Das Ladungspaket, daß sich nunmehr im CCD-Potentialtopf 28 befindet, läßt sich für Signalverarbeitung und dergleichen weiterverwenden, wohingegen das ursprüngliche Eingangsladungspaket im CCD-Potentialtopf 26 unverändert zurückbleibt.
Die in Fig. 3 gezeigte Anordnung eines Ausführungsbeispiels gemäß der Erfindung enthält zusätzlich die Hilfsschaltung, wie sie beispielhaft zum Betrieb der erfindungsgemäßen Anordnung herangezogen werden kann. Das Zeitdiagramm hierzu ergibt sich aus Fig. 4, In der in Fig. 3 gezeigten Schaltungsanordnung liegt die Elektrode 30 an einer Phase-1-Signalquelle und Elektrode 12, an einer Phase-2-Signalquelle. Der Elektrode Ifl WJTcä P>j,n Phase—g1—Rqtesignal und der Elektrode 32 ein
YO 975 015
709817/06 9 3
"~ β —
Phase-g2-Gate-Signal zugeführt. Eine Diffusionszone 34 liegt am Signaldrain Vd und ein aktives Bauelement 36, ist an die eindiffundierte Source-Zone 24 angeschlossen; wobei die Steuerung durch Anlegen eines Rückstellsignals an das Gate erfolgt,
Wenn bei Betrieb ein Phase-1-Signal an der Elektrode 30 auftritt, wird das Eingangsladungspaket Q entsprechend verschoben und unterhalb der Elektrode 30 gespeichert. Zur gleichen Zeit tritt ein Phase-g., -Gatesignal auf und wird der Elektrode 18 zugeführt, Indem es so eine Vorab-Ladebedingung V3 an der Elektrode 14 herbeiführt, wobei wie oben abgehandelt, gilts Vs = Vg - Vth. Gleichzeitig tritt aber auch das Phase-g2-Gate-Signal auf und wird der Elektrode 32 zugeführt, so daß die Vorabladung von Drain Vd abfließt, v, dient dazu, die der Vorabladung entsprechende Ladung abzuleiten, so daß keine Vermischung mit der Ladung QnT> eintreten kann.
Wach Abschluß dieser Vorgänge wird ein Phase-2-Signal der Elektrode 12 zugeführt, wodurch die Ladung Q_n in den CCD-
OR
Potentialtopf 26, unterhalb der Elektrode 14 verschoben wird, die ja, wie gesagt, entsprechend dem Wert V=V- V,, aufgeladen ist. Zu diesem Zeitpunkt wird, wie ebenfalls bereits erwähnt, das Bestreben erkennbar, daß V in seiner Größe abnimmt, in dem ein Strom I. = $ (V - Vth)2/2 fließt, so daß der Wert für Vg weiterhin der oberen genannten Bedingung genügt, nämlich gleich dem Ausdruck V - V4, bleibt. Der Aus-
g tn
druck für I^ hält die wohlbekannte Gleichung für die MOSFET-Sättigungscharakteristik dary wie sie in "Eimerketten"-Schaltungsanordnungen Anwendung findet. Als Ergebnis zeigt sich, daß das Qj^p-Ladungspaket sich in CCD-Potentialtopf 28, unterhalb der Elektrode 20 anzusammeln beginnt, Ist die Ladung Q™ im CCD-
Rr
Potentialtopf 28 im wesentlichen gleich der Ladung Q__, im CCD-
OR
Potentialtopf 26, dann hat sich das gewünschte Resultat eingestellt, so daß sich der Zyklus durch Anlegen eines Rückstellsignals an das eiktive Bauelement 36 wiederholen läßt.
YO 975 015
709817/0693
Bei Vorliegen der Rückstellbedingung wird Ladung (im vorliegenden Fall Elektronen) bereits vor Eintreten der Vorabladungsbedingung zugeführt, so da3 sich die Bedingung für V durch den Aufladungsvorgang gemäß der Bedingung V - V-, einstellt.
g i_n
Obenstehende Abhandlung richtet sich auf ein Äusführungsbeispiel, bei dera die Ladungsträger in den Ladungspaketen durch Elektronen dargestellt v/erden. Es versteht sich jedoch, daß diese Ladungsträger in diesen Laciungspaketen ebensogut auch durch Löcher dargestellt sein können, wobei es allerdings dann erforderlich ist, daß die in Fig. 1 und 3 gezeigten Schaltungsanordnungen bzw. Schaltungsiaaßnahnaen derart modifiziert werden, daß sie mit der hierdurch bedingten Polarität verträglich sind,-d.h. aie Source-3one 24 z.B. müsste dann durch eine P -Zone dargestellt sein.
YO 975 015
709817/0693
Leerseite

Claims (4)

  1. P Δ T E N T ANSPRÜCHE
    26A4593
    Ladungsgekoppelte Halbleiterschaltung dadurch gekennzeichnet, daß in eine die Halbleiteroberfläche bedeckende. Isolationsschicht zumindest Löcher für die Anschlüsse an Source-Elektroden angebracht sind und weitere Elektroden isoliert vom Halbleiter angebracht sind, wovon eine erste Elektrode auf ein vorgegebenes elektrisches Potential zum Empfangen und Speichern einer bestimmten Anzahl von Eingangsladungsträgern vorgespannt ist, indem die Ladungsträger danach streben, dieses vorgegebene elektrische Potential herabzudrücken,
    daß eine zweite Elektrode zur Ladungsträgerspeicherung vorgesehen ist, daß zwischen der ersten und der zweiten Elektrode sich eine mit der ersten Elektrode elektrisch verbundene Source-Elektrode befindet, so daß ein dynamisches Ansprechen der Source auf die oben genannte Potentialherabsetzung zu einer Stromerzeugung führt, die dieses elektrische Potential wieder auf den vorgegebenen Wert anhebt, indem eine entsprechende Anzahl von Ladungsträgern unterhalb der zweiten Elektrode angesammelt wird, bis die Ladungsträgermenge im wesentlichen der Anzahl der Eingangs ladungsträger entspricht.
  2. 2. Anordnung nach Anspruch lf dadurch gekennzeichnet, daß zur Duplizierung einer vorgegebenen Anzahl von Eingangsladungsträgern diese von einem Potentialtopf unterhalb der ersten Elektrode, in einen Potentialtopf unterhalb der zweiten Elektrode verschiebbar sind.
    YO 975 015
    709817/0693
  3. 3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die ersten und zweiten Elektroden jeweils aus einem Elektrodensatz mit mindestens zwei Elektrodenteilen, die durch ein Taktgebungssystera nach Art einer "Eimerketten"-Verschiebeschaltung aufeinanderfolgend steuerbar sind, bestehen.
  4. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Source-xJlektrode jeweils durch ein aktives Element ansteuerbar ist.
    YO 975 015
    709817/0693
DE19762644593 1975-10-24 1976-10-02 Verfahren und anordnung zur nachbildung eines ladungspakets Withdrawn DE2644593A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/625,425 US4047051A (en) 1975-10-24 1975-10-24 Method and apparatus for replicating a charge packet

Publications (1)

Publication Number Publication Date
DE2644593A1 true DE2644593A1 (de) 1977-04-28

Family

ID=24506017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762644593 Withdrawn DE2644593A1 (de) 1975-10-24 1976-10-02 Verfahren und anordnung zur nachbildung eines ladungspakets

Country Status (8)

Country Link
US (1) US4047051A (de)
JP (1) JPS5252376A (de)
CA (1) CA1092708A (de)
DE (1) DE2644593A1 (de)
FR (1) FR2329054A1 (de)
GB (1) GB1542129A (de)
IT (1) IT1074064B (de)
NL (1) NL7610346A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0025169A2 (de) * 1979-09-11 1981-03-18 Siemens Aktiengesellschaft Integrierte Schaltung mit zwei CTD-Anordnungen

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2721039C2 (de) * 1977-05-10 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Digitale Ladungsverschiebeanordnung
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits
US4156152A (en) * 1977-10-17 1979-05-22 General Electric Company Charge transfer circuit with leakage current compensating means
US4135104A (en) * 1977-12-02 1979-01-16 Trw, Inc. Regenerator circuit
US4246496A (en) * 1978-07-17 1981-01-20 International Business Machines Corporation Voltage-to-charge transducer
US4239983A (en) * 1979-03-09 1980-12-16 International Business Machines Corporation Non-destructive charge transfer device differencing circuit
FR2453470A1 (fr) * 1979-04-06 1980-10-31 Thomson Csf Dispositif de lecture et d'injection de charges electriques et application d'un tel dispositif
FR2455772B1 (fr) * 1979-05-04 1986-01-17 Thomson Csf Dispositif a transfert de charges de soustraction et de generation de quantites de charges et systeme muni d'un tel dispositif
FR2471081B1 (fr) * 1979-11-30 1986-05-30 Thomson Csf Filtre a capacites commutees a transfert de charges
US4264930A (en) * 1979-12-10 1981-04-28 International Business Machines Corporation Charge coupled device incorporating Laplacian thresholding with TDI array
US4433257A (en) * 1980-03-03 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Voltage supply for operating a plurality of changing transistors in a manner which reduces minority carrier disruption of adjacent memory cells
US4631739A (en) * 1984-11-28 1986-12-23 Xerox Corporation High dynamic range charge amplifier
JPS62197995U (de) * 1986-06-07 1987-12-16
US5054040A (en) * 1990-06-07 1991-10-01 California Institute Of Technology Non-destructive charge domain multiplier and process thereof
US5736757A (en) * 1994-07-07 1998-04-07 Massachusetts Institute Of Technology Charge-domain generation and replication devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623132A (en) * 1970-12-14 1971-11-23 North American Rockwell Charge sensing circuit
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
FR2154395B1 (de) * 1971-05-03 1974-06-28 Ibm
US3806772A (en) * 1972-02-07 1974-04-23 Fairchild Camera Instr Co Charge coupled amplifier
US3838438A (en) * 1973-03-02 1974-09-24 Bell Telephone Labor Inc Detection, inversion, and regeneration in charge transfer apparatus
US3937985A (en) * 1974-06-05 1976-02-10 Bell Telephone Laboratories, Incorporated Apparatus and method for regenerating charge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0025169A2 (de) * 1979-09-11 1981-03-18 Siemens Aktiengesellschaft Integrierte Schaltung mit zwei CTD-Anordnungen
EP0025169A3 (en) * 1979-09-11 1984-02-22 Siemens Aktiengesellschaft Integrated circuit with two ctd arrangements

Also Published As

Publication number Publication date
FR2329054B1 (de) 1979-09-28
GB1542129A (en) 1979-03-14
CA1092708A (en) 1980-12-30
IT1074064B (it) 1985-04-17
FR2329054A1 (fr) 1977-05-20
NL7610346A (nl) 1977-04-26
US4047051A (en) 1977-09-06
JPS5252376A (en) 1977-04-27
JPS5527472B2 (de) 1980-07-21

Similar Documents

Publication Publication Date Title
DE2644593A1 (de) Verfahren und anordnung zur nachbildung eines ladungspakets
DE2833884A1 (de) Ladungsgekoppelte schaltungsanordnung mit steuerbarer verstaerkung
DE2639555C2 (de) Elektrische integrierte Schaltung
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE2707967C2 (de) Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale
DE2332643C2 (de) Datenspeichervorrichtung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2608101A1 (de) Verfahren und filter zur filterung von analogen signalen durch verschiebung von elektrischen ladungen in halbleitendem material
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2528316A1 (de) Von einer ladungsuebertragungsvorrichtung gebildete signalverarbeitungsanordnung
DE3634637A1 (de) Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator
DE2808558C3 (de) Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen
DE1953975B2 (de) Hochgeschwindigkeits-Mehrphasengatter
DE2248423B2 (de) Ladungsübertragungssy stern
DE3105910C2 (de)
DE2144232C3 (de) Verzögerungsanordnung
DE3209070C2 (de) Schaltungsanordnung zum Schalten elektrischer Lasten
DE2727241C3 (de) Durch Taktsignalquelle angesteuertes Logikgatter
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE3043262C2 (de)
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2543615A1 (de) Regenerierstufe fuer ladungsverschiebeanordnungen
DE1953478B2 (de) Dynamischer Verzögerungskreis
DE3014529C2 (de)
DE2820580A1 (de) Transversalfilter mit elektronisch einstellbaren gewichtungsfaktoren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee