DE2634618A1 - Mesatransistor mit einem kollektorkoerper - Google Patents

Mesatransistor mit einem kollektorkoerper

Info

Publication number
DE2634618A1
DE2634618A1 DE19762634618 DE2634618A DE2634618A1 DE 2634618 A1 DE2634618 A1 DE 2634618A1 DE 19762634618 DE19762634618 DE 19762634618 DE 2634618 A DE2634618 A DE 2634618A DE 2634618 A1 DE2634618 A1 DE 2634618A1
Authority
DE
Germany
Prior art keywords
zone
emitter
base
mesa
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762634618
Other languages
English (en)
Inventor
Josef Dipl Phys Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19762634618 priority Critical patent/DE2634618A1/de
Publication of DE2634618A1 publication Critical patent/DE2634618A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

  • Mesatransistoren mit einem Kollektorkörper
  • Die Erfindung betrifft einen Mesatransistor mit einem Kollektorkörper, einer epitaktisch hergestellten Basiszone und einer in die Basiszone eingelassenen Emitterzone mit einem sich zu einer Oberflächenseite des Halbleiterkörpers hin erstreckenden Emitter-Basis-pn-Ubergang.
  • Derartige Epitaxial-Mesatransistoren sind bekannt. Bei den bekannten Anordnungen ist der Basis-Kollektor-pn-Ubergang eben und tritt an der Seitenfläche des Halbleiterkörpers im Bereich des Mesagrabens an die Halbleiteroberfläche.
  • Diese Halbleiteroberfläche ist in der Regel unpassiviert, so daß an der Oberfläche im Bereich des Mesagrabens auftretende Oberflächenstörungen oder Ansammlungen von Rekombinationszentren zu einer Verschlechterung der Transistoreigenschaften führen. Insbesondere besteht bei diesen Anordnungen die Gefahr, daß bei einer Belastung des Basis- Kollektor-pn-Überganges in Sperrichtung ein unkontrollierbarer und undefinierter Spannungsdurchbruch an der Oberflächenstelle erfolgt, an der der pn-Übergang ungeschützt ist. Um die genannten Nachteile zu beseitigen, wurde bereits vorgeschlagen, die Halbleiteroberfläche auch im Bereich des Mesagrabens nach der Eindiffusion der Emitterzone in die Basis-Epitaxieschicht mit einer Siliziumdioxydschicht oder mit einer ähnlichen passivierenden Isolierschicht abzudecken. Vielfach lassen sich jedoch nicht genügend dicke Passivierungsschichten durch Oxydation des Halbleitermaterials im Bereich der Mesagräben erzeugen, so daß auch die dünnen Passivierungsschichten im Mesagraben der Transistoren keine absolute Gewähr für eine Verhinderung eines unerwünschten Spannungsdurchbruchs an der Halbleiteroberfläche geben.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Epitaxial-Mesatransistor anzugeben, bei dem ein Spannungsdurchbruch des Basis-Kollektor-pn-Überganges an der Halbleiteroberfläche im Bereich des Mesagrabens mit Sicherheit verhindert wird. Zur Lösung dieser Aufgabe wird bei einem Mesatransistor der eingangs beschriebenen Art erfindungsgemäß vorgeschlagen, daß in die Basiszone im Bereich der Mesagräben eine bis zur Kollektorzone reichende Oberflächenrandzone vom Leitungstyp der Kollektorzone eingelassen ist, die sich bis zu der mit einer Isolierschicht passivierten einen Oberflächenseite der Halbleiteranordnung erstreckt und die Basiszone umgibt.
  • Die erfindungsgemäße Ausbildung eines Mesa-Epitaxial-Transistors hat den Vorteil, daß der Basis-Kollektor-pn-Übergang nunmehr unter der großflächigen Oberflächenseite des Halbleiterkörpers endet, an der auch der Emitter-Basispn-Übergang angrenzt. Die Passivierungsschicht an dieser Oberfläche, die bei Siliziumtransistoren in der Regel aus thermisch gewachsenem SiO2 besteht, ist an der dem Basis-Kollektor-pn-Übergang überdeckenden Stelle so dick, daß von außen beeinflußte Oberflächeneffekte mit Sicherheit vermieden werden. Ein weiterer Vorteil besteht darin, daß die Randzone vom Leitungstyp der Kollektorzone und damit auch vom Leitungstyp der Emitterzone gleichzeitig mit der Emitterzone-in den Halbleiterköper eindiffundiert werden kann, so daß kein zusätzlicher Diffusionsschritt erforderlich ist.
  • Da die Emitterzone relativ hoch dotiert ist, weist dann auch die Randzone des gleichen Leitungstyps eine entsprechend große Dotierung und auch eine der Emittereindringtiefe entsprechende Dicke auf. Bei einer Belastung des Basis-Kollektor-pn-Überganges in Sperrichtung wird sich daher die vom pn-Übergang ausgehende Raumladungszone im wesentlichen in den relativ schwach dotierten Teil der epitaktisch hergestellten und homogen dotierten Basiszone erstrecken, so daß ein Spannungsdurchbruch nur im Inneren des Halbleiterkörpers erfolgen kann.
  • Der erfindungsgemäße Mesatransistor wird vorzugsweise dadurch hergestellt, daß vor der Emitterdiffusion die Halbleiteroberfläche mit einer die für die Mesagräben vorgesehenen Oberflächenbereiche der Halbleiteranordnung freilassenden Ätzmaske abgedeckt wird. Dann werden in die Halbleiteranordnung die bis in den niederohmigen Kollektorgrundkörper reichenden Mesagräben eingeätzt. Schließlich wird nach der Freilegung des Emitter-Diffusionsfensters die Emitterzone und damit gleichzeitig die Randzone vom gleichen Leitungstyp in den Halbleiterkörper eindiffundiert.
  • Bei einer anderen vorteilhaften Herstellungsweise wird wiederum zunächst in die die Oberflächenseite des Halbleiterkörpers bedeckende Isolierschicht das Emitter-Diffusionsfenster eingebracht und die Emitterzone eindiffundiert. Danach wird die gesamte Oberflächenseite mit Ausnahme der für die Mesagräben vorgesehenen Oberflächenbereiche mit einer zweiten Isolierschicht abgedeckt. Dann werden die bis in den Kollektorgrundkörper reichenden Mesagräben durch Ätzen hergestellt, und schließlich wird die Randzone vom Leitungstyp der Kollektorzone in die Mesagräben eindiffundiert.
  • Schließlich wird die zweite Isolierschicht wieder von der Oberfläche der Halbleiteranordnung entfernt. Bei der zuletzt genannten Herstellungsweise besteht die erste Isolierschicht in aller Regel aus thermisch erzeugtem Siliziumdioxyd während die zweite Isolierschicht vorzugsweise aus Silizium-Nitrid besteht.
  • Bei beiden Herstellungsmethoden für den erfindungsgemäßen Epitaxial-Mesatransistor wird vor der Herstellung der Emitterzone und der Randzone gleichen Leitungstyps in die epitaktisch hergestellte, relativ schwach dotierte Basiszone eine dünne, hochdotierte Oberflächenzone von Leitungstyp der Basiszone eindiffundiert. Die Eindringtiefe dieser Basis-Kontaktzone ist kleiner als die der Emitterzone. Es muß ferner darauf geachtet werden, daß diese hochdotierte Oberflächenzone nicht bis zum äußeren Rand der Basiszone reicht, da sie dort mit der hochdotierten Randzone zusammenstoßen würde, was einen Spannungsdurchbruch bereits bei relativ niederen Werten für die Basis-Kollektor-Sperrspannung zur Folge hätte.
  • Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im weiteren noch anhand von Ausführungsbeispielen näher erläutert werden.
  • Die Figuren 1 bis 4 zeigen im Schnitt verschiedene Fertigungsstadien des erfindungsgemäßen Mesatransistors. Dabei sei darauf hingewiesen, daß diese Transistoren in einer Vielzahl auf einer Halbleiterscheibe gleichzeitig hergestellt werden. In den Figuren 1 bis 4 ist zur Erhaltung der Übersichtlichkeit nur der Teil einer Halbleiterscheibe dargestellt, der ein Transistorelement umfaßt.
  • Gemäß Figur 1 geht man von einem zweischichtigen Grundkörper 1 aus, der, wenn ein npn-Transistor hergestellt werden soll, die Zonenfolge n n aufweist. Dieser Grundkörper wird dadurch hergestellt, daß auf einen n+-leitenden Ausgangskörper 1a, der beispielsweise 300 - 400 /um dick ist und eine Leitfähigkeit von ca. 0,01 Ohmcm aufweist, eine erste Epitaxieschicht Ib aufgebracht wird.
  • Diese Epitaxieschicht 1b ist n-leitend, ca. 8 bis 10 /um dick und mit einer Leitfähigkeit von ca. 7 Ohmcm versehen. Auf diese erste Epitaxieschicht 1b wird eine zweite Epitaxieschicliit 2 aufgebracht, die p-leitend ist, eine Dicke von ca. 15 um aufweist und deren Leitfähigkeit ca.
  • 10 Ohmcm beträgt.
  • Nach der Durchführung der Epitaxieprozesse wird die Halbleiteroberfläche mit einer thermisch erzeugten Oxydschicht 3 versehen, die bei einem Silizium-Halbleiterkörper aus SiO2 besteht. In diese Oxydschicht 3 wird dann ein Basis-Diffusionsfenster 4a eingebracht, durch das in die eigentliche Basiszone 2 eine dünne, hochdotierte, p -leitende Oberflächenzone 4 eindiffundiert wird. Diese Oberflächenzone 4 hat einen Schichtwiderstand von ca. 100 Ohm/ bei einer Oberflächenkonzentration von ca. 3 x 1018 Atomen/6m3 und einer Dicke von ca. 2 um Danach wird gemäß Figur 2 das Basisdiffusionsfenster 4a wiederum mit einer thermisch erzeugten Oxydschicht 3a geschlossen, in die danach mit Hilfe der bekannten Fotolackmaskierungs- und Ätzprozesse das Emitterdiffusionsfenster 5 eingebracht wird. Außerdem wird die Oxydschicht im Randbereich des Transistors 7 über den Oberflächenteilen der epitaktisch erzeugten Basiszone 3 entfernt, die für die Herstellung der Mesagräben vorgesehen sind.
  • Die gesamte Halbleiteroberfläche wird mit Ausnahme der für die Mesaätzung vorgesehenen Oberflächenbereiche mit einer Ätzmaske, beispielsweise mit einer Fotolackmaske 6, bedeckt Gemäß Figur 3 werden nun die Randteile des Halbleiterkörpers so abgetragen, daß die dargestellte mesaförmige Halbleiterstruktur entsteht und der Ätzgraben 8 bis in den hochdotierten Halbleitergrundkörper 1a reicht. Der Basis-Kollektorpn-Übergang tritt somit zunächst im Bereich des Mesagrabens 8 an die Halbleiteroberfläche. Danach wird die Maskierungsschicht 6 (Figur 2) wieder von der Halbleiteroberfläche entfernt und damit das Emitter-Diffusionsfenster 5 freigelegt. In einem gleichzeitigen Diffusionsprozeß kann nun die Emitterzone und die Randzone 10 gleichzeitig in den Halbleiterkörper eindiffundiert werden. Zur Eindiffusion dieser Zone wird beispielsweise Phosphor verwendet. Die Emitterzone 9 und die Randzone 10, die bei diesem Diffusionprozeß entstehen, weisen beispielsweise eine Eindringtiefe von 2,5 /um auf. Die Randzone 10 reicht somit von dem hochdotierten n+-leitenden Halbleitergrundkörper 1a bis zu der mit der Oxydschicht bedeckten Oberflächenseite des Halbleiterkörpers. Der Kollektor-Basis-pn-Ubergang 14 endet somit unter der Oxydpassivierungsschicht -3, während der gesamte Randteil des Halbleiterkörpers praktisch zum Kollektorgrundkörper 1a gehört. Dieser Randbereich 10 umgibt die Basiszone 2 des Mesatransistors vollständig.
  • Die in der Figur 3 dargestellte Halbleiteranordnung wird nun noch vorzugsweise einem Temperaturprozeß unterworfen, bei dem die Emitterzone und die Randzone tiefer in den Halbleiterkörper eindringt (bis ca. 4 um). Gleichzeitig bildet sich über der Emitterzone und auch über der Randzone im Bereich der Mesagräben eine Oxydschicht 3b bzw. 3c, wie dies aus der Figur 4 ersichtlich ist. Die Oxydschicht 3c über der Randzone 10 im Bereich der Mesagräben bietet einen zusätzlichen Schutz der gegen äußere Einflüsse empfindlichen Halbleiteroberfläche.
  • Nach der Passivierung der Halbleiteroberfläche mit der SiO2-Schicht 3b bzw. 3c müssen in die Isolierschicht noch die Emitter- und Basis-Xontaktfenster mit Hilfe des bekannten fotolithographischen Verfahrens eingebracht werden.
  • Das Basiskontaktierungsfenster wird über der stark dotierten p+ -leitenden Zone 4 erzeugt. Dieses Kontaktierungsfenster ist vorzugsweise ringförmig ausgestaltet, so daß die Basiszone mit einem ringförmigen Basisanschlußkontakt 11, der sich vorzugsweise auf die Isolierschicht 3, erstreckt, kontaktiert werden kann. Der Emitterkontakt ist in der Figur 4 mit der Ziffer 9 versehen, während an die Rückseite der Halbleiteranordnung an den stark dotierten n+-leitenden Grundkörper ein Anschlußkontakt 13 angebracht wird. Der Basis- und Emitterkontakt besteht vorzugsweise aus Aluminium Anstelle der geschilderten Verfahrensweise kann vorteilhafterweise auch so vorgegangen werden, daß nach der Eindiffusion der Basisanschlußzone 4 in der thersisoh erleugten Oxydschicht Uber dem Diffusionsfenster 4& das DRitterdiffusionsfenster geöffnet und die Emitterzone eindiffundiert wird. Danach wird die Oxydschicht über dei Emitterdiffusionufonster wieder geschlossen und in die Oxydschicht die Emitter- und Basiskontaktfenster eingebracht. Db Halbleiteroberfläche -wird dann mit einer silizium@@@@@@@@chich bedeckt, die die für die Mesagräben vorgesehenen Oberflächenbereiche freiläßt. Danach werden die Mesagräben in den Halbleiterkörper eingeätzt und die Randzone 10 eindiffundiert. Die Siliziumnitridschicht wird abschließend, beispielsweise mit heißer Phosphorsäure, wieder entfernt.
  • Diese Verfahrensweise hat den Vorteil, daß für die Randzone und die Emitterzone unterschiedliche Eindringtiefen und unterschiedliche Störstellenkonzentrationen gewählt werden können. Außerdem ist eine Silizium-Nitridmaske sehr gut für die Ätzung der Mesagräbengeeignet.
  • Es sei noch darauf hingewiesen, daß anstelle eines npn-Epitaxial-Transistors auch ein pnp-Transistor in entsprechender Weise hergestellt werden kann.
  • leerseite

Claims (6)

  1. Patentansprüche U Mesatransistor mit einem Kollektorkörper, einer epitaktisch hergestellten Basiszone und einer in die Basiszone eingelassenen Emitterzone mit einem sich zu einer Oberflächenseite des Halbleiterkörpers hin erstreckenden Emitter-Basis-pn-Übergang, dadurch gekennzeichnet, daß in die Basiszone im Bereich der Mesagräben eine bis zur Kollektorzone reichenden Oberflächenrandzone vom Leitungstyp der Kollektorzone eingelassen ist, die sich bis zu der mit einer Isolierschicht passivierten einen Oberflächenseite der Halbleiteranordnung erstreckt und die Basiszone umgibt.
  2. 2) Mesatransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche Randzone eine der Emitterzone entsprechende Störstellenkonzentration und Eindringtiefe aufweist.
  3. 3) Verfahren zum Herstellen eines Mesatransistors nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß vor der Emitterdiffusion die Halbleiteroberfläche mit einer die für die Mesagräben vorgesehenen Oberflächenbereiche der Halbleiteranordnung freilassenden Ätzmaske abgedeckt wird, daß dann in die Halbleiteranordnung die bis in den Kollektorgrundkörper reichenden Mesagräben eingeätzt werden, daß danach und gleichzeitig die Emitterzone und die Randzone gleichen Leitungstyps in den Halbleiterkörper eindiffundiert wird.
  4. 4) Verfahren zum Herstellen eines Mesatransistors nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß in die die Oberflächenseite bedeckende Isolierschicht das Emitterdiffusionsfenster eingebracht und die Emitterzone eindiffundiert wird, daß danach die gesamte Oberflächenseite mit Ausnahme der für die Mesagräben vorgesehenen Oberflächenbereiche mit einer zweiten Isolierschicht bedeckt wird, daß dann die in den Kollektorgrundkörper reichenden Mesagräben eingeätzt werden und danach die Randzone vom Leitungstyp der Kollektorzone eindiffundiert wird und daß schließlich die zweite Isolierschicht von der Oberfläche der Halbleiteranordnung wieder entfernt wird.
  5. 5) Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als erste Isolierschicht Siliziumdioxyd und als zweite Isolierschicht Siliziumnitrid verwendet wird.
  6. 6) Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß vor der Herstellung der Emitterzone und der Randzone gleichen Leitungstyps in die epitaktisch hergestellte Basiszone eine dünne, hochdotierte Oberflächenzone vom Leitungstyp der Basiszone eindiffundiert wird, deren Eindringtiefe in die Epitaxieschicht kleiner ist als die der Emitterzone und die nicht-bis zu der hochdotierten Randzone reicht.
DE19762634618 1976-07-31 1976-07-31 Mesatransistor mit einem kollektorkoerper Pending DE2634618A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762634618 DE2634618A1 (de) 1976-07-31 1976-07-31 Mesatransistor mit einem kollektorkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762634618 DE2634618A1 (de) 1976-07-31 1976-07-31 Mesatransistor mit einem kollektorkoerper

Publications (1)

Publication Number Publication Date
DE2634618A1 true DE2634618A1 (de) 1978-02-02

Family

ID=5984475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762634618 Pending DE2634618A1 (de) 1976-07-31 1976-07-31 Mesatransistor mit einem kollektorkoerper

Country Status (1)

Country Link
DE (1) DE2634618A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646967A1 (de) * 1993-09-27 1995-04-05 STMicroelectronics S.r.l. Geräuscharmer bipolarer Transistor
US5602417A (en) * 1993-09-27 1997-02-11 Sgs-Thomson Microelectronics S.R.L. Low-noise bipolar transistor operating predominantly in the bulk region

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646967A1 (de) * 1993-09-27 1995-04-05 STMicroelectronics S.r.l. Geräuscharmer bipolarer Transistor
US5602417A (en) * 1993-09-27 1997-02-11 Sgs-Thomson Microelectronics S.R.L. Low-noise bipolar transistor operating predominantly in the bulk region
US5605850A (en) * 1993-09-27 1997-02-25 Sgs-Thomson Microelectronics S.R.L. Method for making a low-noise bipolar transistor
US5828124A (en) * 1993-09-27 1998-10-27 Sgs-Thomson Microelectronics S.R.L. Low-noise bipolar transistor

Similar Documents

Publication Publication Date Title
DE69403251T2 (de) Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2946963A1 (de) Schnelle bipolare transistoren
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3320500A1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE2124764C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2728845C2 (de)
DE2605641A1 (de) Hochfrequenztransistor
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE69026675T2 (de) MIS-Kapazitätselement
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2634618A1 (de) Mesatransistor mit einem kollektorkoerper
DE2950413A1 (de) Halbleiteranordnungen und verfahren zu deren herstellung
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE2300791C3 (de) Verfahren zur Herstellung von Hochfrequenztransistoren

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OHJ Non-payment of the annual fee