DE2609643A1

DE2609643A1 - Verfahren zur digitalen umformung eines elektrischen signals nach einer vorgegebenen funktion

Info

Publication number: DE2609643A1
Application number: DE19762609643
Authority: DE
Inventors: Juergen Dipl Ing Doelves; Dieter Grieger
Original assignee: Dr Ing Rudolf Hell GmbH
Current assignee: Dr Ing Rudolf Hell GmbH
Priority date: 1976-03-09
Filing date: 1976-03-09
Publication date: 1977-09-22

Description

Kennwort: "Funktionsspeicherung mit
unterschiedlicher Auflösung" Verfahren zur digitalen Umformung eines elektrischen Signals nach einer vorgegebenen Funktion Die Erfindung betrifft ein Verfahren zur digitalen Umformung eines elektrischen Signals nach einer vorgegebenen Funktion, bei dem jedem Signalwert ein Funktionswert zugeordnet ist und die Funktionswerte unter einer zugeordneten Adresse in einem Speicher abgelegt sind, bei dem das elektrische Signal digitalisiert wird und die erhaltenen digitalen Signale entsprechende Adressen des Speichers anwählen und die zugehörigen Funktionswerte ausgelesen werden.
Da die Erfindung bei einer Gravieranlage für Druckformen Anwendung findet, soll zunächst die Wirkungsweise einer Gravieranlage beschrieben und das zu lösende Problem erläutert werden.
Bei einer solchen Gravieranlage ist die zu reproduzierende Bildvorlage auf einen rotierenden Abtastzylinder aufgespannt und wird von einem Lichtpunkt eines parallel zum Abtastzylinder verschiebbaren Abtastorgans punkt- und bildlinienweise abgetastet. Nach Abtastung einer auf einer konzentrischen Umfangslinie des Abtastzylinders verlaufenden Bildlinie wird ein Vorschubschritt des Abtastorgans zur nächsten Bildlinie ausgeführt und diese anschließend abgetastet.
Je nach Tonwert der abgetasteten Bildpunkte wird mehr oder weniger Licht von der Bildvorlage in das Abtastorgan reflektiert und dort optoelektronisch in ein analoges Bildsignal umgewandelt, das nach einer Logarithmierung der Dichte der Bildvorlage direkt proportional ist.
Anschließend wird das logarithmierte Bildsignal nach einer vorgegebenen Gradationskurve modifiziert. Der Verlauf der Gradationskurve richtet sich nach dem anschließenden Druckprozeß und nach gewünschten redaktionellen Änderungen der Reproduktion gegenüber dem Original.
Zur Erzeugung eines Tiefdruckrasters wird dem modifizierten Bildsignal ein Rastersignal überlagert. Bildsignal und Rastersignal steuern z.B. ein mechanisches Gravierorgan mit einem Gravierstichel als Schneidwerkzeug.
Das Rastersignal erzeugt eine vibrierende Hubbewegung des Gravierstichels, der auf diese Weise eine Folge von Näpfchen in einem ebenfalls rotierenden Druckzylinder graviert. Das Bildsignal bestimmt die Eindringtiefe des Gravierstichels in das Material und damit das Volumen der gravierten Näpfchen.
Nach der Gravur einer Bildlinie, die Teil einer konzentrischen Umfangslinie des Druckzylinders ist, erfolgt ein Vorschubschritt des Gravierorgans um den Abstand zweier Bildlinien voneinander und anschließend die Gravur der nächsten Bildlinie mit einer Folge von Näpfchen, die zu denen der zuvor gravierten Bildlinie versetzt angeordnet sind. Der gravierte Druckzylinder ist die Druckform für eine Tiefdruck-Rotationsmaschine. Vor dem Druckvorgang nehmen die Näpfchen je nach ihren Volumen mehr oder weniger Farbe auf. Beim Druckvorgang erfolgt dann die Farbübernahme aus den Näpfchen auf den Druckträger. Dabei wird der Tonwert einer gedruckten Fläche durch die Farbmengen bestimmt, die in den rasterförmig angeordneten Näpfchen dieser Fläche gespeichert sind.
Häufig erfolgt eine Digitalisierung des von dem Abtastorgan erzeugten Bildsignals. Das ist beispielsweise der Fall, wenn das Bildsignal zur Maßstabsänderung der Reproduktion gegenüber der Bildvorlage zwischengespeichert wird oder wenn die Bildsignale von verschiedenen Abtastorganen im Zeitmultiplex-Verfahren in nur einer Gradationsstufe weiterverarbeitet werden sollen.
Dann erweist es sich als zweckmäßig, Logarithmierung und Gradationsbildung ebenfalls digital in bekannter Weise durch Umcodierung von Daten mittels eines Speichers durchzuführen. Dabei bilden die Argumente der Logarithmus- oder Gradationsfunktion die anwählbaren Adressen des Speichers und die den Argumenten zugeordneten Funktionswerte die Speicherworte, die unter den Adressen abgelegt sind und bei Anwahl der entsprechenden Adresse ausgelesen werden.
Es zeigt sich nun, daß die Funktionswerte zweier benachbarter Adressen in einem steilen Bereich der Funktion große Sprünge aufweisen, während die Funktionswerte in einem flachen Bereich dicht beieinander liegen.
Große Änderungen der Funktionswerte von Adresse zu Adresse führen aber bei der Gravur zu Tonwertsprüngen, die sich im fertigen Druck störend bemerkbar machen.
Zur Vermeidung dieser Fehler wird man eine höhere Auflösung der Funktion anstreben. Dabei sind nach herkömmlicher Technik wesentlich mehr Funktionswerte, als zur Darstellung der Funktion sinnvoll wären, in den Speicher abzulegen, und die benötigte Speicherkapazität wächst.
Die Speicherkapazität ist dann von wirtschaftlichem Interesse, wenn wie im vorliegenden Anwendungsfall eine Anzahl verschiedener Funktionen etwa zur Anpassung an unterschiedliche Dichteumfänge oder zur Kompensation der Abweichungen von einem idealen Verlauf bei nachfolgenden Reproduktionsschritten anwählbar sein müssen. Durch eine höhere Auflösung werden zwar die Sprünge der Funktionswerte im steilen Bereich der Funktion reduziert, aber die auf den flacheren Bereich entfallenden Funktionswerte liegen noch dichter beieinander. Diese Funktionswerte sind redundant und beanspruchen unnötig Speicherkapazität. Außerdem läßt sich allein durch die feinere Auflösung noch keine gleichmäßige Stufe der Funktionswerte über die gesamte Funktion erzielen.
Der in Anspruch 1 angegebenen Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur digitalen Umformung eines elektrischen Signals nach einer vorgegebenen Funktion mittels eines Speichers anzugeben, bei dem große Funktionswertänderungen von Adresse zu Adresse, insbesondere in Bereichen großer Steigung der Funktion, vermieden und eine möglichst gleichmäßige Stufung der Funktionswerte in Bereichen unterschiedlicher Steigungen erreicht werden, ohne daß sich der Speicherbedarf erhöht.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in den Unteransprüchen angegeben.
Die in den Ansprüchen gekennzeichneten und weitere Merkmale der Erfindung gehen aus den im folgenden beschriebenen und in den Figuren 1 bis 7 dargestellten Ausführungsbeispielen hervor. Es zeigen: Fig. 1 ein prinzipielles Blockschaltbild einer Gravieranlage mit Digitalspeicher und Adressencodierer, Fig. 2 ein Beispiel für die Programmierung des Digitalspeichers und die Arbeitsweise des Adressencodierers in einer grafischen Darstellung, Fig. 3 ein Schaltungsbeispiel für den Adressencodierer, Fig. 4 ein weiteres Beispiel für die Programmierung des Digitalspeichers und die Arbeitsweise des Adressencodierers, Fig. 5 ein anderes Ausführungsbeispiel für den Adressencodierer, Fig. 6 ein anderes Beispiel für die Speicherprogrammierung und die Arbeitsweise des Adressencodierers, Fig. 7 eine weitere Schaltungsanordnung für den Adressencodierer.
Fig. 1 zeigt ein prinzipielles Blockschaltbild einer Gravieranlage.
Auf einem rotierenden Abtastzylinder 1 ist eine zu reproduzierende Bildvorlage 2 aufgespannt, die von einem Lichtpunkt einer nicht näher dargestellten Lichtquelle bildlinienweise abgetastet wird.
Das mit dem Inhalt der Bildvorlage 2 modulierte Licht wird in ein Abtastorgan 3 reflektiert und dort optoelektronisch in ein Bildsignal a) umgewandelt. Jeweils nach Abtastung einer auf einer konzentrischen Umfangslinie verlaufenden Bildlinie erfolgt ein Vorschubschritt des Abtastorgans 3 in Richtung eines Pfeiles 4 parallel zum Abtastzylinder 1.
Das Bildsignal a) gelangt über einen Verstärker 5 auf einen A/D-Wandler 6, in dem das verstärkte Bildsignal b) in digitale Bildsignalwerte c) umgeformt wird.
Zur Logarithmus- und Gradationsbildung ist ein Digitalspeicher 7 vorgesehen, in dem eine aus der Logarithmus- und Gradationsfunktion gebildete Summenfunktion in Form digitaler Funktionswerte d) unter zugeordneten Adressen e) abgespeichert ist.
Als Digitalspeicher 7 wird vorteilhafterweise ein programmierbarer Festwertspeicher (PROM) eingesetzt, der in den Ausführungsbeispielen eine Speicherkapazität von 256 x 8 Bit haben möge. Nach dem Erfindungsgedanken werden die Bildsignalwerte c) mit Hilfe eines Adressencodierers 8 in die anzuwählenden Adressen des Digitalspeichers 7 umgerechnet. Dazu ist der A/D-Wandler 6 mit dem Eingang 9 des Adressencodierers 8 und der Ausgang 10 mit dem Adresseneingang 11 des Digitalspeichers 7 verbunden.
Während der Reproduktion werden laufend die Adressen e) angewählt, die unter ihnen abgespeicherten Funktionswerte d) über den Datenausgang 12 des Digitalspeichers 7 ausgelesen und in einem D/A-Wandler 13 in ein analoges Bildsignal f) zurückgewandelt, das nun nach der vorgegeben Summenfunktion modifiziert ist.
Zur Erzeugung eines Tiefdruck-Rasters wird dem modifizierten Bildsignal f) ein Rastersignal g) überlagert. Das überlagerungssignal h) steuert nach einer Verstärkung in einem Endverstärker 14 ein Gravierorgan 15, das sich axial an einem rotierenden Druckzylinder 16 in Richtung eines Pfeiles 17 vorbeibewegt. Das Gravierorgan 15 mit einem Gravierstichel als Schneidwerkzeug nimmt die Gravur 18 der Näpfchen auf dem Druckzylinder 16 vor.
Nach der Aufzeichnung einer Bildlinie, die ebenfalls Teil einer konzentrischen Umfangslinie des Druckzylinders 16 ist, erfolgt ein Vorschubschritt des Gravierorgans 15 zur nächsten Bildlinie.
Fig. 2 zeigt in einer grafischen Darstellung ein Beispiel für die Programmierung des Digitalspeichers 7 bei unterschiedlicher Auflösung der Funktion und für die Ermittlung der anzuwählenden Adressen aus den Bildsignalwerten mit Hilfe des Adressencodierers 8.
In einem Koordinatensystem nach Fig. 2a ist eine aus der Logarithmus- und Gradationsfunktion zusammengesetzte Funktion 20 dargestellt, nach der die Bildsignalwerte modifiziert werden sollen.
Die Funktion 20 ist beispielsweise durch 256 Funktionswerte von O bis A2 auf der Y-Achse entsprechend 256 Bildsignalwerten auf der X-Achse beschrieben.
Aus dem Funktionsverlauf ist ersichtlich, daß die Funktionswerte benachbarter Argumente im steilen Teil der Funktion 20 große Sprünge aufweisen, während sie sich im Bereich geringer Steigung nur wenig unterscheiden.
Zur Speicherung der Gesamtzahl von Funktionswerten ist ein Digitalspeicher mit einer Kapazität von 256 x 8 Bit erforderlich.
Zur Verringerung der großen Funktionswertdifferenzen von Argument zu Argument vornehmlich in dem steilen Funktionsbereich 21 erfolgt nach dem Erfindungsgedanken lediglich dort eine höhere, z.B. eine doppelte, Auflösung der Funktion. Auf den Funktionsbereich 21, der etwa durch die Bildsignalwerte O bis 32 begrenzt sein möge, entfallen bei normaler Auflösung zunächst 32 Funktionswerte von 0 bis A'l, bei zweifacher Auflösung aber die doppelte Anzahl. Da die Speicherkapazität nicht vergrößert werden soll, muß die Gesamtzahl von Funktionswerten erhalten bleiben. Die 32 zur doppelten Auflösung zusätzlich benötigten Speicherplätze werden in dem beschriebenen Beispiel dadurch gewonnen, daß die gesamte Funktion 20 durch eine um 32 verringerte Anzahl von Funktionswerten, die sich durch Interpolation aus der ursprünglichen Funktion 20 ergeben, dargestellt wird. Diese gestauchte Funktion 22 wird in das Koordinatensystem gegenüber der ursprünglichen Funktion 20 verschoben zwischen den Bildsignalwerten 32 und 255 aufgezeichnet. Der Abschnitt doppelter Auflösung entfällt dann auf den Funktionsbereich 23, der durch die Funktionswerte 0 und Al bzw. durch die Bildsignalwerte 32 und 64 begrenzt ist. Der verbleibende Funktionsbereich 24 der Kurve 22 zwischen den Bildsignalwerten 64 und 255 erfährt zwar eine um 1/8 verringerte Auflösung, diese ist aber nicht störend, da der Funktionsbereich 24 eine geringere Neigung aufweist.
Fig. 2b zeigt die Programmierung des Digitalspeichers 7 mit den aus der gestauchten Funktion 22 ermittelten Funktionswerten in einer weiteren grafischen Darstellung.
Auf der horizontalen Achse 25 des Koordinatensystems sind die Adressen e) von 0 bis 255 und auf der vertikalen Achse 26 die gespeicherten Funktionswerte d) dargestellt.
Der Digitalspeicher 7 ist in zwei Speicherbereiche aufgeteilt.
Der Speicherbereich I mit den Adressen 0 bis 63 dient zur Aufnahme von 64 Funktions- und Zwischenwerten des Funktionsbereiches 23 der gestauchten Funktion 22 in Fig. 2a.
Die Verteilung der Speicherplätze innerhalb des Speicherbereiches I erfolgt z.B. derart, daß auf den zuvor eingesparten Speicherplätzen 0 bis 31 die Zwischenwerte (Linie 27) und auf den Speicherplätzen 32 bis 63 die Funktionswerte (Linie 28) abgespeichert werden.
Es wäre auch denkbar, auf den Speicherplätzen des Bereiches I Funktions- und Zwischenwerte nach steigendem Bildsignalwert abzulegen. Diese Möglichkeit ist durch die gestrichelte Linie 29 angedeutet. In den Speicherbereich II mit den Adressen 64 bis 255 werden die aus dem Funktionsbereich 24 der gestauchten Funktion 22 in Fig. 2a ermittelten 191 Funktionswerte eingeschrieben, was durch die Linie 30 verdeutlicht ist.
Damit ist die Programmierung des Digitalspeichers 7 abgeschlossen, und die Umformung des Bildsignals nach der abgespeicherten Funktion kann beginnen.
Während der Reproduktion werden das durch Abtastung der Bildvorlage erzeugte Bildsignal a) digitalisiert und die dabei gewonnenen digitalen Bildsignalwerte c) mit Hilfe des Adressencodierers 8 auf die Adressen e) umgerechnet, unter denen die an sich durch die Funktion 20 (Fig. 2a) zugeordenten Funktionswerte nach der Programmierung des Digitalspeichers 7 (Fig. 2b) abgelegt sind.
Zur Anwahl der 256 möglichen Adressen des Digitalspeichers 7 ist an dem Adresseneingang 11 eine 8-Bit-Information notwendig. Wenn, wie im Ausführungsbeispiel, eine doppelte Auflösung erfolgt, wird bei der Analog-Digital-Wandlung von einer um mindestens einen Bit höheren Auflösung des A/D-Wandlers 6 ausgegangen.
Der A/D-Wandler 6 möge eine Auflösung von zehn Bit haben, d.h., ein von Null bis zu einem maximalen Wert ansteigendes analoges Bildsignal b) wird in 1024 diskrete Bildsignalwerte c) von 0 bis 1023 digitalisiert. Der durch Stauchung und Verschiebung verlorengegangene Zusammenhang von Bildsignal und Funktion wird dadurch wieder hergestellt, daß dem Bildsignal a = 0 die Adresse e = 32 zugeordnet wird. Durch eine entsprechende Durchgangscharakteristik des Verstärkers 5 wird der Ansteuerbereich des A/D-Wandlers 6 nicht voll ausgenutzt, so daß dieser nur Bildsignalwerte c) von 128 bis 1023 erzeugt.
In der Fig. 2b sind auf einer weiteren horizontalen Achse 31 das von Null bis zu einem Maximalwert ansteigende Bildsignal a) und auf einer anderen horizontalen Achse 32 die durch die Analog-Digital-Wandlung zugeordneten Bildsignalwerte c) von 128 bis 1023 aufgetragen. Aus dieser Darstellung geht außerdem die Zuordnung der Bildsignalwerte zu den einzelnen Speicherbereichen hervor.
Die Umcodierung der Bildsignalwerte c), die als 10-Bit-Worte dargestellt sind, in die Adressen e) erfolgt in den einzelnen Speicherbereichen nach den Formeln: Speicherbereich I (9-Bit-Auflösung) 128 L C L: 255 c e = - (1) 4 wenn das Bit 21 = L ist, oder 32 (2) 4 wenn das Bit 21 = "H" ist.
Das Bit 21 dient somit als Erkennungsbit, das entscheidet, ob die Umcodierung nach Formel (1) oder (2) erfolgen muß.
Speicherbereich II (8-Bit-Auflösung) 256 4 C L 1023 c c (3).
e 4 Die Adressenbildung soll an einigen Beispielen erläutert werden.
Es möge der Bildsignalwert C = 128 S LL HL LL LL LL vorliegen. Das Erkennungsbit ist Null, so daß nach Formel (1) die Adresse e = 32 berechnet wird.
Unter dieser Adresse ist der Funktionswert d = 0 abgespeichert, der nach der ursprünglichen Funktion 20 (Fig. 2a)- dem Bildsignal a = 0 zugeordnet ist.
Bei dem Bildsignalwert c= 130 # LL HL LL LL HL ist das Erkennungsbit H, so daß nach Formel (2) die Adresse e = 0 ermittelt wird, unter der der erste Zwischenwert abgespeichert ist.
Für einen Bildsignalwert c = 256 wird nach Formel (3) die Adresse e = 64, die erste Adresse des Speicherbereiches II, berechnet.
Fig. 3 zeigt ein Ausführungsbeispiel des Adressencodierers 8 zur Realisierung der Formeln (1) bis (3).
Das verstärkte Bildsignal b) gelangt auf den Analogeingang 35 des 10-Bit-A/D-Wandlers 6, beispielsweise vom Typ ADC-10Z der Fa. Analog Devices.
Die Analog-Digital-Wandlung für einen Analogwert wird jeweils durch einen Takt einer Abtasttaktfolge T, die an dem Steuereingang 36 des A/D-Wandlers 6 wirksam ist, eingeleitet.
Nach der Wandlungszeit stehen die digitalen Bildsignalwerte c) als 10-Bit-Dualzahl an den parallelen Datenausgängen 37 des A/D-Wandlers 6 mit den Wertigkeiten 20 bis 29 zur Verfügung.
Die nach den Formeln (1) bis (3) durchzuführende Division durch den Divisor 4 erfolgt durch Verringerung der Wertigkeit jeder Ziffer der Dual zahl um zwei und durch Fortlassen der beiden niederwertigen Bits.
Die Datenausgänge 37 mit den Wertigkeiten 22 bis 29 sind mit den Eingängen 9' des Adressencodierers 8 verbunden, denen jeweils eine um den Faktor zwei geringere Wertigkeit zugeordnet ist.
Der Datenausgang 37 mit der Wertigkeit 21, an dem also jeweils das Erkennungsbit des Bildsignalwertes c) erscheint, ist an einen weiteren Eingang 9" des Adressencodierers 8 angeschlossen.
Das Bit 20 des Bildsignalwertes c) bleibt unberücksichtigt. Die Eingänge 9' des Adressencodierers 8 sind über die Tore 38 bis 50 mit den gleichwertigen Ausgängen 10 des Adressencodierers 8 logisch verknüpft.
Es möge der Bildsignalwert c = 128 # LL HL LL LL LL an den Datenausgängen 37 des A/D-Wandlers 6 anstehen, dann liegt an den Eingängen 9' des Adressencodierers 8 die Dualzahl c' # LL HL LL LL, und das Erkennungsbit ist Null. An dem Ausgang des UND-Tores 44 erscheint H-Signal, die Ausgangsinformation ist damit e = LL HL LL LL, und die Adresse e = 32 wird angewählt.
Bei dem Bildsignalwert c = 130 # LL HL LL LL HL ist der Eingang 9' ebenfalls mit c' = LL HL LL LL beaufschlagt. Das Erkennungsbit ist aber H, so daß an dem Ausgang des UND-Tores 44 L-Signal liegt, was einer Subtraktion von 32 entspricht. Die anzuwählende Adresse ist somit e = 0.
Fig. 4 zeigt in einer grafischen Darstellung ein weiteres Beispiel für die Programmierung des Digitalspeichers und für die Adressencodierung bei unterschiedlicher Auflösung der Funktion.
In Fig. 4a ist wiederum die Funktion 20 mit 8-Bit-Auflösung dargestellt. In dem gewählten Beispiel soll die Auflösung in dem steilen, durch die Funktionswerte 0 bis A1 begrenzten Funktionsbereich 53 verdoppelt (9-Bit-Auflösung), in dem flachen zwischen den Funktionswerten A2 bis A3 liegenden Funktionsbereich 54 dagegen halbiert (7-Bit-Auflösung) werden. Für den mittleren Funktionsbereich 55 bleibt die ursprüngliche 8-Bit-Auflösung erhalten.
Aufgrund dieser unterschiedlichen Auflösung wird die Zuordnung von Funktionswerten und Bildsignalwerten geändert, wobei sich die aus den Funktionsbereichen 56, 57 und 58 zusammengesetzte Funktion 59 ergibt, die ebenfalls in Fig. 4a aufgetragen ist.
Der Funktionsverlauf zeigt eine Linearisierung gegenüber der Funktion 20, wodurch die gewünschte gleichmäßigere Stufung der Funktionswerte über den gesamten Bereich erzielt wird.
In Fig. 4b ist wiederum die Programmierung des Digitalspeichers 7 mit den aus der Funktion 59 entnommenen Funktionswerten dargestellt. Entsprechend den Funktionsbereichen 56, 57 und 58 der Funktion 59 ist der Digitalspeicher 7 in drei Speicherbereiche aufgeteilt. Der Aussteuerbereich des 10-Bit-A/D-Wandlers 6 wird voll ausgenutzt, so daß an seinem Ausgang 1024 Bildsignalwerte c) von 0 bis 1023 erscheinen, aus denen in dem Adressencodierer 8 insgesamt 256 Adressen gebildet werden.
Die Umcodierung der Bildsignalwerte c in die Adresse e erfolgt in den einzelnen Speicherbereichen nach folgenden Formeln: Speicherbereich I (9-Bit-Auflösung) 0 s c g 255 c = c2 (4) e=2 Speicherbereich II (8-Bit-Auflösung) 256 = c r 511 c e = - + 64 (5) 4 Speicherbereich III (7-Bit-Auflösung) 512 = c - 1023 c e = 8 + 128 (6).
Fig. 5 zeigt ein Ausführungsbeispiel eines Adressencodierers zur Realisierung der Formeln (4) bis (6). Es wird wiederum der bereits in Fig. 3 beschriebene 10-Bit-A/D-Wandler 6 eingesetzt.
Dieser besitzt außerdem einen Taktausgang 61 für eine Schiebetaktfolge T2, einen weiteren Taktausgang 62 für das Status-Signal T3 und einen seriellen Datenausgang 63.
Das Status-Signal T3 legt den Zeitraum vom Eintreffen eines Taktes der Abtasttaktfolge T1 bis zur vollständigen Wandlung aller zehn Bits fest. In diesem Zeitraum, der innerhalb einer Periode der Abtasttaktfolge T1 liegt, erzeugt der A/D-Wandler 6 intern zehn Schiebetakte, mit denen die zehn Bits jedes Bildsignalwertes c) über den seriellen Datenausgang 63 ausgelesen werden können.
Der serielle Datenausgang 63 des A/D-Wandlers 6 ist mit dem seriellen Dateneingang 64 eines 8-Bit-Schieberegisters 65 beispielsweise vom Typ SN 74164 verbunden. Die Schiebetaktfolge T2 gelangt über ein UND-Tor 66 auf den Takteingang 67 des Schieberegisters 65, über ein weiteres UND-Tor 68 auf den Takteingang 69 eines 4-Bit-Dualzählers 70 und direkt auf den Takteingang 71 eines weiteren 4-Bit-Dualzählers 72. Beide Dualzähler sind z.B. Bausteine vom Typ SN 7433. Das Schieberegister 65 weist acht parallele Datenausgänge 73 auf, die mit QA bis QH bezeichnet und denen die Wertigkeiten 20 bis 27 zugeordnet sind.
Die mit QA bis QF bezeichneten parallelen Datenausgänge 73 sind auf die Dateneingänge 74' eines 8-Bit-Speicherregisters 75 geführt, das beispielsweise ein Baustein vom Typ 74100 ist. Der mit 0G bezeichnete Datenausgang 73 des Schieberegisters 65 ist direkt an einen Eingang des UND-Tores 68 und über einen Inverter 76 an einen Eingang des UND-Tores 66 angeschlossen. Der mit n bezeichnete Datenausgang 73 des Schieberegisters 65 bleibt unberücksichtigt.
Von den Ausgängen 77 des Dualzählers 70 werden nur die beiden niederwertigen Ausgänge QA und QB ausgewertet. Diese Ausgänge sind mit den restlichen Dateneingängen 74" des Speicherregisters 75 verbunden.
An den Datenausgängen des Speicherregisters 75, die mit den Ausgängen 10 des Adressencodierers identisch sind, erscheint die anzuwählende Adresse e) des Digitalspeichers als 8-Bit-Information jeweils mit dem Status-Signal T3, das von dem Taktausgang 62 des A/D-Wandlers 6 auf den Takteingang 78 des Speicherregisters 75 gelangt.
Das Status-Signal T3 stellt außerdem das Schieberegister 65 und die beiden Dualzähler 70 und 72 zurück.
Die Wirkungsweise des Adressencodierers soll anhand einiger Bildsignalwerte c) erläutert werden, die jeweils einem Speicherbereich zugeordnet sind.
Bei der Analog-Digital-Wandlung möge der Bildsignalwert c = 32 LL LL HL LL LL gebildet worden sein. Dieser Bildsignalwert c) fällt in den Speicherbereich I, und die Adressenrechnung erfolgt nach Formel (4).
Bei Erscheinen eines Taktes der Abtasttaktfolge T1 an dem A/D-Wandler 6 beginnt der durch die Schiebetaktfolge T2 gesteuerte bitweise Transfer des Bildsignalwertes c) in das Schieberegister 65.
Gleichzeitig wird die Schiebetaktfolge T2 in den Dualzähler 72 eingezählt.
Da die Zahl "neun" an den Ausgängen 79 des Dualzählers 72 mit Hilfe der Inverter 80 und des NAND-Tores 81 auscodiert ist, erscheint nach neun eingezählten Schiebetakten an dem Ausgang des NAND-Tores 81 L-Signal, das UND-Tor 66 wird gesperrt und der Datentransfer in das Schieberegister 65 unterbrochen. Zu diesem Zeitpunkt befindet sich das sechste Bit des Bildsignalwertes c) auf dem fünften-Speicherplatz des Schiebergister 65, und der QE-Ausgang 73 liegt im H-Bereich, während alle anderen Ausgänge des Schieberegisters 65 im L-Bereich liegen. Da das UND-Tor 68 gesperrt ist, wurde kein Schiebetakt in den Dualzähler 70 eingezählt, und die Ausgänge 77 liegen im L-Bereich. Damit erscheint nach dem Status-Signal T3 die Adresse e = LL LH LL LL - 16 an den Ausgängen 10 des Adressencodierers, womit die Formel (4) erfüllt ist.
In einem weiteren Beispiel möge der Bildsignalwert c = 260 # LH LL LL LH LL vorliegen, der dem Speicherbereich II zugeordnet ist.
Beim Datentransfer erscheint nach acht Schiebetakten H-Signal an dem QG-Ausgang 73 des Schieberegisters 65, das UND-Tor 66 wird gesperrt und der Schiebevorgang abgebrochen.
Gleichzeitig wird das UND-Tor 68 vorbereitet und die restlichen zwei Schiebetakte der aus einem Zehn-Takte-Zyklus bestehenden Schiebetaktfolge T2 in den Dualzähler 70 eingezählt, wonach an seinen Ausgängen 77 QA = L und QB = H wird.
A Die Adresse ist demnach e = HL LL LL LH = 129, wie sie sich nach Formel (5) ergibt.
Schließlich möge der dem Speicherbereich III zugeordnete Bildsignalwert c = 560 ~ HL LL HH LL LL vorliegen. Jetzt nimmt der Ausgang QG des Schieberegisters 65 bereits nach sieben Schiebetakten H-Signal an, und in dem Dualzähler 70 werden drei Schiebetakte eingezählt.
Seine QA- und QB-Ausgänge liegen damit im H-Bereich.
Die Adresse ergibt sich nach Formel (6) zu e = HH LL LH HL ~ 198.
Fig. 6 zeigt in einer grafischen Darstellung ein weiteres Beispiel für die Speicherprogrammierung und für die Adressencodierung, bei dem die ursprüngliche Funktion sowohl insgesamt als auch bereichsweise gestaucht wird, um Speicherplätze für eine höhere Auflösung anderer Bereiche zu gewinnen.
In Fig. 6a ist wiederum die ursprüngliche Funktion 20 mit einer 8-Bit-Auflösung dargestellt. Aus dieser Funktion 20 wird durch Interpolation eine gestauchte Funktion 82 mit einer insgesamt geringeren Auflösung errechnet und zwischen den Bildsignalwerten 16 und 255 aufgezeichnet, womit bereits 16 Speicherplätze eingespart werden. Diese gestauchte Funktion 82 wird beispielsweise in vier Funktionsbereiche 83, 84, 85 und 86 unterteilt, die unterschiedlich aufgelöst werden sollen. Der steilste Funktionsbereich 83 der Funktion 82 mit den Funktionswerten 0 bis A1 beziehungsweise den Bildsignalwerten 16 bis 32 soll vierfach (10-Bit-Auflösung) aufgelöst werden.
Der durch die Funktionswerte A1 bis A2 und die Bildsignalwerte 32 bis 64 begrenzte Funktionsbereich 84 erfährt eine Verdoppelung der Auflösung (9-Bit-Auflösung), während in dem Funktionsbereich 85 zwischen den Funktionswerten A2 und A3 und den Bildsignalwerten 128 und 192 die 8-Bit-Auflösung unverändert erhalten bleibt. Der flachste Funktionsbereich 86 mit den Funktionswerten A3 bis A4 und den Bildsignalwerten 192 bis 255 wird durch die Hälfte der ursprünglichen Funktionswerte (7-Bit-Auflösung) wiedergegeben.
Danach ergibt sich die aus den Funktionbereichen 87 bis 90 zusammengesetzte Funktion 91, aus der die Speicherdaten zu ermitteln sind.
Fig. 6b zeigt die Speicherprogrammierung nach der Funktion 91, wobei vier Speicherbereiche zu unterscheiden sind, für die folgende Formeln zur Adressenbildung herangezogen werden.
Speicherbereich I (10-Bit-Auflösung) 64 r c ' 127 e = c - 64 (7) Speicherbereich II (9-Bit-Auflösung) 128 I c C 255 c e = 2 (8) Speicherbereich III (8-Bit-Auflösung) 256 # c # 511 c e = 4 + 64 (9) Speicherbereich IV (7-Bit-Auflösung) 512 # c # 1023 e = 8 + 128 (10).
Fig. 7 zeigt ein Ausführungsbeispiel des Adressencodierers zur Realisierung der Formeln (7) bis (10), das im wesentlichen der bereits in Fig. 5 beschriebenen Schaltung entspricht. Es entfallen lediglich der Dualzähler 72, die Inverter 80 und das NAND-Tor 81 und damit die zusätzliche Steuerung des UND-Tores 66 vom Ausgang des NAND-Tores 81. Der Datentransfer in das Schieberegister 65 wird somit nur dann unterbrochen, wenn der QG-Ausgang 73 des Schieberegisters 65 im H-Bereich liegt.
Die Wirkungsweise der Schaltung soll wiederum an vier Bildsignalwerten c) für die vier Speicherbereiche erläutert werden. Bei der Analog-Digital-Wandlung möge der Bilsignalwert c = 96 - LL LH HL LL LL gebildet worden sein, der in den Speicherbereich I entfällt.
Nach zehn Schiebetakten gelangt der QG-Ausgang 73 des Schieberegisters 65 in den H-Bereich, und der Schiebevorgang ist gestoppt.
In den Dualzähler 70 werden keine Schiebetakte eingezählt, und deren Ausgänge 77 sind QA L und QB = L. Es wird die Adresse e = LL HL LL LL # 32 aufgerufen. Bei dem Bildsignalwert c = 195 # LL HH LL LL HH (Speicherbereich II) sind neun Schiebetakte erforderlich, bis der Datentransfer in das Schieberegister 65 unterbrochen wird. Ein Schiebetakt wird in den Dualzähler 70 eingezählt, wobei seine Ausgänge 77 QA = H und QB = L werden. Die Adresse ist e = LH HL LL LH # 97. Der Bildsignalwert c = 300 # LH LL HL HH LL fällt in den Speicherbereich III.
Jetzt werden der Schiebevorgang bereits nach acht Schiebetakten beendet und zwei Schiebetakte in den Dualzähler 70 eingezählt (QA = L; QB =H).
Es wird die Adresse e = HL LL HL HH = 139 aufgerufen. Schließlich entfällt der Bildsignalwert c = 348 = HL LL HL LH LL in den Speicherbereich IV. Es sind nunmehr sieben Schiebetakte notwendig, bis der QG-Ausgang 73 des Schieberegisters 65 H-Signal annimmt. Drei Schiebetakte gelangen auf den Dualzähler 70, dessen QA- und Ausgänge 77 H-Signal abgeben. Die Adresse ist e = HH LL LH LL - 196.
In den Ausführungsbeispielen wird der wegen einer höheren Auflösung eines oder mehrerer Abschnitte der Funktion erforderliche Mehrbedarf an Speicherplätzen durch eine entsprechende geringere Auflösung in mindestens einem anderen Abschnitt der Funktion ausgeglichen, so daß die Speicherkapazität konstant bleibt.
Das Verfahren läßt sich selbstverständlich auch dann anwenden, wenn zwecks Reduzierung des Speicherbedarfs beispielsweise ein Abschnitt geringerer Steigung schlechter aufgelöst wird und die übrige Funktion unverändert bleibt.
Die Erfindung bleibt auch nicht auf die Umformung eines Analogsignals nach einer Logarithmus- oder Gradationsfunktion, wie in den Ausführungsbeispielen angenommen, beschränkt.
Die abschnittsweise unterschiedliche Auflösung ist bei allen nichtlinearen Funktionen zweckmäßig, die in ihrem Verlauf große Steigungsunterschiede aufweisen, wie beispielsweise die Tangens-Funktion.
Aber auch bei Kurvenzügen, die aus linearen Abschnitten unterschiedlicher Steigung zusammengesetzt sind, findet die Erfindung vorteilhafterweise Anwendung.

Claims

Kennwort: ~,Funktionsspeicherung mit unterschiedlicher Auflösung" Patentansprüche 1 Verfahren zurUmformung eines elektrischen Signals nach einer vorgegebenen Funktion, bei dem jedem Signalwert ein Funktionswert zugeordnet ist und die Funktionswerte unter einer zugeordneten Adresse in einem Speicher abgelegt sind, bei dem das elektrische Signal digitalisiert wird und die erhaltenen digitalen Signale entsprechende Adressen des Speichers anwählen und die zugehörigen Funktionswerte ausgelesen werden, dadurch gekennzeichnet, daß die Funktion in Bereiche unterschiedlicher Auflösung eingeteilt wird, daß der Speicher in Abhängigkeit von den sich aus der unterschiedlichen Auflösung der Funktion ergebenden Funktionswerten ebenfalls in Bereiche eingeteilt wird, wobei die Funktionswerte unter einer sich aus der Anzahl der Funktionswerte des Funktionsbereiches ergebenden Anzahl von Adressen in den zugehörigen Speicherbereich abgelegt werden, daß das umzuformende Signal mit mindestens einer solchen Auflösung digitalisiert wird, wie sie sich aus der feinsten Auflösung eines der Funktionsbereiche ergibt, daß die digitalen Signale auf die Adressen des Speichers umgerechnet werden, die sich aus der ursprünglichen Zuordnung der Signalwerte zu den zugehörigen Funktionswerten innerhalb der Speicherbereiche ergeben und daß diese Adresse aufgerufen und der zugehörige Funktionswert ausgegeben wird.
2) Verfahren nach Anspruch 1 zur Beibehaltung des Speicherbedarfs bei höherer Auflösung, dadurch gekennzeichnet, daß die sich durch die höhere Auflösung eines Funktionsbereiches ergebene Anzahl von Funktionswerten durch eine entsprechend geringere Auflösung in mindestens einem anderen Funktionsbereich auf die ursprüngliche Anzahl reduziert wird.
3) Verfahren nach Anspruch t zur Beibehaltung des Speicherbedarfs bei höherer Auflösung, dadurch gekennzeichnet, daß die sich durch die höhere Auflösung eines Funktionsbereiches ergebene größere Anzahl von Funktionswerten durch eine entsprechend geringere Auflösung der gesamten Funktion auf die ursprüngliche Anzahl reduziert wird und daß die Funktionswerte der gesamten Funktion in einem Speicherbereich und die sich aus der höheren Auflösung des Funktionsbereiches ergebenen zusätzlichen Funktionswerte in einem anderen Speicherbereich abgelegt werden.
4) Verfahren nach Anspruch 1 zur Reduzierung des Speicherbedarfs, dadurch gekennzeichnet, daß die Anzahl der auf die gesamte Funktion entfallenden Funktionswerte durch eine geringere Auflösung eines Funktionsbereiches verkleinert wird.