-
Schaltungsanordnung zur Frequenzteilung
-
Die Erfindung betrifft eine Schaltungsanordnung zur Frequenzteilung
einer vorgegebenen Taktfrequenz in. verschiedene Ausgangsfrequenzen mit ganzzahligen
Teilungsvernältnissen, bestehend aus einem aus mehreren Zählflipflops aufgebauten
Binärzähler Schaltung sanordnun gen zur Frequenzteilung, auch kurz Frequenzteiler
genannt, sind in verschiedenen Ausführungen bekannt. Ein bekanntes Beispiel für
Frequenzteiler sind die synchronen modulo-n-Zähler.
-
Diese Zähler zählen im Dual code direkt bis n und binnen dann mit
der Zählung von neuem. Am Ausgang des letzten Flipflops liegt jeweils ein Signal
an, dessen Frequenz der n-te Teil der Taktfrequenz ist. Da der Schaltungsaufwand
dieser synchronen -Teiler aber sehr hoch ist, werden zur Frequenzteilung asynchrone
Frequenzteiler entwickelt. Dcr Ent*mrf derartiger asynchroner Frequenzteiler basiert
auf einer Zerlegung des Teilungsverhältnisses.
-
Ist das Teilverhältnis eine gerade Zahl, so kann durch zwei dividiert
werden. Wenn das Teilverhältnis eine ungerade Zahl ist, so kann es in eine Summe
aus einer geraden Zahl und 1 aufgespalten werden. Der Nachteil dieser asynchronen
Frequenzteiler besteht darin, dass sich aufgrund der Zerlegung des Teilverhältnisses
eine komplizierte Verdrahtung des Frequenzteilers ergibt, so dass es praktisch immer
nur für ein einziges Teilverhältnis verwendet werden kann.
-
Bei Frequenzteilern wird möglichst ein Tastverhältnis von etwa 1 :
1 bevorzugt, d?. bei diesen Tastverhältnis der Anteil der Grundfrequenz am Frequenzspektrum
der Rechteckschwingung am grössten ist. Dieses ideale Tastverhältnis ist bei den
synchronen modulo-n-Zählern nicht immer gewährleistet und wird auch bei asynchronen
Frequenztellern nicht immer zufriedenstellend erreicht.
-
Schaltungen zur Frequenzteilung haben grosse Ahnlichkeit mit Zählern.
Wie aus den Impuladiagrammen der Zähler ersichtlich ist, liefern auch die Zählerausgänge
eine Unterteilung der Taktfrequenz, so dass Zähler als Frequenzteiler eingesetzt
werden können. Während aber beim Zählen der Code, in dem gezählt wird, eine primäre
Rolle spielt, kommt es beim Frequenzteiler nur auf die Frequenz an, die an einem
einzigen Ausgang zur Verfügung steht. Auch die Frequenzteiler werden aus Zähl-flipflops
aufgebaut. Dabei ist die Struktur des Codes der an den Flipflopausgängen entsteht,
völlig gleichgültig.
-
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung
zur Frequenzteilung, bestehend aus einem aus mehreren Zählflipflops aufgebauten
Binärzähler, anzugeben, bei der unterschiedliche Teilungsverhältnisse, die sowohl
gerad- als auch ungeradzahlig sein können, leicht eingestellt werden können, und
bei der das Tastverhältnis der Ausgangsfrequenz möglichst genau 1 ist.
-
Diese Aufgabe wird für eine Schaltungsanordnung der eingangs genannten
Art erfindungsgemass dadurch gelöst, dass den verschiedenen Frequenzen bestimmte
Zählerstände zugeordnet werden, welche die Halbperiodendauer der jeweiligen Ausgangsfrequenz
bestimmen, dass bei Erreichen eines dem jeweils eingestellten Zählerstand entsprechenden
Endzustand des Binärzählers ein Signal gebildet wird, welches den Binärzähler in
seinen husgangszustand zurücksetzt und eine Halbwellen-Zählstufe ansteuert, an deren
Ausgang die gewünschte Ausgangsfrequenz anliegt, und dass bei einem ungeradzahligen
Teilungsverhältnis pro Teilungsverhältnis zwei sich um die Differenz 1 unterscbeidende
Zählerstände abwechselnd wirksam geschaltet werden.
-
Durch die Erfindung wird es ermöglicht, einen Binärzähler in einfacher
Weise als Frequenzteiler zu verwenden, wobei ein einziger Frequenzteiler genügt,
zur unterschiedliche Ausgangsfreouenzen zu erhalten. Bei einem geradzahligen Teilungsverhältnis
wird bei der erfindungageirässen Schaltungsanordnung zur Frequenzteilung
immer
ein Tastverhältnis von 1 für die entsprechende Ausgangsfrequenz erreicht. Auch bei
ungeradzahligen Teilungsverhältnissen wird, besonders bei grösseren Teilungsverhältnissen,
ein Tastverhältnis erreicht, das dem idealen Tastverhältnis von 1 sehr nahe kommt.
Die Verdrahtung der gesamten Schaltungsanordnung gemäss der Erfindung ist leicht
durchzuführen, da lediglich der verwendete Zählcode bekannt sein muss.
-
Eine zweckmässige Ausgestaltung der Erfindung ist dadurch gekenzeichnet,
dass jeweils diejenigen Ausgänge eines vorwärtszählenden Binärzählers mit den Eingängen
eines dem jeweiligen Teilungsverhältnis zugeordneten und über eine Einstellvorrichtung
ansteuerbaren UND-Gatters verbunden sind, welche die einem Zählerstand, der durch
das jeweilige Teilungsverhältnis bestimmt ist und die Halbperiodendauer der Ausgangsfrequenz
festlegt, entsprechenden Ausgangssignale aufweisen Eine vorteilhafte Weiterbildung
dieser Ausgestaltung ist dadurch gekennzeichnet, dass nur die Zählflipflops des
Binärzählers durch die Taktfrequenz getaktet sind, deren Ausgangsaignale zum Durchschalten
der den einzelnen Teilungsverhältnissen zugeordneten UND-Gattern verwendet werden.
Durch diese teilweise Taktung des vonjärtszählenden Binärzählers werden enge Toleranzgrenzen
bezüglich der Ausgangsfrequenz erreicht, gleichzeitigaber der notwendige Schaltungsaufwand
klein gehalten.
-
Das Leitungsnetzwerk zur Verbindung der bestimmten Teillmgsver haltnissenzugeordneten
Ausgänge der Zählflipflops mit den Eingängen der diesen Teilungsverhältnissen zugeordneten
UND-Gatter kann entweder aus einer festen Verdrahtung oder aus einer einstellbaren
Codiermatrix bestehen. Auf diese-Weise besteht eine einfache Möglichkeit, eingestellte
Teilijngsverhältnisse ohne einen Eingriff in die eigentliche Schaltung nachträglich
zu ändern.
-
Eine andere zweckmässige Ausgestaltung der erfindungsgemässen Schaltungsanordnung
ist dadurch gekennzeichnet, dass der Binärzähler als asynchroner, rückwärtszählender
Binärzähler ausgebildet
ist, der über ein Gatternetzwerk auf den
der gewünschten Ausgangsfrequenz entsprechenden Zählerstand voreingestellt wird
und nach jedem Nulldurchgang mit seinem Zählvorgang erneut vom voreingestellten
Zählerstand aus beginnt. Durch die Verwendung eines asynchronen Zählers wird der
Aufwand für das Takten der einzelnen Zählflipflops vermieden. Gleichzeitig können
aber enge Toleranzgrenzen bei den Ausgangsfrequenzen erreicht werden, da beim letzten
Zählschritt vor Erreichen der Nullstellung nur eines der vorhandenen Zählflipflops
umschaltet.
-
Eine weitere Ausgestaltung der Schaltungsanordnung gemäss der Erfindung
ist dadurch gekennzeichnet, dass der Binärzähler als vorwärtszählender Binärzähler
ausgebildet ist, der iiber ein Gatternetzwerk auf den der gewünschten Ausgangsfroquenz
entsprechenden komplementären Zählerstand eingestellt wird und nach Erreichen der
oberen Zählgrenze mit seinem Zäblvorgang erneut vom voreingestellten komplementären
Zählerstand aus bebeginnt.
-
Für welche Ausgestaltung der erfindungsgemässen Schaltungsanordnung
man sich entscheidet1 hängt im wesentlichen von den verwendeten Bauelementen ab.
Dabei wird eine wichtigeRolle spielen, ob man sich bei dem Aufbau der Schaltungsanordnung
für eine langsame und störunanfällige oder eine schnelle und damit störanfälligere
Logik entscheidet.
-
Das abwechselnde Wirksamschalten der beiden UID-Gatter bei einem ungeradzahligen
Teilungsverhältnis wird zweckmässigerweise mittels der Ausgangssignale der Halbwellen-Zählstufe
vorgenommen. Dadurch ergibt sich ein einfacher und übersichtlicher Aufbau der Schaltungsanordnung.
-
Anhand zweier Figuren soll die Erfindung nachstehend näher erläutert
werden. Die Figuren zeigen dietrinzipielle Darstellung zweier Ausführungsbeispiele
der Schaltungsanordnung gemäss der Erfindung. Es sind nur die wesentlichen, zum
Verständnis der Erfindung nowendigen Schaltungselemente aufgezeigt. Von einer
genauen
Darstellung der Verdrahtung wurde abgesehen, da dies zu einer Unübersichtlichkeit
führen würde und davon auszugehen ist, dass dem Fachmann die Ausführung einer derartigen
Verdrahtung bekannt sein dürfte.
-
Der in Fig. 1 dargestellte Binärzähler besteht aus den Zählflipflops
ZF1 bis ZF6. Je nach Teilungsverhältnis und verwendetem Code können mehr oder weniger
Zählflipflops verwendet werden. In dem gezeigten Ausführungsbeispiel sind die Zählflipflops
ZF1 bis ZF4 getaktet, da vorausgesetzt ist, dass nur diese zum eigentlichen Durchschalten
der Gatter G1 bis G5 notwendig sind. Die Zählflipflops ZF5 und ZF6 werden durch
das jeweils vorgeschaltete Zählflipflop getaktet.
-
Der Zählerstand des Binärzählers kann an den Ausgangsleitungen 1 bis
6 der Zählflipflops abgegriffen werden. Es besteht selbstverständlich auch die Möglichkeit,
den Zählerstand an den Q-Ausgängen der Zählflipflops abzugreifen, wie durch die
Leitung S angedeutet ist.
-
Den jeweiligen ein bestimmtes Teilungsverhältnis festsetzende Zählerständen
sind die UND-Gatter G1 bis G5 zugeordnet. Die Wirksamschaltung der einzelnen UND-Gatter
erfolgt über Einstell-Leitungen EL. Bei dem dargestellten Ausfuhrungsbeispiel werden
die UND-Gatter G1 bis G3 jeweils für ein geradzahliges Teilungsverhältnis verwendet.
Die Gatter G4 und G5 werden für ein ungeradzahliges Teilungsverhältnis verwendet.
Bei einem ungeradzahligen Teilungsverhältnis unterscheiden sich die beiden das TeilungsnJerhältnis
festsetzenden Zählerstände um die Differenz 1. Bei einem Teilungsverhältnis von
z.B. 391 ist der eine Zählerstand 145 und der andere Zählerstand 146. Durch diesen
Zählerstand wird jeweils die Halbperiodendauer der Ausgangsfrequenz festgelegt.
-
Ist ein gewünschter Zählerstand erreicht, so schaltet das entsprechende
UND-Gatter durch. Über das Rückstellflipflop FF1 wird der Binärzähler zurückgesetzt.
Bei jedem Zurücksetzen des Zählers durch das flückstellflipflop FF1 wird gleichzeitig
die Halbwellen-Zählstufe FF2 getaktet. Am Ausgang der Halbwellen-
Zählstufe
FF2 liegt dann ein Rechtecksignal der gewünschten Ausgangsfrequenz an. Durch das
Rücksetzen des Binärzahlers über die Rückstell-Leitung R wird erreicht, dass das
Ausgangssignal des durchgeschalteten UND-Gatters wieder Null wird, so dass das Rückstellflipflop
FF1 beim nächsten Takt wieder zurückkippt und der Binärzähler neu gestartet werden
kann. Bei dieser Schaltprozedur geht ein Takt verloren, um dies auszugleichen, erfolgt
das Rücksetzen des Binärzählers nicht in seine Ruhelage, sondern auf den Zählschritt
1.
-
Der Ausgang der Halbwellen-Zählstufe FF2 kann über eine Sperrleitung
Sp'L mittels eines entsprechenden Signals gesperrt werden Das Leitungsnetzwerk,
das die bestimmten Teilungsverhältnissen zugeordneten Ausgänge der Zählflipflops
mit den Eingängen der diesen Teilungsverhbltnissen zugeordneten UND-Gatter verbindet,
ist in der Zeichnung mit LN bezeichnet. Bei diesem Leitungsnetzwerk LN kann es sich
um eine feste Verdrahtung handeln. Es ist aber auch möglich, statt einer festen
Verdrahtung eine Codiermatrix zu verwenden. Dabei können z.B. den Spalten dieser
Codiermatrix die Ausgänge der Zählflipflops und den Zeilen dieser Matrix die Eingänge
der einzelnen UND-Gatter zugeordnet sein. Die Einstellung des Teilungsverhältnisses
würde dann durch Beschaltung entsprechender Kreuzungspunkte erfolgen.
-
In Fig. 2 ist ein rückwärtszählender Binärzähler dargestellt, der
über das Gatternetzwerk G1 bis G11 und das zugehörige Leitungsnetzwerk LN auf einen
bestimmten Zählerstand voreingestellt wird.
-
Die Einstelleitungen sind in Fig. 2 ebenfalls mit EL bezeichnet.
-
Bei dem in Fig. 2 dargestellten Binärzähler handelt es sich um einen
asynchronen Binärzähler von dem lediglich das erste Zählflipflop ZF1 getaktet wird.
Bei Erreichen der Nullage wird über das Gatter G12 dem Flipflop FF1 ein Impuls zugeführt,
so dass der Binärzähler auf seinen Ausgangazählerstand zurückstellt
und
gleichzeitig auchdie Nalbwellen-Zählstufe FF2 getaktet wird.
-
Für das in Fig. 2 dargestellte Leitungsnetzwerk LN gilt das gleiche
wfe e für das in Fig. 1 dargestellte Leitungsnetzwerk.
-
Eine Schaltungsanordnung, bei der ein vorwärtszählender Binärzähler
jeweils auf einem der gewünschten Ausgangsfrequenz entsprechenden komplementären
Zählerstand voreingestellt wird, ist analog den beschriebenen AusfUhrungsbeispielen
aufgebaut. Der jeweilige Zählerstand kann dabei so gewählt werden, daß der beim
Zurücksetzen des Zählers auf den voreingestellten Zählerstand verloren gehende Takt
berücksichtigt wird.
-
2 Figuren 11 Patentansprüche
L e e r s e i t e