DE2543390B2 - Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale - Google Patents
Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-SignaleInfo
- Publication number
- DE2543390B2 DE2543390B2 DE2543390A DE2543390A DE2543390B2 DE 2543390 B2 DE2543390 B2 DE 2543390B2 DE 2543390 A DE2543390 A DE 2543390A DE 2543390 A DE2543390 A DE 2543390A DE 2543390 B2 DE2543390 B2 DE 2543390B2
- Authority
- DE
- Germany
- Prior art keywords
- signals
- signal
- analog
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Interface Circuits In Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Die Patent-Anm. P 25 38 543.7 bezieht sich auf ein Verfahren zur Umsetzung von Analog-Signalen, insbesondere PAM-Signalen, in Digital-Signale, insbesondere
PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signaie, in Fernmeldeanlagen mit Teiinehmerstellen, die jeweils eine Analog-Signal abgebende Sendeeinrichtung und eine Analog-Signale aufneh-
mende Empfangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von
Zeitfachfolgen mit zyklisch wiederholt in Puisrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtung bzw. mit Digital-Si-
gnale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeveils für die Umsetzung der
Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem
jeweils umzusetzenden Analog-Signal entsprechenden
Digital-Signals dienender Schaltungsteil für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals ausgenutzt wird, wobei bei Verwendung eines
nach dem Iterativprinzip arbeitenden teilnehmerstellcnindividuellen Analog-Digital-Wandlers — mit einem
Zähler, einem durch dessen Zähler signalt steuerbaren Zwischenregister, einem diesem Zwischenregister nachgeschalteten Digital-Analog-Umsetzer und einem mit
einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vergleicher, dem an einem
anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt werden und der mit
seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag —
während einer einem Pulsrahmen entsprechenden
Dauer innerhalb einer Teilzeitspanne das in ein der
Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischenregister in dem zugehörigen Digital-Analog-Umsetzer
und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Analog-Signal in dem zugehörigen Analog-Digital-Wandler umgesetzt wird. Dabei werden die Zeitfä-
eher einer der Teilnehmerstelle für eine Aufnahme von
Signalen und gegebenenfalls für eine Abgabe von Signalen zugeteilten Zeitfachfolge für eine solche
Steuerung des Zählers des Analog-Digital-Wandlers mitausgenutzt, daß dieser Zähler auf das Auftreten jedes
derartigen Zeitfaches hin lediglich einen Zählzyklus ausführt, innerhalb dessen er sämtliche Zählerstellungen
durchläuft. Auf diese Weise ist also der Zählzyklus des genannten Zählers auf die Zeitfächer der Zeitfachfolge
synchronisiert, die der zugehörigen Teilnehmerstelle für
eine Signalaufnahme bzw, Signalabgabe zugeteilt ist, so
daß jedes in ein Analog-Signal umzusetzende Digital-Signal nur ein einziges Mal für eine Umsetzung erfaßt
wird.
Nach dem vorstehend bezeichneten Verfahren können von der Teilnehmerstelle, der der erwähnte
Analog-Digital-Wandler zugehörig ist, abgegebene Analog-Signale in Digital-Signale erst dann umgesetzt
werden, wenn der Zähler des Analog-Digital-Wandlers in Betrieb gesetzt ist Dies geschieht jeweils nur dann,
wenn in Analog-Signale umzusetzende Digital-Signale auftreten. Obwohl diese Verfahrensweise häufig erwünscht sein kann, besteht zuweilen jedoch auch der
Wunsch, daß von der Teünehmerstelle abgegebene
Analog-Signale in Digital-Signale umgesetzt werden sollen, ohne daß gewartet werden muß, bis in
Analog-Signale umzusetzende Digital-Signale, also für die Teilnehmerstelle bestimmte Signale, auftreten.
Der vorliegenden Erfindung liegt daher die Aufgabe
zugrunde, einen Weg zu zeigen, wie bei einem Verfahren der eingangs genannten Art von der
zugehörigen Teünehmerstelle abgegebene Analoä-Signale in Digital-Signale umgesetzt werden können,
ohne daß das Auftreten von in Analog-Signale umzusetzenden Digital-Signalen abgewartet werden
muß.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren nach Patent-Anm. P 25 38 543.7
erfindungsgemäß dadurch, daß zur Steuerung der Umsetzung von von der Sendeeinrichtung der Teünehmerstelle abzugebenden Analog-Signalen in Digital-Signale von der Teünehmerstelle bei Nichtauftreten von
in Analog-Signale umzusetzenden Digital-Signalen zunächst ein die Zuteilung einer Zeitfachfolge anforderndes Anforderungssignal abgegeben wird und
daß der Zähler des zugehörigen Analog-Digital-Wandlers auf das Auftreten eines Zeitfaches einer der
zugehörigen Teünehmerstelle zugeteilten Zeitfachfolge zur Steuerung der Umsetzvorgänge wirksam gesteuert
wird. Durch diese Maßnahme ergibt sich der Vorteil, daß der zunächst in Betriebsbereitschaft stehende
Zähler des Analog-Digital-Wandlers für eine Umsetzung von Analog-Signalen in Digital-Signale zu dem
Zeitpunkt in Betrieb gesetzt wird, zu dem — infolge der Zuteilung einer Zeitfachfolge mit zyklisch wiederholt im
Pulsrahmen auftretenden Zeitfächern — eine Übertragung derartiger Digital-Signale zu einer Signalaufnahmeeinrichtung hin ermöglicht ist.
Zur Durchführung des vorstehend bezeichneten Verfahrens gemäß der Erfindung ist es zweckmäßig,
eine Schaltungsanordnung zu verwenden, und zwar mit einem nach dem rterativprinzip arbeitenden Analog-Digital-Wandler, dessen Zähler mit seinem Zähleingang
über einen Schalter am Ausgang eines Taktgenerators angeschlossen ist, wobei der betreffende Schalter
während eines Zeitfaches einer der Teünehmerstelle zugeteilten Zeitfachfolge durch eine Zeitfach-Impulsgewinnungsschaltung für die Dauer eines Zählzyklus des
Zählers geschlossen und am Ende des Zählzyklus wieder geöffnet wird. Diese Schaltungsanordnung ist dadurch
gekennzeichnet, daß an einer zu der Digital-Signale aufnehmenden Signalaufnahmeeinrichtung hinführenden Leitung eine Anforderungssignal-Abgabeschaltung
angeschlossen ist, die durch Ansteuerung über ein es Sperrglied eine bestimmte, vorgegebene Anforderungssignal-Bitfolge abgibt, daß das Sperrglied an seinem
Signalgang ein »!«-Signal in atm Fall zugeführt erhält.
daß die zugehörige Teilnehmerstelle sich in ihrem zur Aufnahme und zur Abgabe von Analog-Signalen
bereiten Betriebszustand befindet, und daß der Spsrreingang des Sperrgliedes solange ein »O«-Signal
zugefühit erhält, bis der genannte Schalter geschlossen
ist Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands für die
Abgabe eines Anforderungssignals. Ferner ergibt sich hierdurch der Vorteil, daß auf einfache Weise
sichergestellt ist, daß die Zuteilung einer Zeitfachfolge mit zyklisch wiederholt im Pulsrahmen auftretenden
Zeitfächern nur so lange angefordert werden kann, bis der betreffenden Teilnehmerstelle eine solche Zeitfachfolge zugeteilt ist Durch das Auftreten des ersten
Zeitfaches einer solchen Zeitfachfolge wird nämlich das erwähnte Sperrglied gesperrt und dadurch die Ansteuerung der Anforderungssignal-Abgabeschaltung beendet
Gemäß einer zweckmäßigen Ausgestaltung der vorstehend bezeichneten Schaltungsanordnung ist der
Sperreingang des Sperrgliedes an einem Abgang einer bistabilen Kippschaltung angeschlossen, deren Setzeingang mit dem Betätigungseingang des genannten
Schalters verbunden ist und deren Rückstelleingang mit einem der Teünehmerstelle zugehörigen Schalter
verbunden ist, über den dem Rückstelleingang der genannten bistabilen Kippschaltung in dem Fall ein
Rückstellsignal zugeführt wird, daß die Teünehmerstelle sich in ihrem Ruhestand befindet Hierdurch ist auf
besonders einfache Weise sichergestellt, daß die Abgabe eines Anforderungssignals bei im Betriebszustand befindlicher Teilnehmerstelle auch innerhalb der
Zeitspanne zwischen dem Ende eines Zählzyklus und dem Beginn eines nächstfolgenden Zählzyklus des
Zählers unterbleibt
Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.
in der Zeichnung ist schematisch eine Teünehmerstelle Tn mit einer im oberen Teil der betreffenden Figuangedeuteten Sendeeinrichtung und mit einer im
unteren Teil der betreffenden Figur angedeuteten Empfangseinrichtung dargestellt Diese Teünehmerstelle Tn — bei der es sich insbesondere um eine
Teilnehmerstelle eines PCM-Zeitmultiplex-Fernsprechvermittlungssystems handeln mag — ist mit ihrer
Sendeeinrichtung über ein Tiefpaßfilter Lp I und einen Schalter 52 mit einem Kondensator Ko verbunden. An
diesem Kondensator Ko ist der eine Eingang eines Vergleichers Cp angeschlossen, der ein Analog-Vergleicher ist. Der betreffende Vergleicher Cp kann ζ Β. einen
Differenzverstärker enthalten, der mit seinem nichtinvertierenden Eingang ( + ) an dem erwähnten Kondensator AkO angeschlossen ist. Der erwähnte Vergleicher
Cp ist mit HP.em weiteren Eingang am Ausgang eines
Digital-Analog-Umsetzers DAC angeschlossen. Mit diesem Eingang des *'ergleichers Cp kam, der
invertierende Eingang ( —) des zuvor erwähnten Differenzverstärkers verbunden sein.
Am Ausgang des Vergleichers Cp sind durch UND-Glieder gebildete Verknüpfungsglieder GIl bis
G 18 mit ihrem jeweils einen Eingang angeschlossen. Diese Eingänge der UND-Glieder G Il bis G18 stellen
damit gewissermaßen Entriegelungseingänge dar. Mit ihren anderen Eingängen sin die UND-Glieder C 11 bis
G 18 an Ausgängen a 5, a 7, a 8, a 9, a 10, a 11, a 12, a 13
bzw. a 14 eines Zählers Ct angeschlossen. Dieser Zähler
Ct ist im vorliegenden Fall ein löstufiger 1-aus-n-Zähler.
Mit ihren Ausgängen sind die UND-Glieder GII bis
G18 an den einen Eingängen von Flip· Flops FFl bis
FF8 angeschlossen. Diese Flip-Flops FFl bis FF8
bilden Registerstufen eines Zwischenregisters. Bei den Flip-Flops FFl bis FF8 mag es sich um herkömmliche
/Ak-FHp-Flops handeln; sie weisen jeweils Steuereingänge / und K, einen Takteingang T, einen Setzeingang Pr
und einen Rückstelleingang Rs sowie einen Ausgang Q auf.
Von den UND-Gliedern GIl bis G18 ist das
UND-Glied G11 mit seinem Ausgang am /-Eingang des Flip-Flops FFl angeschlossen; demgegenüber sind die
UND-Glieder G 12 bis G 18 mit ihren Ausgängen an den AC-Eingängen des Flip-Flops FF2 bis FF8
angeschlossen. Der Af-Eingang des Flip-Flops FF 1 liegt
hingegen an Masse. Die /-Eingänge der Flip-Flops FF2 bis FF8 sind direkt an den Ausgängen β 7 bis a 13 des
Zählers Ct angeschlossen. Die Takteingänge T der Flip-Flops FFl bis FF8 sind, ohne daß dies in der
Zeichnune näher gezeigt ist. am Ausgang eines Taktgenerators C/angeschlossen, und zwar vorzugsweise über einen Schalter 51. Die Setzeingänge Pr der
Flip-Flops FFl bis FF8 sind mit den Ausgängen von weiteren Verknüpfungsgliedern G 1 bis G 8 verbunden,
die ebenfalls durch UND-Glieder gebildet sein mögen. Die einen Eingänge dieser UND-Glieder Gl bis G 8
sind miteinander verbunden an einem Ausgang a 2 des Zählers Ct angeschlossen. Die anderen Eingänge der
UND-Glieder Gl bis G8 sind an den Ausgängen der Registerstufen eines Eingaberegisters Reg 1 angeschlossen, welches eingangsseitig an einer Leitung
PCMan angeschlossen ist, über die dem betreffenden F.ingaberegister Regi in Analog-Signale umzusetzende
Digital-Signale von einer Signalabgabeeinrichtung zugeführt werden. Dies mögen im vorliegenden Fall
PCM-Signale sein. Demgemäß besitzt das Eingaberegister Reg\ eine der Anzahl der jeweils ein PCM-Wort
bildenden Bits entsprechende Anzahl von Registerstufen. Die UND-Glieder Gl bis G 8 sind mit ihren
erwähnten anderen Eingängen an den Ausgängen solcher Registerstufen des Eingaberegisters Regi
angeschlossen, daß die Reihenfolgs der Wertigkeit der einzelnen Bits des umzusetzenden Digital-Signals im
Zuge der vorzunehmenden Digital-Analog-Umsetzung richtig berücksichtigt ist.
Mit ihren Rückstelleingängen Rs sind die Flip-Flops FFl bis FF8 gemeinsam an einem Zählerausgang a I
und an einem Zählerausgang a 4 des Zählers Ct angeschlossen.
Mit ihren Ausgängen Q sind die Flip-Flops FFl bis
FF8 an gesonderten Eingängen des Digital-Analog-Umsetzers DACangeschlossen. Dieser Digital-Analog-Umsetzer hat die Aufgabe, auf die ihm jeweils
zugeführte Codefolge hin ein dieser entsprechendes analoges Ausgangssigna! abzugeben. Zu diesem Zweck
kann der betreffende Digital-Analog-Umsetzer durch ein herkömmliches R-2R-Netzwerk gebildet sein, bei
dem den Verbindungspunkten der einzelnen vorgesehenen Widerstände Konstantströme von gesonderten
Konstantstromquellen her zuführbar sind, die durch die Bits des jeweils umzusetzenden Digital-Signals v.-irksam
steuerbar sind. Ein solcher Digital-Analog-Umsetzer ist
z.B. aus der GB-PS 1158 453, Figur2, bekannt; er
vermag das ihm jeweils zugeführte Digital-Signal unter Berücksichtigung einer nichtlinearen Knickkennlinie in
ein entsprechendes Analog-Signal umzusetzen.
An der. (^-Ausgängen der Flip-Flops FFl bis FFS
sind ferner die einen Eingänge von Verknüpfungsgliedern G 21 bis G 28 angeschlossen, die ebenfalls durch
UND-Glieder gebildet sein können. Diese UND-Glieder G 21 bis G 28 sind mit ihren anderen Eingingen
gemeinsam an einem Ausgang a 15 des Zählers Ct angeschlossen. Mit ihren Ausgängen sind die UND-Glieder G 21 bis G 28 an den Eingängen jeweils einer
Registerstufe von ein Ausgaberegister Reg 2 bildenden Registerstufen angeschlossen. Dabei sind die Q-Ausgänge der Flip-Flops FFl bis FF8 in solcher Reihenfolge
mit den Eingängen des Ausgaberegisters Reg2
ίο verbunden, daß die Bits der von diesem Ausgaberegister
Reg 2 abgegebenen Digital-Signale in derselben Wertigkeitsreihenfolge auftreten, in der die Bits von
Digital-Signalen auftreten, die dem Eingaberegister Reg 1 zugeführt werden. Das Ausgaberegister Reg 2 —
is das eine der Anzahl der ein Digitalsignal bildenden Bits
entsprechende Anzahl von Registerstufen aufweist — ist ausgangsseitig an einer Leitung PCMab angeschlossen, über die Digital-Signale an eine Signalaufnahmeeinrichtung, wie an eine der betrachteten Schaltungsanord-
nung entsprechende Schaltungsanordnung, abgegeben werden können. Bei diesen Digital-Signalen mag es sich
im vorliegenden Fall um PCM-Signale handeln. Die erwähnten UND-Glieder G 21 bis G 28, die nur zu
bestimmten Zeitpunkten übertragungsfähig sind, gehö
ren dabei zu einer Signalabgabeschaltung Sab.
Am Ausgang des Digital-Analog-Umsetzers DACist
die oben erwähnte Empfangseinrichtung der Teilnehmerstelle Tn über ein Tiefpaßfilter Lp 2 und einen
Schalter 53 angeschlossen. Der Schalter 53 und der
oben bereits erwähnte Schalter 52 sind mit ihren
Betätigungseingängen an einem Ausgang a 3 des Zählers Cl angeschlossen. Der Zähler O ist mit einem
Zähleingang e über einen Schalter 51 am Ausgang des
bereits erwähnten Taktgenerators Cl angeschlossen.
Der Betätigungseingang des Schalters 51 ist am
Ausgang eines Flip-Flops KS angeschlossen, und zwar an demjenigen Ausgang, der im Setzzustand dieses
Flip-Flops KS ein den Schalter 51 schließendes
»1 «Signal abgibt. Der Setzeingang 5des Flip-Flops KS
ist an einem Ausgang 01 einer Impulsgewinnungsschaltung Ts angeschlossen. Der Rückstelleingang R des
Flip-Flops Aw5ist an einem Ausgang a 16 des Zählers CT
angeschlossen. Dieser Ausgang a 16 des Zählers Ct gibt, wie weiter unten noch ersichtlich werden wird, am Ende
eines jeden Zählzyklus ein »1 «-Signal ab. Die Impulsgewinnungsschaltung Ts ist mit ihrem Eingang an der
Leitung PCMan angeschlossen, über die dem Eingaberegister Regi die Analog-Signale umzusetzenden
Digital-Signale zugeführt werden. Diese Digital-Signale
so treten im vorliegenden Fall während der Dauer von
Zeitspannen auf, die Zeitfächern einer Zeitfachfolge entsprechen, welche der Teilnehmerstelle zumindest für
die Dauer einer Signalübertragung zugeteilt ist, die der betrachteten Schaltungsanordnung zugehörig ist Mit
anderen Worten ausgedrückt heißt dies, daß hier die Zeitfachimpulse einer der Teilnehmerstelle Tn für eine
Signalaufnahme/Signalabgabe zugeteilten Zeitfach-Impulsfolge mit den Digital-Signalen gewissermaßen
moduliert sind, die auf der Leitung PCMan auftreten.
Das am Ausgang 01 der Impulsgewinnungsschaltung
Ts auftretende Steuersignal tritt mit einem »!«-Signalpegel während der Zeitspanne auf, während der das
jeweilige Digital-Signal auf der Leitung PCMan auftritt. An einem weiteren Ausgang O 2 gibt die Impulsgewin
nungsschaltung Ts auf das Auftreten des jeweiligen
Digital-Signals hin, das ihrem Eingang zugeführt wird, Taktimpulse ab. Die Anzahl der auf das Auftreten eines
Digitalsignals vom Ausgang O 2 der Impulsgewinnungs-
schaltung Tsabgegebenen Taklimpulse entspricht dabei
der Anzahl der Bits, die das jeweilige Digital-Signal bilden. Diese Taktimpulse werden den Takteingängen
des Eingaberegisters Reg I und des Ausgaberegisters Reg 2 zugeführt. Die betreffenden Taktimpulse bewirken
im Falle des Eingaberegisters Regi, daß die Bits
jedes auf der Leitung PCMan auftretenden Digital-Signals im 1 lythmus dieser Taktimpulse in das Eingaberegister
R\ig\ eingeführt werden. Im Falle des Ausgaberegisters Reg2 bewirken die genannten Taktimpulse,
daß die Bits des in diesem Register befindlichen Digital-Signals im Rhythmus der betreffenden Taktimpulse
an die Leitung PCMab abgegeben werden.
Die vorstehend betrachtete Schaltungsanordnung —
umfassend den Zähler Ct, das die Flip-Flops FFl bis FF8 enthaltende Zwischenregister, den diesem Zwischenregister
nachgeschalteten Digital-Analog-Umsetzer DAC und den Vergleicher Cp, der mit einem
D/^Cangeschlossen ist. der an seinem anderen Eingang
die jeweils in Digital-Signale umzusetzenden Analog-Signale
zugeführt erhält und der ausgangsseitig die Abgabe der Zählersignale an das genannte Zwischenregister
über die Verknüpfungsglieder ClI bis G 18 zu
steuern gestattet — stellt einen nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler dar. Dieser
Analog-Digital-Wandler ist in dem Fernmeldenetz teilnehmerstellenindividuell vorgesehen.
Neben den vorstehend beschriebenen Schaltungsteilen weist die in der Zeichnung dargestellte Schaltungsanordnung
noch eine Anforderungssignal-Abgabeschaltung As auf, die hier ein zu einem Umlaufspeicher
geschaltetes Schieberegister SR enthält, in welchem eine das Anforderungssignal bildende Bitfolge enthalten
ist. Das Schieberegister SR weist demgemäß eine der Anzahl der das Anforderungssignal bildenden Bits
entsprechende Anzahl von Registerstufen auf, wobei der Ausgang der letzten Registerstufe mit dem Eingang
der ersten Registerstufe des Schieberegisters SR verbunden ist. Die Takteingänge der Registerstufen des
Schieberegisters SR sind gemeinsam über einen Schalter 54 am Ausgang eines Taktgenerators angeschlossen,
der als Taktgenerator CV in der Anforderungssignal-Abgabeschaltung As angedeutet ist. Es sei
bemerkt, daß es sich dabei um einen gesonderten Taktgenerator handeln kann: es ist aber auch möglich,
anstelle des Taktgenerators CV den oben bereits erwähnten Taktgenerator CI zu verwenden. In diesem
Falle wäre der Schalter S 4 direkt am Ausgang des Taktgenerators C/angeschlossen.
Die Anforderungssignal-Abgabeschaltung As ist mit ihrem Eingang es — mit welchem der Betätigungseingang
des Schalters 54 verbunden ist — am Ausgang eines Sperrgliedes GS angeschlossen. Dieses Sperrglied
GS ist mit seinem Signaleingang an der Arbeitskontaktseite eines der Teilnehmerstelle Tn zugehörigen
Umschalters Hs angeschlossen, bei dem es sich um einen Gabelumschalter der Teilnehmerstelle Tn handeln mag.
Der Gabelumschalter Hs gibt an seiner Arbeitskontaktseite dann ein »1«-Signal ab, wenn sich die Teilnehmerstelle
Tn in ihrem für die Abgabe von Analog-Signalen und gegebenenfalls für die Aufnahme von Analog-Signalen
bereiten Betriebszustand befindet
Das Sperrglied GS ist mit seinem Sperreingang am Ausgang einer bistabilen Kippschaltung KS 2 angeschlossen,
und zwar an demjenigen Ausgang dieser Kippschalter, der dann ein »!«-Signal führt, wenn diese
Kippschaltung KS2 sich im Setzzustand befindet Die bistabile Kippschaltung KS 2 ist mit ihrem Setzeingang
5 an demjenigen Ausgang der obenerwähnten Kippschaltung KSi angeschlossen, der mit dem Betätigungseingang des Schalters S1 verbunden ist, welcher den
Ausgang des Taktgenerators C/mit dem Zähleingang e
des Zählers Ct verbindet. Der Rückstelleingang R der
bistabilen Kippschaltung KS2 ist mit der Ruhekontaktseite
des erwähnten Gabelumschalters Hs verbunden.
Die Anforderungssignal-Abgabeschaltung As ist mit ihrem Ausgang as, mit welchem der Ausgang des
Schieberegisters SR verbunden ist. direkt an der Leitung PCMab angeschlossen.
Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden
ist, sei nurmehr die Arbeitsweise dieser Schaltungsanordnung betrachtet, und zwar nur insoweit, als sie sich
von der Arbeitsweise der in der DE-Anm. P 25 38 543.7
beschriebenen Schaltungsanordnung unterscheidet.
Rt sei anepnommpn daß sirh Hip Teilnehmerstelle Tn
in ihrem Ruhezus'and befindet, in welchem der Gabelumschalter Hs sich in seiner gezeichneten
Stellung befindet. Ferner sei angenommen, daß der Teilnehmerstelle Tn noch keine Zeitfachfolge mit
zyklisch wiederholt im Pulsrahmen auftretenden Zeitfächern zugeteilt worden ist. Dies bedeutet also, daß der
Zähler Ct noch nicht in Betrieb gesetzt worden ist. Wird nunmehr die Teilnehmerstelle Tn in ihren für die
Abgabe von Analog-Signalen und gegebenenfalls für die Aufnahme von Analog-Signalen bereiten Betriebszustand
überführt, so gelangt der Gabelumschalter Ws in seine Arbeitsstellung, in der dem Signaleingang des
Sperrgliedes CS ein »!«-Signal zugeführt wird. Am Sperreingang des Sperrgliedes GS liegt zu diesem
Zeitpunkt ein »O«-Signal. da die bistabile Kippschaltung KS2 sich noch in ihrem zurückgestellten Zustand
befindet. Das dadurch am Ausgang des Sperrgliedes GS auftretende »1 «-Signal bewirkt, daß der Schalter 54 der
Anforderungssignal-Abgabeschaltung As geschlossen wird, so daß nunmehr den Takteingängen der
Registerstufen des Schieberegisters SR Taktimpulse zugeführt werden. Dies wiederum hat zur Folge, daß in
dem Schieberegister SR ein Schiebevorgang abläuft, auf den hin auf der Leitung PCMabaie Anforderungssignal-Bitfolge
(ggfs. wiederholt) auftritt. Diese Anforderungssignal-Bitfolge bewirkt — beispielsweise in einer
Vermittlungsstelle, an der die betrachtete Schaltungsanordnung über die beiden Leitungen PCMan und PCMab
angeschlossen ist — daß der Teilnehmerstelle Tn eine Zeitfachfolge mit zyklisch wiederholt in Pulsrahmen
auftretenden Zeitfächern zugeteilt wird. Diese Impulse mögen auch im vorliegenden Fall auf der Leitung
PCMan auftreten. Auf das erste Auftreten eines derartigen Zeitfaches hin gibt die an der Leitung
PCMan eingangsseitig angeschlossene Impulsgewinnungsschaltung
Fs an ihrem Ausgang 01 ein »1 «-Signal ab, durch das die bistabile Kippschaltung KS1 gesetzt
wird. Dadurch wird der Schalter S1 geschlossen. Ferner
wird die bistabile Kippschaltung KS 2 gesetzt Mit der Schließung des Schalters S1 beginnt der Ablauf eines
Zählzyklus des Zählers Ct, der bei Erreichen seiner
letzten Zählerstellung dem Rückstelleingang R der bistabilen Kippschaltung KSi ein Rückstellsignal
zuführt Auf dieses Rückstellsignal hin gelangt die Kippschaltung KSi in ihren Rückstellzustand. Der
Schalter 51 öffnet sich daraufhin. Erst mit Auftreten
eines weiteren Zeitfaches der der Teilnehmerstelle Tn zugeteilten Zeitfachfolge gelangt die bistabile Kippschaltung
KS1 wieder in ihren Setzzustand und schließt
den Schalter 51. Die andere bistabile Kippschaltung
KS2 verbleibt hingegen solange im Setzzustand, wie die Teilnehmerstelle Tn in ihrem zur Abgabe von
Analog-Signalen bereiten Betriebszustand ist. Aufgrund des dem Sperreingang des Sperrgliedes GS in diesem
Zustand der bistabilen kippschaltung KS2 zugeführten
»1 «-Signals wird von diesem Sperrglied GS kein »!«-Signal mehr abgegeben. Dies hat zur Folge,daß der
Schalter 54 der Anforderungssignal-Abgabeschaltung As geöffnet ist, wodurch also keine weiteren Anforderungssignalbits
mehr an die Leitung PCMab abgegeben werden.
Auf die Zuteilung einer Zeitfachfolge mit zyklisch wiederholt in Pulsrahmen auftretenden Zeitfächern
führt der der Teilnehmerstelle Tn zugehörige Analog-Digital-Wandler nunmehr seine Umsetzfunktionen aus.
Von diesen Umsetzfunktionen wird im vorliegenden Fall annahmegemäß lediglich die Funktion der Umsetzung
von Anaiog-Signaien in Digitai-Signaie ausgenutzt. Treten nun auf der Leitung PCMan für die
Teilnehmerstelle Tn bestimmte Digital-Signale auf, so werden diese Digital-Signalt in Analog-Signale umgesetzt,
wie dies in der Patent-Anm. P 25 34 109.7 beschrieben ist.
Abschließend sei noch bemerkt, daß es vorkommen kann, daß die beim Betrieb der Anforderungssignal-Abgabeschaltung
As von deren Schieberegister SR an die Leitung PCMab abgegebenen Bits nicht sofort in der
Reihenfolge der Anforderungssignal-Bitfolge auftreten; hierdurch wird jedoch die Erkennung der ordnungsgemäßen
Anforderungssignal-Bitfolge in einer mit der Leitung PCMab verbundenen Auswerteschaltung einer
Signalaufnahmeeinrichtung nicht behindert. In dieser Signalauswerteschaltung könnten beispielsweise die
betreffenden Bits einem Schieberegister zugeführt werden, dessen Registerstufen ausgangsseitig an Eingängen
eines Verknüpfungsgliedes angeschlossen sind, welches nur dann ein zur Zuteilung einer Impulsfolge
führendes Ausgangssignal abgibt, wenn die bestimmte vorgegebene Anforderungssignal-Bitfolge erkannt worden
ist.
Ferner sei noch bemerkt, daß zusätzlich zu den oben erläuterten Schaltungsteilen zu der Teilnehmerstelle Tn
auch eine Anzeigeeinrichtung, wie z. B. eine Anzeigelampe,
gehören kann, der das dem Sperreingang des Sperrgliedes GS zugeführte Signal zugeführt wird. Das
Aufleuchten der Anzeigeeinrichtung würde dann anzeigen, daß von der Teilnehmerstelle 77? aus mit der
Signalabgabe begonnen werden kann.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Umsetzung von Analog-Signalen,
insbesondere PAM-Signalen, in Djgital-Sjgnale, insbesondere PCM-Signale, und zur Umsetzung von
Digital-Signalen, insbesondere PCM-Signalen, in
Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrichtung und eine Analog-Signale aufnehmende Empfangseinrichtung aufweisen, die ferner jeweils
während der Dauer von Zeitfächern von Zeitfachfolgen mit zyklisch wiederholt in Pulsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden
Signalaufnahmeeinrichtungen bzw. mit Digital-Signale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung
der Analog-Signale in Digital-Signale ein durch einer. Zähler gesteuerter Analog-Digital-Wandler
zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog-Signal entsprechenden Digitai-Signais dienender Schaitungstei: für die Aufnahme eines in ein Analog-Signal umzusetzenden
Digital-Signals ausgenutzt wird, nach Patent-Anm. P 25 38 543.7, dadurch gekennzeichnet,
daß zur Steuerung der Umsetzung von von der Sendeeinrichtung der Teilnehmerste'le (Tn) abzugebenden Analog-Signalen in Digital-Signale von der
Teilnehmerstelle (Tn) bei Nichtauftreten von in Analog-Signale umzusetzenden Digital-Signalen zunächst ein die Zuteilung einer Zeitfachfolge anforderndes Anfortk.Tjngssignal abgegeben wird und
daß der Zähler (Ct)des zugehöriger ^inalog-Digital-Wandlers erst auf das Auftreten eines Zutfaches
einer betreffenden Teilnehmerstclle (T-j) zugeteilten
Zeitfachfolge zur Steuerung der Umsetzvorgänge wirksam gesteuert wird.
2.
Schaltungsanordnung zur Durchführung des
Verfahrens nach Anspruch I, mit einem nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler, dessen Zähler mit seinem Zähleingang über
einen Schalter am Ausgang eines Taktgenerators angeschlossen ist, wobei der betreffende Schalter
während eines Zeitfaches einer der Teilnehmerstelle zugeteilten Zeitfachfolge durch eine Zeitfach-Impulsgewinnungsschaltung für die Dauer eines Zählzyklus des Zählers geschlossen und am Ende des
Zählzyklus wieder geöffnet wird, dadurch gekennzeichnet, daß an einer zu der Digital-Signale
aufnehmenden Signalaufnahmeeinrichtung hinführenden Leitung (PCMab) eine Anforderungssignal-Abgabeschaltung (As) angeschlossen ist, die durch
Ansteuerung über ein Sperrglied (GS)cme bestimmte, vorgegebene Anforderungssignal-Bitfolge abgibt,
daß das Sperrglied (GS) mit seinem Signaleingang ein »1 «-Signal in dem Fall zugeführt erhält, daß die
zugehörige Teilnehmerstelle (Tn) sich in ihrem zur Aufnahme und zur Abgabe von Analog-Signalen
bereiten Betriebszustand befindet, und daß der Sperreingang des Sperrgliedes (GS) solange ein
»O«-Signal zugeführt erhält, bis der genannte
Schalter (S I)geschlossen ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Sperreingang des Sperrgliedes (GS) an einem Ausgang einer bistabilen
Kippschaltung (KS2) angeschlossen ist, deren Setzeingang (S) mit ödem Betätigungseingang des
genannten Schalters (51) verbunden ist und deren
Rückstelleingang (R)m\\ einem der Teilnehmerstelle
(Tn) zugehörigen Schalter (Hs) verbunden ist, Ober den dem Rückstelleingang (R) der genannten
bistabilen Kippschaltung.(KS2) in dem Fall ein
Rückstellsignal (»1«) zugeführt wird, daß die betreffende Teilnehmerstelle sich in ihrem Ruhezustand befindet
4. Schaltungsanordnung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß das dem Sperreingang
des Sperrgliedes (GS) zugeführte Signal ferner einer der Teilnehmerstellen (Tn) zugehörigen Anzeigeeinrichtung zugeführt ist.
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2543390A DE2543390C3 (de) | 1975-07-30 | 1975-09-29 | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale |
CH824976A CH613320A5 (en) | 1975-07-30 | 1976-06-28 | Method and circuit arrangement for converting analog signals into digital signals and digital signals into analog signals in telecommunications systems |
SE7608305A SE414258B (sv) | 1975-07-30 | 1976-07-21 | Sett och anordning for omvandling av analogsignaler till digitalsignaler och omvent |
FR7622221A FR2320007A1 (fr) | 1975-07-30 | 1976-07-21 | Procede et montage pour la conversion de signaux analogiques en signaux numeriques et de signaux numeriques en signaux analogiques |
IT2572576A IT1067277B (it) | 1975-07-30 | 1976-07-27 | Disposizione circuitale per convertire segnali analogici in segnali digitali e segnali digitali in segnali analogici |
AT550776A AT355631B (de) | 1975-07-30 | 1976-07-27 | Schaltungsanordnung fuer fernmeldeanlagen zur umsetzung von analog-signalen in digital -signale und von digital-signalen in analog -signale |
DK341076A DK341076A (da) | 1975-07-30 | 1976-07-29 | Fremgangsmade og apparat til omsetning af analogsignaler og ciffersignaler til analogsignaler |
BE169421A BE844729A (fr) | 1975-07-30 | 1976-07-30 | Procede et montage pour la conversion de signaux analogiques en signaux numeriques et de signaux numeriques en signaux analogiques |
NL7608514A NL7608514A (nl) | 1975-07-30 | 1976-07-30 | Werkwijze en schakelinrichting voor het omvor- men van analoge signalen in digitale signalen en van digitale signalen in analoge signalen. |
JP51091205A JPS5216962A (en) | 1975-07-30 | 1976-07-30 | Method and circuit for converting analog signal to digital signal and vice versa |
US05/715,864 US4112427A (en) | 1975-08-29 | 1976-08-19 | Reversible analog-to-digital converter |
FR7821029A FR2398416A2 (fr) | 1975-07-30 | 1978-07-13 | Procede et montage pour la conversion de signaux analogiques en signaux numeriques et de signaux numeriques en signaux analogiques |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2534109A DE2534109B2 (de) | 1975-07-30 | 1975-07-30 | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale |
DE2538543A DE2538543B2 (de) | 1975-07-30 | 1975-08-29 | Verfahren zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analogsignale |
DE2543390A DE2543390C3 (de) | 1975-07-30 | 1975-09-29 | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2543390A1 DE2543390A1 (de) | 1977-03-31 |
DE2543390B2 true DE2543390B2 (de) | 1980-01-31 |
DE2543390C3 DE2543390C3 (de) | 1986-11-13 |
Family
ID=27186471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2543390A Expired DE2543390C3 (de) | 1975-07-30 | 1975-09-29 | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2543390C3 (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1558504A (de) * | 1968-01-03 | 1969-02-28 | ||
DE2315986C3 (de) * | 1973-03-30 | 1978-12-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer |
DE2333299C3 (de) * | 1973-06-29 | 1979-04-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale |
-
1975
- 1975-09-29 DE DE2543390A patent/DE2543390C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2543390C3 (de) | 1986-11-13 |
DE2543390A1 (de) | 1977-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
EP0017835B1 (de) | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlussstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes | |
DE2534109B2 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale | |
DE2531181A1 (de) | Digitale konferenzschaltung fuer zeitvielfachbetrieb | |
DE2616380B2 (de) | Schaltungsanordnung zur Synchronisierung eines Emgabetaktes mit einem Ausgabetakt bei einem Pufferspeicher für digitale Daten | |
DE2733227C2 (de) | Anordnung zur Umsetzung von Analog-Signalen in Digital-Signale und umgekehrt von Digital-Signalen in Analog-Signale | |
DE1909726C3 (de) | Zeitmultiplex-Fernsprechvernüttlungsstelle | |
DE2849001C2 (de) | Netzwerk für adaptive Deltamodulation | |
DE2417949C2 (de) | Schaltungsanordnung zur Übertragung von Gebührenzählimpulsen in einer nach dem Zeitmultiplexprinzip arbeitenden Fernmeldeanlage | |
DE2643687A1 (de) | Schaltungsanordnung zur uebertragung von digital-signalen zwischen teilnehmerstellen eines zeitmultiplex-fernmeldenetzes, insbesondere pcm-zeitmultiplex- fernmeldenetzes | |
EP0356549A1 (de) | Verfahren und Schaltungsanordnung für eine digitale Regelung der Phase von Abtasttaktimpulsen | |
DE2543390C3 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale | |
DE3126380A1 (de) | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" | |
DE2722393A1 (de) | Ueberlappender pcm-kodierer/dekodierer mit reaktionszeitkompensation | |
DE2552369A1 (de) | Schaltungsanordnung zur digitalverarbeitung nichtlinearer pulskodemodulationssignale | |
DE2603608B2 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog, Signale | |
DE2828602B1 (de) | Verfahren zum UEbertragen von Daten in einem synchronen Datennetz | |
DE1466185B2 (de) | PCM-Zeitmultiplexsystem | |
LU83692A1 (de) | Uebersprech-u./o.echo-kompensationsschaltung | |
DE2517097A1 (de) | Verfahren zur nachrichtenuebertragung | |
DE2543388B2 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signalen | |
DE2732603B2 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und umgekehrt von Digital-Signalen in Analog-Sign ale | |
DE2538543B2 (de) | Verfahren zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analogsignale | |
DE2420437A1 (de) | Verfahren zur datenuebertragung in einem plesiochronen netz | |
DE2832796C2 (de) | Schaltungsanordnung für kleine Nebenstellenanlagen mit teilnehmeranschlußindividueller Gebührenerfassung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8262 | Application became independent | ||
8281 | Inventor (new situation) |
Free format text: HOEFER, ERNST WINTZER, KLAUS, 8000 MUENCHEN, DE |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |