DE2542010A1 - Datenverarbeitende anlage - Google Patents
Datenverarbeitende anlageInfo
- Publication number
- DE2542010A1 DE2542010A1 DE19752542010 DE2542010A DE2542010A1 DE 2542010 A1 DE2542010 A1 DE 2542010A1 DE 19752542010 DE19752542010 DE 19752542010 DE 2542010 A DE2542010 A DE 2542010A DE 2542010 A1 DE2542010 A1 DE 2542010A1
- Authority
- DE
- Germany
- Prior art keywords
- central
- data
- unit
- access
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 86
- 230000015654 memory Effects 0.000 claims description 273
- 230000005540 biological transmission Effects 0.000 claims description 42
- 241000130764 Tinea Species 0.000 claims 1
- 208000002474 Tinea Diseases 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 54
- 238000000034 method Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 11
- 101150110972 ME1 gene Proteins 0.000 description 11
- 238000013480 data collection Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000001960 triggered effect Effects 0.000 description 7
- 241000196324 Embryophyta Species 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000006266 hibernation Effects 0.000 description 3
- 230000016507 interphase Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 101000983338 Solanum commersonii Osmotin-like protein OSML15 Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 101001132833 Homo sapiens Mitochondrial ribosome-associated GTPase 2 Proteins 0.000 description 1
- 101001109426 Homo sapiens Nitric oxide-associated protein 1 Proteins 0.000 description 1
- 102100033820 Mitochondrial ribosome-associated GTPase 2 Human genes 0.000 description 1
- 240000004093 Mitragyna parvifolia Species 0.000 description 1
- 102100022495 Nitric oxide-associated protein 1 Human genes 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
Anmelderin:
Data General Corporation Southboro, Mass. 01??2
f UQ ft J
Stuttgart, 1?. September 1975
P 3084 S/kg
Batenverarbeitende Anlage
Die Erfindtang bezieht sich auf eine datenverarbeitende Anlage mit mehreren Zentraleinheiten und einer mehrere
Speichermoduln umfassenden Bpeichereinheit, zu der die
Zentraleinheiten Zugriff haben»
609816/0697
Bei datenverarbeitenden Anlagen ist es üblich, eine
einzige Zentraleinheit (CPU) in Yerbindung mit einem
einzigen Speichersystem zu verwenden· Eine geeignete
Steuerlogik in der CPU steuert die Übertragung der
Adresse tind der Dateninformation zwischen solchen Einheiten auf geeigneten Leitungen» Bei der Konstruktion
einer solchen daüenverarbeitenden Anlage ist es
erwünscht, die Steuerlogik so auszulesen,, daß die ..
Zentraleinheit auch dann mit einer Speichereinheit,
arbeiten kann, wenn die Dauer eines SpeicherzyklUfir ■
nicht mit der Dauer des Arbeitszyklus der Zentraleinheit übereinstimmt, der Arbeitsablauf von CPU und
Speicher also nicht genau synchron sind und die GPU beispielsweise mit Spei&hereinheiten zusammenwirken
kann, die verschiedene Arbeitsgeschwindigkeiten haben.
Eine solche nichtsynchrone Arbeitsweise wird häufig
wirkungsvoll so organisiert, daß die CPU- und Speicher Arbeitszyklen nicht vollständig asynchron ablaufen,
sondern vielmehr quaei-synchran, d.h„t daß zwischen
ihnen eine bestimmte Phasen- oder ZeitböaiehUßg: besteht·
ßin solches System ist in der em. 10.6*1973
US-Patentanmeldung SH, $8ψ 523
Um ein solches quasi-synchrones System optimal auszunutzen»
ist es erwünscht» daß die Arbeitsgeschwindigkeit des Gesamtsystems soweit wie möglich
Pödttziert wird, indem ein gleichzeitiges Arbeiten
von mehr als einem Speichermodul ermöglicht wird.
609816/0697
so daß ein Zugriff zu einem zweiten Modul nicht nur möglich ist, bevor der erste L].aichermodul seinen
Wiedereinschreibzyklus beendet hat, sondern sogar, bevor die Datenübertragung für den ersten Modul
abgeschlossen ist.
Da weiterhin die Konstruktion und Herstellung von Speichereinheiten allgemein verhältnismäßig teurer
ist als die Konstruktion und Herstellung von Zentraleinhßiten,
besteht ein Wef? zur Verminderung der GesamtkÖSten
von datenverarbeitenden Anlägen darin, mehr als einer" Zentraleinheit einen Zugriff zu einem
Speichersystem zu ermöglichen. Wenn eine einzige Speichereinheit mehreren Zentraleinheiten zur Vörfügung
steht und eine wirksame Übertragung geeigneter Aaressen und Säten eine verhältnismäßig kleine Erhöhung
an Kosten und Einrichtungen erfordert, kann die Gesamt-Wirtschaftlichkeit
des Betriebs in bezug auf die Kosten bedeutend verbessert werden· Da weiterhin nur ein Abschnitt
dta SpeichersystemB zu einer gegebenen Zelt
in Aktion 1st, kann die Ausnutzung des reatliohen
Teil· dte ÖpeichirgyBtema verbessert werden, wenn
mehr als eine Zentraleinheit mit dem öpeioherayetem
zusammenwirkt, so daß mehr Daten pro Zeiteinheit verarbeitet werden können.
Eine vorgechlagene Methode, die zu einem wenigstens teilweisen gleichzeitigen Betrieb von mehr als einem
Speichermodul führt, besteht darin, die in dem Speichersystem gespeicherten Wörter so zu verschachteln, daß
609816/0697
aufeinanderfolgende Wörter, die normalerweise hintereinander
in dem gleichen Speichermodul gespeichert sind, in verschiedenen Speichermoduln gespeichert
werden, so daß "bei der Verarbeitung der aufeinanderfolgenden
Daten der Zugriff nacheinander zu verschiedenen Moduln erfolgt. Derart verschachtelte Systeme,
wie sie "bisher bekannt sind, bewirken einer Reduktion der ^esamtarbeitszeit des Speichersystems, indem sie
einen Zugriff zu einem zweiten Speichermodul während der Zeit gestatten, während der ein erster Speichermodul
seinen Wiedereinschreibzyklus ausführt. Bei Anwendungen, für die eine noch höhere Gesamtarbeitsgeschwindigkeit
erwünscht ist, können die Vorteile des Prinzips der verschachtelten Speichermoduln nicht immer
in der wirksamsten Weise verwirklicht werden.
Bei bekannten Systemen, bei denen zwei oder mehr Zentraleinheiten zu einem einzigen Speichersystem Zugriff haben,
IBt das Speichersystem gewöhnlich als Kombination getrennter
Speichermoduln fester Kapazität ausgebildet, und es sind getrennte Adressen- und Datenleitungen zwischen Jeder
Zentraleinheit und jedem Speichermodul des Speicher« ayatems angeordnet, zu dem die jeweilige Zentraleinheit
Zugriff hat. Die Anzahl zusätzlich benötigter Leitungen kompliziert das System und erhöht auch dessen Kosten*
Obwohl eine solche Technik der Raumaufteilung hilfreich
ist, wird keine maximale Erhöhung des Gesamtwirkungsgrade
a der Datenverarbeitung in bezug auf die Kosten erzielt.
609816/0697
Bei anderen datenverarbeitenden Mehrfachsysteiaen ist
eine Haupt-Zentraleinheit in geeigneter Weise mit einem Speichersystem verbunden. Die Arbeitslogik
des Systems ist speziell so ausgelegt, daß ein Arbeitszustand für einen besonderen, äußeren Datenkanal
möglich ist, so daß eine außerhalb des Systems angeordnete Zentraleinheit Zugriff zu dem Speichersystem
erhalten und die gewünschten Daten zu einer von der Haupt-Zentraleinheit unabhängigen Verarbeitung
entnommen werden können· Bei einem solchen System muß der Arbeitszustand des äußeren Datenkanals speziell
so programmiert sein, daß die äußere Zentraleinheit das Speichersystem nur dann verwenden kann, wenn es
verfügbar ist, also nur dann, wenn die Haupt-Zentraleinheit keinen Zugriff zum Speichersystem wünscht.
Die Kompliziertheit der benötigten Logik, der Bedarf an zusätzlichen Schnittstellen-Einrichtungen und die
relativ in-effektive Ausnutzung des Systems führen dazu, daß der Gesamtwirkungsgrad beim Betrieb eines
solchen Systems in bezug auf die Kosten relativ klein ist.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, bei einer datenverarbeitenden Anlage der eingangs
beschriebenen Art die Gesamt-Arbeitsgeschwindigkeit
des Speichersystems zu erhöhen und außerdem für eine solche Steuerung der Arbeitsablaufe Sorge zu tragen,
daß eine gleichzeitige Adressen- und Datenübertragung zwischen mehreren Zentraleinheiten und einem einzigen
Speichersystem möglich ist.
609816/0697
Diese Aufgabe wird nach der Erfindung dadurch gelöst,
daß die Zentraleinheiten mit der Speichereinheit durch eine Adressen-Sammelleitung zur Übertragung
von Adressen von den Zentraleinheiten zu der Speichereinheit und eine Daten-Sammelleitung zur Übertragung
von Daten zwischen den Zentraleinheiten und der Speichereinheit verbunden sind und daß eine Steuereinheit
vorgesehen ist, die den Ablauf eines Wortverarbeitungszyklus mit mehreren aufeinanderfolgenden
Zeitabschnitten steuert und verschiedenen Gruppen der Zentraleinheiten Während vurschiedener Zeitabschnitte
jedes Befehlsverarbeitungszyklus den Zugang zu den Adressen- und Daten-Sammelleitungen freigibte
Bei der erfindungsgemäßen datenverarbeitenden Anlage ist die Operationslogik des Systems so ausgebildet,
daß eine Zentraleinheit einen Zugriff zu einem zweiten Speichermodul erhalten kann, bevor die Datenübertragung
im Verhältnis zu einem ersten Speichermodul abgeschlossen ist» Auch kann das Auslesen von Daten aus dem zweiten
Speiehermodul erfolgen, während noch der Wiedereinachreibzyklua
des ersten Moduls abläuft. Die Anwendung einer BOloben Überlappung der Zugriffs- oder Holoperationen
der Speichermoduln reduziert die Gesamtverarbeitungaaeit
und iat höchst wirksam, wenn sie mit der Anwendung einer Versohaohtelungatechnik gekoppelt ist. Ea wird dann eine
noch größere Verminderung der Verarbeitungazelt erzielt,
ala ea mit den bisher bekannten verschachtelten Systemen
möglich ist. Ein solcher Betrieb ist unabhängig davon vorteilhaft, ob daa Speichersystem in Verbindung mit
einer oder mehreren Zentraleinheiten benutzt wird.
609816/0697
Wenn eine datenverarbeitende Anlage für einen Betrieb
mit mehreren Zentraleinheiten eingerichtet ist, der
Zugriff der Zentraleinheiten zu einem einzigen quasisynchronen Speichersystem durch die Anwendung einer
einzigartigen Zeitmultiplex-Technik erfolgen, für
welche die Anwendung einer einzigen Adressen-Sammelleitung und einer einzigen Daten-Sammelleitung genügt
und die einen hochwirksamen Betrieb bei relativ geringen zusätzlichen Kosten ermöglicht, welche durch Konstruktion
und Herstellung der hierfür notwendigen Steuerlogik bedingt sind. Wie im folgenden näher ausgeführt wird,
können bei der im Zeitmultiplex arbeitenden Ausführungsform der Erfindung zwei Zentraleinheiten, die
mit dem gleichen Speichersystem zusammenarbeiten und nicht gleichzeitig Zugriff zu dem gleichen Speichermodul
wünschen, (jeweils mit ihrer vollen Arbeitsgeschwindigkeit
arbeiten, ohne daß eine Verminderung der Gesamtleistung des Systems eintrittφ Wenn vier
Zentraleinheiten Zugriff zu der gleichen Speichereinheit haben, können die Zentraleinheiten mit zeitlicher
Versetzung paarweise betrieben werden, wie ea ebenfalls nachstehend mehr im einzelnen erläutert
wird. Xa diesem Fall findet eine Verminderung der
Leistung nur statt, wenn zwei Zentraleinheiten im gleichen Zeitabschnitt beide Zugang zur Adressen-Sammelleitung
oder zur Daten-Sammelleitung oder wenn zwei Zentraleinheiten in verschiedenen Zeitabschnitten
Zugriff zum gleichen Speichermodul wünschen»
609816/0897
Im Fall einer datenverarbeitenden Anlage mit Mehrfachverarbeitung,
die beispielsweise vier Zentraleinheiten umfaßt, ist dafür Sorge getragen, daß jeder Vorgang,
beispielsweise eine Informationsübertragung, auf der Adressen-Sammelleitung oder der Daten-Sammelleitung
in einem festen Zeitabschnitt stattfindet, der in einer ganzzahligen Beziehung zu der Mindestzeit steht,
die für ein Befehlswort benötigt wird. Wenn beispielsweise die Mindestzeit eines Befehlswortes 200 ns beträgt,
ist jeder Leitungsvorgang so ausgelegt, daß er in 100 ns stattfinden kann. Die Gesamtzeit des Befehlswortes
ist demnach in zwei Abschnitte unterteilt und es führt eine Gruppe der Zentraleinheiten die gewünschten
Adressen- und Daten-Übertragungen während eines ausgewählten Zeitabschnittes, beispielsweise dem A-Abschnitt,
und die andere Gruppe der Zentraleinheiten die Übertragungen während des anderen Zeitabschnittes, dem
B-Abschnitt, ause
Die Steuerung der Multiplex-Arböitsweise erfolgt mit
Hilfe einer Steuereinheit (MPG), die zwischen die Zentraleinheiten und das Speicherayatem geschaltet
ist. Die Steuereinheit bestimmt die Prioritäten dee Zugriffe der verschiedenen Zentraleinheiten zu dem
Speichersystem gemäß einer vorbestimmten Zuordnung von Prioritäten zu den einzelnen Zentraleinheiten«
Beispielsweise erhält bei einem System mit vier Zentraleinheiten eine davon die höchste Priorität, eine zweite
die nächatnöchste Priorität und die beiden restlichen effektiv gleiche, abwechselnde Prioritäten.
60981SV0697
_ 9 —
Weitere Einzelheiten und Ausgestaltungen der Erfindung, insbesondere bezüglich der Verschachtelungs- und Überlappungsvorgänge
sowie der Ausbildung der Steuereinheit in Verbindung mit den Zentraleinheiten und den Speichermoduln
des Speichersystems, ergeben sich aus der folgenden
Beschreibung der in der Zeichnung dargestellten Ausführungsbeispiele. Die der Beschreibung und der
Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder
zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen
Fig. 1 aas Blockschaltbild einer datenverarbeitenden
Anlage nach der Erfindung mit einer einzigen Zentraleinheit und einem Speichersystem,
Pig. 2 das Blockschaltbild eines typischen Speichermoduls des Speichersysbems der Anlage nach Pig« 1,
Fig. 3 das Schaltbild eines Teils der in einem Speichermodul
nach Fig« 2 vorhandenen Logikachaltung,
Fig. 3A eine Tabelle, welche die verschiedenen Verbindungsmöglichkeiten
in der Logikschaltung nach Fig. 3 wiedergibt,
Fig. 4 bis 10 weitere Teile der in dem Speichermodul
nach Fig. 2 verwendeten Logikschaltung,
Fig. 11 das Blockschaltbild einer datenverarbeitenden Anlage nach der Erfindung, die mehrere Zentraleinheiten,
ein gemeinsames Speichersystem und eine damit zusammenwirkende Steuereinheit umfaßt,
609816/0697
Fig. 12 eine graphische Darstellung einer Ausführungsform der in der Anlage nach Fig. 11 verwendeten
Zeitmult Lplex-Technik,
Fig. 13 bis 18 graphische Darstellungen von typischen,
in der Anlage nach Fig. 11 auftretenden Signalen zur Erläuterung verschiedener
Betriebszuatände,
Fig. 19 das Blockschaltbild einer Ausführungsform der Steuereinheit der Anlage nach Fig. 11 und
Fig. 20 bis 28 verschiedene Teile der in der Steuereinheit nach Fig. 19 Verwendeten Logikschaltungen.
Wie aus Fig. 1 ersichtlich, ist ein einziges Speichersystem 10, das eine Anzahl getrennter Speichermoduln,
die später noch im einzelnen beschrieben und dargestellt werden, umfaßt, so angeordnet und ausgebildet, daß es
mit einer Zentraleinheit 11 verkehren kann. Die Zentraleinheit 11 hat Zugang zu einer Adressen-Sammelleitung 16
und su einer Daten-Sammelleitung 1?, so daß von der Zentraleinheit geeignete Informationen über Adressen
einem ausgewählten Speichermodul zugeführt und Daten zwischen der Zentraleinheit und dem ausgewählten Speicher
modul übertragen werden können. Bei dem hier beschriebenen Ausführungebeispiel ist die Adressen-Sammelleitung eine
Einrichtungsleitung für achtzehn Bit und die Daten-Sammelleitung eine in beiden Richtungen benutzbare Leitung für
sechzehn Bit. Die Schnittstelleneignale zwischen der
609816/0697
Zentraleinheit 11 und dem Speichersystem 1Γ umfassen
fünf Speichersteuersignale 18, die mit iäO1 his MÖ5
bezeichnet sind und die Informationen übea^iuitteln,
welche die Adresse und eine Daten&nforderung va der
Zentraleinheit an das Speichersystem "betreffen. Zwei den Speicherzustand angebende Schnittstellensignale 19»
die vom Speichersystem der Zentraleinheit zugeführt werden, liefern eine Information über den Zustand des
Speichermoduls, zu welchem Zugriff gewünscht wird. Diese Speicherzustandsignale sind in Fig. 1 mit MS1 und iäS0
bezeichnet. Weitere Signale, die sich auf eitle Steuerung der Adressen- und Datenübertragung beziehen, sowie
Adressen- und Speicher-Wahlsignale stehen für einen Betrieb mit mehreren Zentraleinheiten zur Verfügung
und sind in 3?ig. 11 dargestellt. Sie werden jedoch für den Betrieb mit einer einzigen Zentraleinheit
nicht benötigt, stehen jedoch für einen Betrieb mit mehreren Zentraleinheiten in Verbindung mit dem einzigen
Speichersystem 10 zur Verfügung und werden später anhand der Pig. 11 bis 2? erläutert,
Daa Speichersystem 10 nach Fig. 1 kann in relativ kleine
Blöcke oder Speichermoduln unterteilt werden, von denen jeder beiapielaweiae 8K oder 16K Speicherwörter enthält.
Jeder Speichermodul enthält die gesamte iakt~ und Steuer»
logik, die für einen von den anderen Speichermoduln unabhängigen Betrieb erforderlich 1st, Beiapielaweiae
erfolgt bei einem Kernspeichersystem, wenn die Zentraleinheit
Informationen aus einem bestimmten Speichermodul
609816/0697
ausliest, wie "beispielsweise beim Holen eines Befehls,
das Wiedereinschreiben der Daten in den adressierten Platz eines solchen Speichermoduls automatisch durch
den Speichermodul selbst, nachdem die Zentraleinheit die Daten erhalten hat. Die Anordnung der Logik im
Speichermodul, die erforderlich ist, um ein Wiedereinschreiben der Daten unabhängig von der Zentraleinheit
zu ermöglichen, gestattet es der Zentraleinheit, zum Abrufen des nächsten Befehls oder zur Verarbeitung der
gerade abgerufenen Daten unabhängig vom Speichersystem fortzuschreiten.
Weiterhin kann das Speichersystem so ausgebildet ööin,
daß es für Verschachtelungsverfahren geeignet ist. Bei nicht verschachtelten Speichersystemen sind Gruppen
von Speicherwörtern, beispielsweise Befehlswörtern, die normalerweise nacheinander gebraucht werden, häufig in
dem gleichen Speichermodul gespeichert. Infolgedessen können nacheinander gebrauchte Wörter nicht gleichzeitig
zur Verfügung stehen, da in einem Speichermodul zur gleichen Zeit nur der Zugriff zu je einem Wort möglich
iat. Die Verschachtelung von Wörtern im Speicher vermindert
die Wahrscheinlichkeit, daß nacheinander gebrauchte Speicherwörter sich im gleichen Speichermodul
befinden, während die Wahrscheinlichkeit erhöht wird, daß BU nacheinander gebrauchten Wörtern ein gleichzeitiger
Zugriff möglich ist. Gemäß «iner solchen Verschachtelung der Speicherwörter werden Wörter, von
denen angenommen wird, daß sie normalerweise nacheinander benutzt werden, in verschiedenen Speichermoduln
gespeicherte
809816/0697
Um das Prinzip der Verschachtelung an einem extrem vereinfachten Beispiel zu erläutern, sei angenommen,
daß das Speichersystem zwei Speichermoduln umfaßt, voA denen jedes vi^r Speicherwörter aufnimmt. Bei
einem nichtverschachtelten System werden die acht Wörter, die normalerweise nacheinander benutzt werden,
also in der Reihenfolge der Wörter 0, 1, 2, 3, 4, 5» 6» 7»
so gespeichert, daß sich die Wörtor 0, 1, 2 ,und 3 im
Speichermodul Nr. 1 und die Wörter 4, 5» 6 und 7 im
Speichermodul Nr. 2 "befinden. Bei einer Zweifach-Verschachtelung
können diese Wörter abwechselnd in jeden Speichermodul eingegeben werden, äö daß sich
die Wörter 0, 2, 4 und 6 im Speichermodul Nr. 1 und die Wörter 1, 3» 5 und 7 im Speichermodul Nr. 2 befinden·
Wird die Verschachtelung auf eine achtfache Verschachtelung
ausgedehnt, also auf ein System mit acht Speichermoduln, können die aufeinanderfolgenden Wörter in den
verschiedenen Speichermoduln angeordnet sein, wie es die folgende Tabelle zeigt.
Nr. 1 Nr. 2 Nr. 3 Nr. 4 Nr. 5 Nr. 6 Nr. 7 Nr. )0 1 2 3 4-5 6 7
) 10 11 12 13 14 15 16 17 Wörter^ 20 21 22 25 24 25 26 2?
"\ I I I I I I I ·
) I I I I I I · I
609816/0697
Ohne Verschachtelung bezeichnet normalerweise das
oder die höchststellige (n) Bit (s) einer Adresse den adressierten Speichermodul, während die übrigen
Bits der Adresse das spezielle Wort innerhalb des Speichermoduls bezeichnen. Demnach wird in einem
64K-SpeicLarsystem, das von acht 8K-öpeichermoduln
Gebrauch macht, eine 16-Bit-Adresse benötigt, deren drei höchststelligen Bits das adressierte Modul bezeichnen,
während die restlichen 13 Bits das spezielle Wort der sich im Speicher befindenden achttausend Wörter
bezeichnen.
Der Aufbau und die Betriebsweise der nach der Erfindung
vorgesehenen Speichermoduln kann der Zugriff zum Speicher und der Lesevorgang in einer verminderten Gesamtarbeitszeit
erfolgen, unabhängig davon, ob von einer VersGhachtelung
Gebrauch gemacht wird oder nicht. Danach ist die Steuerlogik so ausgebildet, daß eine Überlappung der
Zugriff- und Lesevorgänge stattfinden kann, die es der Zentraleinheit ermöglicht, den Zugriff und den Lese-Vorgang
in bezug auf einen zweiten Bpeichermodul zu beginnen, bevor die Datenübertragung bezüglich eines
ersten Speichermoduls abgeschlossen ist, wie es im folgenden beispielsweise dargestellt wird»
Wenn ein solcher Betrieb mit einer Einrichtung gekoppelt wird, bei der die Moduln verschachtelt sind, ergibt dies
eine höchst wirkungsvolle Gesamtanordnung. Die Verschachtelungstechnik
reduziert die Wahrscheinlichkeit,
809816/0697
daß gleichzeitig ein Zugriff zu zwei Adressen im gleichen Speichermodul verlangt wird. Die Überlappungstechnik
nutzt diese Tatsache aus, indem sie im wesentlichen gleichzeitig einen Zugriff und einen Lesevorgang bei zwei verschiedenen
Speichermoduln ermöglicht, üo daß die Gesamtarbeitszeit
bedeutend vermindert wird.
Wenn beispielsweise ein erster Modul (z.B. Mod 1) adressiert wird, weil Daten auszuleaön sind, und
ein zweiter Modul (z.B. Mod 2) unmittelbar nach dem ersten Modul adressiert wird, um darin enthaltene
Daten auszulesen, können beide Moduln ihre Lese- und Wiedereinschreib-Operationen in einer überlappenden
V/eise ausführen, wie es nachstehend gezeigt wird. Jeder unten dargestellte Zeitabschnitt
hat die Dauer eines normalen Arbeitszyklus der Anlage, beträgt also beispielsweise gemäß den
obigen Angaben 200 ns.
S.
Befehle der Zentraleinheit
MpD 1 Betrieb
MOD 2 Betrieb
Adresse Mod Λ
υ2
Lesen Mod 1
Ruhezustand
Adresse Mod 2
Lesen des
adressierten
Wortes
\<r
-Lesen Mod 2i
.Wiedereinschreiben
Ruhezustand
Ruhezustand
. Lesen des adressierten Wortes
>k X
Wiedereinschreiben
609816/0697
Demnach ermöglicht der überlappende Betrieb, daß beide Moduln in nur vier Zeitabschnitten auTgerufen und gelesen
werden, weil zu dem zweiten Modul der Zugriff freigegeben wird und darin der Lesevorgang beginnen
kann, bevor die Datenübertragung für den ersten Modul abgeschlossen war. Solange zwei verschiedene Moduln
im Spiele sind, ist dieser Zustand bei Anwendung der Verschaehtelungstechnik wahrscheinlicher*·
So ist beispielsweise bei Anwendung einer Verschachtelungstechnik die Zeit, die zum Lesen oder Schreiben
vier aufeinanderfolgender Wörter benötigt wird, gegenüber der Zeit, die bei nichtverschachtelten Systeiaen
benötigt wird, bedeutend reduziert. Wenn beispielsweise die Zeit, die zum Lesen von vier aufeinanderfolgenden
Wörtern in einem nichtverschachtelten Speichersystem benötigt wird, unter Verwendung der
Überlappungs-Technik 3»2 Ais beträgt, erfordert der
gleiche Vorgang bei einer Zweifach-Verschachtelung nur 1,2 ("a und bei einer Vierfach-Verschachtelung
nur 1,2 '■ß. Die Schreibzait wird in gleicher Weise
von 3,2 s bei einem nichtverschachtelten Syatem
auf 1,6 s und 0,8 s bei einer Zweifach- bzw. Vierfach-Verachachtelung reduziert.
Wie oben angegeben, arbeitet das bei der erfindungsgeraäßen
Anlage verwendete Speichersystem quasi-synchron und es ist jeder Speichermodul für eine Synchronisn orung
der Datenübertragung zu oder von dem Speichermodul verantwortlich· Hierzu dienen die beiden in Fig. 1 dargestellten
Speicherzustandsleitungen, welche die Speicher-
βΟ9β1
zustandsignale MS0 und MS1 führen. Wenn die Zentraleinheit
Zugriff zu einem bestimmten S- jichermodul verlangt und dieser Modul infolge einer früheren
Anforderung einer Datenübertragung in einem "Besetzt"-Zustand ist, wird der Speichermodul das Signal MS0
liefern, um die Zentraleinheit von seinem Besetzt-Zustand
zu unterrichten. Wenn der Speichermodul dann frei wird, um der Zentraleinheit zu dienen, wird das
Signal MS0 nicht langer abgegeben,. Wenn die Zentraleinheit
Informationen aus einem vorher aufgelösten Speichermodul auszulösen wünscht und die Daten für
einen Lesevorgahg und eine folgende Übertragung fiüf die
Daten-Sammelleitung nicht bereit sind, liefeft der
Modul das Signal MSI, um die Zentraleinheit davon zu
unterrichten, daß sie auf die Bereitstellung der Daten warten rnuß«, Wenn der Modul endlich bereit ist, Daten
zu übertragen, wird das Signal MS1 nicht langer geliefert und es stehen die Daten zur Übertragung auf
der Daten-Sammelleitung zur Verfügung.
Wenn die Zentraleinheit Daten in einen Speichermodul
einzuschreiben wünscht, das vorher ausgelöst worden ist, wird der Modul die Daten unmittelbar annehmen,
d.h., daß das Signal MS1 nicht geliefert wird, und verhindert, daß die neuen Daten in ein I/O-Puffer
eingegeben werden. Die neuen Daten werden in den adressierten Platz eingeschrieben.
609816/0697
Die Steuerung des Speichermoduls durch die Zentraleinheit erfolgt durch die Verwendung einer geeigneten
Logik zur Erzeugung der Speichersteuersignale HGI bis
MC5« Diese Signale und deren Verwendung wird im folgenden
mehr im einzelnen erläutert» Die Logik zur Erzeugung dieser Signale braucht hier nicht im einzelnen
beschrieben zu werden, da die Erzeugung solcher Signale für jede spezielle datenverarbeitende Anlage
dem Fachmann bekannt ist. Ein Beispiel für eine solche Logik ist in den US-Patentanmeldungen "Microprogram Data
Processing System" und "Microprogram Data Processing Technique and Apparatus", von Ronald H. Grüner bzw*
Ronald H0 Grüner und Carl L0 Alsing beschriebene
Wie I1Ig. 1 erkennen läßt, löst ein Signal MC1 einen
ausgewählten Speichermodul aus, wenn dieser Modul nicht gerade im "Besetzt"-Zustand ist. Wenn das
Signal MC1 vorliegt, ist die Speicheradresse stets auf der 18-Bit-Adressen-Sammelleitung 16 vorhanden.
Diese Adresse wird von federn Speichermodul geprüft
und es ,wird demgemäß der richtige Modul gewählt.
Das Signal ßö2 wird erzeugt, wenn gewünscht wird, daß
ein ausgewählter Modul nicht ausgelöst wird. Demgemäß kann ein solches Signal nur vorliegen, wenn auch das
Signal MÜH vorliegt. Demgemäß wird, wenn ein Speicher
modul gerade nicht "besetzt" isfc und das Signal MC1
zur Auswahl dieses Moduls vorliegt, das Vorliegen des Signals Mö*^ das Auslösen des ausgewählten Moduls verhindern.
Demgemäß bleibt dieses Speichermodul im "Frei"-Zustandö
o/.
60981Θ/0697
Die Signale HCJ und MC4 werden als Signalkombination
erzeugt und sind in geeigneter Weise codiert, wie es unten bezüglich der entsprechenden Signale behandelt
wird, die jeder der Zentraleinheiten zugeordnet sind,
so daß die Funktionen NUR LESEN (ohne Wiedereinschreib-Vorgang),
NUR SCHREIBEN oder LKJEN (mit \7iedereinschreib-Vorgang)
ausgeführt werden.
Demgemäß bestimme die Signale MG3 und MG4 die Art
der Datenübertragung, welche die Zentraleinheit bezüglich de« gewählten Speichermoduls auszuführen
wünscht, nachdem die Zentraleinheit mit Erfolg einen Speicherzyklus ausgelöst hat. Die Codierung dieser
Signale ergibt sich aus der folgenden Tabelle. Darin sind die Bezeichnungen T (True) und F (False) dazu
benutzt, um anzuzeigen, ob diese Signale vorliegen oder nicht vorliegen.
IC3 MG4 Funktion
F F NULL F T NUR LESEN
0? F
0? 0?
SCHREIBEN
LESEN
d.h., es findet kein Vorgang statt
doh., der ausgewählte Modul ist zu lesen, tjö(toch ist der Speicherzyklus noch nicht abgeschlossen
d,h., es wird dem ausgewählten Speichermodul ein Schreibsignal
zugeführt und der Speicherzyklua abgeschlossen
d.h., der gewählte Speichermodul ist auszulesen und es wird der
Speicherzyklus vollendete
£09816/0697
Wenn unter Verwendung des vorstehend beschriebenen Codes eine LESE-MODIFIZIER-SCHREIB-Operation durchgeführt
werden soll, geben die codierten Signale zunächst die Funktion IiUR LEBEN an, wonach die Funktion
SCHREIBEN folgt. Die Signale WCJ und HÜ4 liegen einzeln
oder gemeinsam so lange vor, wie das Signal kS0 oder MS1
vorhanden ist.
Das Signal MC5 zeigt an, daß eine Zentraleinheit den
ZU=P Datenübertragung dienenden Teil eines Speicherzyklus
zu sperren wünscht. Infolgedessen verhindert dieses Signal die Benutzung der Daten-Sammelleitung
durch diesen Speichermodul, so daß diii Sammelleitung verfügbar bleibt.
Ein typischer Speichermodul, der in Verbindung mit einer oder mit mehreren Zentraleinheiten geeignet
ist, ist in Fig. 2 dargestellt. Zunächst bezieht sich die Beschreibung auf die Verwendung nur einer Zentraleinheit
mit dem Speichersystem,, Eine Beschreioung der
Abschnitte des .Speichermoduls, die einem Zusammenwirken mit mehreren Zentraleinheiten dienen» erfolgt später.
Während Fig. 2 die Gesamtanordnung eines Speichermodulß in !Form eines relativ allgemeinen Blockschaltbildes
2eigt, sind spezielle Logikanordnungen zur Ausführung der allgemein behandelten Funktionen in
den Fig. 3 bis 10 dargestellt. Wie aus Fig. 2 ersichtlich,
empfängt die Adressenlogik 20 das Signal MCi und geeignete Adressensignale von der Zentraleinheit. Diese
609816/0697
Signale bezeichnen den speziellen Speichermodul, zu dem Zugriff gewünscht wird, wie es Fig. 3 mehr im
einzelnen zei&o. Der gewählte Speicherinodul liefert
dann ein internes Adressenwählsignal, das der Befehlslogik 21 zugeführt wird, um die Operation des Speichermoduls
auszulösen.
Die Befehlslogik 21 empfängt das interne Adressenwählsignal sowie die Speichersteuersignale M'C'2, MG3,
MC4 und MC5 und liefert geeignete interne Signale
zur Steuerung der Funktion des Speichermoduls, nämlich Signale zum Auslösen vuxi Operationen des Speichermoduls
, zur Durchführung von Lese- und Schreib-Operationen oder zum Verhindern eines Auslösens des Speichermoduls
oder einer Datenübertragung, wie es Fig. 4- mehr im einzelnen
zeigt.
Der Arbeitszyklus des Speichermoduls wird von einem Taktgeber 22 gesteuert, bei dem es sich um einen üblichen
Gray-Code-Taktgeber handelt, der mit einer bestimmten
Zeitbeziehung zu einem System-Taktsignal (SYS CLK) arbeitet und interne Taktimpulse liefert, wie sie der
Speiehermodul für seine Funktion benötigt, wie es im einzelnen in Fig. 5 dargestellt ist. Das Zustandsregister
23 liefert geeignete Signale zur Anzeige, ob gerade eine Datenübertragung bezüglich dieses
Moduls stattfindet, ob der Speichermodul darauf wartet, daß eine Datenübertragung bei einem anderen Speichermodul
ausgeführt wird, oder ob der Speichermodul sich im richtigen Zustand befindet, um einzuschreibende
609816/0697
— dc. —
Daten aufzunehmen» Solche Zustandssignale hängen allgemein von den PunktionsSignalen und den internen
Taktsignalen sowie dem Speicherzustandsignal fcJS1 über
der Eingangslogik 23A ab, wie es Fig. 6 im einzelnen
zeigt.
Das letztgenannte Signal wird von der Zustandslogik erzeugt, das die beiden Speicherzustandssignale MS0 und
MS1 in Abhängigkeit von geeigneten Funktions- und Taktsignalen erzeugt und auch ein Signal liefert, dgs den
11 Besetzt "-Zustand des Speichers anzeigt, wie es in Fig.
näher dargestellt ist.
Die Fühllogik 25 spricht auf die internen Taktsignale
des Speichermoduls an um übliche Lese-, Schreib-, Abtast- und Sperrsignale für den Betrieb eines Kernspeichers
zu erzeugen, wie es in Fig. 8 im einzelnen dargestellt ist. Die Prioritätslogik 26 und die Leitungslogik
27 werden später bezüglich der Arbeitsweise mit mehreren Zentraleinheiten behandelt und
sind im einzelnen in den Fig. 9 und 10 näher dargestellte
Die Pufferregister 28 und 29 haben einen allgemein bekannten Aufbau. Das Pufferregister 28 ist das
Adressenregister, das die Adressensignale aufnimmt und die Speicheradresse für die speziellen X/Y-Kernspeicher
liefert. Das Pufferregister 29 ist das Datenregister, das entweder die gelesenen Daten zur Übertragung
vom Speichermodul auf die Daten-Sammelleitung
609816/0697
oder die Schreibdaten zur Übertragung von der Daten-Sammelleitung auf den Speichermodul aufnimmt. Der
Aufbau und die Wirkungsweise solcher Register ist allgemein bekannt und braucht hier nicht näher
erläutert zu weraen.
Wie aus Fig. 3 ersichtlich, bilden die Adressenbits ΪΡΑ2, ΡΑΪ und PÄ2 die drei höchststelligen Bits der
16 Bit (XPA2 und PA1 bis PA15) umfassenden Adresse,
die angeben, welches der acht 8K-Speichermoduln in einem nichtverschachtelten 8-Modul-(64K)-Speichersyätem
adressiert worden iste Statt dessen können auch die drei letztsteiligen Bits ΡΑΪ3, PA14- und
PA15 für die Angabe benutzt werden, welches der
acht Moduln in eineül 8-fach verschachtelten System adressiert worden ist, wie es oben behandelt wurde0
Verschiedene Kombinationen einer Zweifach-, Vierfach- und Achtfach-Verschachtelung bei einem von 8K-Moduln
Gebrauch machenden Speichersystem können gemäß den in der Tabelle nach Figo 3A veranschaulichten Verbindungen
hergestellt werden. Weiterhin können zusätzliche AdressenbitB XPA0 und XPA1 dazu benutzt
werden, die Speicherkapazität auf 256000 Plätze zu erhöhen, indem beispielsweise 32 8K-Speichermoduln
verwendet werden. In diesem Fall werden fünf Bits benötigt, um ein Speichermodul zu identifizieren,
so daß die Adresse 18 Bits umfassen muß. In jedem Fall wird, wenn eine Adresse in einen bestimmten
Speichermodul gewählt wird, von der Adressenlogik
609816/0697
das Signal ADDESEL zusammen mit drei Speicherwählbits
MASEL 13, MASEL 14 und MASEL 15 gebildet, welche die
drei letzten Bitü der Platzadresse sind, welche Bits
entweder die höchststelligen Bits, die letztstelligen Bits oder eine Kombination davon sind, je nachdem, ob
das System verschachtelt ist oder nicht.
Pig. 4 zeigt die spezielle Logik zur Erzeugung eines Signals START MEM, wenn das Signal ADDRSEL vorliegt
und das Auslösen einer Punktion verhinderte Signale SOS? oder HC2~ fehlen. Ein Signal DATA ENABLE wird
zur Freigabe des Datenregisters 29 geliefert! vorausgesetzt,
daß das Signal MC5 nicht angibt, daß eine Sperrung der Datenübertragung gefordert wird, und
weiterhin vorausgesetzt, daß das Signal PORT COMP nicht anzeigt, daß der Modul die Datenübertragung
bezüglich eines anderen Moduls (WAITIKG) abwarten
muß und nicht anzeigt, daß gerade eine Datenüber tragung stattfindet (TRANSPEND).
Fig. 5 veranschaulicht den nach dem Gray-Code arbeitenden Taktgenerator zur Erzeugung der vier Takt
impulse MTG0, MT(H, MTG2 und MTG3, die gemäß bekannten
Prinzipien für die Gray-Code-Taktgebung benötigt werden·
Die Speioher-Taktimpulse stehen in einer bestimmten
zeitlichen Beziehung zu den Taktimpulsen der Zentraleinheit, die von dem System-Taktsignal SYS CLK gesteuert
wird, das dem Takteingang des Taktgebers 22 zugeführt wird ο
609816/0897
Pig. 6 zeigt die Eingangslogik 2JA für das Zustande- .
register 23, das ebenso wie der taktgeber 22 in bestimmter zeitlicher Beziehung zu dem taktgeber der
Zentraleinheit über das Signal SYS CLK steht. Demgemäß zeigt das Signal TRANSPEND an, daß gerade eine Datenübertragung
stattfindet« Demgemäß wird dieses Signal immer gestellt, wenn der Speichermodul ausgelöst wird,
und wird gelöscht, wenn die Datenübertragung zu oder von dem Speichermodul beendet ist. Das Signal WAITING
wird gestellt, wenn der Speichermodul ausgelöst ist, aber bereits für einen anderen Speichermodul eine
Datenübertragung stattfindet, so daß der fragliche Modul warten muß, bis der andere Modul die Datenübertragung
abgeschlossen hat«, Das Signal WAITING wird gelöscht, wenn die Datenübertragung bezüglich
des anderen Moduls erfolglich abgeschlossen wurde»
Ein Signal MBLOAD wird gestellt, wenn von der Zentraleinheit ein Schreibbefehl empfangen wird und der
Speicher sich in einem Taktzustand befindet, um Daten zum Einschreiben in den Speichermodul aufzunehmen*
Das Signal bleibt bis zum Ende des Speicherzyklus bestehene Das Signal MBLOAD wird nur gestellt,
wenn ein Zustand WRITE vorliegt, während es unter allen anderen Bedingungen ungestellt bleibt.
Die Zustandslogik nach Fig. 7 liefert die Signale
W9 SST und StJSY. Das Signal MS$ teilt der Zentraleinheit
mit, daß der Speichermodul besetzt ist, während das Signal MS1 die Zentraleinheit davon unterrichtet,
o/.
609816/0697
daß die Daten noch nicht zur Übertragung "bereit sind,
also der Speicher noch nicht den Punkt in seinem Taktzyklus erreicht hat, zu dem die Daten zur Verfügung
stehen, beispielsweise den Zustand MT0OMTG5 bis
Gray-Code-Taktzyklus. Demgemäß unterbricht dieses
Signal die Funktion der Zentraleinheit, bis die Daten verfügbar sind. Weiterhin liefert der Speichermodul,
wenn es einem vorhergehenden Aufruf für eine Datenübertragung nachkommt, das Signal BUSY zusammen
mit dem Signal MS0, um anzuzeigen, daß der Modul für eine Datenübertragung nicht zur Verfügung steht.
Die in Fig. 8 dargestellte Fühllogik 25 hat, wenn sie
von einer Gray-Code-Taktgebung Gebrauch macht, einen
üblichen Aufbau und dient in bekannter Weise zur Erzeugung der Signale READ 1, READ 2, STROBE, INHIBIO?
und WRITE, die für den Betrieb eines X/Y-Kernspeichers
benötigt werden»
Obwohl die vorstehende Beschreibung die Wirkungsweise
einer erfindungsgemäßen Anlage mit einer einzigen}
mit dem Speicheraystem ausammenwirkenden Zentraleinheit
"behandelt* ist es auch möglich, mehrere Zentraleinheiten
zusammen mit einem einzigen Speichersystem au betreiben«
Bei der in Fig. 11 dargestellten Ausführungsform ist
ein einziges Speichersystem 10, das eine Anzahl getrennter Speichermoduln umfaßt, wie sie vorstehend
behandelt worden sind, so ausgebildet und angeordnet,
609816/0697
daß zu ihm vier Zentraleinheiten 11, 12, 13 und 14
Zugriff haben, die auch mit AJZ), A1, B0 und B1 bezeichnet sind. Eine den Betrieb mit mehreren Zentraleinheiten
steuernde Steuereinheit 15 ist mit den vier Zentraleinheiten und dem Speichersystem so verbunden,
daß sie einen Multiplexbetrieb der Zentraleinheiten mit dem Speichersystem unter Berücksichtigung vorbestimmter
Prioritäten ermöglicht. Jede der Zentraleinheiten 11 bis 14 hat im Zeitmultiplex Zugang zu
der einzigen Adressen-Sammelleitung 16 und der einzigen Daten-Sammelleitung 17<» Diese Sammelleitungen wurden
oben bereits bezüglich des Betriebs mit nur einer Zentraleinheit behandelt. Der Zeitmultiplex-Betrieb
erfolgt unter dem Einfluß der Steuereinheit in der
Weise, daß eine geeignete Adresseninformation von der Zentraleinheit einem ausgewählten Speichermodul
zugeführt und Daten zwischen dieser Zentraleinheit und dem ausgewählten Speichermodul übertragen Werden
können. Die Schnittstellensignale zwischen jeder der Zentraleinheiten 11 bis 14 und der Steuereinheit 15
■umfassen jeweils fünf Speisesteueraignale 18, die
mit XMC1 bis XMG5 bezeichnet wird, wobei X für die
Jeweilige Bezeichnung A0, A1, B0 oder B1 der entsprechenden
Zentraleinheit steht, um Informationen bezüglich der Adressen und Datenabrufe von Jeder
Zentraleinheit 2ur Steuereinheit 15 2u übermitteln.
Drei zusätzliche Schnittst/ellensignale 19, die von der Steuereinheit 15 jeder Zentraleinheit zugeführt
werden, liefern Informationen über die Zulassung des
609816/0697
Antraf.a einer Zentraleinheit auf Zugang zu der Adressenoder
Daten-Sammelleitung. Die letztgenannten Signale sind in Fig. 1 mit XA.DDRSEL, XlJEMSEL und 3H50 "bezeichnet,
wobei X wiederum für die Bezeichnung A0, A1, B0 oder B1
der jeweiligen Zentraleinheit steht.
Die Schnittstellensignale zwischen der Steuereinheit und dem Speichersystem umfassen fünf Datenabrufsignale
von der Steuereinheit an die Speichereinheit, bei denen es sich effektiv um die gleichen Signale handelt, die
auch bei einem Betrieb mit nur einer Zentraleinheit dem Speichersystem augeführt werden uiid die hier mit
MGi bis MC5 bezeichnet sind. YJeiterhin finden vier
Anschluß-Codesignale Verwendung, die eindeutig die Adressen- und Datenanschlüsse der aufrufenden Zentraleinheit
bezeichnen und die im folgenden als APORT0,
APORTT, DPORT0 und DPORTI. bezeichnet sind. Zwei zuscätzliche
Schnittstellensignale werden von dem Speichersystem der Steuereinheit zugeführt, um anzuzeigen,
ob der gewählte Speichermodul in der Lage ist, einen Speicherzykius zu beginnen, und ob die in einem angewählten Speichermodul enthaltenen Daten zum Aualesen
bereit sind· Diese Signale sind die gleichen, wie sie als Speicherzustandsignale im Betrieb mit nur einer
Zentraleinheit verwendet werden und oben mit Mö'0 und
HtÖ1 bezeichnet sind. N
Pur einen Betrieb mit mehreren Zentraleinheiten müssen
die Speichermoduln in der Lage sein, die Zentraleinheit
zu identifizieren, die entweder einen Zugriff zu oder
609816/0697
eine Datenübertragung zu oder von einem speziellen Speichermodul verlangt. Diese Identifikation ist
durch, die Anschluß-Codesignale gewährleistet9 die
Adressenanschluß-(A-PORT) und Datenanschluß-(D-PORT)
Codesignale umfasseno Jeder Zentraleinheit ist ein
eindeutiger Anschlußcode zugeordnet· Wenn ein Speichermodul von einer aufrufenden Zentraleinheit ausgelöst
wird, wird das Adressenanschluß-Codesignal (A-PORT0
und A-PORT1) im Speichersystem zusammen mit der Adresse
zugesandt und es wird der Adressenanschluß-Cöde in dem
Speichermodul aufbewahrt, der außerdem in der oben beschriebenen Weise ausgelöst wird. Bevor Daten zu
oder von dem ausgewählten Speichermodul bei einem Schreib- oder Lesevorgang übertragen werden, muß
der aufbewahrte Adressenanschluß-Code mit dem zur Identifizierung dienenden Datenanschluß-Code (D-PORT0
und D-PORT1) übereinstimmen, der die Datenanforderung
begleitet. Demgemäß ist der Datenanschluß-Code für jede Zentraleinheit mit dem Adressenanschluß-Code
identisch.
Die spezielle Logik, die von der Steuereinheit 15
benutzt wird, wird anhand der Fig« 19 bis 28 beschrieben» In der folgenden Beschreibung werden
die Zentraleinheiten 11 bia 14 mit A0, A1, B0 und
B1 bezeichnet, wie es auch in Pig. 11 der Fall ist.
Bevor die Logikschaltungen im einzelnen beschrieben werden, soll der Zeitmultiplexbetrieb und die Prioritätssteuerung
anhand Fig. 12 behandelt werden. Wie
609816/0697
Fig, 12 zeigt, kann der kleinste Wortzyklus der
Anlage in eine ganze Anzahl aufeinanderfolgender Zeitabschnitte oder Phasen unterteilt werden. Bei
einer solchen, brauchbaren Zeitbeziehung, wie sie speziell in I1Xg. 12 dargestellt ist, ist der minimale
Wortzyklus der Anlage in zwei Phasen unterteilt, die mit Α-Phase und B-Phase bezeichnet sind. Demnach hat
in einem System, das von einem Minimum-Y/ortzyklus
von 200 ns Gebrauch macht, jede Phase eine Dauer von 100 naο
Die Anlage, die von den vier in Fig. 11 dargestellten
Zentraleinheiten Gebrauch macht, ist so ausgebildet, daß die Zentraleinheiten 11 und 12 (A0 und A1) zu den
Adressen- und Daten-Sammelleitungen nur während der Phase A Zugang haben, wogegen die Zentraleinheiten
13 und 14 (B0 und Bi) den Zugang zu diesen Sammelleitungen
nur während der Phase B erhalten. In einer Anlage, in der nur zwei Zentraleinheiten durch die
Steuereinheit gesteuert werden, kann die eine der A-Phaae und die andere der B-Phaae zugeordnet sein.
In einem solchen Pail kann, solange die Zentraleinheiten verschiedene Speichermodule adressieren, keinerlei
Verminderung in der Geschwindigkeit der Programmausführung
eintreten. Ein Problem stellt sich nur, wenn beide Zentraleinheiten Zugriff zum gleichen
Speichermodul verlangen. In diesem Fall kann eine zu einer Zeitaufteilung führende Priorität eingerichtet
werden.
609816/0697
In Fällen, in denen die Steuereinheit den Verkehr von vier Zentraleinheiten mit einer einzigen Speichereinheit
überwacht, können keine Konflikte bezüglich des Zuganges zu Adressen- und Daten-Sammelleitungen
auftreten, solange die Zentraleinheiten, die in einer der beiden Phasen arbeiten, nicht gleichzeitig Zugang
zu der gleichen Sammelleitung fordern und solange eine Zentraleinheit, die in der Α-Phase arbeitet, keinen
Zugriff zu dem gleichen Bpeichermodul fordert wie
eine in der B-Phase arbeitende Zentraleinheit. Demgemäß muß bei einer Anlage mit vier Zentraleinheiten
für den Fall, daß eine der Zentraleinheiten der Α-Phase Zugriff iü dem gleichen Speichermodul verlangt
wi§ eine Zentraleinheit der B-Phase eine geeignete Interphasensteuerung vorgesehen sein, um
eine geeignete Arbeitspriorität zwischen den Zentraleinheiten vorzusehen«. Wenn weiterhin eine in einer
bestimmten Zeitphase arbeitende Zentraleinheit gleichzeitig mit der anderen in der gleichen Zeitphase
arbeitenden Zentraleinheit Zugang zu der Adressenöder der Daten-Sammelleitung haben möchte, muß eine
PrioritätaSteuerung innerhalb der Phase vorgesehen
sein·
Die Prioritätasteuerung innerhalb der Phase wird
anschließend zunächst in bezug auf die Α-Phase behandelt. Das Prinzip dieser Phasensteuerung ist
ebenfalls auf die B-Phase anwendbar.
609816/0697
Da die "beiden Zentraleinheiten A0 und A1 die gleiche
Phase teilen, kann einer Zentraleinheit willkürlich eine höhere Priorität zugeordnet werden als der
anderen. So kann "beispielsweise der Zentraleinheit A$
die höhere Priorität zugeordnet werden, so daß, wenn A.0 einen Zugriff zu einem Speichermodul fordert, der
Zugriff so schnell wie möglich zugelassen wird«, Jede laufende Datenverarbeitung, die von der Zentraleinheit
Al ausgeführt wird, wird -unterbrochen, so daß die
Zentraleinheit A£$ die Datenverarbeitung mit einem Minimum an zeitlicher Verzögerung aufnehmen kann.
Wie die Steuerung der Prioritäten innerhalb jeder Phase erfolgt, wird bei einer Betrachtung von I1Ig. 11
und der Diagramme nach den Pig. 13 bis 16 besser ver_
ständlich. Wie aus Pig. 11 ersichtlich, erhält eine Zentraleinheit dann und nur dann Zugang zu der Adressen-Sammelleitung,
wenn ihr charakteristisches Adressen-Wählsignal, beispielsweise das Signal A0ADDRSKL oder
AlADDRSüiL erzeugt wird. Weiterhin wird jeder Zentraleinheit
der Zugang zu einer Datenleitung dann und nur dann freigegeben, wenn ihr Speicher-Wählsignal,
nämlich A^MiCMSEL oder AlkEMSEL gebildet wird* In
dieser Hinsicht und mit bezug auf Fig. 11 werden die Schnittstellensignale zwischen der Steuereinheit
und jeder Zentraleinheit nachstehend in bezug auf die
Zentraleinheit A0 beschrieben. Es versteht sich, daß
die entaprechenden Signale die gleichen Punktionen bezüglich der anderen Zentraleinheiten ausführen.
609816/0697
Demgemäß zeigt die Bildung des Signales A0MG1 durch .
die Zentraleinheit A0 an, daß diese Zentraleinheit die Durchfahrung eines Speicherzyklusses wünscht.
V/enn sie von der Steuereinheit ein Signal A0ADDRSEL empfängt, das die Verfügbarkeit der Adressen-Sammelleitung
anzeigt, führt die Zentraleinheit A0 der Adressen-Sammelleitung 16 eine 18-Bit-Adresse zu,
um hierdurch einen durch die Adresse identifizierten Speichermodul aufzurufeno Das Signal A0MC1 "bleibt
"bestehen, solange das Signal A0MS0 vorhanden ist.
Die Erzeugung des Signals A0MG2 durch die Zentraleinheit
A0 zeigt an, daß diese Zentraleinheit den gegenwärtigen Aufruf eines Speicherzyklus zu sperren
wünscht. Demgemäß kann ein solches Signal nur vorliegen, wenn auch das Signal A0MO1 vorliegt. Bei
Vorliegen des Signals A0MC2 wird das Speichersystem in geeigneter Weise die Anforderung eines Speicherzyklus
durch die Zentraleinheit A0 unbeachtet lassen. Das Signal A0MC2 bleibt bestehen, solange das Signal
A0MB0 vorhanden, ist»
Das Signal A0ADDKSEL wird von der Steuereinheit 15
gebildet, um anzuzeigen, daß die aufrufende Zentraleinheit Zugang zur Adressen-Sammelleitung hat· Diese
Anzeige setzt die aufrufende Zentraleinheit in Stand, die geeignete 18-Bit-Adresse auf die körperliche
Adressen-Sammelleitung 16 zu geben.
6098 1 6/0697
Die Bildung des Signals A0MEMSEL durch die Steuereinheit
zeigt der anfordernden Zentraleinheit A0 an, daß sie Zugang zur Daten-Sammelleitung für die Übertragung
von Lese- oder Schreibdaten hat. Bei einem Sehreib-Vorgang setzt diese Anzeige die aufrufende
Zentraleinheit in den Stand, eine 16-Bit-Schreibinformation
auf die Daten-Sammelleitung zu geben.
Das Signal A0MS0 wird von der Steuereinheit 15 während
der Α-Phase flur dann gebildet, wenn eine Adressenoder Datenübertragung von oder zu der Zentraleinheit A0
im Gange ist, und während aller B-Pha3en. Wenn ein solches Signal während der Α-Phase vorliegt, zeigt es
an, daß die Adressen- oder Datenübertragung, die von der Zentraleinheit A0 gevninscht wird, nicht stattfinden
kann. Demgemäß muß die anfordernde Zentraleinheit alle ihre Steuerleitungen im Ruhezustand
halten, solange das Signal A0MS0 vorliegt. Bezüglich der Prioritätssteuerung innerhalb eines Zeitabschnittes,
wie z.B. zwischen den Zentraleinheiten A0 und A1, können bei der Erläuterung der Funktion der Steuereinheit
bei der Betriebssteuerung verschiedene Fälle unterschieden werden« Da der Zentraleinheit A0 willkürlich
die höchste Priorität zugeordnet wurde, ist das System so organisiert, daß die Zentraleinheit A1
während der Α-Phase ständig Zutritt zu der Speichereinheit hat, solange die Zentraleinheit A0 nicht
einen Speicherzyklus fordert. Es können vier Fälle
809816/0697
betrachtet werden, tun das Verständnis der Prioritätsregelung
zu erleichtern. Diese vier Fälle sind beispielhaft für typische Situationen, "bei denen eine
PrioritätsZuordnung notwendig ist.
FALL 1
Für diesen Fall wird angenommen, daß die Zentraleinheit
AjZi nacheinander Zugriff zu zwei verschiedenen Speichermoduln wünscht und daß während der Datenübertragung
bezüglich des zweiten Moduls die Zentraleinheit A1 Zugriff zu einem dritten Bpeichermodul
haben möchte. Die zur Erläuterung der Funktion benötigten Signale sind in Fig. 13 dargestellt. Wie
dort ersichtlich, zeigt während der ersten A-Phase das Signal A0MC1 die Forderung der Zentraleinheit A0
auf Zugang zu der Adressen-Sammelleitung an„ Da die Adressen-Sammelleitung nicht von der Zentraleinheit A1
besetzt ist, ist der Zentraleinheit A0 der Zugang möglich« Demgemäß erzeugt die Steuereinheit das
Signal Ai)ADDRSiILe Demnach wird die Adresse des
ersten gewählten Speichermoduls, der als MOD 1 bezeichnet ist, auf die Adressen-Öammelleitung
gegeben* Während der nächsten A-Phaae verlangt die Zentraleinheit A0 Zugriff zu einem zweiten
Modul MOD 2 und empfängt das Signal A0ADDRSEL, welches anzeigt, daß die Adressen-Sammelleitung
frei istο Daraufhin wird die Adresse des Moduls MOD 2
auf die Sammelleitung gegeben. Gleichzeitig werden die Signale A0MC3 und A0MG4 gemäß einem Code derart gebildet,
609816/0697
daß sie den Aufruf für eine Datenübertragung in bezug auf die Daten in dem zuerst gewählten Speichermodul,
also eine Lese- oder Schreiboperation anzeigen,, Y/enn
die Daten für eine Übertragung noch nicht zur Verfügung stehen, d.h., wenn die Geschwindigkeit des Speicherzyklus
so gering ist, daß ein Zugriff zu den Daten nicht innerhalb eines einzigen Befehlswortzyklus
möglich ist, stehen die Daten für eine Übertragung nicht zur Verfügung, so daß die Anforderung während
der laufenden Α-Phase nicht zugelassen werden kann und keine Daten auf die Daten-Sammelleitung gegeben
werden. Während der zweiten Α-Phase wird das Signal A0MS0 gebildet, um anzuzeigen, daß die Zentraleinheit A0
bis zur nächsten Α-Phase warten muß, weil das Mikrobefehlswort nicht vollständig gebildet werden kann.
In diesem Pail verlangt daher das MikrobefehlsWört
das Aufgeben der Adresse des Moduls MOD 2 auf die Adressen-Sammelleitung und die Übertragung der Daten
des Moduls MOD 1 auf die Daten-Sanmelleitung. Da die
letztgenannte Übertragung nicht stattfinden kann, wird das Signal AJ3MS0 gebildet und das Mikrobefehlswort bie
zur nächsten A-Phase gespeichert. Es sei bemerkt, daß die Steuereinheit solange, wie bei den Zentraleinheiten
A0 oder Ai eine Übertragung anhängig ist, während der B-Phase automatisch die Signale A0MS0 oder A1MS0 bildet.
Während der nächsten Α-Phase wird von der Steuereinheit das Signal AgfofKMS"KE gebildet, um anzuzeigen, daß die
Daten des Moduls MOD 1 zur Übertragung zur Verfügung
609816/0697
steheno Demgemäß werden die Daten von diesem Speichermodul
zur Zentraleinheit A0 auf der Daten-Sammelleitung übertragen und es wird die Adresse für den Modul MOD 2
auf die Adressen-Sammelleitung gegeben. Das Signal A0MS0 ist während der Adressen- und Datenübertragung auf hohem
Pegel. Während der folgenden Α-Phase begehrt die Zentraleinheit Al Zugang zu einem dritten Modul MOD 3» während
die Zentraleinheit A0 gleichzeitig Zugang zu der Daten-Sammelleitung zur Übertragung von Daten vom Modul MOD 2
verlangt. Nunmehr liefert die Steuereinheit das Signal A0M"FMSl!5jt um anzuzeigen, daß die Daten-Sammelleitung
für eine Übertragung von Daten vom Modul MOD 2 zur Verfügung steht, während gleichzeitig das Signal A1ADDRSEL
erzeugt wird, um anzuzeigen, daß der Zentraleinheit A1 die Adressen-Sammelleitung zur Aufgabe der Adresse des
von der Zentraleinheit Al gewünschten Speichermoduls MOD
zur Verfügung steht. In beiden Fällen liegen die Signale A0MS0 und A1MS0 nicht vor, so daß die entsprechenden
Daten- und Adressen-Übertragungen auf den entsprechenden Sammelleitungen stattfinden können« Wahrend der nächsten
Α-Phase hat die Zentraleinheit A0 ihre Datenübertragung von dem aufgerufenen Speichermodul abgeschlossen, ao daß
die Daten-Sammelleitung für die Zentraleinheit Al zur
übertragung von Daten bezüglich des aufgerufenen Speichermoduls MOD 3 zur Verfügung steht. Zu diesem
Zeitpunkt sind die Daten jedoch nicht gültig, ao daß sie nicht auf die Daten-Sammelleitung gegeben werden
können, bis festgestellt wird, daß das Signal A1MS0 niedrig ist, um das Mikrobefehlswort bis zur folgenden
609816/0697
AvPhase festzuhalten, in der die Daten ihre gültige Form angenommen haben und zur Übertragung bereit sind·
In diesem Zeitpunkt wiru das Signal A1MEMSEL erneut festgestellt und es werden die Daten vom Modul MOD 3
zur Zentraleinheit A1 auf der Daten-Sammelleitung in der gewünschten Weise übertragen. Hier ist das Signal
A1MS0 wiederum auf hohem Pegel.
FALL 2
In diesem Fall begehren die beiden Zentraleinheiten A0 und A1 gleichzeitig Zugriff zu zwei verschiedenen
Speichermodulnο Bei der angenommenen Prioritätssteuerung wird der Zentraleinheit A0 der Zugriff
zu dem Speichermodul zuerst gestattet, weil ihm die höhere Priorität zugeordnet ist, und es kann diese
Zentraleinheit die Datenübertragung abschließäh, bevor die Zentraleinheit A1 Zugriff zu dem von ihr
gewählten Speichermodul erhält. Fig. 14 zeigt die hierbei vorkommenden Signale in der gleichen Weise,
wie sie anhand Fig* 13 behandelt worden ist, Wie ersichtlich, wird die Adresse für den von der Zentraleinheit
A1 gewählten Speichermodul erst in der A-Phaae
auf die Adressen-Sammelleitung gegeben, welche der Α-Phase folgt, in der die Adresse des Speichermodule
aufgegeben wurde, der von der Zentraleinheit A0 aufgerufen
wurde. Die Adresse des Moduls, der von der Zentraleinheit A1 gewählt wurde, kann in dem gleichen
Zeitabschnitt auf die Adressen-Sammelleitung gegeben werden, indem die von der Zentraleinheit A0 verlangte
609816/0697
Datenübertragung auf der Daten-Sammelleitung stattfindet,
auch wenn die tatsächliche Datenübertragung bezüglich der Zentraleinheit A0 nicht vor der folgenden
Α-Phase stattfindet. Die Datenübertragung von dem von der Zentraleinheit Al gewählten Speichermodul
kann nicht stattfinden, bevor die von der Zentraleinheit A0 geforderte Datenübertragung vollständig
abgeschlossen ist, also bis zu dem Zeitpunkt, zu dem die entsprechenden Signale A1MS0 und Ä0MS0 wie
dargestellt nicht gebildet werden·
FALL 5
In diesem Fall fordert die Zentraleinheit A0 Zugang
zu einem ausgewählten Speichermodul, während die Zentraleinheit A^. mit einer Datenübertragung von
einem vorher gewählten Speichermodul befaßt ist· Wie Fig. 15 zeigt, kann unter diesen Umständen zwar
die Zentraleinheit A0 Zugriff zu dem ausgewählten Speichermodul nehmen, jedoch keine Datenübertragung
veranlassen, bis die Datenübertragung bezüglich des von der !Zentraleinheit Al gewählten Moduls abgeschloa-
ien let« Selbst dann, wenn die Daten für die von der
Zentraleinheit A1 geforderte Übertragung in dem Zeitpunkt,
in dem die Zentraleinheit A0 den Zugriff zu
einem gewählten Modul fordert, zur Übertragung noch nicht bereit sind, wird der Zentraleinheit A1 gestattet,
die Datenübertragung während der folgenden A-Phase
abzuschließen, bevor die Datenübertragung für den von der Zentraleinheit A0 gewählten Modul freigegeben
609816/0697
wird, tua ein Festfahren des Speichersystems zu verhindern,
obwohl die Zentraleinheit A0 die höhere Priorität hat. Wie der folgende, nachstehend "behandelte
Fall zeigt, muß die Zentraleinheit A1 warten, bis alle Datenübertragungen für die Zentraleinheit A0 abgeschlossen
sind, wenn die Zentraleinheit A0 den Zugriff zu den Adressen- und Daten-Sammelleitungen für folgende
Zugriffe zu den Speichermoduln und Datenübertragungen behalten will.
FALL__4
In diesem Fall begehren sowohl die Zentraleinheit A1 als auch die Zentraleinheit A0 Zugang zu zwei aufeinanderfolgenden
Speichermoduln, und zwar beginnt beispielsweise die Anforderung der Zentraleinheit A1
vor der Anforderung der Zentraleinheit k0v Wie in
Fig. 16 dargestellt, adressiert die Zentraleinheit Al
den von ihr zuerst gewählten Speichermodul, nämlich den Modul MOD 1· Während sie in der nächsten A-Phase
eine Datenübertragung verlangt, begehrt die Zentraleinheit A0 Zugriff zu dem von ihr gewählten Modul,
beispielsweise dem Modul MOD 3· Da der Zentraleinheit A0
eine höhere Priorität gegeben wurde als der Zentraleinheit
A*l, erhalt sie vorrangig den Zugang zu der
Adressen-Sammelleitung während der zweiten A-Phase, so daß ein Zugriff der Zentraleinheit A1 zum Speicher,
beispielsweise zum Modul MOD 2, verhindert wird und die gewählte Adresse für den Modul MOD 3 von der
Zentraleinheit A0 auf die Adressen-Sammelleitung gegeben werden kann. Während der nächsten A-Phase
609816/0697
verlangt das Befehlswort der Zentraleinheit A1 eine Datenübertragung bezüglich des Speichermoduls MOD
und eine Adressenübertragung für den ausgewählten Speichermodul MOD 2O Da jedoch die Zentraleinheit A0
die Priorität über die Adressen-Sammelleitung für die folgende Adressierung des ausgewählten Bpeichermoduls,
beispielsweise des Moduls MOD 4·, behält, kann der Befehl der Zentraleinheit A1 nicht voll ausgeführt
werden. Um jedoch einen Verlust der Daten zu vermeiden, zu denen die Zentraleinheit A1 bezüglich
des gewählten Moduls MOD 1 Zugriff erhalten hat, werden die abgerufenen Daten in ein Pufferregister
gebracht, das sich in der Steuereinheit befindet und in Fig. 16 durch A1BUF identifiziert ist, so daß
während folgender Arbeitszyklen die Daten im Register A1BUP erhalten bleiben, bis sie auf der Daten-Sammelleitung
übertragen werden können. Das Eingeben der Daten in das Pufferregister gibt auch die Möglichkeit,
daß diese Daten in den Speichermodul MOD 1 wieder eingeschrieben werden, so daß sie für den Zugriff
durch eine andere Zentraleinheit, beispielsweise die Zentraleinheit A0, zur Verfügung stehen* Wenn
die Adressen-Sammelleitung frei wird, kann die von der Zentraleinheit A1 gewählte Adresse des Moduls MOD
auf diese Adressen-Sammelleitung gegeben werden. Inzwischen ist die Zentraleinheit A0 in der Lage, die
Daten aus dem Modul MOD 3 auf die Daten-Sammelleitung
zu bringen. Da die Zentraleinheit A0 ihren Zugang zu
809816/0697
25A201O
der Daten-Sammelleitung behält, müssen die im Register A1BUF gespeicherten Daten darin gehalten werden, bis
die Daten-Sammelleitung verfügbar wirdo Infolgedessen
ist eine Übertragung der Daten aus dem Register A1BUF auf die Daten-Sammelleitung erst möglich, nachdem die
Datenübertragung bezüglich des von der Zentraleinheit k0 adressierten Speichermoduls MOD A- beendet ist. Die
Datenübertragung bezüglich des von der Zentraleinheit A1 ausgewählten Moduls MOD 2 kann dann in der nächstfolgenden
Α-Phase erfolgen, wie es Fig. 16 zeigt. Bei
jeder der vorstehend genanten Operationen sind die geeigneten Signale A0MS£J und A1MS0 im niedrigen Zustand,
wenn der Mikrobefehl nicht ausgeführt werden kann, und im hohen Zustand, wenn dessen Ausführung möglich ist.
Die vorstehend als Beispiele beschriebenen Fälle, bei welchen den Funktionen der Zentraleinheiten A0
und A1 geeignete Prioritäten zugeordnet worden sind, befassen sich im wesentlichen mit den Prioritäten
innerhalb der Arbeitsphasen oder Zeitabschnitte· Diese Fälle gelten analog auch für den Betrieb der
Zentraleinheiten B0 und B1. Obwohl die Steuereinheit auf diese Weise wirksam die gewünschten Prioritäten
erteilen kann, um beim Betrieb entstehende Konflikte
innerhalb jeder Phase zu lösen, stellt sich ein Problem, wenn eine in der Α-Phase aktive Zentraleinheit zu dem
gleichen Speichermodul Zugriff haben will, mit dem gefcade eine Zentraleinheit der B-Phase verkehrt. Wenn
nicht auch in diesem Fall für eine geeignete Zuordnung
609816/0697
von Prioritäten Sorge getragen wird, kann einer bevorrechtigten Zentraleinheit, beispielsweise der
Zentraleinheit A0, der Zugriff zu einem solchen Speichermodul verwehrt bleiben, bis eine Zentraleinheit
der B-Phase mit geringerer Priorität, beispielsweise die Zentraleinheit B1, den Verkehr mit
einem solchen Speichermodul beendet hat· Die hierdurch bedingte Wartezeit könnte unter gewissen Bedingungen
sehr erheblich sein. Ohne eine Prioritäts-Zuordnung im Verhältnis der in verschiedenen Phasen arbeitenden
Zentraleinheiten kann es also vorkommen, daß eine Zentraleinheit mit hoher Priorität, wie die Zentraleinheit
A0, eine erhebliche Latenzzeit aufweist, also eine Zeit, welche die Zentraleinheit abwarten muß, um
Zugriff zu einem gewählten Speichermodul zu erhalten.
Eine wirksame Zwischenphasen-PrioritätsZuordnung kann
gemäß dem folgenden Codierscheiaa erfolgen, das sich
auf die Anschluß-Codesignale bezieht.
609816/0697
0 Die Zentraleinheit mit der höchsten
Priorität, beispielsweise die Zentraleinheit A0, für welche die kleinste
Wartezeit beim Zugriff zu einem ausgewählten Speichermodul vorgesehen ist,
i Bezeichnet die Zentraleinheit mit der — DÄehsthöehsten Priorität, z.B. die
Zentraleinheit B0., für welche eine minimale Wartezeit vorgesehen ist,
solange die Zentraleinheit mit der höchsten Priorität nicht Zugriff zu
dem gleichen Speichermodul verlangte
0 Bezeichnet eine Zentraleinheit einer
Phase, mit einer gemeinsamen unteren Priorität, beispielsweise die Zentraleinheit
A.1, für die eine minimale Wartezeit nur solange vorgesehen ist,
wie keine andere Zentraleinheit, nämlich eine der Zentraleinheiten
A0, B0 oder B1, zu dem gleichen Speichermodul Zugriff verlangt.
Bezeichnet eine Zentraleinheit einer Phase, mit einer gemeinsamen unteren
Priorität, beispielsweise die Zentraleinheit B1, für die eine minimale "Wartezeit nur solange vorgesehen ist,
wie keine andere Zentraleinheit, nämlich eine der Zentraleinliexten A0, B0 oder A1, zu dem gleichen
Speichermodul Zugriff verlangt.
809816/0697
Wie die vorstehende Tabelle zeigt, wurde den beiden .
Zentraleinheiten A1 und B1 mit der kleinen Priorität tatsächlich die gleiche Priorität zugeordnet, so daß,
wenn ein öpeichermodul gerade mit der Zentraleinheit A1 zusammenarbeitet und ein Aufruf von der Zentraleinheit B1
vorliegt, der Speichermodul automatisch bei der nächsten B-Phase, die nach dem Abschluß des Speicherzyklus folgt,
auf die Zentraleinheit B1 umschaltet, vorausgesetzt, daß keine Aufrufe von einer der Zentraleinheiten A0 oder B0
mit höherer Priorität vorliegt. Beim Arbeiten mit der vorstehend behandelten Prioritätslogik wird der Anschlußcode
der Zentraleinheit, die den Speichermodul als erste auslöst, in geeigneter Weise gespeichert. Wenn während
der Zeit, während der der Speichermodul besetzt und ein solcher Anschlußcode gespeichert ist, der Speichermodul
einen Aufruf von einer Zentraleinheit mit höherer Priorität erhält, wird der vorher gespeicherte Anschlußcode durch
den Anschlußcode höherer Priorität ersetzt» Wenn ein solcher Anschlußcode höherer Priorität gespeichert wird,
wird ein Prioritäts-Umschalt-Flipflop in dem Speichermodul
gestellt, das ein Signal PSP liefert, so daß während des nächsten Speicherzyklus automatisch auf den
Anschluß mit der höheren Priorität umgeschaltet wird, selbst wenn ein solcher Vorgang ein Umschalten der
Betriebsphase erfordert. Wenn eine weitere Anfrage mit einem Anschlußcode noch höherer Priorität eintrifft,
dann wird der vorher gespeicherte Anschlußcode gelöscht und es wird der neue Anschlußcode mit noch
höherer Priorität gespeichert. Wenn der Speichermodul frei ist, wird es nur den Aufruf von der Zentraleinheit
annehmen, deren Anschlußcode gespeichert ist oder deren Anschlußcode einen gespeicherten ersetzt hat.
609816/0697
Y/enn beispielsweise von der Zentraleinheit B1 ein
Speicheriaodul gewählt und dadurch der Speichermodul in den Besetzt-Zustand gebracht worden ist und die
Zentraleinheit A1 Zugriff zu diesem Speicheriaodul begehrt, so wird dieses -Begehren abgewiesen, weil
der Speichermodul gerade besetzt isto Der Anschlußcode
der Zentraleinheit A1 wird jedoch gespeichert und es wird das Prioritäts-Uinschalt-Flipflop gestellt,
so daß beim nächsten Speicherzyklus der Zentraleinheit A1 der gewünschte Zugriff zu dem Speichermodul freigegeben
wird. Wenn der Speichermodul in der B-Phuse frei wird, wird er jede weitere Anfrage der Zentraleinheit
B-i zurückweisen und statt dessen in der
nächsten Α-Phase die Anfrage der Zentraleinheit A1 annehmen.
Der Prioritätsfluß hätte in den vorstehend genannten beiden Fällen unter den folgenden Bedingungen umgeleitet
werden können. Insbesondere hätte in dem Fall, daß im Zeitpunkt des Freiwerdens des von der Zentraleinheit
B1 gewählten Speichermoduls ein Aufruf von
dar 'Zentraleinheit B0 vorläge, dor üpeichormodul den
Aufruf der Zentraleinheit B0 angenommen. Dn die Zentraleinheit B0 eine höhere Priorität hat als die Zentraleinheit
B1, hätte die Steuereinheit zugelassen, daß die Zentraleinheit B0 die Datenübertragungen während
der B-Phasen abschließt«.
609816/0697
Wenn in den Zeitpunkt, in dem der von der Zentral einheit B1 gewählte Speiehermodul frei wurde und
zur Α-Phase umschaltete, ein Aufruf für diesen Speichermodul von der Zentraleinheit A0 vorliegt,
würde der Aufruf der Zentraleinheit Al von der Steuereinheit zurückgehalten werden, während der
Aufruf der Zentraleinheit A0 freigegeben würde.
Zwei weitere Beispiele zur Veranschaulichung der Prioritätssteuerung im Verhältnis zwischen den
Arbeitsphasen werden im folgenden anhand der Pig. 17 "und 18 beschrieben.
In diesem in Pig. 17 veranschaulichten Fall wünscht
die Zentraleinheit A1 Zugang zu zwei verschiedenen Speichermoduln, nämlich den Moduln MOD 1 Und MOD 2,
und eine entsprechende Datenübertragung. Die Zentraleinheit Bi wünscht jedoch Zugriff zu dem letztgenannten
Speichermodul MOD 2 und löst diesen Speichermodul aua, "bevor die Zentraleinheit A1 Zugang Zu diesem Öpeicharmodul
erhalten hat. Wie ersichtlich, kaim der Böfehl
der Zentraleinheit Al, der ein Adressieren dea Speiehermoduls
MOD 2 und eine Übertragung der Daten dös Speichermoduls MOD 1 verlangt, nicht ausgeführt werden,
weil der Speichermodul MOD 2 durch das Adressieren durch die Zentraleinheit Bi und die geforderte Datenübertragung
besetzt ist· Demgemäß werden die Daten von dem Speichermodul MOD 1 auf das Ai-Speicherregiater für eine vorübergehende
Speicherung übertragen, was durch das Signal A1BUF
609816/0697
angezeigt wird, während die Zentraleinheit B1 die Datenübertragung bezüglich des Moduls MOD 2 vollendet
und das automatische Wiedereinschreiben der Daten stattfindet. Nach der letztgenannten Datenübertragung
kann die Zentraleinheit A1 den Speichermodul MOD 2 adressieren und gleichzeitig die Daten
des Speichermoduls MOD 1 von dem Pufferspeicher auf
die Datenleitung übertragen. Anschließend kann die Übertragung der Daten des Speichermoduls MOD 2 auf
die Daten-Sammelleitung stattfinden, wie es Fig. 17 zeigt.
FALL 6 '
Der in Fig. 18 veranschaulichte Fall betrifft die Verwendung der vorstehend behandelten Zwischenphasen-PrioritätsZuordnung
bei Verwendlang eines Hochgeschwindigkeita-Speichers,
bei dem beispielsweise der Speicherzyklus die gleiche Dauer hat wie die Mindestdauer eines
Befehlswortzyklus. Beim dargestellten Fall begehren die,
beiden Zentraleinheiten A1 und B1 Zugriff zu dem gleichen
Speichermodul, wobei der Aufruf der Zentraleinheit A1
vor demjenigen der Zentraleinheit B1 vorliegt. In diesem
Fall muß die Datenübertragung bezüglich der Zentraleinheit Ai abgeschlossen sein, bevor eine Datenübertragung
bezüglich der Zentraleinheit B1 stattfinden kann, wie es Fig. 18 zeigt.
Sie spezielle Ausbildung einer Aueführungeform einer
Logik zur Steuerung des Betriebes von mehreren Zentraleinheiten mit einer Speichereinheit, welche die oben
609816/0697
beschriebenen Prioritäts-Zuordnungen ermöglicht, ist für vier Zentraleinheiten und ein Speichersystem,
das eine Vielzahl von Speichermoduln umfaßt, in den Fig. 2 bis 10 und 19 bis 28 dargestellt. Die Fig. 19
bis 28 zeigen die Logik- und Steuerlereise, die in der Steuereinheit 15 verwendet werden und welche die benötigten
Schnittstellendignale bezüglich der Steuereinheit und der vier Zentraleinheiten sowie der
Speichereinheit sowie auch die in der Steuereinheit benötigten, internen Steuersignale erzeugen, während
die oben behandelten Fig. 2 bis 10 ein Speichermodul des Speichersystema 10 und die Logik- und Steuerkreise
zur Steuerung der Operation eines solchen Moduls und zur Erzeugung der gewünschten Schnittstellensignale
bezüglich des Speichers und der Zentraleinheiten sowie die im Speichermodul benötigten internen Steuersignale
dienen.
Fig„ 19 zeigt in Form eines allgemeinen Blockschaltbildes
den Aufbau der Steuereinheit 15» in Aer verschiedene
Logikschaltungen dazu benutzt werden,
Schnittstellenaignale von den Zentraleinheiten und
der Speichereinheit zu empfangen und die gewünschten Steuersignale für die Zentraleinheiten und die Speichereinheit
zu erzeugen. So erzeugt die Adressenlogik 20 die Signale XADDRSEL, XMEMSEL und XMS0 für jede der
Zentraleinheiten, wobei X jeweils für eine der Bezeichnungen A0, A1, B0 und B1 der Zentraleinheit
steht, in Abhängigkeit von den von der Speichereinheit
609816/0697
gelieferten Speicherzustandsignale MS0 und MS1 und den von den Zentraleinheiten gelieferten Speichersteuersignalen
XKlGf, bis XMC5· Eine spezielle Ausführungsform
der Adressenlogik 20 wird anhand der Fig. 20 und 21 behandelt.
Die Speichersteuerlogik 21 benutzt die von der Adressenlogik
20 zugeführten Signale XMBMSEL zusammen mit den Speichersteuersignalen XMC-T bis XMC 5 von den Zentraleinheiten,
um die entsprechenden Steuersignale MC1 bis MC5 für die Speichereinheit zu bilden· Eine spezielle
Ausführungsform einer Speichersteuerlogik ist in Fig. im einzelnen dargestellt. Die Anschlußlogik 22 benutzt
die von der Adressenlogik 20 in geeigneter Weise erzeugten internen Steuersignale zur Erzeugung der Anschlußcodesignale
A PORT und D I3ORi für die Zentraleinheit. Eine
spezielle Ausfuhrungsform einer solchen Logik ist in
den Fig. 23 und 24· im einzelnen dargestellt. Die A-Phasen-Anschlußlogik
23 und die B-Phasen-Anaohlußlogik 24· benutzen
die Speicher Zustandsignale MS$ und MÜFf, die von
der Speichereinheit geliefert werden, und die Signale
XM01 bis XM05, die von den. Zentraleinheiten geliefert
werden, um den Betrieb der Anschlüsse in den A- und B-Phasen zu steuern, die mit geeigneten Steuersignalen
versorgt werden, welche den laufenden Betrieb, den Warte- und den Speicherzustand der Anschlüsse anzeigen.
Eine spezielle Ausführungsform einer solchen Logik iat
in den Fig. 25 und 26 dargestellt. Einzelheiten der Registerlogik 25 ergeben sich aus den Fig. 2? und 28.
609816/0697
Bei der in Fig. 20 dargestellten Ausführungsform
der Adressenlogik 20 findet eine Anzahl von JK-Flipflops 31 bis 34- dazu Verwendung festzustellen,
welche der vier Zentraleinheiten den Zugang zu der Adressen-Sammelleitung oder zu der Daten-Sammelleitung
zur Übertragung von Daten zu oder von einem Speichermodul während der Α-Phase oder der B-Phase
erhält. Das Vorliegen einer Α-Phase oder einer B-Phase Wird durch ein Systemtaktsignal definiert,
das in einer Einheit der datenverarbeitenden Anlage erzeugt und einem JK-Flipflop 30 zugeführt wird, um
an dessen Ausgängen die geeigneten Taktsignale PHASE A und PHASE B zu erzeugen«, Die Form dieser Taktsignale
ist in Fig. 12 dargestellt. Die Flipflops 31 und liefern geeignete Adressen- und Speicher-Wählsignale
für die Zentraleinheiten A0 und A1, wogegen die Flipflops 33 und 34- die Adressen- und Speicher-Wählaignale
für die Zentraleinheiten B0 und B1 erzeugen. Gemäß der in Fig. 20 veranschaulichten
Logik wird beispielsweise für die Zentraleinheiten A0 und A1 das Signal A1ADDR8EL für eine Übertragung
bezüglich der Zentraleinheit A1 so lange erzeugt, wie die Zentraleinheit A0 nicht den Zugang zu der Adressen-Sammelleitung
durch Bildung des Signals Λ0Μ01 fordert.
Im letzten Fall wird ein Wählsignale BELA0 für die Zentraleinheit A0 gebildet, um ein Signal AjöADDKSEL
zu erzeugen, das anzeigt, daß der Zugang zu der Adressen-Sammelleitung der Zentraleinheit A0 freigegeben
wurde«
609816/0697
In gleicher V/eise wird der Zugang zu der Daten-Sammelleitung der Zentraleinheit A1 freigegeben,
was durch die Erzeugung des Signals A1MEMSEL angezeigt
wird, sofern nicht die Zentraleinheit A0 den Zugang zu dem gleichen Speichermodul fordert und
einen bevorrechtigten Zugriff hat. Ein solcher bevorrechtigter Zugriff kann nur so lange gewährt werden,
wie der Zentraleinheit A1 nicht bereits schon vorher Zugang zu der Daten-Sammelleitung gestattet wurde,
was durch das Vorliegen des Signals AIEEND angezeigt
wird, oder so lange, wie die Zentraleinheit A1 nicht die ausgewählten Daten in das Pufferregister A1 eingibt,
was durch das Signal A1BUFL angezeigt wird, oder solange wie die Zentraleinheit A1 eine laufende
Datenübertragung noch nicht abgeschlossen hat, was durch das Signal A1XFER angezeigt wird, oder solange
kein Signal vorliegt, das eine Unterbrechung der Punktion der Zentraleinheit A0 verlangt, was durch
das Signal HOLDA0 angezeigt wird«,
Die gleiche Wirkungsweise bezüglich der Adröaaen*-
und Bpeicherwahl ergibt aich für die Zentraleinheiten
und ΒΊ durch die Funktion der JK-Flipflops 33 und
Der restliche Teil der Adressenlogik 20, der zur Bildung
der zur Rückmeldung an die Zentraleinheiten dienenden Signale SSsU dient, ist in Fig. 21 dargestellt. Wie
ersichtlich werden die in Fig. 20 dargestellten Adressen- und Speicher-Wählsignale zusammen mit den Speicherzustandsignalen
Es!3 und MS1 der Bpeichereinheit und
609816/0697
den Speichersteuersignalen XMG1 bis XMC4- kombiniert,·
um die Signale XMS0 zu erzeugen, die durch ihr Vorhandensein anzeigen, welche der Zentraleinheiten die
Adressen- oder Daten-Sammelleitungen besetzt halten,,
Die Logik zur Erzeugung der Speichersteuersignale bis MC 5, die der Speichereinheit von der Speichersteuerlogik
21 zugeführt werden, ist in Fig. 22 dargestellt.
Wie ersichtlich werden die geeigneten Steuersignale XMC1 bis XMG5 von den Zentraleinheiten zusammen
mit den intern erzeugten Adressenwählsignalen SELX, den Speicherwählsignalen XMEM, den A- und B-Phasen-Treibsignalen
von der Adressenlogik 20 und den Register-Ladesignalen XBUI1L zugeführt, deren Zustände bewirken,
daß die geeigneten Speichersteuersignale gebildet
werden, die in der oben behandelten V/eise entweder die Punktion eines ausgewählten Speichermoduls auslösen,
das Auslösen der Funktion verhindern, eine Datenübertragung auslösen oder eine solche Datenübertragung
verhindern.
Die Fig. 23 und 24 veranschaulichen die Logik aum
Liefern der Signale A PORT und D PORO?, die von der
Steuereinheit der Speichereinheit zugeführt werden. Wie ersichtlich, werden die gewünschten Anschluß-Codesignale,
welche die Adressen- und Daten-Anschlüsse der aufrufenden Zentraleinheit eindeutig bezeichnen,
anhand der intern in bezug auf Jede Zentraleinheit erzeugten Adressen- und Speicher-Wählsignale SELX
und XMEM in Verbindung mit dem Signal Phase B erzeugt.
o/.
609816/0697
Die Fig. 25 und 26 veranschaulichen die Logik zur
Steuerung des Zuganges zu den A-Phase- und B-Phase-Anschlüssen, die geeignete Signale erzeugt, die anzeigen,
wenn die Zentraleinheit A1 (oder B1) solche Anschlüsse benutzt, indem sie entweder für eine folgende
Datenübertragung (beispielsweise AIPEND-Zustand), für eine gegenwärtige Datenübertragung (AIWAIT-Zustand)
oder für eine Übertragung zum Pufferregister für eine
vorübergehende Speicherung von Daten (Zustände A1BUFL
und A0BUFL) festhalten. Für eine solche Funktion ist
die Beziehung zwischen den von den Zentraleinheiten gelieferten Speichersteuersignalen, den von der
Speichereinheit gelieferten Zustandäsignalen und
den verschiedenen intern erzeugten Süatandssignalen,
welche die laufenden, Warte- und Haltezustände angeben,
sowie die Adressen- und Speicher-Wählsignale erforderlich, wie sie dargestellt sind.
Fig. 27 veranschaulicht das Pufferregiatersystem der
Steuereinheit, das ein erstes Datenrögister 4-0 umfaßt*
Bei diesem Datenregister handelt es sich um ein einziges
16-Bit-Resister, in dem alle Daten aufgenommen werden,
die auf der Daten-Sammelleitung um die halbe Dauer eines Befehlswortzyklua verzögert werden müssen, also
"beispielsweise um 100 na bei dem oben behandelten Zyklus von 200 na Dauer. Die Daten werden anschließend
aus dem Datenregister 40 in ein Auagangsregister 41
getaktet, das tatsächlich aus vier 16-Bit-Registern
besteht, von denen jeweils eines einer der Zentraleinheiten zugeordnet ist. Die Daten werden von dem
609816/0697
Datenregiater 40 auf daa richtige der Ausgangsregister
gemäß den Signalen XBOTL am Multiplexer 42 übertragen. Die Daten werden in dem richtigen Ausgangsregiater
gehalten, Ma die dieaem Register zugeordnete Zentraleinheit
die Daten annehmen kann. In dieaem Zeitpunkt erscheint daa Signal READSEL, damit die gewünachten
Daten auf die Daten-Leitung zur Übertragung an die entaprechende Zentraleinheit gegeben werden können,
die durch die Anachluß-Godeaignale DPOET0 und DFORT1
identifiziert wird. Demnach ermöglicht daa Registersyatem,
daß die Daten auf der Dateh-Sammelleitufig kontinuierlich in das Datenregister 40 geleitet und
vorübergehend in dem Ausgangsregister 41 aufbewahrt werden, bis die Zentraleinheit, der diese Dafen zugeführt
werden sollen, zur Aufnahme der Daten bereit ist.
Bezüglich der Funktion dea Pufferateuerregisters nach
Pig· 28 ist zu bemerken, daß daa Register bei Vorliegen
des Signals READSEL daa die Übertragung von Daten aua dem Ausgangeregister 41 auf die Sammelleitung zur Übermittlung
an eine Zentraleinheit bewirkt, die Bildung
eines Schreibsignals WRITE verhindert, so daß solche Daten nicht in das Pufferregistersystem wieder eingeschrieben
werden können. Sobald die Zentraleinheit die Daten annimmt, wird daa Signal READSEL nicht langer
erzeugt, bo daß das Signal ViRITE von dem Fuffersteuerreglster
gebildet werden kann, damit der Inhalt dea Datönregistera 40 auf daa Auagangaregister 41 übertragen
wird«
o/.
609816/0697
Claims (1)
- Patentansprüche1. Datenverarbeitende Anlage mit mehreren Zentraleinheiten und einer mehrere Speichermoduln umfassenden Speichereinheit, zu der die Zentraleinheiten Zugriff haben, dadurch gekennzeichnet, daß die Zentraleinheiten mit der Speichereinheit durch eine Adressen-Sammelleitung zur Übertragung von Adressen von den Zentraleinheiten zu der Speichereinheit und eine Daten-Sammelleitung zur Übertragung von Daten zwischen den Zentraleinheiten und der Speichereinheit verbunden sind und daß eine Steuereinheit vorgesehen ist, die den Ablauf eines Wortverarbeitungszyklus mit mehreren aufeinanderfolgenden Zeitabschnitten steuert und verschiedenen Gruppen der Zentraleinheiten während verschiedener Zeitabschnitte (jedes Befehlßverarbeitungszyklus den Zugang zu den Adressen-* und Daten-Sammelleitungen freigibt·2. Datenverarbeitende Anlage nach Anspruch 1, dadurch gekennzeichnet, daß der Wortverarbeitungezyklus zwei Zeitabschnitte umfaßt und die Steuereinheit einer ersten Gruppe der Zentraleinheiten während eines ersten der beiden Zeitabschnitte und einer zweiten Gruppe der Zentraleinheiten während dee zweiten der beiden Zeitabschnitte den Zugang zu den Adressen- und Daten-Sammelleitungen freigibt·609816/06975· Datenverarbeitende Anlage nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinheit den Zentraleinheiten eine Priorität für den Zugriff zu einem gewählten Speichermodul der Speichereinheit zuordnet, wenn wenigstens eine Zentraleinheit der ersten Gruppe und eine Zentraleinheit der zweiten Gruppe oder zwei Zentraleinheiten der gleichen Gruppe gleichzeitig zu dem gleichen Speichermodul Zugriff haben wollen.4-. Datenverarbeitende Anlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit einer Zentraleinheit, die zu den Adressen- und Daten-Sammelleitungen Zugang haben will, um zu einem ausgewählten Speichermodul Zugriff zu nehmen, Signale zuführt, welche dieser Zentraleinheit anzeigen, daß die Sammelleitungen und der ausgewählte Speichermodul frei sind.5· Datenverarbeitende Anlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit der Speichereinheit Signale zuführt, die anzeigen, welch· der Zentraleinheiten zu der Adressen- und der Daten-Sammelleitung Zugang haben will.6· Datenverarbeitende Anlage nach Anspruch 2, dadurch gekennzeichnet, daß vier Zentraleinheiten vorhanden sind und Jede Gruppe zwei Zentraleinheiten umfaßt·609816/06977· Datenverarbeitende Anlage nach Anspruch 6, dadurch gekennzeichnet, daß in jedem der beiden Zeitabschnitte einer der Zentraleinheiten eine höhere Priorität gegeben wird als der anderen und die Steuereinheit der 'Zentraleinheit mit der geringeren Priorität während des entsprechenden Zeitabschnittes ständigen Zugang zu den Sammelleitungen gestattet, diesen Zugang jedoch sperrt und dafür der Zentraleinheit mit der höheren Priorität dön Zugang fcu den Sammelleitungen freigibt, sobald die Zentraleinheit mit der höheren Priorität den Zugang fordert.8. Datenverarbeitende Anlage nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Steuereinheit der Zentraleinheit mit der höheren Priorität den Zugang zu der Daten-Sammelleitung verwehrt, wenn die Zentraleinheit mit geringerer Priorität gerade mit einer Datenübertragung auf dieser Sammelleitung befaßt ist, bifl dleid Datenübertragung abgeschlossen ist.9· Datenverarbeitende Anlage nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die erste Zentraleinheit der ersten Gruppe die höchste Priorität, die erste Zentraleinheit der zweiten Gruppe die nächathÖchate Priorität und die zweiten Zentraleinheiten beider Gruppen eine im wesentlichen gleiche, geringste Priorität609816/0697aufweisen und die Steuereinheit den zweiten Zentraleinheiten beider Gruppen während der einen oder anderen der beiden Zeitabschnitte abwechselnd den Zugriff zu einem gleichen ausgewählten Speichermodul gestattet, jedoch den Zugriff zu diesem Speichermodul für die zweiten Zentraleinheiten beider Gruppen sperrt, wenn der Zugriff von einer Zentraleinheit mit höherer Priorität gefordert wird, und stattdessen dieser Zentraleinheit mit höherer Priorität den Zugriff freigibt.10. Datenverarbeitende Anlage nach Anspruch 9j dadurch gekennzeichnet, daß die Steuereinheit den Zugriff der ersten Zentraleinheit der zweiten Gruppe zu dem, ausgewählten Speichermodul verhindert, wenn die erste .Zentraleinheit der ersten Gruppe den Zugriff zu diesem Speichermodul fordert, und der ersten Zentraleinheit der ersten Gruppe den Zugriff zu diese» ßpaiehermodul freigibt.11· Datenverarbeitende Anlage mit tinea mindestens einen Speichermodul umfassenden Speichersystem, mindestens einer damit zusammenwirkenden Zentraleinheit und einer das Speichersystem und die Zentraleinheit verbindenden, zur übertragung von Daten dienenden Daten-Sammelleitung, dadurch gekennzeichnet, daß die Zentraleinheit eine Anzahl609816/0697Speicher Steuer signale zum Auslösen verschiedener Operationen des Speiehermoduls liefert, von denen ein Bpeichersteuersignal das Sperren einer Datenübertragung verlangt, und daß der Speiehermodul eine Einrichtung umfaßt, welche "bei Empfang dieses Speichersteuersignals die Benutzung der Daten-Sammelleitung durch diesen Speiehermodul und damit Jede Datenübertragung verhindert.609816/0697
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/509,183 US3931613A (en) | 1974-09-25 | 1974-09-25 | Data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2542010A1 true DE2542010A1 (de) | 1976-04-15 |
| DE2542010C2 DE2542010C2 (de) | 1985-10-17 |
Family
ID=24025641
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752560630 Pending DE2560630A1 (de) | 1974-09-25 | 1975-09-20 | |
| DE2542010A Expired DE2542010C2 (de) | 1974-09-25 | 1975-09-20 | Datenverarbeitende Anlage |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752560630 Pending DE2560630A1 (de) | 1974-09-25 | 1975-09-20 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3931613A (de) |
| JP (1) | JPS5416384B2 (de) |
| CA (1) | CA1040743A (de) |
| DE (2) | DE2560630A1 (de) |
| GB (1) | GB1520485A (de) |
| NL (1) | NL7511289A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3334797A1 (de) * | 1983-09-26 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978456A (en) * | 1974-12-16 | 1976-08-31 | Bell Telephone Laboratories, Incorporated | Byte-by-byte type processor circuit |
| US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
| US4138720A (en) * | 1977-04-04 | 1979-02-06 | Burroughs Corporation | Time-shared, multi-phase memory accessing system |
| US4122520A (en) * | 1977-05-23 | 1978-10-24 | General Electric Company | Microcomputer controller and direct memory access apparatus therefor |
| US4276594A (en) * | 1978-01-27 | 1981-06-30 | Gould Inc. Modicon Division | Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same |
| US4209839A (en) * | 1978-06-16 | 1980-06-24 | International Business Machines Corporation | Shared synchronous memory multiprocessing arrangement |
| US4300194A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having multiple common buses |
| US4459665A (en) * | 1979-01-31 | 1984-07-10 | Honeywell Information Systems Inc. | Data processing system having centralized bus priority resolution |
| JPS57101957A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Storage control device |
| JPS61150059A (ja) * | 1984-12-24 | 1986-07-08 | Sony Corp | デ−タ処理装置 |
| US4791552A (en) * | 1986-01-29 | 1988-12-13 | Digital Equipment Corporation | Apparatus and method for addressing semiconductor arrays in a main memory unit on consecutive system clock cycles |
| AU2022188A (en) * | 1987-07-30 | 1989-02-02 | Alliant Computer Systems Corporation | Parallel processing computer in which memory access priorities are varied |
| US4918587A (en) * | 1987-12-11 | 1990-04-17 | Ncr Corporation | Prefetch circuit for a computer memory subject to consecutive addressing |
| NL8800698A (nl) * | 1988-03-21 | 1989-10-16 | Philips Nv | Werkwijze voor het vanuit een besturingseenheid quasi parallel besturen van een aantal perifere eenheden en stelsel voor het uitvoeren van deze werkwijze. |
| US5172379A (en) * | 1989-02-24 | 1992-12-15 | Data General Corporation | High performance memory system |
| US5987578A (en) * | 1996-07-01 | 1999-11-16 | Sun Microsystems, Inc. | Pipelining to improve the interface of memory devices |
| JPH11110915A (ja) * | 1997-09-30 | 1999-04-23 | Sony Corp | 信号記録再生装置及び方法 |
| US6360307B1 (en) | 1998-06-18 | 2002-03-19 | Cypress Semiconductor Corporation | Circuit architecture and method of writing data to a memory |
| US7076627B2 (en) | 2001-06-29 | 2006-07-11 | Intel Corporation | Memory control for multiple read requests |
| US20050071574A1 (en) * | 2001-11-06 | 2005-03-31 | Rudi Frenzel | Architecture with shared memory |
| US20030088744A1 (en) * | 2001-11-06 | 2003-05-08 | Infineon Technologies Aktiengesellschaft | Architecture with shared memory |
| EP1628216B1 (de) * | 2002-04-04 | 2007-09-05 | Infineon Technologies AG | Verfahren und System zum Teilen eines Speichermoduls |
| US7328314B2 (en) * | 2002-06-19 | 2008-02-05 | Alcatel-Lucent Canada Inc. | Multiprocessor computing device having shared program memory |
| US7254690B2 (en) * | 2003-06-02 | 2007-08-07 | S. Aqua Semiconductor Llc | Pipelined semiconductor memories and systems |
| US8279886B2 (en) | 2004-12-30 | 2012-10-02 | Intel Corporation | Dataport and methods thereof |
| US7962698B1 (en) | 2005-10-03 | 2011-06-14 | Cypress Semiconductor Corporation | Deterministic collision detection |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3242467A (en) * | 1960-06-07 | 1966-03-22 | Ibm | Temporary storage register |
| US3377621A (en) * | 1965-04-14 | 1968-04-09 | Gen Electric | Electronic data processing system with time sharing of memory |
| DE2143321A1 (de) * | 1970-11-11 | 1972-05-18 | Robotron Veb K | Schaltungsanordnung zur Durchführung des Speicherzugriffs |
| US3665411A (en) * | 1970-06-08 | 1972-05-23 | Singer Co | Computer |
| DE2317417A1 (de) * | 1972-04-06 | 1973-10-11 | Honeywell Inf Systems | Takt- und steuerlogikschaltung |
| US3821715A (en) | 1973-01-22 | 1974-06-28 | Intel Corp | Memory system for a multi chip digital computer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4828583A (de) * | 1972-03-24 | 1973-04-16 |
-
1974
- 1974-09-25 US US05/509,183 patent/US3931613A/en not_active Expired - Lifetime
-
1975
- 1975-09-19 CA CA235,897A patent/CA1040743A/en not_active Expired
- 1975-09-20 DE DE19752560630 patent/DE2560630A1/de active Pending
- 1975-09-20 DE DE2542010A patent/DE2542010C2/de not_active Expired
- 1975-09-23 GB GB39008/75A patent/GB1520485A/en not_active Expired
- 1975-09-25 JP JP11594675A patent/JPS5416384B2/ja not_active Expired
- 1975-09-25 NL NL7511289A patent/NL7511289A/xx not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3242467A (en) * | 1960-06-07 | 1966-03-22 | Ibm | Temporary storage register |
| US3377621A (en) * | 1965-04-14 | 1968-04-09 | Gen Electric | Electronic data processing system with time sharing of memory |
| US3665411A (en) * | 1970-06-08 | 1972-05-23 | Singer Co | Computer |
| DE2143321A1 (de) * | 1970-11-11 | 1972-05-18 | Robotron Veb K | Schaltungsanordnung zur Durchführung des Speicherzugriffs |
| DE2317417A1 (de) * | 1972-04-06 | 1973-10-11 | Honeywell Inf Systems | Takt- und steuerlogikschaltung |
| US3821715A (en) | 1973-01-22 | 1974-06-28 | Intel Corp | Memory system for a multi chip digital computer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3334797A1 (de) * | 1983-09-26 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Multiprozessor-rechner, insbesondere multiprozessor-zentralsteuereinheit eines fernsprech-vermittlungssystems |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2542010C2 (de) | 1985-10-17 |
| US3931613A (en) | 1976-01-06 |
| JPS5151253A (de) | 1976-05-06 |
| AU8511875A (en) | 1977-03-31 |
| NL7511289A (nl) | 1976-03-29 |
| JPS5416384B2 (de) | 1979-06-21 |
| CA1040743A (en) | 1978-10-17 |
| DE2560630A1 (de) | 1985-07-04 |
| GB1520485A (en) | 1978-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2542010A1 (de) | Datenverarbeitende anlage | |
| DE1966633C3 (de) | Datenverarbeitungsanlage mit überlappter Arbeitsweise bei Verwendung eines Haupt- und Pufferspeichers | |
| DE1449532C3 (de) | ||
| DE2231146C3 (de) | Datenverarbeitungsanlage mit virtueller Adressierung | |
| DE2523372C3 (de) | Eingabe-/Ausgabe-Anschlußsteuereinrichtung | |
| DE2209282C3 (de) | Datenverarbeitungsanlage | |
| DE2350884C2 (de) | Adreßumsetzungseinheit | |
| DE2828731C2 (de) | Adapter | |
| DE2829668A1 (de) | Kanaldatenpufferspeicher | |
| DE2214769C2 (de) | Zeitmultiplex-Vermittlungsanlage | |
| DE2635592A1 (de) | Multiprozessor-abrufsystem | |
| DE2746064A1 (de) | Datenspeicher mit auffrischung | |
| DE2630323A1 (de) | Datenspeichereinrichtung | |
| DE2358545A1 (de) | Datenverarbeitungssystem mit dynamisch veraenderlichem vorrangzugriffssystem | |
| DE1524166B1 (de) | Schaltungsanordnung zur Herstellung von Verbindungen zwischen mehreren unabhaengigen Teilen und einem gemeinsamen Teil einer Datenverarbeitungsanlage | |
| DE2536622C2 (de) | Verzweigungssteuerung mit flexibler Auswahl von Steuerworten | |
| DE2717658A1 (de) | Anordnung zur ansteuerung eines mikroprogrammspeichers | |
| DE2252489A1 (de) | Speichersystem | |
| DE1549479B1 (de) | Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers | |
| DE3121742A1 (de) | Mikroprogrammsteuerverfahren und -einrichtung zu dessen durchfuehrung | |
| DE1909477A1 (de) | Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem | |
| DE2530599C2 (de) | Verfahren und Schaltungsanordnung zur Steuerung von Ein-/Ausgabe-Geräten | |
| DE1954202B2 (de) | Elektronische digitale Datenverarbeitungsanordnung | |
| DE1922304A1 (de) | Datenspeichersteuergeraet | |
| DE1237812B (de) | Datenverarbeitungsgeraet mit mehreren Speichern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OGA | New person/name/address of the applicant | ||
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 2560630 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 2560630 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |