DE2542010C2

DE2542010C2 - Datenverarbeitende Anlage

Info

Publication number: DE2542010C2
Application number: DE2542010A
Authority: DE
Inventors: Roland H. Framingham Mass. Gruner; Richard T. Chelmsford Mass. McAndrew
Original assignee: Data General Corp
Current assignee: EMC Corp
Priority date: 1974-09-25
Filing date: 1975-09-20
Publication date: 1985-10-17
Also published as: DE2542010A1; AU8511875A; JPS5416384B2; CA1040743A; DE2560630A1; JPS5151253A; US3931613A; NL7511289A; GB1520485A

Description

Die Erfindung betrifft eine datenverarbeitende Anlage mit mehreren Verarbeitungseinheiten, mit einer mehrere Speichermoduln umfassenden Speichereinheit die mit Jen Verarbeitungseinheiten durch eine Adressen-Sammelleitung zur Übertragung von Adressen von den Verarbeitungseinheiten zu den Speichermoduln und eine Daten-Sammelleitung zur Übertragung von Daten zwischen den Verarbeitungseinheiten und den Speicher-

moduln verbunden ist und mit einer Steuereinheit, die den Verarbeitungseinheiten den Zugriff zu den Speichermoduln gestattet.

Eine solche datenverarbeitende Anlage ist aus der US-PS 32 42 467 bekannt Bei dieser bekannten Anlage wird im zyklischen Wechsel geprüft, ob eine Verarbeitungseinheit einen Zugriff zu einem Speichermodul fordert. Wird dabei eine Anforderung für einen Speichermodul festgestellt, der bereits mit dem Abarbeiten der Anforderung einer anderen Verarbeitungseinheit beschäftigt ist, so wird die erstgenannte Anforderung nicht erledigt, sondern so lange zurückgestellt bis bei einer folgenden zyklischen Abfrage der aufgerufene Speichermodul frei ist. Da es auf diese Weise vorkommen kann, daß die Anforderung einer Zentraleinheit mehrfach zurückgestellt werden muß. weil jeweils inzwischen eine andere Zentraleinheit zu diesem Speichermodul Zutritt erhalten hat, ist bei der bekannten Anlage eine besondere Einrichtung vorgesehen, die es ermöglicht, bevorrechtigte Anfra-

b5 gen an einen besetzten Speichermodul zu speichern, bis die laufende Anfrage erledigt ist damit sie danach außer der Reihe abgefertigt werden kann. Grundsätzlich werden jedoch alle Verarbeitungseinheiten zyklisch nacheinander abgefertigt.
Auch aus der DE-OS 21 43 321 ist eine datenverarbeitende Anlage bekannt bei der mehrere Verarbeitungs-

H einheiten zu mehreren Speächerblöcken oder -moduln Zugriff haben. Sind diese Werke mit den Speichermoduln i4, durch eine gemeinsame Adressen-Sammelleitung verbunden, so ist nur ein Weg für den Zugriff zu den Speicheretmoduln vorhanden, und es erhält in jedem Maschinenzyklus, also bei jedem Speicherzyklus, nur eine Verarbei- |f! tungseinheit Zugriff zum Speicher. Es korrespondiert also zu jedem Zeitpunkt nur eine der Verarbeitungseinhei- ψ ten mit einem der Speichermoduln, und es werden die Verarbeitungseinheiten gemäß einer bestimmten Rangfol-(ΐ; ge abgefertigt Da von mehreren Verarbeitungseinheiten und Speichermoduln jeweils nur eines bzw. einer in Betrieb sind, dürfte dies die unwirtschaftlichste Art der Ausnutzung einer solchen Anlage sein. Ein Simultanbe- ϊ \ trieb von Verarbeitungseinheiten und Speichermoduln ist bei der bekannten Anlage nicht vorgesehen.
; Aus der DE-OS 23 17 417 ist eine datenverarbeitende Anlage bekannt, bei der ebenfalls mehrere Verarbei-

; tungseinheiter, die zu mehreren Speichermoduln Zugriff haben, mit ihren Anfragen Warteschlangen bilden, die

'-'■ nach Prioritätskriterien abgefertigt werden. Auch hier korrespondiert zu jedem Zeitpunkt jeweils nur eine Verarbeitungseinheit mit einem SpeichermoduL Ein Simultanbetrieb ist nicht möglich.

Der Erfindung liegt die Aufgabe zugrunde, bei einer datenverarbeitenden Anlage nach dem Oberbegriff des _s: Anspruches 1 für die einzelnen Verarbeitungseinheiten Zugriffsmöglichkeiten zu den einzelnen Speichermoduln

'ei zu schaffen, die zu einer erhöhten Arbeitsgeschwindigkeit führen.

J Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß die Steuereinheit Wortzyklen der Verarbeitungs-

,; einheiten, welche für alle Vererbeitungseinheiten von gleicher Dauer sind, in mehrere aufeinanderfolgende

\- Zeitabschnitte und die Verarbeitungseinheiten in mehrere Gruppen einteilt, von denen jede einem der verschleiß denen Zeitabschnitte in der Weise zugeordnet ist, daß den Verarbeitungseinheiten jeder Gruppe von der

:v Steuereinheit nur während der zugeordneten Zeitabschnitte der Ίλχ%λτι% zu den Sammelleitungen freigegeben

'.' wird.

- Die crfindüngsgcniäßc Ausbildung der datenverarbeitenden Anlage macht es möglich, daß mehrere Verarbei-

?■"■: tungseinheiten gleichzeitig Zugriff zum Spe^; _;±er haben, da bereits ein Speichermodul von einer Vei drbeitungs-

einheit adressiert werden kann, während noch eine Datenübertragung zwischen einem anderen Speichermodul >: und einer anderen Verarbeitungseinheit stattfindet Diese Möglichkeit wird nicht dadurch eingeschränkt, daß

' gleichzeitig nur unterschiedliche Speichermoduln in Betrieb sein können und eine Verbindung nur mit Verarbeitungseinheiten möglich ist, die verschiedenen Gruppen angehöreii. Dabei kann der Zugriff der verschiedenen Gruppen sowie auch der Zugriff der einer gleichen Gruppe angehörenden Verarbeitungseinheiten von der Steuereinheit nach Prioritäten zugelassen werden, ohne daß darunter das Arbeitsprinzip der erfindungsgemäßen Anlage leidet Besonders vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben und erläutert Es zeigt

F i g. 1 das Blockschaltbild einer datenverarbeitenden Anlage nach der Erfindung, die mehrere Verarbeitungseinheiten, ein gemeinsames Speichersystem und eine damit zusammenwirkende Steuereinheit umfaßt,

F i g. 2 eine graphische Darstellung einer Ausführungsform der in der Anlage nach F i g. 1 verwendeten Zeitmultiplex-Technik,

Fig,3 bis 8 graphische Darstellungen von typischen, in der Anlage nach Fig. 1 auftretenden Signalen zur Erläuterung verschiedener Betriebszustände,

F i g. 9 das Blockschaltbild einer Ausführungsform der Steuereinheit der Anlage nach F i g. 1 und
F i g. 10 bis 18 verschiedene Teile der in der Steuereinheit nach F i g. 9 verwendeten Logikschaltungen.

Bei der in F i g. 1 dargestellten Ausführungsform ist eine einzige Speichereinheit 10 so ausgebildet und angeordnet daß zu ihr vier Verarbeitungseinheiten 11,12,13 u^.d 14 Zugriff haben, die auch mit A 0, A 1, B 0 und B1 bezeichnet sind. Eine den Betrieb mit mehreren Verarbeitungseinheiten steuernde Steuereinheit 15 ist mit den vier Verarbeitungseinheiten und der Speichereinheit 10 so verbunden, daß sie einen Multiplexbetrieb der Verarbeitungseinheiten mit der Speichereinheit unter Berücksichtigung vorbestimmter Prioritäten ermöglicht Jede der Verarbeitungseinheiten 11 bis 14 hat im Zeitmultiplex Zugang zu einer einzigen Adresser.-Sammelleitung 16 und einer einzigen Daten-Sammelleitung 17. Bei dem hier beschriebenen Ausführungsbeispiel ist die Adressen-Sammelleitung eine Ein-Richtungs-Leitung für achzehn Bit und die Daten-Sammelleitung eine in beiden Richtungen benutzbare Leitung für sechzehn Bit. Die Speichereinheit 10 ist in relativ kleine Blöcke oder Speichermoduln unterteilt, von denen jeder beispielsweise 8K. oder 16K Speicherwörter enthält. Jeder Speichermodul enthält die gesar.ite Takt- und Stevssrlogik, die für einen von den anderen Speichermoduln unabhängigen Betrieb erforderlich ist. Beispielsweise erfolgt bei einem Kernspeichersystem, wenn die Verarbeitungseinheit Informationen aus einem bestimmten Speichermodul ausliest, wie beispielsweise beim Holen eines Befehls, das Wiedereinschreiben der Daten in den adressierten Platz eines selchen Speichermoduls automatisch durch den Speichermodul selbst, nachdem die Verarbeitungseinheit die Daten erhalten hat. Die Anordnung der Logik im Speichermodul, die erforderlich ist, um ein Wiedereinschreiben der Daten unabhängig von der Verarbeitungoeinheit zu ermöglichen, gestattet es der Verarbeitungseinheit, zum Abrufen des nächsten Befehls oder zur Verarbeitung der gerade abgerufenen Daten unabhängig von der Speichereinheit fortzuschreiten.

Der Zeitmultiplex-Betrieb erfolgt unter dem Einfluß der Steuereinheit 15 in der Weise, daß eine geeignete Adresseninformation von der Verarbeitungseinheit einem ausgewählten SpJchermodul zugeführt und Daten zwischen dieser Verarbeitungseinheit und dem ausgewählten Speichcrmodul übertragen werden können. Die Schnittstellensignale zwischen jeder der Verarbeitungseinheiten 11 bis 14 und der Steuereinheit 15 umfassen jeweils fünf Speisesteuersignale 18, die mit XMCl bis XMC5 bezeichnet wird, wobei X für die jeweilige Bezeichnung AO, A 1, BO oder 51 der entsprechenden Zentraleinheit steht, um Informationen bezüglich der Adressen und Datenabrufe von jeder Verarbeitungseinheit zur Steuereinheit 15 zu übermitteln. Drei zusätzliche Schnittstellensigr.ale 19, die von der Steuereinheit 15 jeder Verarbeitungse,?heit zugeführt werden, liefern Informationen über die Zulassung des Antrags einer Zintraleinheit auf Zugang zu der Adressen- oder Daten-Sammelleitung. Die lei.itgenannten Signale sind in F i g. 1 mit XADDRSEL, XMEMSEL und XMSO bezeichnet,

wobei ^ wiederum für die Bezeichnung AO, A 1, B 0 oder B 1 der jeweiligen Verarbeitungseinheit steht.

Die Schnittstellensignale zwischen der Steuereinheit und der Speichereinheit umfassen fünf Datenabrufsigna · Ie von der Steuereinheit an die Speichereinheit, die hier mit MCX bis MC5 bezeichnet sind. Weiterhin finden vier Anschluß-Codesignale Verwendung, die eindeutig die Adressen- und Datenanschlüsse der aufrufenden Verarbeitungseinheit bezeichnen und die im folgenden als APORTO, APORTi, DPORTO und DPORT\ bezeichnet sind. Zwei zusätzliche Schnittstellensignale MSO und MSX werden von der Speichereinheit der Steuereinheit zugeführt, um anzuzeigen, ob der gewählte Speichermodul in der Lage ist, einen Speicheizyklus zu beginnen, und ob die in einem angewählten Speichermodul enthaltenen Daten zum Auslesen bereit sind.
Für einen Betrieb mit mehreren Verarbeitungseinheiten müssen die Speichermoduln in der Lage sein, die

iü Verarbeitungseinheit zu identifizieren, die entweder einen Zugriff zu oder eine Datenübertragung zu oder von einem speziellen Speichermodul verlangt. Diese Identifikation ist durch die Anschluß-Codesignale gewährleistet, die Adressenanschluß (APORT) und DatenanschlußYD/O/?7}Codesignale umfassen, leder Verarbeitungseinheit ist ein eindeutiger Anschlußcode zugeordnet. Wenn ein Speichermodul von einer aufrufenden Verarbeitungseinheit ausgelöst wird, wird das Adressenanschluß-Codesignal (APORTO und APORT 1) dem Speichersyitem zusammen mit der Adresse zugesandt, und es wird der Adressenarischluß-Code in dem Speichermodul aufbewahrt der außerdem in der oben beschriebenen Weise ausgelöst wird. Bevor Daten zu oder von dem

ausgewählten Speichermodul bei einem Schreib- oder Lesevorgang übertragen werden, muß der aufbewahrte _ Adressenanschluß-Code mit dem zur Identifizierung dienenden Datenanschliiß-Cndp (OPORTd und DPQRT \\

übereinstimmen, der die Datenanforderung begleitet. Demgemäß ist der Datenanschluß-Code für jede Zentraleinheit mit dem Adressenanschluß-Code identisch.

Die spezielle Logik, die von der Steuereinheit 15 benutzt wird, wird anhand der F i g. 9 bis 18 beschrieben. In der folgenden Beschreibung werden die Verarbeitungseinheiten 11 bis 14 mit AO. A \, BO und B 1 bezeichnet, wie es auch in F i g. 1 der Fall ist.

Bevor die Logikschaltungen im einzelnen beschrieben werden, soll der Zeitmultiplex-Betrieb und die Prioritätssteuerung anhand F i g. 2 behandelt werden. Wie F i g. 2 zeigt, kann der kleinste Wortzyklus der Anlage in eine ganze Anzahl aufeinanderfolgender Zeitabschnitte oder Phasen unterteilt werden. Bei einer solchen, brauchbaren Zeitbeziehung, wie sie speziell in F i g. 2 dargestellt )r\. ist der minimale Wortzykius der Anlage in zwei Phasen unterteilt, die mit Α-Phase und ß-Phase bezeichnet sind. Demnach hat in einem System, das von einem kleinsten Wortzyklus von 200 ns Gebrauch macht, jede Phase eine Dauer von 100 ns.

Die Anlage, die von den vier in F i g. 1 dargestellten Verarbeitungseinheiten Gebrauch mncht, ist so ausgebildet, daß die Verarbeitungseinheiten 11 und 12 (A 0 und A 1) zu den Adressen- und Daten-Sammelleitungen 16, 17 nur während der Phase A Zugang haben, wogegen die Verarbeitungseinheiten 13 und 14 (BO und B 1) den Zugang zu diesen Sammelleitungen nur während der Phase B erhalten. In einer Anlage, in der nur zwei Verarbeitungseinheiten durch die Steuereinheit gesteuert werden, kann die eine der A-Phase und die andere der θ-Phase zugeordnet sein. In einem solchen Fall kann, solange die Verarbeitungseinheiten verschiedene Speichermoduln adressieren, keinerlei Verminderung in der Geschwindigkeit der Programmausführung eintreten. Ein Problem stellt sich nur, wenn beide Verarbeitungseinheiten Zugriff zum gleichen Speichermodul verlangen. In diesem Fall kann eine zu einer Zeitaufteilung führende Priorität eingerichtet werden.
In Fällen, in denen die Steuereinheit den Verkehr von vier Verarbeitungseinheiten mit einer einzigen Speichereinheit überwacht, können keine Konflikte bezüglich des Zuganges zu Adressen- und Daten-Sammelleitungen auftreten, solange die Verarbeitungseinheiten, die in einer der beiden Phasen arbeiten, nicht gleichzeitig Zugang zu der gleichen Sammelleitung fordern und solange eine Verarbeitungseinheit, die in der A- Phase arbeitet, keinen Zugriff zu dem gleichen Speichermodul fordert wie eine in der B-Phase arbeitende Verarbeitungseinheit. Demgemäß muß bei einer Anlage mit vier Verarbeitungseinheiten für den Fall, daß eine der Verarbeitungseinheiten der Α-Phase Zugriff zu dem gleichen Speichermodul verlangt wie eine Verarbeitungseinheit der ß-Phase, eine geeignete Interphasensteuerung vorgesehen sein, um eine geeignete Arbeitspriorität zwischen den Verarbeitungseinheiten vorzusehen. Wenn weiterhin eine in einer bestimmten Zeitphase arbeitende Verarbeitungseinheit gleichzeitig mit der anderen in der gleichen Zeitphase arbeitenden Verarbeitungseinheit Zugang zu der Adressen- oder der Daten-Sammelleitur.g haben möchte, muß eine Prioritätssteuerung

so innerhalb der Phase vorgesehen sein.

Die Prioritätssteuerung innerhalb der Phase wird anschließend zunächst in bezug auf die A- Phase behandelt. Das Prinzip dieser Phasensteuerung ist ebenfalls auf die Ä-Phase anwendbar.

Da die beiden Verarbeitungseinheiten A 0 und A 1 die gleiche Phase teilen, kann einer Verarbeitungseinheit willkürlich eine höhere Priorität zugeordnet werden als der anderen. So kann beispielsweise der Yerarbeitungseinheit A 0 die höhere Priorität zugeordnet werden, so daß, wenn A 0 einen Zugriff zu einem Speichermodul fordert, der Zugriff so schnell wie möglich zugelassen wird. Jede laufende Datenverarbeitung, die von der Verarbeitungseinheit A 1 ausgeführt wird, wird unterbrochen, so daß die Verarbeitungseinheit A 0 die Datenverarbeitung mit einem Minimum an zeitlicher Verzögerung aufnehmen kann. Wie die Steuerung der Prioritäten innerhalb jeder Phase erfolgt, wird bei einer Betrachtung von F i g. 1 und der Diagramme nach den F i g. 3 bis 6 besser verständlich. Wie aus F i g. 1 ersichtlich, erhält eine Verarbeitungseinheit dann und nur dann Zugang zu der Adressen-Sammelleitung 16, wenn ihr charakteristisches Adressen-Wählsignal, beispielsweise das Signal A OADDRSEL oder A XADDRSEL erzeugt wird. Weiterhin wird jeder Verarbeitungseinheit der Zugang zu einer Datenleitung dann und nur dann freigegeben, wenn ihr Speicher-Wählsignal, nämlich A OMEMSEL oder A XMEMSEL gebildet wird. In dieser Hinsicht und mit Bezug auf F i g. 1 werden die Schnittstellensignale zwischen der Steuereinheit und jeder Verarbeitungseinheit nachstehend in bezug auf die Verarbeitungseinheit AO beschrieben. Es versteht sich, daß die entsprechenden Signale die gleichen Funktionen bezüglich der anderen Verarbeitungseinheiten ausführen.
Demgemäß zeigt die Bildung des Signales AOMCl durch die Verarbeitungseinheit A 0 an, daß diese Verar-

beitungseinheit die Durchführung eines Speicherzyklus wünscht. Wenn sie von der Steuereinheit ein Signal A OADDRSEL empfängt, das die Verfügbarkeit der Adressen-Sammelleitung anzeigt, führt die Verameitungseinheit AO der Adressen-Sammelleitung 16 eine 18-Bit-Adresse zu, um hierdurch einen durch die Adresse identifizierten Speichermodul aufzurufen. Das Signal A OMCi bleibt bestehen, solange <i Signal A OMSO vorhanden ist.

Die Erzeugung des Signals A0MC2 durch die Verarbeitungseinheit A 0 zeigt an, daß diese Verarbeitungseinheit den gegenwärtigen Aufruf eines Speicherzyklus zu sperren wünscht. Demgemäß kann ein solches Signal nur vorliegen, wenn auch das Signal A OMC1 vorliegt. Bei Vorliegen des Signals A OMC 2 wird das Speichersystem in geeigneter Weise die Anforderung eines Speicherzyklus durch die Verarbeitungseinheit A 0 unbeachtet lassen. Das Signal A0MC2 bleibt bestehen, solange das Signal AOMSO vorhanden ist. ι ο

Das Signal A OADDRSEL wird von der Steuereinheit 15 gebildet, um anzuzeigen, daß die aufrufende Verarbeitungseinheit Zugang zur Adressen-Sammelleitung hat. Diese Anzeige setzt die aufrufende Verarbeitungseinheit in Stand, die geeignete 18-Bit-Adresse auf die Adressen-Sammelleitung 16 zu geben.

Die Bildung des Signals A OMEMSEL durch die Steuereinheit zeigt der anfordernden Verarbeitungseinheit A 0 an, daß sie Zugang zur Daten-Sammelleitung für die Übertragung von Lese- oder Schreibdaten hat. Bei einem Schreib-Vorgang setzt diese Anzeige die aufrufende Verarbeitungseinheit in den Stand, eine 16-Bit-Schreibinformation auf die Daten-Sammelleitung zu geben.

Das Signal A OMSO wird von der Steuereinheit 15 während der Λ-Phase nur dann gebildet, wenn eine Adressen- oder Datenübertragung von oder zu der Verarbeitungseinheit Λ 0 im Gange ist, und während aller S-Fhasen. Wenn ein solches Signa! während uer /i-Fhase vorliege, ^eigi es an, daß die Adressen- oder Daten- 2ü Übertragung, die von der Verarbeitungseinheit A 0 gewünscht wird, nicht stattfinden kann. Demgemäß muß die anfordernde Verarbeitungseinheit alle ihre Steuerleitungen im Ruhezustand halten, solange das Signal A OMS Ö vorliegt. Bezüglich der Prioritätssteuerung innerhalb eines Zeitabschnittes, wie z. B. zwischen den Zentraleinheiten A 0 und A 1, können bei der Erläuterung der Funktion der Steuereinheit bei der Betriebssteuerung verschiedene Fälle unterschieden werden. Da der Verarbeitungseinheit A 0 willkürlich die höchste Priorität zugeordnet wurde, ist das System so organisiert, daß die Vcrarbcitungscinhcit A 1 während der Α-Phase ständig Zutritt zu der Speichereinheit hat, solange die Verarbeitungseinheit A 0 nicht einen Speicherzyklus fordert. Es können vier Fälle betrachtet werden, um das Verständnis der Prioritätsregelung zu erleichtern. Diese vier Fälle sind beispielhaft für typische Situationen, bei denen eine Prioritätszuordnung notwendig ist.

Fall 1

Für diesen Fall wird angenommen, daß die Verarbeitungseinheit A 0 nacheinander Zugriff zu zwei verschiedenen Speichermoduln wünscht und daß während der Datenübertragung bezüglich des zweiten Moduls die Verarbeitungseinheit A 1 Zugriff zu einem dritten Speichermodul haben möchte. Die zur Erläuterung der Funktion benötigten Signale sind in F i g. 3 dargestellt. Wie dort ersichtlich, zeigt während der ersten /4-Phase das Signal AOMCX die Forderung der Verarbeitungseinheit A 0 auf Zugang zu der Adressen-Sammelleitung an. Da die Adressen-Sammelleitung nicht von der Verarbeitungseinheit .4 1 besetzt ist* ist der Verarbeitungseinheit A 0 der Zugang möglich. Demgemäß erzeugt die Steuereinheit das Signal A OADDRSEL Demnach wird die Adresse des ersten gewählten Speichermoduls, der als MOD 1 bezeichnet ist, auf die Adressen-Sammelleitung gegeben. Während der nächsten /4-Phase verlangt die Verarbeitungseinheit A 0 Zugriff zu einem zweiten Modul MOD 2 und empfängt das Signal A OADDRSEL, welches anzeigt, daß die Adressen-Sammelleitung frei ist. Daraufhin wird die Adresse des Moduls MOD 2 auf die Sammelleitung gegeben. Gleichzeitig werden die Signale A0MC3 und A OMC4 gemäß einem Code derart gebildet, daß sie den Aufruf für eine Datenübertragung in bezug auf die Daten in dem zuerst gewählten Speichermodul, also eine Lese- oder Schreiboperation anzeigen. Wenn die Daten für eine Übertragung noch nicht zur Verfügung stehen, d. h, wenn die Geschwindigkeit des Speicherzyklus so gering ist, daß ein Zugriff zu den Daten nicht innerhalb eines einzigen Befehlswortzyklus möglich ist, stehen die Daten für eine Übertragung nicht zur Verfügung, so daß die Anforderung während der laufenden /4-Phase nicht zugelassen werden kann und keine Daten auf die Daten-Sammelleitung gegeben werden. Während der zweiten /4-Phase wird das Signal AOMSO gebildet, um anzuzeigen, daß die Verarbeitungseinheit A 0 bis zur nächsten /4-Phase warten muß, weil das Mikrobefehlswort nicht vollständig gebildet werden kann. In diesem Fall verlangt daher das Mikrobefehlswort das Aufgeben der Adresse des Moduls MOD 2 auf die Adressen-Sammelleitung und die Übertragung der Daten des Moduls MODi auf die Daten-Sammelleitung. Da die letztgenannte Übertragung nicht stattfinden kann, wird das Signal AOMSO gebildet und das Mikrobefehlswort bis zur nächsten «4-Phase gespeichert Es sei bemerkt, daß die Steuereinheit so lange, wie bei den Verarbeitungseinheiten A 0 oder A 1 eine Übertragung anhängig ist während der Ä-Phase automatisch die Signale A OMSO oder A 1M50 bildet.

Während der nächsten /4-Phase wird von der Steuereinheit das Signal A OMEMSEL gebildet um anzuzeigen, daß die Daten des Moduls AiOD 1 zur Übertragung zur Verfügung stehen. Demgemäß werden die Daten von diesem Speichermodul zur Verarbeitungseinheit A 0 auf die Daten-Sammelleitung übertragen und es wird die Adresse für den Modul MOD 2 auf die Adressen-Sammelleitung gegeben. Das Signal AOMSO ist während der Adressen- und Datenübertragung auf hohem PegeL Während der folgenden /4-Phase begehrt die Verarbeitungseinheit A 1 Zugang zu einem dritten Modul MOD 3, während die Verarbeitungseinheit A 0 gleichzeitig Zugang zu der Daten-Sammelleitung zur Übertragung von Daten vom Modul MOD 2 verlangt Nunmehr liefert die Steuereinheit das Signal A OMEMSEL, um anzuzeigen, daß die Daten-Sammelleitung für eine Übertragung von Daten vom Modul MOD 2 zur Verfügung steht, während gleichzeitig das Signal A XADDRSEL erzeugt wird, um anzuzeigen, daß der Verarbeitungseinheit A 1 die Adressen-Sammelleitung zur Aufgabe der Adresse des von der Verarbeitungseinheit A 1 gewünschten Speichermoduls MOD 3 zur Verfügung steht In beiden

ν Fällen liegen die Signale AOMSO und A XMSO nicht vor, so daß die entsprechenden Daten- und Adressen-

\ Übertragungen auf den entsprechenden Sammelleitungen stattfinden können. Während der nächsten /4-Phase

Ti hat die Verarbeitungseinheit A 0 ihre Datenübertragung von dem aufgerufenen Speichermodul abgeschlossen,

I' so daß die Daten-Sammelleitung für die Verarbeitungseinheit A 1 zur Übertragung von Daten bezüglich des

iß 5 aufgerufenen Speichermoduls MOD3 zur Verfügung steht Zu diesem Zeitpunkt sind die Daten jedoch nicht

! "< gültig.so daß sie nicht auf die Daten-Sammelleitung gegeben werden können, bis festgestellt wird, daß das Signal

•;; A XMSO niedrig ist, um das Mikrobefehlswort bis zur folgenden /4-Phase festzuhalten, in der die Daten ihre

ffj gültige Form angenommen haben und zur Übertragung bereit sind. In diesem Zeitpunkt wird das Signal

$ A XMEMSEL erneut festgestellt und es werden die Daten vom Modul MOD 3 zur Verarbeitungseinheit A 1 auf

-V/i io der Daten-Sammelleitung in der gewünschten Weise übertragen. Hier ist das Signal A XMSO wiederum auf hohem Pegel.

Fall 2

.' is In diesem Fall begehren die beiden Verarbeitungseinheiten A 0 und A 1 gleichzeitig Zugriff zu zwei verschie-

■;.'; denen Speichermoduln. Bei der angenommenen Prioritätssteuerung wird der Verarbeitungseinheit A 0 der

'■<■ Zugriff zu dem Speichermodul zuerst gestattet, weil ihm die höhere Priorität zugeordnet ist, und es kann diese

Verarbeitungseinheit die Datenübertragung abschließen, bevor die Verarbeitungseinheit A 1 Zugriff zu dem

■~ win IUw MiuSJiltan ΰηΑ·ΛΚι·Γ·ΜΑ^Ι··| CPttu't.

'',,■ M Fig.4 zeigt die hierbei vorkommenden Signale in der gleichen Weise, wie sie anhand Fig.3 behandelt

'·.'; worden ist. Wie ersichtlich, wird die Adresse für den von der Verarbeitungseinheit A 1 gewählten Speichermodul

'■'_ erst in der /4-Phase auf die Adressen-Sammelleitung gegeben, welche der /4-Phase folgt, in der die Adresse des

Speichermoduls aufgegeben wurde, der von der Verarbeitungseinheit A 0 aufgerufen wurde. Die Adresse des Moduls, der von der Verarbeitungseinheit A X gewählt wurde, kann in dem gleichen Zeitabschnitt auf die

25 Adressen-Sammelleitung gegeben werden, indem die von der Verarbeitungseinheit A 0 verlangte Datenübertra-

T: gung auf der Daten-Sammelleitung stattfindet, auch wenn die tatsächliche Datenübertragung bezüglich der Verarbeitungseinheit A 0 nicht vor der folgenden Λ-Phase stattfindet. Die Datenübertragung von dem von der

\H Verarbeitungseinheit A X gewählten Speichermodul kann nicht stattfinden, bevor die von der Verarbeitungsein-

j; heit A 0 geforderte Datenübertragung vollständig abgeschlossen ist, also bis zu dem Zeitpunkt, zu dem die

p 30 entsprechenden Signale A XMSO und AOMSO wie dargestellt nicht gebildet werden.

V.": Fall 3

Ρ In diesem Fall fordert die Verarbeitungseinheit A 0 Zugang zu einem ausgewählten Speichermodul, während

■g 35 die Verarbeitungseinheit A 1 mit einer Datenübertragung von einem vorher gewählten Speichermodul befaßt

5 ist Wie F i g. 5 zeigt kann unter diesen Umständen zwar die Verarbeitungseinheit A 0 Zugriff zu dem ausge-'j| wählten Speichermodul nehmen, jedoch keine Datenübertragung veranlassen, bis die Datenübertragung bezüg-H lieh des von der Verarbeitungseinheit A 1 gewählten Moduls abgeschlossen ist Selbst dann, wenn die Daten für M die von der Verarbeitungseinheit A 1 geforderte Übertragung in dem Zeitpunkt in dem die Verarbeitungseini& 40 heit A 0 den Zugriff zu einem gewählten Modul fordert zur Übertragung noch nicht bereit sind, wird der p Verarbeitungseinheit A 1 gestattet die Datenübertragung während der folgenden /4-Phase abzuschlK Sen, be- @i vor die Datenübertragung für den von der Verarbeitungseinheit A 0 gewählten Modul freigegeben wird, um ein ja Festfahren des Speichersystems zu verhindern, obwohl die Verarbeitungseinheit A 0 die höhere Priorität hat

6 Wie der folgende, nachstehend behandelte Fall zeigt muß die Verarbeitungseinheit A 1 warten, bis alle Datenh 45 Übertragungen für die Verarbeitungseinheit A 0 abgeschlossen sind, wenn die Verarbeitungseinheit A 0 den si Zugriff zu den Adressen- und Daten-Sammelleitungen für folgende Zugriffe zu den Speichermoduln und H Datenübertragungen behalten will.

Fall 4

In diesem Fall begehren sowohl die Verarbeitungseinheit A 1 als auch die Verarbeitungseinheit A 0 Zugang zu zwei aufeinanderfolgenden Speichermoduln, und zwar beginnt beispielsweise die Anforderung der Verarbeitungseinheit A 1 vor der Anforderung der Verarbeitungseinheit A 0. Wie in F i g. 6 dargestellt adressiert die Verarbeitungseinheit A 1 den von ihr zuerst gewählten Speichermodul, nämlich den Modul MOD 1. Während sie

55 in der nächsten /t-Phase eine Datenübertragung verlangt, begehrt die Verarbeitungseinheit A 0 Zugriff zu dem von ihr gewählten Modul, beispielsweise dem Modul MOD 3. Da der Verarbeitungseinheit Λ0 eine höhere Priorität gegeben wurde als der Verarbeitungseinheit A 1, erhält sie vorrangig den Zugang zu der Adressen-Sammelleitung während der zweiten Λ-Phase, so daß ein Zugriff der Verarbeitungseinheit A ! zum Speicher, beispielsweise zum Modul MOD 2, verhindert wird und die gewählte Adresse für den Modul MOD 3 von der

60 Verarbeitungseinheit Λ 0 auf die Adressen-Sammelleitung gegeben werden kann. Während der nächsten Λ-Phase verlangt das Befehlswort der Verarbeitungseinheit Λ1 eine Datenübertragung bezüglich des Speichermoduls MOD 1 und eine Adressenübertragung für den ausgewählten Speichermodul MODZ Da jedoch die Verarbeitungseinheit A 0 die Priorität über die Adressen-Sammelleitung für die folgende Adressierung des ausgewählten Speichermoduls, beispielsweise des Moduls MOD 4, behält kann der Befehl der Verarbeitungseinheit A t nicht

65 voll ausgeführt werden. Um jedoch einen Verlust der Davsn zu vermeiden, zu denen die Verarbeitungseinheit A 1 bezüglich des gewählten Moduls MOD 1 Zugriff erhalten hat, werden die abgerufenen Daten in ein Pufferregister gebracht, das sich in der Steuereinheit befindet und in F i g. 6 durch A IBi/Fidentifiziert ist so daß während folgender Arbeitszyklen die Daten im Register A XBUF erhalten bleiben, bis sie auf der Daten-Sam-

melkitung übertragen werden können. Das Eingeben der Daten in das Pufferregister gibt auch die Möglichkeit, daß diese Daten in den Speichürmodul MOD 1 wieder eingeschrieben werden, so daß sie für den Zugriff durch eine andere Verarbeitungseinheit, beispielsweise die Verarbeitungseinheit A 0, zur Verfügung stehen. Wenn die Adressen-Sammelleitung frei wird, kann die von der Verarbeitungseinheit A 1 gewählte Adresse des Moduls MOD 2 auf diese Adressen-Sammelleitung gegeben werden. Inzwischen ist die Verarbeitungseinheit A 0 in der Lage, die Daten aus dem Modul MOD 3 auf die Daten-Sammelleitung zu bringen. Da die Verarbeitun^seinheit AO ihren Zugang zu der Daten-Sammelleitung behält, müssen die im Register A 1BLJF gespeicherten Daten darin gehalten werden, bis die Daten-Sammelleitung verfügbar wird. Infolgedessen ist eine Übertragung der Daten aus dem Register A \BUF auf die Daten-Sammelleitung erst möglich, nachdem die Datenübertragung bezüglich des von der Verarbeitungseinheit A 0 adressierten Speichermoduls MOD 4 beendet ist. Die Daten- iu Übertragung bezüglich des von der Verarbeitungseinheit A 1 ausgewählten Moduls MOD 2 kann dann in der nächstfolgenden Λ-Phase erfolgen, wie es F i g. 6 zeigt. Bei jeder der vorstehend genannten Operationen sind die geeigneten Signale A OMSQ und A IMSO im niedrigen Zustand, wenn der Mikrobefehl nicht ausgeführt werden kann, und im hohen Zustand, wenn dessen Ausführung möglich ist.

Die vorstehend als Beispiele beschriebenen Fälle, bei welchen den Funktionen der Verarbeitungseinheiten A 0 und A 1 geeignete Prioritäten zugeordnet worden sind, befassen sich im wesentlichen mit den Prioritäten innerhalb der Arbeitsphasen oder Zeitabschnitte. Diese Fälle gelten analog auch für den Betrieb der Verarbeitungseinheiten SO und B 1. Obwohl die Steuereinheit 15 auf diese Weise wirksam die gewünschten Prioritäten erteilen kann, um beim Betrieb entstehende Konflikte innerhalb jeder Phase zu lösen, stellt sich ein Problem, wciifi cific iü ucf Λ-riiäSc äiCiiVc vcräruciiürigSciriiicu Zu ucFü giciCiicu opciCncriTiGuüi i/ügrin näucfi Win, ΠΊίΙ dem gerade eine Verarbeitungseinheit der B-Phase verkehrt. Wenn nicht auch in diesem Fall für eine geeignete Zuordnung von Prioritäten Sorge getragen wird, kann einer bevorrechtigten Verarbeitungseinheit, beispielsweise der Verarbeitungseinheit A 0, der Zugriff zu einem solchen Speichermodul verwehrt bleiben, bis eine Verarbeitungseinheit der ß-Phase mit geringerer Priorität, beispielsweise die Verarbeitungseinheit B1, den Verkehr mit einem solchen Speichermodul beendet hat. Die hierdurch bedingte Wartezeit könnte unter gewissen Bedingungen sehr erheblich sein. Ohne eine Prioritäts-Zuordnung im Verhältnis der in verschiedenen Phasen arbeitenden Verarbeitungseinheiten kann es also vorkommen, daß eine Verarbeitungseinheit mit hoher Priorität, wie die Verarbeitungseinheit A 0, eine ergebliche Latenzzeit aufweist, also eine Zeit, welche die Verarbeitungseinheit abwarten muß, um Zugriff zu einem gewählten Speichermodul zu erhalten.

Eine wirksame Zwischenph sen-Prioritätszuordnung kann gemäß dem folgenden Codierschema erfolgen, das sich auf die Anschluß-Codesignalc bezieht.

APORTO APORTl Priorität

0 0 Die Verarbeitungseinheit mit der höchsten Priorität, beispielsweise die Verarbei

tungseinheit A 0, für welche die kleinste Wartezeit beim Zugriff zu einem ausge-

0 1 Bezeichnet die Verarbeitungseinheit mit der nächsthöchsten Priorität, z. B. die

Verarbeitungseinheit SO, für welche eine minimale Wartezeit vorgesehen ist, solange die Verarbeitungseinheit mit der höchsten Priorität nicht Zugriff zu dem gleichen Speichermodul verlangt.

1 0 Bezeichnet eine Verarbeitungseinheit einer Phase, mit einer gemeinsamen unte

ren Priorität, beispielsweise die Verarbeitungseinheit A 1, für die eine miir'."<iale Wartezeit nur so lange vorgesehen ist, wie keine andere Verarbeitungseinheit, nämlich eine der Verarbeitungseinheiten AO, ß0 oder Bi, zu dem gleichen Speichermodul Zugriff verlangt

1 1 Bezeichnet eine Verarbeitungseinheit einer Phase, mit einer gemeinsamen unte

ren Priorität, beispielsweise die Verarbeitungseinheit B 1, für die eine minimale Wartezeit nur so lange vorgesehen ist, wie keine andere Verarbeitungseinheit,

■'..' nämlich eine der Verarbeitungseinheiten AQ, BO und A 1, zu dem gleichen

!'■ Speichermodul Zugriff verlangt

jg Wie die vorstehende Tabelle zeigt, wurde den beiden Verarbeitungseinheiten A 1 und B1 mit der kleinen

ξι: Priorität tatsächlich die gleiche Priorität zugeordnet, so daß, wenn ein Speichermodul gerade mit der Verarbei-

[I tungseinheit A 1 zusammenarbeitet und ein Aufruf von der Verarbeitungseinheit B1 vorliegt, der Speichermo-

\i dul automatisch bei der nächsten ß-Phase, die nach dem Abschluß des Speicherzyklus folgt, auf die Verarbei-

i| tungseinheit B i umschaltet, vorausgesetzt, daß keine Aufrufe von einer der Verarbeitungseinheiten A 0 oder

■ SO mit höherer Priorität vorliegt Beim Arbeiten mit der vorstehend behandelten Prioritätslogik wird der

Anschlußcode der Verarbeitungseinheit, die den Speichermodul als erste auslöst in geeigneter Weise gespeichert. Wenn während der Zeit, während der der Speichermodul besetzt und ein solcher Anschlußcode gespeichert ist der Speichermodul einen Aufruf von einer Verarbeitungseinheit mit höherer Priorität erhält, wird der vorher gespeicherte Anschlußcode duren den Anschlußcode höherer Priorität ersetzt Wenn ein solcher An- * schlußcode höherer Priorität gespeichert wird, wird ein Prioritäts-Umschalt-Flipflop in dem Speichermodul

gestellt, das ein Signal PSP liefert, so daß während des nächsten Speicherzyklus automatisch auf den Anschluß mit der höheren Priorität umgeschaltet wird, selbst wenn ein solcher Vorgang ein Umschalten der Betriebsphase erfordert Wenn eine weitere Anfrage mit einem Anschlußcode noch höherer Priorität eintrifft, dann wird der vorher gespeicherte Anschlußcode gelöscht und es wird der neue Anschlußcode mit noch höherer Priorität

-j

gespeichert Wenn der Speichermodul frei ist, wird er nur den Aufruf von der Verarbeitungseinheit annehmen deren Anschlußcode gespeichert ist oder deren Anschlußcode einen gespeicherten ersetzt hat.

Wenn beispielsweise von der Verarbeitungseinheit B1 ein Speichermodul gewählt und dadurch der Speicher modul in den Besetzt-Zustand gebracht worden ist und die Verarbeitungseinheit A1 Zugriff zu diesem Speicher modul begehrt, ro wird dieses Begehren abgewiesen, weil der Speichermodul gerade besetzt ist Der Anschlußcode der Verarbeitungseinheit A1 wird jedoch gespeichert und es wird das Prioritä ts-Umschalt-Flipflop gestellt so daß beim nächsten Speicherzyklus der Verarbeitungseinheit A 1 der gewünschte Zugriff zu dem Speichermodul freigegeben wird. Wenn der Speichermodul in der B-Phase frei wird, wird er jede weitere Anfrage dei Verarbeitungseinheit B1 zurückweisen und statt dessen in der nächsten Α-Phase die Anfrage der Verarbeitungseinheit A 1 annehmen.

Der Prioritätsfluß hätte in den vorstehend genannten beiden Fällen unter den folgenden Bedingungen umgeleitet werden können. Insbesondere hätte in dem FaU, daß im Zeitpunkt des Freiwerdens des von der Verarbeitungseinheit B1 gewählten Speichermoduls ein Aufruf von der Verarbeitungseinheit B 0 vorläge, der Speicher· modul den Aufruf der Verarbeitungseinheit BO angenommen. Da die Verarbeitungseinheit BO eine höhere is Priorität hat als die Verarbeitungseinheit B1, hätte die Steuereinheit zugelassen, daß die Verarbeitungseinheil £ 0 die Datenübertragungen während der B-Phasen abschließt

Wenn in dem Zeitpunkt, in dem der von der Verarbeitungseinheit B1 gewählte Speichermodul frei wurde und zur i4-Phase umschaltete, ein Aufruf für diesen Speichermodul von der Verarbeitungseinheit A 0 vorliegt würde der Aufruf der Verarbeitungseinheit A 1 von der Steuereinheit zurückgehalten werden, während der Aufruf dei Verarbeitungseinheit A 0 freigegeben würde.

Zwei weitere Beispiele zur Veranschaulichung der Prioritätssteuerung im Verhältnis zwischen den Arbeitsphasen werden im folgenden anhand der F i g. 7 -ind 8 beschrieben.

Fall 5

In diesem in Fi g. 7 veranschaulichten Fall wünscht die Verarbeitungseinheit A 1 Zugang zu zwei verschiedenen Speichermoduln, nämlich den Moduln MOD 1 und AfOD 2, und eine entsprechende Datenübertragung. Die Verarbeitungseinheit B 1 wünscht jedoch Zugriff zu dem letztgenannten Speichermodul MOD 2 und löst diesen Speichermodul aus, bevor die Verarbeitungseinheit A 1 Zugang zu diesem Speichermodul erhalten hat Wie ersichtlich, kann der Befehl der Verarbeitungseinheit A 1, der ein Adressieren des Speichermoduls MOD 2 und eine Übertragung der Daten des Speichermoduls MOD 1 verlangt, nicht ausgeführt werden, weil der Speichermodul MOD 2 durch das Adressieren durch die Verarbeitungseinheit B1 und die geforderte Datenübertragung besetzt ist Demgemäß werden die Daten von dem Speichermodul MOD 1 auf das A 1-Speicherregister für eine vorübergehende Speicherung übertragen, was durch das Signal /TTBTTFangezeigt wird, während die Verarbei tungseinheit B1 die Datenübertragung bezüglich des Moduls MOD 2 vollendet und das automatische Wieder einschreiben der Daten stattfindet Nach der letztgenannten Datenübertragung kann die Verarbeitungseinheit A 1 den Speichermodul MOD2 adressieren und gleichzeitig die Daten des Speichermoduls MODI von dem Pufferspeicher auf die Datenleitung übertragen. Anschließend kann die Übertragung der Daten des Speichermoduls MOD 2 auf die Daten-Sammelleitung stattfinden, wie es F i g. 7 zeigt

Fall 6

Der in F i g. 8 veranschaulichte Fall betrifft die Verwendung der vorstehend behandelten Zwischenphasen-Prioritätszuordnung bei Verwendung eines Hochgeschwindigkeits-Speichers, bei dem beispielsweise der Spei- cherzyldus die gleiche Dauer hat wie die Mindestdauer eines Befehlswortzyklus. Beim dargestellten Fall begehren die beiden Verarbeitungseinheiten A 1 und B1 Zugriff zu dem gleichen Speichermodul, wobei der Aufruf der Verarbeitungseinheit A 1 vor demjenigen der Verarbeitungseinheit B1 vorliegt In diesem Fall muß die Datenübertragung bezüglich der Veraroeitungseinheit A 1 abgeschlossen sein, bevor eine Datenübertragung bezüglich der Verarbeitungseinheit B1 stattfinden kann, wie es F i g. 8 zeigt

so Die spezielle Ausbildung einer Ausführungsform einer Logik zur Steuerung des Betriebes von mehreren Verarbeitungseinheiten mit einer Speichereinheit, welche die oben beschriebenen Prioritäts-Zuordnungen ermöglicht ist für vier Verarbeitungseinheiten und ein Speichersystem, das eine Vielzahl von Speichermoduln umfaßt, in den Fig.9 bis 18 dargestellt Die Fig.9 bis 18 zeigen die Logik- und Steuerkreise, die in der Steuereinheit 15 verwendet werden und welche die benötigten Schnittstellensignale bezüglich der Steuereinheit und der vier Verarbeitungseinheiten sowie der Speichereinheit sowie auch die in der Steuereinheit benötigten, internen Steuersignale erzeugen.

F i g. 9 zeigt in Form eines allgemeinen Blockschaltbildes den Aufbau der Steuereinheit 15, in der verschiedene Logikschaltungen dazu benutzt werden, Schnittstellensignale von den Verarbeitungseinheiten und der Speichereinheit zu empfangen und die gewünschten Steuersignale für die Verarbeitungseinheiten und die Speicherein- heit zu erzeugen. So erzeugt die Adressenlogik 20 die Signale XADDRSEL, KMEMSEL und XMSO für jede der Verarbeitungseinheiten, wobei X jeweils für eine der Bezeichnungen A 0, A 1, B 0 und B1 der Verarbeitungseinheit steht in Abhängigkeit von den von der Speichereinheit gelieferten Speicherzustandsignalen MSO und MSi und den von den Verarbeitungseinheiten gelieferten Speichersteuersignalen XMCX bis XMCS. Eine spezielle Ausführungsform der Adressenlogik 20 wird anhand der F i g. 10 und 11 behandelt

Die Speichersteuerlogik 21 benutztdie von der Adressenlogik 20 zugeführten Signale XMEMSEL zusammen mit den Speichersteuersignalen XMCi bis XMCS von den Verarbeitungseinheiten, um die entsprechenden Steuersignale MC 1 bis MC5 für die Speichereinheit zu bilden. Eine spezielle Ausführungsform einer Speichersteuerlogik ist in F i g. 12 im einzelnen dargestellt. Die Anschlußlogik 22 benutzt die von der Adressenlogik 20 in

geeigneter Weise erzeugten internen Steuersignale zur Erzeugung der Anschlußcodesignale APORT und DPORTiür die Verarbeitungseinheit. Eine spezielle Ausführungsform einer solchen Logik ist in den F i g. 13 und 14 im einzelnen dargestellt Die A-Phasen-Anschlußlogik 23 und die ß-Phasen-Anschlußlogik 24 benutzen die Speicherzustandsignale AfSO und AfSl, die von der Speichereinheit geliefert werden, und die Signale XMC \ bis XMC5, die von den Verarbeitungseinheiten geliefert werden, um den Betrieb der Anschlüsse in den A- und ß-Phasen zu steuern, die mit geeigneten Steuersignalen versorgt werden, welche den laufenden Betrieb, den Warte- und den Speicherzustand der Anschlüsse anzeigen. Eine spezielle Ausführungsform einer solchen Logik ist in den F i g. 15 und 16 dargestellt Einzelheiten der Registerlogik 25 ergeben sich aus den F i g. 17 und 18.

Bei der in F i g. 10 dargestellten Ausführungsform der Adressenlogik 20 findet eine Anzahl von JK-Flipflops 31 bis 34 dazu Verwendung, festzustellen, weiche der vier Verarbeitungseinheiten den Zugang zu der Adressen-Sammelleitung oder zu der Daten-Sammelleitung zur Übertragung von Daten zu oder von einem Speichermodul während der Α-Phase oder der B-Phase erhält Das Vorliegen einer Α-Phase oder einer ß-Phase wird durch ein Systemtaktsignal definiert, das in einer Einheit der datenverarbeitenden Anlage erzeugt und einem JK-Flipflop 30 zugeführt wird, um an dessen Ausgängen die geeigneten Taktsignale PHASEA und PHASEB zu erzeugen. Die Form dieser Taktsignale ist in Fig.2 dargestellt Die Flipflops 31 und 32 liefern geeignete Adressen- und Speicher-Wählsignale für die Verarbeitungseinheiten A 0 und A 1, wogegen die Flipflops 33 und 34 die Adressen- und Speicher-Wählsignale für die Verarbeitungseinheiten BQ und B1 erzeugen. Gemäß der in Fig. 10 veranschaulichten Logik wird beispielsweise für die Verarbeitungseinheiten AO und A 1 das Sigr-Λ A XADDRSEL für eine Übertragung bezüglich der Verarbeitungseinheit Λ 1 so lange erzeugt, wie die Verarbeitungseinheit A 0 nicht den Zugang zu der Adressen-Sammelleitung durch Bildung des Signals AOAfCl fordert Im letzten Fall wird ein Wählsignal SELAOfür die Verarbeitungseinheit AO gebildet, um ein Signal A OADDKStL zu erzeugen, das anzeigt, daß der Zugang zu der Adressen-Sammeiieitung der Verarbeitungseinheit A 0 freigegeben wurde.

In gleicher Weise wird der Zugang zu der Daten-Sammelleitung der Verarbeitungseinheit A 1 freigegeben, was durch die Erzeugung des Signals A 1MEMSEL angezeigt wird, sofern nicht die Verarbeitungseinheit AO den Zugang zu dem gleichen Speichermodul fordert und einen bevorrechtigten Zugriff hat Ein solcher bevorrechtigter Zugriff kann nur so lange gewährt werden, wie der Verarbeitungseinheit A 1 nicht bereits schon vorher Zugang zu der Daten-Sammelleitung gestattet wurde, was durch das Vorliegen des Signals A XPEND angezeigt wird, oder so lange, wie die Verarbeitungseinheit A 1 nicht die ausgewählten Daten in das Pufferregister A 1 eingibt, was durch das Signal A XBUFL angezeigt wird, oder so lange wie die Verarbeitungseinheit A 1 eint laufende Datenübertragung noch nicht abgeschlossen hat, was durch das Signal A XXFER angezeigt wird, oder solange kein Signal vorliegt, das eine Unterbrechung der Funktion der Verarbeitungseinheit A 0 verlangt, was durch das Signal HOLDA 0 angezeigt wird.

Die Reiche Wirkungsweise bezüglich der Adressen- und Speicherwahl ergibt sich für die Verarbeitungseinheiten B 0 und B X durch die Funktion der J K-Flipflops 33 und 34.

Der restliche Teil der Adressenlogik 20, der zur Bildung der zur Rückmeldung an die Verarbeitungseinheiten dienenden Signale XmSO dient, ist in F i g. 11 dargestellt. Wie ersichtlich, werden die in F i g. 10 dargestellten Adressen- und Speicher-Wählsignale zusammen mit den Speicherzustandssignalen MSO und MSX der Speichereinheit und den Speichersteuersignalen XMCl bis XMC4 kombiniert um die Signale XMSO zu erzeugen, die durch ihr Vorhandensein anzeigen, weiche der Verarbeitungseinheiten die Adressen- oder Daten-Sammellei- tungen besetzt halten.

Die Logik zur Erzeugung der Speichersteuersignale MCX bis MC5, die der Speichereinheit von der Speichersteuerlogik 21 zugeführt werden, ist in F i g. 12 dargestellt. Wie ersichtlich, werden die geeigneten Steuersignale XMCX bis XMC5 von den Verarbeitungseinheiten zusammen mit den intern erzeugten Adressen-Wählsignalen SELX, den Speicher-Wählsignalen XMEM, den A- und θ-Phasen-Treibsignalen von der Adressenlogik 20 und den Register-Ladesignalen XBUFL zugeführt, deren Zustände bewirken, daß die geeigneten Speichersteuersignale gebildet werden, die in der oben behandelten Weise entweder die Funktion eines ausgewählten Speichermoduls auslösen, das Auslösen der Funktion verhindern, eine Datenübertragung auslösen oder eine solche Datenübertragung verhindern.

Die Fig. 13 und 14 veranschaulichen die Logik zum Liefern der Signale APORT und DPORT, dir von der Steuereinheit der Speichereinheit zugeführt werden. Wie ersichtlich, werden die gewünschten Anschluß-Codesignale, welche die Adressen- und Daten-Anschlüsse der aufrufenden Verarbeitungseinheit eindeutig bezeichnen, anhand der intern in bezug auf jede Verarbeitungseinheit erzeugten Adressen- und Speicher-Wählsignale ~S~ELX und XMEM in Verbindung mit dem Signal PHASE B erzeugt.

Die Fi g. 15 und 16 veranschaulichen die Logik zur Steuerung des Zuganges zu den Α-Phase- und ß-Phase-Anschlüssen, die geeignete Signale erzeugt, die anzeigen, wenn a.e Verarbeitungseinheit A 1 (oder B X) solche Anschlüsse benutzt indem sie entweder für eine folgende Datenübertragung (beispielsweise A XPEND-Zustand), für eine gegenwärtige Datenübertragung (A IWA/T-Zustand) oder für eine Übertragung zum Pufferregister für eine vorübergehende Speicherung von Daten (Zustände A XBUFL und A OBUFL) festhalten. Für eine solche Funktion ist die Beziehung zwischen den von den Verarbeitungseinheiten gelieferten Speichersteuersignalen, den von der Speichereinheit gelieferten Zustandssignalen und den verschiedenen intern erzeugten Zustandssignalen, welche die laufenden, Warte- und Haltezustände angeben, sowie die Adressen- und Speicher-Wählsignale erforderlich, wie sie dargestellt sind.

Fig. 17 veranschaulicht das Pufferregistersystem der Steuereinheit, das ein erstes Datenregister 40 umfaßt. Bei diesem Datenregister handelt es sich um ein einziges 16-Bit-Register, in dem alle Daten aufgenommen werden, die auf der Daten-Sammelleitung um die halbe Dauer eines Befehlswortzyklus verzögert werden müssen, also beispielsweise um 100 ns bei dem oben behandelten Zyklus von 200 ns Dauer. Die Daten werden anschließend aus dem Datenregister 40 in ein Ausgangsregister 41 getaktet, das tatsächlich aus vier 16-Bit-Regi-

stern besteht, von denen jeweils eines einer der Verarbeitungseinheiten zugeordnet ist Die Daten werden von dem Datenregister 40 auf das richtige der Ausgangsregister 41 gemäß den Signalen XBUFL am Multiplexer 42 übertragen. Die Daten werden in dem richtigen Ausgangsregister gehalten, bis die diesem Register zugeordnete Verarbettungseinheit die Daten annehmen kann. In diesem Zeitpunkt erscheint das Signal READSEL, damit die gewünschten Daten auf die Daten-Leitung zur Übertragung an die entsprechende Verarbeitungseinheit gegeben werden können, die durch die Anschluß-Codesignale DPORTO und DPORTi identifiziert wird. Demnach ermöglicht das Registersystem, daß die Daten auf der Daten-Sammelleitung kontinuierlich in das Datenregister

40 geleitet und vorübergehend in dem Ausgangsregister 41 aufbewahrt werden, bis die Verarbeitungseioheit, der diese Daten zugeführt werden sollen, zur Aufnahme der Daten bereit ist Bezüglich der Funktion des Puffersteuerregisters nach F i g. 18 ist zu bemerken, daß das Register bei Vorliegen des Signals READSEL, das die Übertragung von Daten aus dem Ausgangsregister 41 auf die Sammelleitung zur Übermittlung an eine Verarbeitungseinheit bewirkt, die Bildung eines Schreibsignals WRITE verhindert so daß solche Daten nicht in das Pufferregistersystem wieder eingeschrieben werden können. Sobald die Verarbeitungseinheit die Daten annimmt wird das Signal READSEL nicht langer erzeugt so daß das Signal WRITE von dem Puffersteuerregister gebildet werden kann, damit der I.-,halt des Datenregisters 40 auf das Ausgangsregister

41 übertragen wird.

Hierzu 15 Blatt Zeichnungen

IO

Claims

Patentansprache:

1. Datenverarbeitende Anlage mit mehreren Verarbeitungseinheiten (11 bis 14), mit einer mehrere SpeichenTioduln umfassenden Speichereinheit (10), die mit den Verarbeitungseinheiten (11 bis 14) durch eine

Adressen-Sammelleitung (16) zur Übertragung von Adressen von den Verarbeitungseinheiten zu den Speichermoduln und eine Daten-Sammelleitung (17) zur Übertragung von Daten zwischen den Verarbeitungseinheiten und den Speichermoduln verbunden ist, und mit einer Steuereinheit (15), die den Verarbeitungseinheiten den Zugriff zu den Speichermoduln gestattet dadurch gekennzeichnet, daß die Steuereinheit (15) Wortzyklen der Verarbeitungseinheiten (11 bis 14), weiche für alle Verarbeitungseinheiten von

ίο gleicher Dauer sind, in mehrere aufeinanderfolgende Zeitabschnitte (A, B) und die Verarbeitungseinheiten (11 bis 14) in mehrere Gruppen (AO, Ai bzwJJO, 51) einteilt, von denen jede einem der verschiedenen Zeitabschnitte in der Weise zugeordnet ist, daß den Verarbeitungseinheiten jeder Gruppe (A 0,Ai bzw. B 0, B1) von der Steuereinheit (15) nur während der zugeordneten Zeitabschnitte (A bzw. B) der Zugang zu den Sammelleitungen (16,17) freigegeben wird.

2. Datenverarbeitende Anlage nach Anspruch 1, dauurch gekennzeichnet, daß die Steuereinheit (15) den Verarbeitungseinheiten (11 bis 14) je eine Priorität für den Zugriff zu einem gewählten Speichermodul der Speichereinheit (10) für den Fall zuordnet, daß wenigstens eine Verarbeitungseinheit einer ersten Gruppe (AO₁Ai) und eine Verarbeitungseinheit einer zweiten Gruppe (BO, B1) oder zwei Verarbeitungseinheiten der gleichen Gruppe (AO, Ai bzw. BQ, Bi) gleichzeitig zu dem gleichen Speichermodul Zugriff haben wollen.

3. Daicnverarbcitende Anlage nach Anspruch i oder 2, dadurch gekennzeichnet, daß die Steuereinheit (15) einer Verarbeitungseinheit (11 bis 14), die zu den Adressen- und Daten-Sammelleitungen (16,17) Zugang haben will, um zu einem ausgewählten Speichermodul Zugriff zu nehmen, Signale zuführt, welche dieser Verarbeitungseinheit anzeigen, ob die Sammelleitungen (16, 17) und der ausgewählte Speichermodul frei sind.

4. Datenverarbeitende Anlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinheit (15) der Speichereinheit (10) Signale zuführt, die anzeigen, welche der Verarbeitungseinheiten zu den Sammelleitungen (16,17) Zugang haben wilL

5. Datenverarbeitende Anlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vier Verarbeitungseinheiten (11 bis 14) vorhanden sind und jede Gruppe zwei Verarbeitungseinheiten (A 0, A 1 bzw. B *>, B1) umfaßt.

6. Datenverarbeitende Anlage nach den Ansprüchen 2 und 5, dadurch gekennzeichnet, daß die Steuereinheit (15) einer ersten Verarbeitungseinheit (A 0) einer ersten der beiden Gruppen die höchste Priorität, einer ersten Verarbeitungsein^eit (fO) der zweiten der beiden Gruppen die nächsthöchste Priorität und den zweiten Verarbeitungseinheiten (A 1, B1) beider Gruppen eine im wesentlichen gleiche, geringste Priorität zuordnet und den zweiten Verarbeitungseinheiten (A i, B1) beider Gruppen während des einen oder anderen der den beiden Gruppen zugeordneten Zeitabschnitte (A, B) abwechselnd den Zugriff zu einem gleichen ausgewählten Speichermodul gestattet, jedoch den Zugriff zu diesem Speichermodul für die zweiten Verarbeitungseinheiten (A 1, B1) beider Gruppen sperrt, wenn der Zugriff von einer Verarbeitungseinheit mit höherer Priorität gefordert wird, und statt dessen dieser Verarbeitungseinheit mit höherer Priorität den Zugriff freigibt.

7. Datenverarbeitende Anlage nach Anspruch P, dadurch gekennzeichnet, daß die Steuereinheit (15) den Zugriff der ersten Verarbeitungseinheit (BO) der zweiten Gruppe zu dem ausgewählten Speichermodul verhindert, wenn die erste Verarbeitungseinheit (A 0) der ersten Gruppe den Zugriff zu diesem Speichermodul fordert, und der ersten Verarbeitungseinheit (A 0) der ersten Gruppe den Zugriff zu diesem Speichermodul freigibt