DE2522346A1 - Verfahren zum herstellen von halbleiterelementen - Google Patents

Verfahren zum herstellen von halbleiterelementen

Info

Publication number
DE2522346A1
DE2522346A1 DE19752522346 DE2522346A DE2522346A1 DE 2522346 A1 DE2522346 A1 DE 2522346A1 DE 19752522346 DE19752522346 DE 19752522346 DE 2522346 A DE2522346 A DE 2522346A DE 2522346 A1 DE2522346 A1 DE 2522346A1
Authority
DE
Germany
Prior art keywords
solder
semiconductor wafer
disk
area
area semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752522346
Other languages
English (en)
Other versions
DE2522346C3 (de
DE2522346B2 (de
Inventor
Udo Dipl Ing Lob
Fritz Dipl Phys Dr Scheidel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2522346A priority Critical patent/DE2522346C3/de
Priority to GB1139876A priority patent/GB1477129A/en
Priority to US05/686,137 priority patent/US4047286A/en
Priority to IT23255/76A priority patent/IT1060578B/it
Priority to FR7614603A priority patent/FR2312116A1/fr
Priority to JP51056420A priority patent/JPS51142974A/ja
Priority to CA252,752A priority patent/CA1061013A/en
Publication of DE2522346A1 publication Critical patent/DE2522346A1/de
Publication of DE2522346B2 publication Critical patent/DE2522346B2/de
Application granted granted Critical
Publication of DE2522346C3 publication Critical patent/DE2522346C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Description

Verfahren zum Herstellen von Halbleiterelementen.
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterelementen durch Zerteilen einer großflächigen metallisierten Halbleiterscheibe in eine Vielzahl von kleinflächigen Halbleiterscheiben und Aufbringen einer Schicht Lotmet.a3.ls.
Ein solches Verfahren ist beispielsweise zur Herstellung von Hochspannungsgleichrichtern bekannt geworden. Dabei v/erden großflächige, bereits mit einem oder mehreren pn-Übergangen versehene metallisierte Halbleiterscheiben nach Aufbringen einer Schicht Lotmetalls miteinander zu einem Stapel verlötet. Dieser Stapel wird dann mittels mehrerer paralleler Schnitte und mehrerer,, zu diesen rechtwinkelig verlaufender, paralleler zweiter Schnitte in einzelne kleinflächige Halbleiterelemente zerschnitten. Dieses Verfahren ist zur Herstellung von Hochspannungsgleichrichtern noch tragbar, kommt jedoch zur Herstellung kleinflächiger, aus einem einzigen Halbleiterscheibchen bestehender Halbleiterelemente nicht in Frage, da dafür diese Art der Herstellung viel zu teuer ist.
Es ist auch bereits bekannt, eine großflächige Halbleiterscheibe mit einer Vielzahl von kleinflächigen Elektroden zu versehen und diese Halbleiterscheibe dann mittels eines aus einer Düse austretenden feinen Sandstrahls zwischen den Elektroden zu zerteilen. Insbesondere bei kleinen Bauelementen setzt dieses Verfahren eine hohe Genauigkeit voraus und benötigt relativ viel Zeit, wenn nicht ein Mehrfachdüsensatz zum gleichzeitigen Herstellen paralleler Schnitte-verwendet wird.
VPA 9/110/5010 Hab-12 Pj
609849/0442
-2-
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Halbleiterelementen der eingangs erwähnten Art so weiterzubilden, daß die Herstellung von kleinflächigen Halbleiterelementen, beispielsweise bis 15 nun", mit wesentlich geringerem Aufwand als bisher möglich ist.
Die Erfindung ist gekennzeichnet durch folgende Schritte:
a) Auf die metallisierte Seite der großflächigen Halbleiterscheibe wird eine aus Weichlot bestehende Lotscheibe aufgelegt,
b) auf diese Lotscheibe wird eine mit einem Lochmuster versehene Lochscheibe aus einem mit dem Weichlot nicht legierenden Material aufgelegt,
c) die Lochscheibe wird belastet und die Lotscheibe wird auf die Schmelztemperatur des Weichlots erhitzt, bis wenigstens der größte Teil des Lotmetalls in das Lochmuster verdrängt ist,
d) die Lochscheibe wird nach dem Abkühlen entfernt und die großflächige Halbleiterscheibe wird einem auf die mit dem Lotmetall beschichtete Seite gerichteten Sandstrahl ausgesetzt, bis die großflächige Halbleiterscheibe zerteilt ist.
Zur Halterung der großflächigen Halbleiterscheibe wird diese vor dem Zerteilen zweckmäßigerweise mittels Wachs auf eine Glasscheibe aufgeklebt.
Die Lotscheibe besteht zweckmäßigerweise aus einem Blei-Zinn -Lot mit überwiegendem Bleianteil.
Zur Verbesserung des Legierungsvorgangs wird die Halbleiterscheibe vor dem Auflegen der Lotscheibe vorteilhafterweise vernickelt, gegebenenfalls auch vergoldet.
Die Lochscheibe kann zweckmäßigerweise aus Graphit bestehen.
Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Figuren 1 bis 4 näher erläutert. Die Figuren 1 bis 4 stellen verschiedene Schritte des Verfahrens dar.
VPA 9/110/5010 -3-
60984 9/0442
In Fig.1 ist die Halbleiterscheibe mit 1 bezeichnet. Sie besteht beispielsweise aus Silicium und ist mit mindestens zwei Zonen unterschiedlichen Leitungstyps versehen, die beispielsweise durch Eindiffundieren von Dotierungsstoffen erzeugt wurden. Die Halbleiterscheibe 1 ist mit einer Metallschicht versehen. Die Metallschicht 2 kann z.B. aus einer doppelten Nickelschicht bestehen, die zum Schutz gegen Korrosion vergoldet sein kann. Die erste der Nickelschichten wird z.B. stromlos nach einem bekannten Verfahren auf der Halbleiterscheibe aufgebracht und anschließend bei einer Temperatur von mehreren hundert Grad in die Halbleiterscheibe eingesintert. Darauf kann dann, ebenfalls stromlos, die zweite Nickelschicht und darauf die Vergoldung aufgebracht werden. Auf die vernikkelte und vergoldete Halbleiterscheibe wird eine Lotscheibe aufgelegt, die aus einem Weichlot besteht. Zweckmäßigerweise wird ein Weichlot mit hohem Bleianteil, z.B. 96 %, und vergleichsweise geringem Zinnanteil, beispielsweise 4 %, verwendet. Auf die Lotscheibe 3 wird eine mit einem Lochmuster 5 versehene Lochscheibe 4 aufgelegt. Das Lochmuster 5 kann in Form eines Rasters oder auf andere Art regelmäßig angeordnet sein. Die Lochscheibe 4 besteht aus einem mit dem Lotmetall nicht legierenden Material, dessen thermischer Ausdehnungskoeffizient von dem der Halbleiterscheibe nicht wesentlich abweicht. Besteht die Halbleiterscheibe aus Silicium, empfiehlt sich eine Lochscheibe aus Graphit, Molybdän, Wolfram oder einer temperaturfesten Keramik. Es ist auch möglich, die Lochscheibe aus Silicium oder einem anderen Halbleitermaterial herzustellen.
Die Lochscheibe wird anschließend mit einem Gewicht 7 (Fig.2) belastet. Die Belastung kann z.B. bei etwa 0,5 N/mm liegen. Die aus Halbleiterscheibe, Lotscheibe, Lochscheibe und Gewicht 7 bestehende Einheit wird dann, beispielsweise im Ofen, auf eine Temperatur erwärmt, bei der das Lot schmilzt. Im Fall der oben angegebenen Lotzusammensetzung reicht eine Temperatur von ca. 400 C aus. Der Ofen kann zweckmäßigerweise ein Induktionsofen sein, dessen Hochfrequenzspule schematisch gezeichnet und mit 12 bezeichnet ist. Die durch das Gewicht 7 ausgeübte Kraft
VPA 9/110/5010 -4-
.. 609849/0442
drückt die Lochscheibe 4 nach unten und verdrängt das teigige und flüssig werdende Lot in die Öffnungen des Lochmusters 5 der Lochscheibe. Dabei entstehen Lotkuppen 8, die mit absinkender Lochscheibe immer höher werden, bis das zwischen den
Löchern des Lochmusters befindliche Lot wenigstens zum größten Teil in das Lochmuster verdrängt ist.
Nach dem Abkühlen v/erden das Gewicht 7 und die Lochscheibe 4 entfernt. Die Halbleiterscheibe ist auf der Oberseite mit einer Vielzahl von Lotkuppen 8 besetzt, deren Anordnung auf der Halbleiterscheibe dem Lochmuster entspricht (Fig.3). Die Lotkuppen 8 sind mit der Metallisierung der Halbleiterscheibe zusammenlegiert und bilden die Kontakte für die herzustellenden kleinflächigen Halbleiterelemente.
Zum Trennen der großflächigen Halbleiterscheibe 1 wird diese, z.B. mittels einer Wachsschicht 9> auf eine Glasplatte 10 aufgeklebt. Dann wird, wie in Fig.4 durch eine Anzahl paralleler Pfeile angedeutet, auf die mit den Lotkuppen versehene Seite der Halbleiterscheibe 1 ein Sandstrahl 13 gerichtet. Dieser Sandstrahl kann einen Querschnitt aufweisen, der dem Durchmesser der Halbleiterscheibe entspricht. Er kann auch kleiner sein; dann müssen die Halbleiterscheibe und der Sandstrahl seitlich relativ zueinander bewegt werden. Der Sandstrahl trägt nun die nicht mit einer Lotkuppe bedeckten Teile der Halbleiterscheibe relativ schnell ab, da es sich hier um sprödes Material handelt, während die aus Weichlot bestehenden Lotkuppen 8 wesentlich langsamer abgetragen werden. Nach kurzer Zeit, beispielsweise in zwei Minuten, ist die Halbleiterscheibe in viele kleinflächige Halbleiterscheiben 11 zerteilt, die auf ihrer Oberseite jeweils eine der Lotkuppen 8 tragen.
Der Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß das Kontaktmetall, nämlich das Weichlot, gleizeitig als Maskierung für den Sandstrahl dient. Dadurch erübrigt sich eine besondere Maskierung oder die Verwendung eines präzisen Feinsandstrahls. Es kann mit geringem Aufwand eine große
VPA 9/110/5010 -5-
609849/0442
Anzahl von kleinflächigen Halbleiterelementen hergestellt werden. So ist es beispielsweise möglich, aus einer Halbleiterscheibe von 50 mm 0 1000 kleinflächige Halbleiterelemente von 1,2 mm 0 zu erzeugen. Das Verfahren ist aber auch für kleinflächige Halbleiterelemente bis zu einigen Millimetern Durchmesser brauchbar. Ein weiterer Vorteil besteht darin, daß die kleinflächigen Halbleiterelemente nur einseitig mit Lotmetall beschichtet und damit auf einer Seite schwerer sind. Sie lassen sich damit durch einfaches Einrütteln in ein Lochraster in immer gleicher Polarität anordnen.
6 Patentansprüche,
4 Figuren.
VPA 9/110/5010 -6-
609849/0442

Claims (6)

Patentansprüche
1. Verfahren zum Herstellen von Halbleiterbauelementen durch Zerteilen einer großflächigen metallisierten Halbleiterscheibe in eine Vielzahl von kleinflächigen Halbleiterscheiben und Aufbringen einer Schicht Lotmetalls, gekennzeichnet .durch folgende Schritte:
a) Auf die metallisierte Seite der großflächigen Halbleiterscheibe wird eine aus Weichlot bestehende Lotscheibe aufgelegt,
b) auf diese Lotscheibe wird eine mit einem Lochmuster versehene Lochscheibe aus einem mit dem Weichlot nicht legierenden Material aufgelegt,
c) die Lochscheibe wird belastet und die Lotschsibe wird auf die Schmelztemperatur des Weichlots erhitzt, bis wenigstens der größte Teil des Lotmetalls in das Lochmuster verdrängt wird,
d) die Lochscheibe wird nach dem Abkühlen entfernt und die großflächige Halbleiterscheibe wird einem auf die mit dem Lotmetall beschichtete Seite gerichteten Sandstrahl ausgesetzt, bis die großflächige Halbleiterscheibe (1) zerteilt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die großflächige Halbleiterscheibe vor dem Zerteilen mittels Wachs auf eine Glasscheibe aufgeklebt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß eine Lotscheibe aus einem Blei-Zinn-Lot mit überwiegendem Bleianteil verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die großflächige Halbleiterscheibe vor dem Auflegen der Lotscheibe vernickelt wird.
VPA 9/110/5010 -7-
609849/04 4 2
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die großflächige Halbleiterscheibe nach dem Vernickeln vergoldet wird.
6. Verfaliren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß eine Lochscheibe aus Graphit verwendet wird.
VPA. 9/110/5010
609849/0442
Leerseite
DE2522346A 1975-05-20 1975-05-20 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE2522346C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2522346A DE2522346C3 (de) 1975-05-20 1975-05-20 Verfahren zum Herstellen von Halbleiterbauelementen
GB1139876A GB1477129A (en) 1975-05-20 1976-03-22 Semiconductor elements
US05/686,137 US4047286A (en) 1975-05-20 1976-05-13 Process for the production of semiconductor elements
FR7614603A FR2312116A1 (fr) 1975-05-20 1976-05-14 Procede pour fabriquer des composants a semi-conducteurs
IT23255/76A IT1060578B (it) 1975-05-20 1976-05-14 Procediemnto per fabbricare elementi a semiconduttori
JP51056420A JPS51142974A (en) 1975-05-20 1976-05-17 Method of making semiconductor element
CA252,752A CA1061013A (en) 1975-05-20 1976-05-18 Solder contacted semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2522346A DE2522346C3 (de) 1975-05-20 1975-05-20 Verfahren zum Herstellen von Halbleiterbauelementen

Publications (3)

Publication Number Publication Date
DE2522346A1 true DE2522346A1 (de) 1976-12-02
DE2522346B2 DE2522346B2 (de) 1978-03-09
DE2522346C3 DE2522346C3 (de) 1978-10-26

Family

ID=5946996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2522346A Expired DE2522346C3 (de) 1975-05-20 1975-05-20 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (7)

Country Link
US (1) US4047286A (de)
JP (1) JPS51142974A (de)
CA (1) CA1061013A (de)
DE (1) DE2522346C3 (de)
FR (1) FR2312116A1 (de)
GB (1) GB1477129A (de)
IT (1) IT1060578B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368008A (en) * 1976-11-30 1978-06-17 Hitachi Ltd B board k-charging system
JPS5368006A (en) * 1976-11-30 1978-06-17 Hitachi Ltd B board k-charging system
US4232059A (en) * 1979-06-06 1980-11-04 E-Systems, Inc. Process of defining film patterns on microelectronic substrates by air abrading
FR2480034A1 (fr) * 1980-04-04 1981-10-09 Thomson Csf Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue
US4636073A (en) * 1984-10-31 1987-01-13 International Business Machines Corporation Universal calibration standard for surface inspection systems
US4896464A (en) * 1988-06-15 1990-01-30 International Business Machines Corporation Formation of metallic interconnects by grit blasting
US5170245A (en) * 1988-06-15 1992-12-08 International Business Machines Corp. Semiconductor device having metallic interconnects formed by grit blasting
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20080153265A1 (en) * 2006-12-21 2008-06-26 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
JP6302644B2 (ja) * 2013-11-11 2018-03-28 株式会社ディスコ ウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3152939A (en) * 1960-08-12 1964-10-13 Westinghouse Electric Corp Process for preparing semiconductor members
FR1303118A (fr) * 1961-07-27 1962-09-07 Lignes Telegraph Telephon Perfectionnements aux procédés de fabrication des dispositifs à semi-conducteur
DE1514304A1 (de) * 1964-04-03 1969-05-14 Philco Ford Corp Halbleiteranordnung und Herstellungsverfahren hierfuer
DE1282794C2 (de) * 1965-04-01 1975-10-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer legierungsmaske fuer die gleichzeitige fertigung mehrerer halbleiteranordnungen
BE668918A (de) * 1965-08-27 1900-01-01
US3466510A (en) * 1967-01-07 1969-09-09 Telefunken Patent Integrated graetz rectifier circuit
CH465722A (de) * 1967-12-01 1968-11-30 Battelle Development Corp Verfahren zur Herstellung eines durch einen Markierungsstoff gebildeten Musters auf einer Unterlage
CH504783A (de) * 1969-06-20 1971-03-15 Siemens Ag Verfahren zum Abtrennen eines Körpers von einem scheibenförmigen Kristall und Vorrichtung zur Durchführung dieses Verfahrens
FR2146929A1 (en) * 1971-07-26 1973-03-09 Silec Semi Conducteurs Semiconductor elements separation - from diffused semiconductor wafer,using solder as mask for etching and cutting
DE2332822B2 (de) * 1973-06-28 1978-04-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium

Also Published As

Publication number Publication date
JPS51142974A (en) 1976-12-08
DE2522346C3 (de) 1978-10-26
IT1060578B (it) 1982-08-20
US4047286A (en) 1977-09-13
DE2522346B2 (de) 1978-03-09
GB1477129A (en) 1977-06-22
FR2312116A1 (fr) 1976-12-17
CA1061013A (en) 1979-08-21

Similar Documents

Publication Publication Date Title
DE2424857C2 (de) Verfahren zur Herstellung einer Lötverbindung durch Aufschmelzlöten
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE2522346A1 (de) Verfahren zum herstellen von halbleiterelementen
DE1294558B (de) Hochspannungsgleichrichter und Verfahren zum Herstellen
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2448015C2 (de) Verfahren zum Herstellen von Zweiwegthyristortrioden
EP0103889A2 (de) Verfahren und Vorrichtung zum Verarbeiten von einzelnen integrierten Schaltkreisen zu filmmontierten integrierten Schaltkreisen (Mikropacks)
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE60132044T2 (de) Herstellung einer Halbleitervorrichtung unter Verwendung von Klebern
DE3509745C2 (de)
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
DE3040867A1 (de) Halbleiteranodnung und verfahren zu ihrer herstellung
EP0009131B1 (de) Verfahren zur in situ Änderung der Zusammensetzungen von Lötlegierungen
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE1945899A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112021005514T5 (de) Montageplatte und Leiterplatte
DE2855972A1 (de) Halbleiteranordnung
DE1275208B (de) Steuerbarer Halbleitergleichrichter
DE1564856C3 (de) Verfahren zum Auflöten von Halbleiterbauelementen auf Kontaktfinger eines Kontaktierungsstreifens
DE1483293C (de) Legierung fur eine Siliziumdiode mit ubersteüer Grenzflache und veränderlicher Kapazität und Verfahren zu ihrer Herstel lung
DE2450172A1 (de) Halbleiteranordnung
DE1539638C (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee