FR2480034A1 - Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue - Google Patents

Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue Download PDF

Info

Publication number
FR2480034A1
FR2480034A1 FR8007648A FR8007648A FR2480034A1 FR 2480034 A1 FR2480034 A1 FR 2480034A1 FR 8007648 A FR8007648 A FR 8007648A FR 8007648 A FR8007648 A FR 8007648A FR 2480034 A1 FR2480034 A1 FR 2480034A1
Authority
FR
France
Prior art keywords
grid
wafer
copper
mounting
metallizations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8007648A
Other languages
English (en)
Other versions
FR2480034B1 (fr
Inventor
Yoland Collumeau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8007648A priority Critical patent/FR2480034A1/fr
Publication of FR2480034A1 publication Critical patent/FR2480034A1/fr
Application granted granted Critical
Publication of FR2480034B1 publication Critical patent/FR2480034B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

LA PRESENTE INVENTION CONCERNE UN PROCEDE DE FABRICATION ET DE MONTAGE D'UNE PASTILLE SEMI-CONDUCTRICE ET LA STRUCTURE OBTENUE. UN PLOT DE CUIVRE 12 EST SOUDE SUR UNE METALLISATION 6 D'UNE COUCHE 3 FORMEE PAR LE PROCEDE PLANAR DANS UN SUBSTRAT 1. LES DIMENSIONS DU PLOT SONT TELLES QU'IL NE DEBORDE PAS AU-DELA DE LA METALLISATION, C'EST-A-DIRE QU'IL NE RECOUVRE PAS LA COUCHE D'OXYDE 6, 10 ET DONC L'AFFLEUREMENT DE JONCTION. SELON CE PROCEDE, UN GRAND NOMBRE DE PLOTS SONT SOUDES SIMULTANEMENT SUR LA PLAQUETTE A PARTIR DE LAQUELLE ON A OBTENU LA PASTILLE REPRESENTEE ET SONT MAINTENUS EN POSITION PAR L'INTERMEDIAIRE D'UNE GRILLE DE MEME COEFFICIENT DE DILATATION QUE LE MATERIAU SEMI-CONDUCTEUR CONSTITUANT LA PLAQUETTE. APPLICATION AUX DIODES, TRANSISTORS, THYRISTORS DE PUISSANCE.

Description

La présente invention concerne une structure de connexion d'une électrode principale d'un dispositif semiconducteur de type planar ou mesa ainsi qu'uns procéde de fabrication et de montage d'une pastille semiconductrice. La présente invention s'applique plus particulièrement aux dispositifs semiconducteurs de puissance.
Dans un dispositif semiconducteur, pour établir un contact avec une couche semiconductrice superf.icielle, on revêt la couche ou la portion de couche avec laquelle on souhaite établir ce contact d'une métallisation généralement formée par dépôt sous vide d'un ou plusieurs métaux pour établir une surface équipotentielle. Une électrode est ensuite associée è cette métallisation.
N6anmoins, dans le cas ou l'électrode en question est 11 une des électrodes. de courant principal d'un dispositif de puissance, la métallisation seule ne permet pas de réaliser une bonne surface équipotentielle et l'emploi d'un seul fil de connexion ne suffirait pas à assurer une répartition homogène du courant dans toute la section active du dispositif. On est donc amené à utiliser une pièce métallique d'une épaisseur notable recouvrant sensiblement toute la surface de la métallisation que l'on veut contacter. L'un des procédés pour atteindre ce résultat consiste à# déposer au-dessus de la métallisation une couche d'un métal tel que de l'argent, par voie électrolytique.Il se forme alors au-dessus de la métallisation un bouton conducteur pouvant servir de surface équipotentielle et avec lequel on vient reprendre un contact au moyen d'un fil d'électrode ou d'un disque métallique servant de radiateur.
Le procédé décrit précédemment pose des difficuités dans le cas ou la couche semiconductrice avec laquelle on veut établir la connexion a été obtenue par le procédé planar, c'est-à-dire que cette couche a été obtenue par diffusion d'un dopant à travers un masque d'oxyde qui demeure ensuite en place. En effet, le bouton d'argent obtenu par croissance électrolytique a tendance à déborder latéralement au-dessus de la couche d'oxyde et au-dessus de la jonction. Il s'ensuit une dégradation de la fiabilité du composant liée à des risques de claquage et à des risques de dérives ioniques dans la couche de silice, provoquant des courants de fuite et une réduction de la valeur de la tension d avalanche.
Ainsi, une autre technique pour établir un contact avec un composant semiconducteur de type planar est actuellement couramment utilisée industriellement et va être décrite ci-après en relation avec les figures 1 et 2 qui illustrent le cas particulier où la structure semiconductrice est une diode planar de configuration carrée. Cette diode comprend un substrat 1 par exemple de type N dans lequel est formée par diffusion à travers les ouvertures d'un masque 2, une couche 3 de type P. La face inférieure uniforme de la diode repose sur un support ou boiter 4 auquel elle est soudée par l'intermédiaire d'une préforme de soudure 5.La surface de la couche 3 est revêtue d'une métallisation déposée sous vide 6 constituée éventuellement d'un empilage de plusieurs métaux, Une crosse 7 constituée d'un fil rond 8 aplati et tordu dans sa partie aplatie par exemple de la façon illustrée en 9 dans les figures 1 et 2 clejointea, constitue une électrode venant appuyer sur la métallisation 6. La crosse est soudée à la métallisation 6. Ceci peut être réalisé par exemple en revêtant initialement de soudure cette crosse, puis en procédant à une étape thermique.
Pour mieux faire ressortir les avantages et les inconvénients de ce procédé de l'art antérieur, il est utile de rappeler des ordres de grandeur prati que. La pastille de diode peut avoir des dimensions laterales de l'ordre de 2,6 à 6 mm alors que le carré ouvert dans le masque 2 peut avoir des dimensions de l'ordre de 2 à 5,4 mm. L'épaisseur de la diode est de l'ordre de 0,25 mm, épaisseur de la couche d'oxyde de l'ordre de 2 microns, l'épaisseur des métallisations 6 de l'ordre du micron, et l'épaisseur de la partie aplatie du fil d'électrode 7 de L'ordre de 0,35 mm.Un premier inconvénient de l'emploi d'électrodes du type représenté en figures 1 et 2 réside dans le fait que le montage se fait après découpe des plaquettes de silicium en pastilles de diodes élémentaires. L'opéra- tion de positionnement de l'éleccrode sur la diode se fait généralement de façon manuelle Il est extrêmement difficile pour l'opérateur de placer l'électrode 7 de façon que le carré d base de l'électrode présente des cotés parallèles au carré de la couche métallisée 6.Il n est d'ailleurs même pas souhaitable qu'un positionne- -ment trop exact soit recherche car les durées d opéra- tions seraient alors trop longues On arrive donc bien souvent à un positionnement relati.f entre 1' électrode et la diode du type de celui représenté en figure 2.
En consequenee pour éviter que la partie plane infé- rieure 9 du fil 7 ne recouvre l'affleurement de joncv tion entre les couches 1 et 3, la dimension du carré de base 9 de l'électrode est choisie nettement inférieure à la dimension du carre métallisé 6 et leon arrive à un recouvrement imparfait de la zone métallisée et donc à un mauvais rendement car, en fonctionnementg une partie. de sa surface n'est pas utilisée. On notera d'ailleurs que, meme Si l'opération de pose du fil 7.
sur la pastille de diode était automatisée, il serait -bien difficile de résoudre le problème du parallélisme entre le carré de base de l'électrode et le carré périphérique de la diode.
La même difficulté se pose, avec peut-être moins d'acuité pour des dispositIfs de type mesa. En effet, il ntest alors pas souhaitable que l'électrode se prolonge au droit de la face latérale du composant, clest-à-dire à peu de distance de l'affleurement latéral passive de la jonction.
Ainsi un objet de la présente invention est de prévoir un nouveau procédé de montage de connexion sur un dispositif semiconducteur simple, économique, et facilement automatisable.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un procédé de fabrication et de montage d'une pastille semiconductrice de type planar formée par découpe à partir d'une plaquette comportant une pluralité de pastilles identiques selon lequel on forme dans la plaquette des zones de types de conductivite choisis en fonction du dispositif visé, une face de cette plaquette comprenant des affleurements de jonction superficiels ou étant proche d'un affleurement latéral de jonction et des métallisations superficielles principales correspondant à chaque pastille, ces métallisations ne recouvrant pas d'affleurement de jonction.
Ce procédé comprend les étapes consistant à :appliquer contre la plaquette une grille munie d'ouvertures de dimensions correspondant aux métallisations principales, insérer dans les ouvertures des plots métalliques, souder les plots aux métallisations de la plaquette, enlever la grille et découper la plaquette en pastilles élémentaires.
Par ce procédé, on obtient une structure de connexion de l'électrode principale d'un dispositif semiconducteur comprenant une zone metallisée ne débordant pas au-dessus d'un affleurement de jonction comprement en outre un plot métallique, ayant des dimensions peu inférieures à celles de la zone mntailisée, soudé par sa face inférieure à cette zone métallisée et soudable par sa face supérieure à un moyen de connexion. Le plot métallique sera par exemple un plot de cuivre d'une épaisseur de quelques dixièmes de millimètres.
Ce procédé s'applique notamment aux diodes, et aux métallisations principales de dispositifs semiconducteurs de type planar à plusieurs électrodes telles que des transistors, des thyristors.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
les figures 1 et 2 représentent, respectivement en coupe. et en perspective, une structure de -montage de connexion selon l'art antérieur
la figure 3 représente une structure de coni nexion selon la présente invention
la figure 4 illustre une étape du procédé de fabrication d'une structure selon la. présente invention
les figures 5 et 6 représentent de façon partielle et schématique des montages en boîtiers de structures selon l'invention.
On notera que dans ces diverses figures, aucune échelle n'est respectée ni à l'intérieur d'une figure, ni d'une figure à. l'autre. En effet, conformément à la pratique courante dans l'illustration des dispositifs semiconducteurs, certaines dimensions ont été dilatées par rapport à d'autres pour permettre une meilleure illustration des éléments décrits.
La figure 3 représente en perspective et en coupe partielle une diode semiconductrice de type planar montée selon la présente invention.
Cette diode comprend un substrat 1 dans lequel on a formé une couche 3 diffusée, du type opposé à.
celui du substrat, en utilisant un masque 2. La couche 3 est surmontée d'une zone métallisée 6, éventuellement un peu plus restreinte en utilisant un masque 10 complémentaire du masque 2. Sur la métallisation 6, est fixé par l'intermédiaire d'une couche de soudure 11, un plot métallique 12, par exemple du cuivre. Ce plot métallique épouse exactement la configuration de.la couche métallique 6 avec éventuellement des dimensions très légèrement inférieures. Un fil d'électrode 13 est soudé au plot 12. Au lieu d'être fixée à un fil 13, la surface supérieure du plot de cuivre 12 pourrait par exemple être fixée à un radiateur de plus grande dimension.La partie du radiateur en débordement par rapport au plot de cuivre serait disposée suffisamment loin de la pastille semiconductrice pour ne pas y induire d'effets néfastes au-dessus de la jonction.
La figure 4 illustre une étape du procédé de fabrication selon la présente invention d'une structure telle que celle de la figure 3. Une plaquette semiconductrice 20 est d'abord traitée pour contenir des couches de types de conductivité alternés, propres à former une pluralité de dispositifs semiconducteurs identiques, par exemple des diodes comprenant des couches 3 de type de. conductivité opposé à. celui du substrat.
Comme cela a dé7B été illustré en figure 3, ces diodes portent chacune auvdessus de leurs couches 3 une métallisation 6, limitée par le masque 2 ayant servi å délimiter la couche 3 ou par un masque d'oxyde supplémentaire plus restreint 10. Une grille 21 en un matériau présentant sensiblement le même coefficient de dilatation thermique que le semiconducteur constitué par le substrat 20 (par exemple en molybdène si le substrat est en silicium) est placée sur la plaquette semiconductrice, elle-même disposée sur un support non repré sente .Cette grille est munie d'un ensemble de trous dont chacun a sensiblement la même configuration et la meme dimension que chacune des métallisations 6 La grille est placée par rapport à la plaquette pour que les trous en question se trouvent en regard des métallisations 6. Ensuite, la grille et la plaquette sont fixées l'une à l'autre par des moyens de fixation amovibles Ensuite, des plots métalliques 12, par exemple des plots de cuivre sont placés dans chacun des trous de la grille. Ceci peut être effectué par exemple en disposant l'ensemble plaquette/grille sur une table à secousses et en y déversant les plots de cuivre.Chacun de ces plots est de préférence muni sur chacune de ses deux faces de couches de soudure. Ainsi, après une étape thermique, chaque plot 12 est soudé sur la métal lisation 6 correspondante. puis, la grille 21 est enlevée et la plaquette découpée en pastilles semiconductrices élémentaires Le fait que les deux faces des plots métalliques 12 soient métallisées permet de simplifier l'opération d'inse.-tion par secousses de ces plots dans les ouvertures de la grille de sorte que de toute maniere une face munie d'une couche de soudure se trouve en regard des metallisations 6. En outre, le dépôt Drealable de soudure sur la face supérieure restant libre permet de faciliter la fixation ultérieure d'une connexion 13 (voir figure 3)
L'un des avantages importants du procédé selon la présente invention reside dans le fait que l'ensemble des plots mecalliques est fixé sur la plaquette avant sa découpe en pastilles élémentaires. Ainsi, il est rentable industriellement d t effectuer laopération d'alignement entre la grille et les motifs de la plaquette alors que l'opération consistant à fixer indivi- duellement de façon convenable chaque plot sur une pastille élémentaire serait trop longue et trop délicate pour être réalisée industriellement en fabrication.
La figure 5 représente de façon schématique un mode de montage d'une structure selon l'invention.
Cette structure comprenant la diode 30 et le plot 31 est insérée entre deux pistons d'électrodes 32 et 33 servant de radiateurs. L'ensemble est noyé dans un isolant 34, couramment de la résine En examinant la zone 35 entre les deux pistons, on peut voir un triple avantage de la présente invention. La présence du plot 31 maintient l'électrode 33 suffisamment éloignée de ladite électrode et de la pastille semiconductrice pour : premièrement, éviter les influences au niveau de l'affleurement de jonction, deuxièmement, éviter des "flash" entre électrodes, troisièmement et corrélativement, faciliter la pénétration de résine entre les électrodes et éviter la formation de bulles lors du moulage.
La figure 6.représente un autre mode de montage d'une structure selon l'invention La pastille semiconductrice 30 est soudée par sa face principale opposée au plot 31 à une embase métallique 40. Un premier fil d'électrode 41 est solidaire de l'embase et un deuxième fil d'électrode 42 est solidaire du plot 31 et l'ensemble est noyé dans de la résine de la façon représentée (en écorché). On notera. que le fil 42 est sensiblement parallèle au plan principal de l'embase 40, de la pastille 30 et du plot 31 ; ceci est possible grâce à la distance entre la face supérieure du plot et l'embase.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits mais en comprend les diverses variantes et généralisations incluses dans le domaine des revendications ciaprès. En particulIer, la présente invention azoté plus particulièrement décrite en relation avec des diodes elle s'applique aussi à des dispositifs plus de deux bornes, en prévoyant dans les plots des encoches ou des perforations permettant le passage et la connexion sur la pastille d'une électrode supplémentaire.

Claims (5)

~ REVENDICATIONS
1. Procédé de fabrication et de montage d'une pastille semiconductrice, formée par découpe à partir d'une plaquette comportant une pluralité de pastilles identiques, selon lequel on forme dans la plaquette des zones de types de conductivité choisis en fonction des dispositifs visés, des métallisations superficiel- les principales. correspondant à chaque pastille, ces métallisations ne recouvrant pas d'affleurements de jonction superficiels ou latéraux, caractérisé en ce qu'il comprend en outre les étapes suivantes
appliquer contre la plaquette une grille de même coefficient de dilatation munie d'ouvertures de dimensions correspondant aux métallisations principales,
- insérer dans les ouvertures des plots métal- liques,
- souder les plots aux métallisations de la plaquette,
- enlever la grille et découper la plaquette en pastilles élémentaires.
2 Procédé selon la revendication 1, dans lequel la plaquette est constituée à partir d'un substrat de silicium, caractérisé en ce que la grille est en molybdène
3. Structure de connexion d'une électrode principale d'un dispositif semiconducteur comprenant une zone métallisée (a) ne débordant pas au-dessus d'un affleurement de jonction mais recouvrant la presque.
totalité de la surface du dispositif, caractérisée en ce qu'elle comprend en outre un plot d'un métal tel que du cuivre (12) ayant des dimensions peu inférieures à celles de la zone métallisée, soudé par sa face inférieure à la zone métallisée et par sa face supérieure è un moyen de connexion (13, 33, 42)
4. Structure de connexion selon la revendication 3, caractérisée en ce que le dispositif semiconducteur est une diode planar.
5 Structure selon la revendication 4, carac térisée en ce qu'un fil de connexion (42) est fixé au plot et est-sensiblement parallèle au plan de la face principale du plot et de la pastille semiconductrice.
FR8007648A 1980-04-04 1980-04-04 Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue Granted FR2480034A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8007648A FR2480034A1 (fr) 1980-04-04 1980-04-04 Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8007648A FR2480034A1 (fr) 1980-04-04 1980-04-04 Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue

Publications (2)

Publication Number Publication Date
FR2480034A1 true FR2480034A1 (fr) 1981-10-09
FR2480034B1 FR2480034B1 (fr) 1984-05-25

Family

ID=9240547

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8007648A Granted FR2480034A1 (fr) 1980-04-04 1980-04-04 Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue

Country Status (1)

Country Link
FR (1) FR2480034A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1954135A1 (de) * 1969-10-28 1971-05-06 Licentia Gmbh Verfahren zum Herstellen einer Halbleiteranordnung
FR2312116A1 (fr) * 1975-05-20 1976-12-17 Siemens Ag Procede pour fabriquer des composants a semi-conducteurs
FR2313772A1 (fr) * 1975-06-02 1976-12-31 Nat Semiconductor Corp Revetement antioxydant pour elements en cuivre de liaison d'ensemble par thermocompression de dispositifs semi-conducteurs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1954135A1 (de) * 1969-10-28 1971-05-06 Licentia Gmbh Verfahren zum Herstellen einer Halbleiteranordnung
FR2312116A1 (fr) * 1975-05-20 1976-12-17 Siemens Ag Procede pour fabriquer des composants a semi-conducteurs
FR2313772A1 (fr) * 1975-06-02 1976-12-31 Nat Semiconductor Corp Revetement antioxydant pour elements en cuivre de liaison d'ensemble par thermocompression de dispositifs semi-conducteurs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/75 *

Also Published As

Publication number Publication date
FR2480034B1 (fr) 1984-05-25

Similar Documents

Publication Publication Date Title
EP2009682B1 (fr) Transistor à effet de champ de type finfet isolé du substrat
EP0221616B1 (fr) Composant opto-électronique pour montage en surface et son procédé de fabrication
EP0881690B1 (fr) Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP0081414A1 (fr) Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres
EP0149390B1 (fr) Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation
FR2666172A1 (fr) Transistor de puissance et procede de realisation.
EP0079265B1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
EP0002087B1 (fr) Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication
FR2480034A1 (fr) Procede de fabrication et de montage d'une pastille semi-conductrice et structure obtenue
FR2687857A1 (fr) Laser a semiconducteurs et procede de fabrication.
JP2003303992A (ja) 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法
EP0158550B1 (fr) Dispositif semiconducteur hyperfréquence à connexions externes prises au moyen de poutres
FR2659494A1 (fr) Composant semiconducteur de puissance, dont la puce est montee a l'envers.
FR2556882A1 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
EP0109887A1 (fr) Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques
EP0081423B1 (fr) Dispositif semi-conducteur à faible capacité muni de connexions externes prises au moyen de poutres, et procédé de fabrication d'un tel dispositif
JPH11238870A (ja) 半導体装置とその製造方法
EP0793269A1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
FR2681475A1 (fr) Dispositif a semiconducteurs comportant plusieurs electrodes de grille et procede de fabrication.
BE520677A (fr)
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
FR2559959A1 (fr) Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
FR2572852A1 (fr) Dispositif semi-conducteur en particulier thyristor comportant une electrode d'acces a l'electrode de commande
FR2988910A1 (fr) Composant led a faible rth avec chemins electrique et thermique dissocies

Legal Events

Date Code Title Description
ST Notification of lapse