-
"Datenspeicherschaltung" Die Erfindung betrifft eine Datenspeicherschaltung
nit sonolithisch integrierten,NOS-Transistoren enthaltende Speieherzellen, bei der
die Daten in Form von elektrischen Ladungen gespeichert sind, deren Wert infolge
von Leckströmen zeitlich nicht konstant bleibt, mit Mitteln zur juffrischung der
die gespeicherten Daten reprasentierenden elektrischen Ladungen.
-
Datenspeicher werden häufig mit dynamischen Speicherzellen aufgebaut,
weil diese weniger Platz beanspruchen und somit
eine yößere Anzahl
in einer monolithisch integrierten Schaltung vereinigt werden kann. Dynamische Speicherzellen
unterscheiden sich von statischen Speicherzellen vor allem dadurch, daß sie nicht
wie diese aus einer bistabilen Anordnung bestehen. Eine dynamische Speicherzelle
kann beispielsweise aus einigen NOS-Peldeffekttransistoren bestehen. In einer derartigen
dynamischen Speicherzelle werden die gespeicherten Daten durch eine elektrische
Ladung dargestellt, die sich in der Gate-Kanal-Kapazität eines der MOS-Transistoren
der Speicherzelle befindet. Beispielsweise wird die binäre Information 1 oder O
durch Vorhandensein oder Nichtvorhandensein einer Ladung in dieser Kapazität dargestellt.
Eine gespeicherte Ladung bleibt Jedoch infolge von Leckströmen nicht beliebig lange
erhalten. Deshalb iuß die Ladung des Kondensators innerhalb einer bestimmten Zeit
wieder aufgefrischt werden, wenn der Inhalt des Speichers erhalten werden soll.
Diese Zeitabhängigkeit fahrt zu der Bezeichnung ~dynamisch".
-
Die Iuffrischung der Ladung.-erfolgt #er Steuermittel, die aus einer
speziellen Schaltungsgruppe oder aus programmierten Anweisungen an die Zentraleinheit
des Datenverarbeitungssystems zu dem der Speicher gehört, gebildet werden können.
Bei bekannten Datenspeicherschaltungen werden die Ladungen in regelmäßigen Zeitabständen
wieder aufgetrischt
Diese Verfahren haben gewisse Nachteile0 Der
Aufwand für die Steuerung ist beträchtlich, ob sie nun durch Hardware oder Software
realisiert ist. Zudem wird der Speicher wesentlich öfter aufgefricht als notwendig,
da das maximal zulässige Zeitintervall zwischen zwei Aurtrischvorgängen durch die
höchste Arbeitstemperatur bestimmt ist, der die Speicherschaltung ausgesetzt werden
darf. Durch Auffrischung in festen Zeitabständen wird weiterhin die mittlere Verlustleistung
des Speichers unnötig erhöht. ^ Der Erfindung liegt die Aufgabe zugrunde, eine Datentpeicherschaltung
mit dynamischen Speicherzellen zu schaffen, bei der eine Auffrischung mit möglichst
geringem Aufwand möglich ist.
-
Solche Speicherschaltungen sind insbesondere fffr kleine Speichersysteme
von großer wirtschaftlicher Bedeutung, da sie die Kosten, die zum Auffrischen der
Speicher zusätzlich anfallen, stark reduzieren0 Diese Aufgabe wird bei einer Datenspeicherschaltung
der eingangs zäher bezeichneten Art erfindungsgemäß dadurch gelöst, daß Mittel vorgesehen
sind, die Jeweils den Wert der elektrischen Ladungen feststellen und die bei absinken
der Ladung unter einen festgelegten Grenzwert eine juffrischung der Ladung veranlassen0
Damit
wird erreicht, daß die Ladungen nicht öfter als unbedingt notwendig aufgefrischt
werden, wodurch in torteilhafter Weise insbesondere die Verlustleistung des Speichers
beträchtlich reduziert werden kann. Die Erfindung geht dabei von der Erkenntnis
aus, daß bei unterhalb der maximalen zulässigen Arbeitstemperatur liegenden Temperaturen
die die gespeicherten Ladungen abbauenden Leckströme geringer sind und infolge dessen
eine größere Zeit vergeht, bis eine eine gespeicherte Information darstellende Ladung
unter einen bestimmten Grenzwert absinkt.
-
Um einen bestimmten Speicherinhalt aufrecht zu erhalten, ist es aber
lediglich notwendig, die Ladung erst dann afzufrischen, wenn dieser Grenzwert tatsächlich
erreicht it.
-
Weitere zweckmäßige und vorteilhafte Ausgestaltungen der Erfindung
sind in der nachfolgenden Beschreibung und den Unteransprüchen enthalten.
-
Bei der Erfindung wird vorausgesetzt, daß SpeicherchipF, wie sie
hauptsächlich in kleinen Speichersystemen verwendet werden, wortorganisiert sind.
DSs heißt, daß mehrere Bit parallel aus dem Speicherchip ausgelesen oder in ihn
eingeschrieben werden.
-
Sinnvolle Organisationen sind zur Zeit beispielsweise 128 Worte mit
Je 8 Bit, 512 Worte mit Je 8 Bit oder 1024 Sorte mit Je 4 Bit.
-
Bei Verwendung solcher Speicherchips kann Jeder Chip asynchron zu
den anderen aufgefrischt werden, ohne daß dadurch mehr Zugriffe blockiert werden
als dies beim Auffrischen des Speichersystems gemäß dem Stand der Technik der Fall
ist. Damit ist möglich, daß Jeder Chip nur so oft aufgefrischt wird, wie es seinem
Jeweiligen Ladungszustand entsprechend erforderlich ist.
-
Die Erfindung wird nachfolgend unter Bezug auf die Zeichnung erläutert.
Dabei zeigt: Figur 1: ein Blockschaltbild einer Datenspeicherschaltung gemäß der
Erfindung mit einem Speicherchip, Figur 2: ein Schaltbild einer Datenspeicherschaltung
mit mehreren Speicherchips, Figur 3 ein weiteres Ausführungsbeispiel einer Datenspeicherschaltung
mit mehreren Speicherchips.
-
Figur 1 zeigt das Blockschaltbild eines Ausführungsbeispiels der Erfindung
mit einem Speicherchip. Im Zellenfeld 10 sind die dynamischen Speicherzellen 11
in Zeilen und Spalten matrixförmig in bekannter Weise angeordnet. Als Speicherzellen
können alle bekannten Ausführungen dynamischer MOS-Speicherzellen, beispielsweise
Speicherzellen
mit 3 oder 1 NOS-Transistoren verwendet werden. Decoder 14, 15 ermöglichen die Auswahl
von zu den Speicherzellen führenden Wortleitungen 12 und Bitleitungen 13. Die Lese-
und Schreibverstärker 33 sind für jede SpeicherzellenE e einmal vorhanden, so daß
die Speicherzellen aufgefrischt werden können, ohne über die Decoder 15 ausgewählt
zu werden. Die Wortleitung 12' der untersten Speicherzellenzeile kann über die Drain-Source-Strecke
des Transistors 22 mit dem Gate des Durchschaltetransistors 16 verbunden werden.
Der Transistor 17 bildet einen Speichertransistor nach wie er in den Speicherzellen
11 verwendet wird. Das Gate des Speichertransistors 17 wird Jedesmal, wenn die Speicherzellen
der Wortleitung 12' aufgefrischt werden, über den Transistor 16 auf diejenige Betriebrsparaung
U des Speicherchips geschaltet, die auch für das Schreiben in die Speicherzellen
1'1 verwendet wird. Das heißt, der Speichertransistor 17 hat nach Abschluß eines
Auffrischvorganges eine logische Eins gespeichert. Der Transistor 18 ist ein Verarmungs-Transistor
der in der gezeigten Schaltung näherungsweise einen konstanten Strom in den Transistor
17 einprägt.
-
Damit ist die Spannung an Punkt 19 etwa proportional zum Drain-Source-Widerstand
des Speichertransistors 17. Dieser Widerstand wird Jedoch durch die Ladung auf dei
Gate von Transistor 17 gesteuert und ist klein, solange eine große
Ladung
auf dem Gate gespeichert ist. Wenn nun infolge von Leckströmen die Ladung auf dem
Gate des Speichertransistors 17 abnimmt, steigt die Spannung an Punkt 19 an. Bei
einem bestimmten Wert dieser Spannung schaltet die Schwellwertschaltung 20, die
vorher an ihrem Ausgang eine logische Null abgab, auf den logischen Wert Sinus.
Die Schaltung des Schwellwertgliedes ist im Prinzip bekannt und wird deshalb nicht
näher beschrieben Der Zustand der Schwellwertschaltung 2D wird zum Ende eines jeden
Arbeitszyklus der Datenspeicherschaltung durch den Takt 6' über den Transistor 21
abgefragt. Wenn aufgefrischt werden muß, wird also über den Transistor 21 eine logische
Eins über die Leitung 23 auf das Gate des Transistors 22 gelegt und damit das Gate
des Durchschaltetransistors 16 mit der Wortleitung 12' verwunden Weiterhin werden
über die Leitung 29 die I-Decoder 15 abgeschaltet und der Adressmultiplexer 26,
der normalerweise Adressen aus dem Adresslatch 27 auf die T-Decoder 14 durchschaltet,
auf den idresszähler 25 umgeschaltet.
-
Außerdem wird über die Leitung 24 und das UND-Glied 30 der Systemtakt
6 auf den Zähleingang des Adresszählers 25 durchgeschaltet.-Weiterhin wird über
die Leitung 31 ein Signal nach außen abgegeben,das-anzeigt, daß der Speicher gerade
mit Auffrischen beschäftigt ist, und damit keine Zugriffe möglich sind. Zugriffe
werden dadurch verhindert, daß das Signal 31 die Adress- und Steuereingänge des
Speicherchips
sowie auch seine Ausgänge, abschaltet, solange es
den logischen Zustand Eins hat.
-
Zu Begian der Auffrischung habe der Adresszähler 25, der auch als
Schieberegister ausgebildet sein kann, den Zustand Null, wähle also über Adressmultiplexer
26 und T-Decoder 14 die oberste Wortleitung 12 aus. Dann werden die Zeilen des Speicherzellenfeldes
sequentiell aufgefrischt, jeweils eine Zeile pro Periode des Systemtakts ~. Beim
Auffrischen der letzten Zeile 12t wird die Gate-Substrat-Kapazität des Speichertransistors
17 wieder aufgeladen. Deshalb wird zu Ende dieses Zyklus vom Ausgang des Schwellwertschalters
20 eine logische Null auf die Leitungen 23, 24, 28,'29 und 31 übernommen, womit
die Auffrischperiode beendet ist und auf den Speicher wieder zugegriffen werden
kann.
-
Die technologische Realisierung des Speicherchips kann in N-Kanal-NOS-Technik
oder in P-Kanal-NOS-Technik erfolgen. Bevorzugt enthalten die Schaltungen in der
Peripherie des Speicherzellenfeldes Lasttransistoren vom Verarmungstyp, wiewohl
auch Anreicherungs-Lasttransistoren möglich sind.
-
Figur 2 zeigt das BlockBchaltbild eines weiteren Ausführungsbeispiels
einer Datenspeicherschaltung gemäß der Erfindung.
-
Mehrere Speicherchips 40 sind in Zeilen und Spalten matrixförmig angeordnet.
Die einzelnen Chips 40 haben Takteingänge 41 zur Aufnahme des Systemtakts 6, Ghipawwahl
-Eingänge 44 zur Auswahl eines bestimmten Chips, Adresseingänge 43 zur Auswahl eines
Speicherwortes auf dem Chip und Ausgänge 42, die anzeigen wann auf dem Chip der
Speicherinhalt aufgefrischt wird. Die Leitungen für Datenein- und-ausgänge sind
in Figur 2 der Ubersichtlichkeit halber nicht eingezeichnet.
-
Die entsprechenden Datenein- und - ausgänge aller Chips sind miteinander
verbunden. Ein bestimmter Chip 40 wird nur ausgewählt, wenn an seinem Auswahl-Eingang
44 eine logische Eins anliegt. Die Auswahl signale werden in der Schaltung 5D so
erzeugt, daß Jeweils nur ein Chip 40 zur gleichen Zeit ausgewählt wird. Die Ausgänge
42 zeigen durch eine logische Eins an, daß auf den Chip wegen iuffrischvorgängen
nicht zugegriffen werden kann.
-
Dem ges alten Speichersystem werden folgende Signale zugeführt: Der
Systemtakt 6, die Adressen 60 zur Auswahl eines 8peicherwortes auf einem bestimmten
Chip und die Adressen 61 zur Auswahl eines Chips. Außerdem gibt das Speichersysteln
das Signal 62 ab, das den logischen Wert Eins hat, wenn auf einen durch die Adressen
61 ausgewählten Chip wegen Auffrischvorgängen nicht zugegriffen werden kann.
-
Die Chipauswahl geschieht durch die Schaltung 50. Aus den Adressen
61 bilden die UND-Verknüpfungsglieder 51, die für jeden Chip 40 einmal vorhanden
sind, ein Signal das den logischen Zustand Eins hat wenn der zugehörige Chip aw
gewählt werden soll und sonst den Wert Null hat. Dem Eingang des UND-Gliedes 52
wird das Ausgangssignal des Verknüpfungsgliedes 51 und, in negierter Form, das Ausgangssignal
42 des zugehörigen Speicherchips zugeführt. Damit gibt das UND-Glied 52 nur dann
ein Eins-Signal ab, und wählt folglich nur dann den Chip aus wenn in ihm gerade
keine Auffrischvorgänge ablaufen. Das UND-Glied 53 gibt genau dann ein Eins-Signal
ab, wenn auf einen durch die Adresse 61 bezeichne;en Chip wegen Auffrischvorgängen
nicht zugegriffen werden kann. Die Ausgänge aller UND-Glieder 53 werden in ODER-Glied
54 verknüpft. Damit zeigt eine logische Eins am Ausgang 62 des ODER-Gliedes 54 an,
daß ein Zugriff auf die durch die Adressen 60 und 61 definierte Speicherposition
wegen AufRrischvorgängen nicht möglich ist.
-
Figur 3 zeigt ein weiteres Ausführungsbeispiel einer Datenspeicherschaltung
das voraussetzt, daß die Verknüpfungsglieder 51, 52 und 53 mit auf dem zugehörigen
Chip integriert sind. Damit wird der zu den Speicherchipszusätzliche Aufwand geringer,
jedoch muß die Adresse eines Speicherchips bereits bei seiner Herstellung mit eingebaut
werden, was etwa durch veränderbare Metallisierung des Chips möglich ist.