DE2514789A1 - Verfahren und anordnung zur frequenzumtast(fsk)-uebertragung - Google Patents

Description

INFORMATION IDENTIFICATION COMPANY, INC., Fort Worth (Texas)

V.St.A.

Verfahren und Anordnung zur Frequenzumtast(FSK)-Übertragung

Die Erfindung betrifft eine Anordnung zur Übertragung binär codierter Daten oder Binärdaten und insbesondere, ohne jedoch darauf beschränkt zu sein, ein Verfahren und eine Anordnung zur frequenzkohärenten Frequenzumtast(FSK)-Übertragung von Zeitmultiplex-Binärdaten mit konstanter Schrittfrequenz oder Baudrate.

Zur Nachrichtenübertragung von Zeitmultiplex-Binärdaten zwischen zwei Punkten wurden bereits verschiedene Anordnungen und Geräte entwickelt, die nach verschiedenen Codier- und Decodierverfahren arbeiten.

Eine dieser entwickelten Anordnungen verwendet ein amplitudenmoduliertes Trägersignal mit einem Zeittaktsignal

41-(84 967)DWF

509841/0763

bzw. Takt im Sender und einem weiteren Takt im Empfänger. Voraussetzung für diese Anordnung ist, daß der Sendetakt und der Empfangstakt aus sehr frequenzstabilen Generatoren stammen,die mit im wesentlichen gleicher Frequenz arbeiten, oder mit Frequenzen, die so nahe beieinander liegen, wie praktisch und wirtschaftlich möglich ist. Eine derartige Anordnung heißt auch nichtkohärente, synchronisierte Anordnung, da ein einwandfreier Betrieb voraussetzt, daß der Empfangstakt innerhalb eines vorbestimmten Frequenzbereichs des Sendetaktes liegt. Eine derartige Nachrichtenübertragungsanordnung ist beispielsweise in der US-PS j5 beschrieben.

Andere bereits entwickelte Anordnungen verwenden zum Übertragen von Zeitmultiplex-Binärdaten Frequenzumtastung (FSK) mit binärer Codierung und Decodierung. Bei einer derartigen Anordnung wird eine logische "Eins" bei einer^die "Null" bei einer anderen Frequenz gesendet bzw. übertragen. Die Taktierung für das Codieren und Decodieren ist in den meisten Anordnungen dieses Typs ähnlich wie bei Amplitudenmodulations-Codierverfahren, da getrennte Sende- und Empfangstaktgeneratoren verwendet werden. Eine derartige Anordnung ist aus der US-PS 3 701 150 bekannt, wo FSK-Signale zum Senden von Binärdaten verwendet werden, wobei aus dem empfangenen FSK-Signal eine Gleichspannung zum Steuern eines EmpfangsOszillators erzeugt wird. In diesem Fall wird der Empfangsoszillator zum Zurücksenden bzw. erneuten Senden von Binärdaten verwendet, und zwar bei einer Frequenz, die ziemlich genau ein vorbestimmtes Vielfaches der Frequenz des in der Sendestation befindlichen Hauptoszillators ist, wobei die Kohärenz der Anordnung von der Stabilität der Steuer-Gleichspannung*für

B 0 9 8 Λ 1 /0763

25U789

den Empfangs oszillator abhängt.

In einer weiteren bereits erwogenen Anordnung ist in einer Interrogator- oder Abfragestation ein einziger Oszillator vorhanden, und eine Transponder- oder Antwortstation setzt die Trägerfrequenz mit Hilfe von Impulszählern in eine neue Rückwärts-Trägerfrequenz um, so daß die Frequenzkohärenz der Anordnung gewährleistet ist, und daß alle Takte, insbesondere Codierer /Decodierer-Schieberegistertaktsignale in der Trans ponderstation aus dem einzigen Haupttakt erzeugt weiden, der in der Interrogatorstation angeordnet ist. Auf diese Weise werden die in der Interrogatorstation empfangenen Daten unabhängig von der Haupttaktfrequenz automatisch auf den Transponder-Codierer synchronisiert. Diese Anordnung stellt eine frequenzkohärente Anordnung dar, doch können ohne zusätzliche Taktregeneratoren und ohne Oszillator in der Trans ponders tat ion nur bestimmte Codes synchron zwischen der Interrogator- und der Sendestation übertragen werden.

In einem weiteren bekannten Verfahren (US-PS 3 454 718) wird das Ausgangssignal eines FSK-Generat or s in jedem Zyklus des FSK-Generator-Ausgangssignals zum Abtasten bzw. Takten eines neuen Nachrichtendatenbits verwendet, so daß eine Kohärenzbeziehung zwischen den Nachrichtendaten und dem FSK-Generat or-Ausgangssignal besteht. Diese Anordnung erzeugt jedoch eine variable Baudrate bzw. Schrittfrequenz, die vom gesendeten Nachrichtencode abhängt.

Andere Verfahren und Anordnungen sind aus nachstehend aufgeführten US-Patentschriften bekannt: 3 731 277, 3 730 998, 3 737 901, 3 718 899, 3 714 650, 3 665 103 und 3 566 033, bei denen kohärente Synchronisierverfahren

509841/0763

und Anordnungen zugrundeliegen, wobei die Übertragungsgeschwindigkeit der binärcodierten Nachricht vom jeweiligen Nachrichtencode abhängt, mit dem eine Übertragung durchgeführt wird. Zwei weitere bereits entwickelte Frequenz-Datenübertragungsanordnungen sind in den US-PS 3 611 148, 3 165 583, 3 102 238 und 3 302 114 beschrieben.

Durch die Erfindung wird ein verbessertes Verfahren und eine verbesserte Anordnung zur Frequenzumtast-Übertragung von Zeitmultiplex-Binärcodes angegeben, indem nach der Erzeugung und Übertragung eines Nachrichtenbits sein Komplement erzeugt und übertragen wird, wobei der Sende- und auch der Empfangshaupttakt aus dem Ausgangssignal des FSK-Generators abgeleitet wird, und wobei die Länge eines "Null'-Nachrichtenbits ebensogroß ist wie die Länge eines "Eins"-Nachrichtenbits, so daß eine frequenzkohärente FSK-Übertragungsanordnung zur Nachrichtenübertragung gebildet wird, deren Baudrate unabhängig von der Anzahl der "Einsen" und "Nullen" des übertragenen Nachrichtencode konstant ist. Vor der Erzeugung der Nachrichtenbits und der Nachrichten-Komplementbits wird automatisch ein Synchronisiersignal erzeugt, und der Nachrichtencode wird für eine vorbestimmte Anzahl von Zeitschritten automatisch wiederholt.

Die Erfindung wird nun anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild für eine erfindungsgemäße Sende- und Empfangsstation;

Fig. 2 das Blockschaltbild eines Digital-Codierers in der Sendes tetion nach Fig. Ij

Fig. 3 das Blockschaltbild eines Digital-Decodierers in der Empfangsstation nach Fig. Ij

509841/0763

25U789

Fig. 4 einen Beispiel- oder Muster-Nachrichtencode und einige der zugehörigen Signale, die bei diesem ausgewählten Muster-Nachrichtencode in der Sendestiation erzeugt werden;

Fig. 5 ähnlich wie Fig. 4 einige der in der Empfangsstation erzeugten Signale, wenn der Muster-Nachrichtencode nach Fig. 4 übertragen wird; und

Fig. 6 ein tatsächlich ausgeführtes Ausführungsbeispiel für das erfindungsgemäße Verfahren und die zugehörige Anordnung zur Durchführung des Verfahrens.

Durch das Verfahren und die Anordnung der Erfindung wird eine verbesserte Anordnung zur Übertragung von Zeitmultiplex -Binärnachrichtencodes zwischen einer Sende station 10 und einer Empfangsstation 12 über eine Nachrichten-Datenübertragungsstrecke 14, im folgenden kurz Datenstrecke genannt, angegeben, mit einer Codierung und Decodierung nach dem Prinzip der Frequenzumtastung (FSK), wobei eine logische "Null" bei eine*Frequenz (f_e) und

eine logische "Eins" bei einer anderen, davon verschiedenen Frequenz (f_m) übertragen wird. Die Sendestatiön 10 und die Empfangsstation 12 sind in den Fig. 1,2 und 3 dargestellt. Der Nachrichtencode weist eine vorbestimmte Anzahl (N) logischer "Einsen" und logischer "Nullen" auf, die in einem vorbestimmten Codeformat angeordnet sind, wobei eine logische "Eins" und eine logische "Null" im übertragenen Nachrichtencode kurz als "Nachrichtenbit" bezeichnet wird. In einer bevorzugten Ausführungsform wird vor der Erzeugung und Übertragung des Nachrichtencode ein "Synchronisierbit" mit einer vorbestimmten "Eins" oder "Null" erzeugt und übertragen, und in einer weiteren

509841/0763

bevorzugten Ausführungsform wird das Synchronisierbit vor der Erzeugung und übertragung des Nachrichtencode zweimal erzeugt und übertragen bzw. gesendet, wobei das Synchronisierbit aus noch näher zu erläuternden Gründen identisch zum ersten Nachrichtenbit des N-Bit-Nachrichtencode ist.

Die Datenstrecke Ik ist in den Figuren als drahtlose oder Radio- oder Funk-Datenübertragungsstrecke dargestellt, doch kann die Datenstrecke zwischen der Sendestation 10 und der Empfangsstation 12 auch eine gewöhnliche Telefonleitung oder eine direkte Drahtverbindung sein. Beispielsweise kann die Sendestation 10 mit der Empfangsstation auch über eine elektrische Steckverbindung verbunden sein, z. B. bei der Verwendung von Fernschreibern oder Rechnern, bei denen eine gemeinsame Datenbasis verwendet wird und die Sendestation 10 und die Empfangsstation 12 jeweils eine binärcodierte Adresse aufweisen. Es sei ausdrücklich darauf hingewiesen, daß das Verfahren und die Anordnung der Erfindung nicht auf einen bestimmten Typ von Datenstrecke beschränkt sind, ausgenommen jene Datenstrecken, auf die in den Patentansprüchen ausdrücklich Bezug genommen wird.

Die Sendestation 10 enthält eine Dateneingabeschaltung 16, der ein Digital-Codierer 18 über eine vorbestimmte Anzahl (N) paralleler Dateneingabe-Signalwege 20 nachgeschaltet ist. In den Fig. 1 und 2 sind lediglich die erste Dateneingabeleitung 2OA und die letzte (N^fcei )Leitung 2OB dargestellt. In einem bevorzugten Ausführungsbeispiel ist die Dateneingabeschaltung 16 derart aufgebaut, daß die den Nachrichtencode darstellenden vorbe-

0 9841 /0763

25H789

stimmten Nachriehtenbits manuell in die Dateneingabeschaltung 16 eingegeben werden können, und zwar in einem vorbestimmten Codeformat (die Folge aus "Einsen" und "Nullen" stellt den Nachrichtencode dar), wobei die Übergabe in den Digital-Codierer 18 über die Dateneingabe-Signalwege bzw. -Leitungen 20 erfolgt. Die Dateneingabeschaltung 16 weist bekannte Rändelradschalter, Druckknöpfe bzw. Tasten oder andere Dezimal-Binär-Codeumsetzer auf.

Das Ausgangssignal des Digital-Codierers 18 hat zwei Spannungspegel (auch als "logische Pegel" bezeichnet), wobei ein Pegel eine logische "Eins" und der andere Pegel eine logische "Null" darstellt. Das Ausgangs signal des Digital-Codierers 18 ändertjslch derart, daß ein die Synchronisierbits und die Nachrichteribits darstellendes Ausgangssignal in vorbestimmter Reihenfolge entsteht. Der Digital-Codierer 18 ist insbesondere derart aufgebaut, daß er bei jedem Nachrichtenbit des N-Bit-Nachrichtencode nacheinander ein Nachrichtenbit und das Komplement des zuvor erzeugten Nachrichteribits (auch kurz Nachrichten-Komplementbit genannt) erzeugt, und daß er ein Synchronisiersignal (nämlich ein oder mehrere Synchronisierbits) erzeugt, wobei diese Synchronisierbits in einem bevorzugten Ausführungsbeispiel denselben logischen Pegel oder Wert wie das erste Nachrichtenbit des Nachrichtencode haben. Die Synchronisierbits werden über den Digital-Codierer vor der Erzeugung des N-Bit-Nachrichtencode erzeugt. Die Synohronisierbits und die Nachrichteribits, die mit Hilfe des Digital-Codierers 18 erzeugt werden, gelangen über einen Signalweg bzw. eine Leitung 22 in den Steuereingang eines FSK-Generators 24.

Der FSK-Generator 24 hat einen "Aus'-Zustand und einen "Aktiv^M-oder "Ein"-Zustand und empfängt das Ausgangssignal

509841 /0763

des Digital-Codierers 18 über die Leitung 22 und erzeugt ein Ausgangs signal, wenn er sich im "Ein" -Zustand befindet. Der FSK-Generator 24 erzeugt abhängig vom empfangenen Ausgangssignal des Codierers 18 eine Frequenz aus zwei verschiedenen Frequenzen (f oder f_m)· Genauer gesagt erzeugt der FSK-Generator 24 ein Ausgangssignal der Frequenz f_ , wenn das empfangene Ausgangssignal des Codierers 18 eine Spannung mit dem logischen Pegel "Null" ist, und ein A us gangs signal der Frequenz f , wenn das empfangene Ausgangssignal des Codierers 18 eine Spannung mit dem logischen Pegel "Eins" ist. In der Praxis sind die Frequenzen des FSK-Generators 24, nämlich f_e und f derart gewählt, daß

s m

der Unterschied zwischen den beiden Frequenzen (f - f )

^v m s'

gleich der mit dem Faktor 2 multiplizierten Übertragungsbitrate entspricht, die allgemeiner auch Baudrate genannt wird. Der FSK-Generator ist also so aufgebaut, daß gilt: (f_m-f_s)^2 . Baudrate.

Das Ausgangssignal des FSK-Generators 24 wird über eine Leitung 26 in einen Sendemodulator 28 eingespeist, dessen Ausgangssignal über eine Leitung 32 in einen Sender gelangt. Der Sendemodulator 28 gibt die Steuerspannung für den Sender 30 ab. Der Sender 30 speist abhängig vom Ausgangssignal des Sendemodulators 28 sein Ausgangssignal über eine Leitung 36 in eine Sendeantenne 34 ein.

Der Sender 30 ist derart aufgebaut, daß sein Ausgangssignal eine vorbestimmte Frequenz aufweist, die abhängig von den Eigenschaften der für die Übertragung von Daten zwischen der Sendestation 10 und der Empfangsstation 12 verwendeten Datenstrecke (Datenstrecke 14 nach Fig. 1) ausgewählt ist, wobei das durch den Sender 30 erzeugte Signal

50 98 41 /0763

-Q-

auch kurz "Datenstrecke-Trägersignal" oder einfach "Trägersignal" genannt ' wird. Der Sender 30 empfängt das Ausgangssignal des Sendemodulators 28 über die Leitung 32, und das mit Hilfe des Senders 30 erzeugte Trägersignal wird mit der Frequenz des empfangenen Ausgangssignals des Sendemodulators 28 moduliert. Wie beieits gesagt, ist die Frequenz des FSK-Generators 24 entweder f_ oder f , so daß das Trägersignal abhängig vom logischen Pegel des zu übertragenden Datenbits entweder mit der Frequenz f_ oder f moduliert ist. Das modulierte Trägersignal wird über die Leitung 36 in die Sendeantenne 34 eingespeist.

Das Ausgangssignal des FSK-Generators 24 wird auch in den Eingang eines P-Zählers (auch l:P-Teiler genannt) eingespeist, der einen Ausgangssignalimpuls abhängig von einer vorbestimmten Anzahl P aufgenommener Eingangsimpulse des über die Leitung 26 eingespeisten Signals erzeugt. Genauer gesagt erzeugt der P-Zähler 38 einen Ausgangssignalimpuls nach jeweils einer vorbestimmten Anzahl P von Eingangsimpulsen im Ausgangssignal des FSK-Generators 24, wobei das Ausgangssignal des P-Zählers 38 nach jeweils P Nulldurchgängen des eingespeisten Eingangssignals seinen Zustand ändert (von "Eins" nach "Null", oder von "Null" nach "Eins")] der P-Zähler wird deshalb auch "Nulldurchgangs-Impulsgenerator" genannt. Das Auegangssignal des P-Zählers 38 wird über eine Leitung 40 in den Digital-Codierer l8 eingespeist und erzeugt Takitimpulse für den Digital-Codierer 18. Somit stellt das Ausgangssignal des P-Zählers 38 das sogenannte "S ende-Haupttaktsignal" dar, d.h. den zum Betrieb des Digital-Codier er s 18 benötigten Sende-Haupttakt, wobei dieser S ende-Haupt takt aus dem Ausgangs signal des FSK-Generators 24 abgeleitet ist.

509841/0763

Der Sende-Haupttakt auf der Leitung 40 wird über eine noch näher zu beschreibende logische Schaltungsanordnung im Digital-Codierer 18 auch in den Eingang eines M-Zählers (auch 1:M-Teiler genannt) 42 eingespeist, wobei zwischen dem Codierer 18 und dem Eingang des M-Zählers 42 eine Signalleitung 44 liegt. Der M-Zähler 42 erzeugt nach Empfang einer vorbestimmten Anzahl (M) von Eingangsimpulsen über die Leitung 44 einen Auagangssignalimpulsj dieses Ausgangs signal des M-Zählers 42 wird über eine Leitung 46 in den S ende modulator 28 und den Digital-Codierer eingespeist. Genauer gesagt speist das Ausgangs signal des M-Zählers 42 den Digital-Codierer 18, damit im "Eins "-Zustand des Ausgangs Signa Is des M-Zählers ein Nachrichtenlade -Abtastsignal oder -Übernahmesignal erzeugt wird, wodurch der Nachrichtencode auf den Dateneingabe-Signalwegen 20 automatisch in Parallelform aus der Dateneingabeschaltung 16 in den Digital-Codierer 18 übertragen wird, nachdem der Nachriohtencode und das Komplement des Nachrichtencode eine vorbestimmte Anzahl (M) von Zeitschritten von der Sendestation 10 wiederholt gesendet wurden.

Der Sendemodulator 28 ist im "Null"-Zustand des A us τ gangssignals des M-Zählers 42., das das Datenstrecken-Trägerslgnal zur Übertragung über die Datenstrecke 14 moduliert, aktiv, dagegen abgeschaltet, wenn das Ausgangssignal des M-Zählers 42 "Eins" ist. Der M-Zähler 42 behält den "E ins "-Zustand bei, bis in ihn eine vorbestimmte Anzahl (M) von Impulsen über die Leitung 44 eingespeistjsind, und die Sendestation 10 überträgt während dieser Zeitdauer weder den Nachrichtencode noch ein Ausgangssignal der Sendestation über die Sendeantenne 34. Diese Eigenschaft der Sendestation 10 ist insbesondere dann wichtig, wenn die Sende station 10 und die Empfangsstation 12 der Erfindung für eine Hin- und Rückrichtungs-Nachrichtenübertragung verwendet werden, da dann in derjenigen Zeit, in der die Sende-

5 0 9 8 Λ 1/0763

station kein Ausgangssignal erzeugt, über eine zugehörige Empfangsstation Eingangsdaten in einer in Zusammenhang mit der Fig. 6 noch zu beschreibenden Weise aufgenommen werden können. Es sei jedoch darauf hingewiesen,daß das diese Eigenschaft der Erfindung bei keinem betriebsfähigen Ausführungsbeispiel der Erfindung zur Zeitmultiplex-Binärcode Ub ertragung erforderlich ist.

Das übertragene Nachrichtencodesignal und das Synchronisiersignal werden über die Nachrichten-Datenstrecke 14 in die Empfangsstation 12 eingespeist, genauer gesagt werden die dem Datenstrecken-Trägersignal überlagerten Nachrichtencode- und Synchronisiersignale mit Hilfe einer Empfangsantenne 48 empfangen, wobei dieses Empfangssignal über eine Leitung 52 in einen Empfänger 50 eingespeist wird. Der Empfänger 50 empfängt das übertragene Signal und erfaßt oder aepariert die empfangenen FSK-Frequenzen (f_s und f ) aus dem Datenstrecken-Trägersignal. Die Signalfrequenz im Ausgangs signal des Empfängers 50 ist f oder f_mj

s m

sie wird über eine Leitung 56 in den Eingang eines P-Zählers 54 eingespeist und gleichzeitig in den Eingang eines FSK-Demodulators 58.

Der P-Zähler 54 erzeugt bei Einspeisung einer vorbestimmten Anzahl (P) von Empfangs impulsen über die Leitung 56 einen Ausgangssignalimpuls, der über eine Leitung in einen Digital-Decodierer 60 eingespeist wird. Das Ausgangssignal des P-Zählers 54 auf dem Signalweg bzw. auf der Leitung 62 ändert seinen Zustand (von "Eins" nach "Null", oder von "Null" nach "Eins") nach jeweils einer vorbestimmten Anzahl (P) von Nulldurchgängen im eingespeisten Eingangssignal und heißt deshalb auch "Nulldurchgangs· impulszähler" wie der zuvor beschriebene P-Zähler 38. Die

5098A1/0763

vorbestimmte Anzahl (P) des P-Zählers 54 in der Empfangsstation 12 ist exakt dieselbe wie die vorbestimmte Anzahl (P) des P-Zählers 38 in der Sendestation 10, soüaß das Signal auf der Empfangsleitung 56 dem Signal auf der Sendeleitung 26 (d. h. dem Ausgangssignal des FSK-Generators 24) entspricht. Somit teilt das Ausgangssignal des P-Zählers 54 die Signalfrequenz auf der Leitung 56 durch die vorbestimmte Zahl P und erzeugt somit den sogenannten "Empfangs-Haupttakt", wobei dieser Empfangs-Haupttakt auf der Leitung 62 zum Einlesen von Daten in einen Schieberegisterteil des Digital-Decodierers 60 verwendet wird, wie noch näher beschrieben wird.

Der FSK-Demodulator 58 empfängt das Ausgangssignal des Empfängers 50 über die leitung 56 und demoduliert die empfangenen PSK-Signale, wobei das Ausgangssignal des FSK-Demodulators 58 über eine Leitung 64 in den Digital-Decodierer 60 eingespeist wird. Genauer gesagt setzt der FSK-Demodulator 58 die empfangenen FSK-Signale in binärcodierte Daten um, die über die Leitung 64 in den Digitaldecodierer 60 eingespeist werden.

Diese Binärcodedaten auf der Leitung 64 werden vom Digital-Decodierer 60 aufgenommen und decodiert, wobei dieser die Anzahl der Zeitschritte zählt, während der ein vorbestimmtes richtiges Nachrichtencodeformat empfangen wurde. Der Digital-Decodierer 60 erzeugt auf einer Leitung an seinem Ausgang ein Daten-Gült ig-Signal, nachdem ein vorbestimmtes richtiges Nachrichtencodeformat eine vorbestimmte Anzahl von Zeitschritten empfangen wurde. Mit anderen Worten: Das Daten-Gültig-Signal wird vom Digital-Decodierer 60 auf der Leitung 66 erzeugt, wenn ein vorbestimmtes richtiges Codeformat empfangen wurde, das eine vorbestimmte Anzahl von Zeitschritten wiederholt wurde, wodurch

509841 /0763

25U789

sichergestellt ist, daß ein richtiges, gültiges und vorbestimmtes Codeformat, das aus dem von der Empfanngsantenne empfangenen Signal abgeleitet wird, in den Digital-Decodierer 60 eingespeist wurde.

In einem bevorzugten Ausführungsbeispiel enthält die Empfangsstation ferner einen Vergleicher 67 zum Empfangen des Nachrichtencode im Digital-Decodierer 60 über parallele Leitungen 68 (in Fig. 1 ist nur die erste Leitung 68A und die letzte Leitung 68B der Leitungen 68 dargestellt). Der Vergleicher 67 vergleicht den über die Leitungen 68 eingespeisten empfangenen Nachrichtencode mit einem vorbestimmten, in der Empfangsstation ständig vorhandenen Empfangscode (das ist ein ständig codierter Nachrichtencode, der die Empfangsstation 10 bezeichnet), und erzeugt ein Vergleicher-Ausgangssignal 69, wenn der Empfangs-Nachrichtencode und der vorbestimmte permanente Nachrichtencode im Empfänger identisch sind. Die Begründung dafür wird nachstehend näher ausgeführt.

Ein bevorzugtes Ausführungsbeispiel des Digital-Codierers der Sendestation 10 ist in Fig.2 näher dargestellt. Der Sende-Haupttakt auf der Leitung 40 wird in einen Eingang eines NÖR-Gatters 70 und in den Eingang eines Zählers eingespeist, der bei zwei Eingangsimpulsen auf der Leitung kO einen "Eins"-Ausgangssignalimpuls erzeugt. Der Zähler 72 ist in Fig. 2 als 1:4-Teiler dargestellt, da der Zustand seines Ausgangssignals bei vier Zustandsänderungen im Eingangssignal wechselt (vier Zustandeänderungen im Eingangssignal entsprechen zwei Impulsen). Mit anderen Worten: Der Zähler 72 erzeugt aus noch näher beschriebenen Gründen einen Ausgangssignalimpuls bei zwei empfangenen

509841 /0763

Eingangsimpulsen des Sende-Haupttakts auf der Leitung

Das Ausgangssignal des Zählers 72 speist über eine Leitung 78 den Lösreheingang eines 1:2N-Zählers 74 und den Löscheingang eines Zählers 76, d. h. der Zähler 72 erzeugt ein Lösohsignal zum Löschen der Zähler 74 und 76. Die Zähler 74 und 76 sind im "Ein"-Zustand und zählen die Eingangssignalimpulse, wenn das Löschsignal auf der Signalleitung 78 im "Null"-Zustand 1st, dagegen sind die Zähler 74 und "(6 im "A us "-Zustand, wenn sich das Löschsignal auf der Signalleitung 78 im "Eins"-Zustand befindet.

Der Zähler 74 erzeugt einen Ausgangssignalimpuls jeweils nach einer vorbestimmten Anzahl (N) von Eingangsimpulsen, die ihm über eine Leitung 80 zugeführt weiden, d. h. bei 2N Zustandsänderungen des Eingangssignals, wie in Fig. 2 symbolisch dargestellt ist. Das Ausgangssignal des Zählers 7^ ist über die leitung 44 mit dem Eingang des M-Zählers 42 und mit dem Eingang des Zählers verbunden. Der Zähler 76 erzeugt einen Ausgangssignalimpuls bei einer vorbestimmten Anzahl (Eins) von Impulsen, die ihm über die Leitung 44 zugeführt werden, d. h. bei zwei Zustandsänderungen irn eingespeisten Eingangssignal. Das Ausgangssignal des Zählers 76 speist über eine Signalleitung 82 das NCR-Gatter 70 und den Löscheingang des Zählers 72. Der Zähler 72 befindet sich im "Ein"-Zustand, wenn das Signal auf der ^Leitung 82 "Null" ist, dagegen im in "Aus"-Zustand, wenn das Signal auf der Leitung 82 "Eins" ist.

Das NOR-Gatter 70 empfängt somit Signale über die Leitungen 4o und 82 und erzeugt ein Ausgangssignal, das dem S*nde-Haupttakt auf der Leitung 40 entspricht, wenn das Signal auf der Leitung 82 "Null" ist. Somit 1st im Zustand "Null" des Signals auf der Leitung 82 der Sende-Haupttakt

5098 Λ 1 /0763

25H789

über das NOR-Gatter 70 mit dem Eingang eines Zählers 84 verbunden, und eine Leitung 86 verbindet den Ausgang des NOR-Gatters 70 mit dem Eingang dieses Zählers 84. Der Zähler 84 erzeugt einen Ausgangssignalimpuls bei einer vorbestimmten Anzahl von über den Sign*lweg 86 eingespeisten Impulsen, genauer gesagt bei einem über die Leitung 86 eingespeisten Eingangs impuls,, d. h. das Ausgangssignal des Zählers 84 auf einer Leitung 90 ändert seinen Zustand, wenn zwei Zustande änderungen im Eingangssignal vorhanden sind (der Zähler 84 wird üblicherweise auch 1:2-Teiler bzw. Binärteiler genannt). Das Ausgangssignal des Zählers 84 erzeugt ein Taktsignal für ein Schieberegister 88; dieses Taktsignal wird über die Leitung 90 eingespeist und heißt "Schleberegistertakt". Das Ausgangs signal des Zählers 84 dient auch in einer noch näher zu beschreibenden Weise zum Ansteuern bestimmter Steuergatter des Codierers 18.

Genauer gesagt ist das Schieberegister 88 eine N-Bit-Nachrichtenspeichereinheit wie ein N-Bit-Parallel/Serienumsetzer, da die Binärdaten (der Nachrichtencode) über die parallelen Dateneingabewege 20 in das Schieberegister eingelesen und über eine Leitung 92 durch den Schieberegistertakt auf der Leitung 90 seriell aus dem Schieberegister ausgelesen werden. Das Ausgangssignal des Schieberegisters speist über die Leitung 92 den Eingang des Schieberegisters 88, den Eingang eines Inverters 94 und den Eingang eines UND-Gatters 96. Da der Ausgang des Schieberegisters 88 mit seinem Eingang verbunden ist, werden die aus dem Schieberegister 88 seriell ausgelesenen Binärdaten über die Leitung 92 und mit Hilfe des Schieberegistertaktes auf der Leitung 90 wieder in das Schieberegister 88 eingespeist. Auf diese Weise laufen die BinMrdaten (der Nachrichtencode)

50 98 A 1 /0763

25U789

bei einer Betriebsart der Sendestation 10 seriell und zyklisch im N-Bit-Schieberegister 88 um.

Der Inverter 94 erzeugt über eine Leitung 98 ein Ausgangssignal, das den "Eins"-Zustand annimmt, wenn das Empfangssignal auf der Leitung 92 "Null" ist, dagegen ist das Ausgangssignal "Null", wenn das Empfangssignal auf der Leitung 92 "Eins" ist. Das Ausgangssignal des Inver- tevB 94 ist über die Signalleitung 98 mit dem Eingang eines "UND-Gatters 100 verbunden. Das Ausgangssignal des Zählers 84^ d. h. der Schieberegistertakt auf der Leitung 90, speist den Eingang eines "UND-Gatters 96 und weiterhin einen Inverter 102, Dieser Inverter 102 erzeugt ein "Eins"-Ausgangssignal, wenn das Empfangssignal auf der Leitung 90 "Null" ist, dagegen iin "Null"-Ausgangssignal, wenn das Empfangssigiial ^MEirjß^i; ist» Das Ausgangssignal des Inverters 102 speist über cie Signalleitung 80 einen weiteren Eingang des ÜliD-Gatters 100 sowie den Eingang des Zählers 74.

Das Ausgangssignal des UND-Gatters 100 ist über eine Leitung 106 mit dem Eingang eines ODER-Gatters 104 verbunden. Das Ausgangssignal des UND-Gatters 96 speist über eine Leitung I08 einen weiteren Eingang des ODER-Gatters 104.

Wenn die Sendestation 10 arbeitet, werden die N Nachrichtenbits in der vorbestimmten Reihenfolge oder mit vorbestimmtem Codeformat, das den Nachrichtencode darstellt, in die Dateneingabeschaltung 16 eingegeben, wobei die Nachrichtenbits über die Dateneingabe-Signalwege 20 in das N-Bit-Schieberegister 88 eingespeist werden. Das Signal auf jeder Dateneingang-Signalleitung 20 hat entsprechend dem

509841/0763

25U789

Logikwert des betreffenden Nachrichtenbits entweder den Pegel "Null" oder "Eins".

Danach wird der FSK-Generator 24 eingeschaltet oder in den "Ein"-Zustand gebracht und erzeugt ein Ausgangssignal, das in den Sendemodulator 28 und in den P-Zähler (den Nulldurchgangs-Impulsgenerator) eingespeist wird. Somit ist die Frequenz des Ausgangssignals des P-Zählers die 1/P-faohe Frequenz des Ausgangssignals des FSK-Generators 24, d. h. das Ausgangssignal des P-Zählers 38 stellt eine Folge von Impulsen dar, die mit der 1/P-fachen Rate des Ausgangssignals des FSK-Generators 24 auftreten. Das Ausgangssignal des P-Zählers 38 erzeugt den Sende-Haupttakt, der aus dem Ausgangssignal des FSK-Generators 24 abgeleitet ist und zu diesem bis auf einen Faktor l/P frequenzkohärent ist.

Der Sende-Haupttakt wird über das NOR-Gatter 70 in den Zähler 84 eingespeist, wenn das Signal auf der Leitung "Null" ist. Das Signal auf der Leitung 82 schaltet in den Zustand "Eins" um, nachdem die vorbestimmte Anzahl (N) von Impulsen, die die Nachrichtenbits darstellen, sowie die vorbestimmte Anzahl (N) von Nachrichten-Komplementbits erzeugt und vom Sender 10 gesendet wurden. Wenn der Zähler 74, der N Eingangsimpulse empfängt, um zwei N Zeitschritte erhöht ist, werden N Nachrichtenbits und N Nachrichten-Komplementbits in die Leitung 22 für das Ausgangssignal des Digital-Codierers 18 eingespeist, da die Nachrichtenbits in die Leitung 22 eingespeist werden, wenn der Schieberegistertakt "Eins" ist, während die Nachrichten-Komplementbits in die Leitung 22 des Digital-Codierers 18 eingespeist werden, wenn der Schieberegistertakt "Null"ist,was noch näher beschrieben wird.

50984 1 /0763

Das Ausgangssignal des Zählers 76 auf der Leitung geht durch die soeben beschriebene Erzeugung der Folge aus Nachrichtenbits und Nachrichten-Komplementbits in den Zustand "Eins" über, wenn dieser Vorgang über eine vorbestimmte Anzahl von Zeitschritten, nämlich zweimal mit Bezug auf den Binärteiler 76 nach Fig.2 wiederholt wurde. Das Teilerverhältnis des Zählers 76 kann geändert werden, damit die Erzeugung der Folge aus Nachrichtenbits und Nachrichten-Komplementbits mehr als zweimal wiederholt wird, wenn dies für ein bestimmtes betriebliches Ausführungsbeispiel der Erfindung gewünscht wird. Das Teilerverhältnis des Zählers 74 wird in jedem Fall derart gewählt, daß ein Zusammenwirken mit dem vorbestimmten Wert M des M-Zählers 42 gewährleistet ist. (Der Wert für M ist zu zwei angenommen, damit das Teilerverhältnis des Zählers 76 nach Fig. 2 bestimmbar ist, und zur Darstellung der verschiedenen Signale, die während des Betriebs in der Sendestation 10 und in der Empfangsstation 12 erzeugt werden, wobei auf die noch näher zu beschreibenden Fig. 4 und 5 verwiesen wird).

Das Ausgangssignal des Zählers 84 ist eine Folge von Impulsen, die mit der l/2P-faehen Rate des Ausgangssignals des FSK-Generators 94 bzw. mit der 0,5-fa.cb.en Rate des Sende-Haupt takt es auf der Signalleitung 40 auftreten« Das Ausgangssignal des Zählers 84 wird in das N-Bit-Schieberegister 88 eingespeist und erzeugt den Schieberegistertakt zum Ein- und Auslesen von Daten in das und aus dem N-Bit-Schieberegister 88. Die Frequenz des Schieberegistertaktes auf der Signalleitung 90 ist somit die I/P-fache Frequenz des Ausgangssignals des FSK-Generators 24 und unabhängig von der Frequenz dieses Ausgangssigna,Ie- des FSK-Generators 24, d, h. die Frequenz des Schieberegistertaktes ist die l/2P-facliG Frequenz: clss A us gangs Signa Is des FSK-Generators 24, sogar wenn die Frequenz des Ausgangs-

509841 /0763

25H789

signals des FSK-Generators 24 geändert wird. Der Betrieb der Sendestation 10 ist somit vollständig selbstsynchronisierend, ohne daß ein stabiler Hauptakt notwendig ist, und unabhängig von der Frequenz des Ausgangssignals des FSK-Generators 24.

Die Nachrichtenbits werden aus dem N-Bit-Schieberegister in Serienform ausgelesen, und zwar mit einer durch den Schieberegistertakt auf der Leitung 90 bestimmten Rate, und die aus dem N-Bit-Schieberegister 88 ausgelesenen Nachrichtenbits werden über die Leitung 92, die an den Eingang des N-Bit-Schieberegisters 88 angeschlossen ist, auch in Serienform wieder in das N-Bit-Schieberegister 88 eingelesen. Die aus dem N-Bit-Schieberegister ausgelesenen Nachrichtenbits werden in das UND-Gatter 96 eingespeist, ebenso wie der Schieberegistertakt auf der Signalleitung Der Schieberegistertakt auf der Leitung 90 und die Nachrichtenbits auf der Leitung 92 werden also gleichzeitig in das UND-Gatter 96 eingespeist, so daß die ^Nachrichtenbits über das Ausgangs signal des UND-Gatters 96 auf der Leitung I08 in das ODER-Gatter 104 eingespeist werden.

Der Schieberegistertakt auf der Leitung 90 gelangt über den Inverter 102 in das UND-Gatter 100 und das Ausgangssignal des N-Bit-Schieberegisters wird über den Inverter 94 ebenfalls in das UND-Gatter 100 eingespeist. Wenn also ein "Eins "-Nachrichtenbit aus dem N-Bit-Schieberegister 88 ausgelesen wird und ein Schieberegistertaktimpuls auf der ^Leitung 90 erscheint (am Eingang des sendeseitigen N-Bit-Schieberegisters 88), nehmen beide Eingangssignale des UND-Gatters 100 über die Inverter 102 und 94 den Zustand "Null" an. In diesem Fall entsteht am Ausgang des UND-Gatters 100 eine "Null" und das Ausgangs-

5098 U1/0763

signal des UND-Gatters 96 auf der Leitung I08 steuert das Ausgangs signal des ODER-Gatters 104 auf der Leitung 22, d. h. das Ausgangssignal des Digital-Codierers 18, und das Signal auf der Leitung 22 stellt ein aus dem N-Bit-Schieberegister 88 getaktet ausgelesenes Nachrichtenbit dar.

Wenn der Schieberegistertakt auf der lieitung 90 "Null" ist, 1st das Ausgangssignal des Inverters 102 auf der Leitung 80 "Eins". Dadurch wird das Ausgangssignal des ODER-Gatters 104 auf der Leitung 22 durch das Ausgangssignals des UND-Gatters 100 auf der Leitung I06 gesteuert, so daß das Ausgangssignal des ODER-Gatters 104 dem Nachrichten-Komplementbit entspricht oder dieses darstellt.

Der Schieberegistertakt auf der Leitung 90 und die Steuergatter 96 und 100 arbeiten mit dem Gatter 104 derart zusammen, daß jedes Nachrichtenbit des N-Bit-Nachrichtencode vom Nachrichten-Komplementbit gefolgt ist. Die Erzeugung der Folge aus Nachrichtenbits und Nachrichten-Komplementbits ist aus Gründen der Übersichtlichkeit nachstehend tabellarisch zusammengefaßt, wobei zuerst ein Nachrichtenbit mit dem logischen Pegel "Eins" und danach ein Nachrichtenbit mit dem logischen Pegel "Null" angenommen wird.

1. Wenn der Schieberegistertakt auf der Leitung 90 "Eins" ist, wird das "Eins"-Nachrichtenbit aus dem Schieberegister 88 getaktet ausgelesen und das Signal auf der Leitung 92 ist in diesem Fall "Eins".

2. Die Eingangssignale des Steuergatters 96 auf den Leitungen 90 und 92 sind somit beide auf "Eins" und

/0763

25U789

das Ausgangssignal des Steuergatters 96 auf der ^Leitung IO8 ist ebenfalls "Eins".

5. Da das Signal auf der Leitung 92 "Eins" ist, ist das Ausgangssignal des Inverters 94 auf der Leitung 98 "Null". Da das Signal auf der Leitung 90 "Eins" ist, ist auch das Ausgangssignal des Inverters 102 auf der Leitung 80 "Null". Somit sind beide Eingangssignale des Steuergatters 100 auf den Leitungen 80 und 98 "Null", und das Ausgangssignal des Steuergatters 100 auf der Leitung I06 ist "Eins".

4. Da das Eingangssignal auf der Leitung I08 "Eins" und das Eingangssignal auf der Signalleitung I06 ebenfalls "Eins" ist, nimmt auch das Ausgangs signal des "oder"-Gatters 104 auf der Leitung 22 den Zustand "Eins" an, entsprechend dem logischen Pegel des aus dem Schieberegister 88 getaktet ausgelesenen Nachrichtenbits.

5. Wenn danach der Schieberegistertakt auf der Leitung auf "Null" geht, wird aus» dem Schieberegister 88 kein Nachrichtenbit ausgelesen und das Ausgangs signal des Schieberegisters 88 auf der Leitung 92 bleibt im Zustand "Eins", entsprechend dem logischen Pegel des zuvor aus dem Schieberegister 88 ausgelesenen Nachrichtenbits.

6. Da das Signal auf der Leitung 90 "Null" und das Signal auf der Leitung 92 "Eins" ist, ist das Ausgangs signal des Steuergatters 96 auf der Leitung "Null".

7. Da das Signal auf der Leitung 90 "Νμΐΐ" ist, nimmt

das Ausgangssignal des Inverters 102 auf der Leitung den Zustand "Eins" an.Wegen des "Eins"-Signals auf der Leitung 92 ist das Ausgangs signal des Inverters auf der Leitung 98 "Null". Somit ist ein Eingangssignal

509041/0763

25H789

auf der Leitung 80 des Steuergatters 100 im Zustand "Eins", während das andere Eingangssignal auf der Leitung 98 "Null" 'ist. In diesem Fall ist das Ausgangssignal des Steuergatters 100 auf der Leitung "Null".

8. Wegen einer "Null" auf der Signalleitung I08 und auf der leitung I06 ist auch das Ausgangssignal des ODER-Gatters 104 "Null", stellt also den logischen Pegel des Komplements des zuvor aus dem Schieberegisters 88 ausgelesenen Nachrichtenbits dar. Somit tritt in diesem Fall das Nachrichten-Komplementbit auf der Leitung 22 auf, so daß das Nachrichtenbit auf der Leitung 22 im "Eins"-Zustand des Schieberegistertaktes und das Nachrichten-Komplementbit im "Null'-Zustand des Schieberegistertaktes auftritt.

9. Wenn der Schieberegistertakt auf der Leitung 90 in den Zustand "Eins" übergeht, wird ein weiteres Nachrichtenbit aus dem Schieberegister 88 getaktet ausgelesen und, falls das nächste Nachrichtenbit eine "Null" ist, ergibt eine "Null" auf der Leitung 92.

10. Da das Eingangssignal auf der Leitung 90 "Eins" und das Signal auf der Leitung 92 "Null ist, ist auch das Ausgangssignal des Steuergatters 96 auf der Leitung im Zustand "Null".

11. Da das Signal auf der Leitung 90 "Eins" ist, 1st das Ausgangssignal des Inverters 102 auf der Leitung 80 "Null" und wegen des "Null"-Signals auf der Leitung ist das Ausgangssignal des Inverters 94 auf der Leitung 98 eine "Eins". Somit ist eines der Eingangssignale des Steuergatters 100 "Null", nämlich auf der Leitung 80, während das andere Eingangssignal auf der Leitung 98 "Eins" ist, so daß das Ausgangssignal des Steuergatters 100 auf der Leitung IO6 in

S098A1/0763

25H789

diesem Fall den Zustand "Null" annimmt.

12. Da das Signal auf der Leitung 108 "Null" und das Signal auf der Leitung 106 ebenfalls "Null" ist, ist auch das Ausgangssignal des ODER-Gatters 104 auf der Leitung 22 eine "Null", d. h. das Signal hat den logischen Pegel des aus dem Schieberegister ausgelesenen Nachrichtenbits.

13. Wenn danach der Schieberegistertakt in den Zustand "Null" übergeht, wird kein Nachrichtenbit aus dem Schieberegister 88 ausgelesen, so daß das Ausgangssignal des Schieberegisters 88 auf der Leitung 92 im Zustand "Null" bleibt, entsprechend dem logischen Pegel des zuvor aus dem Schieberegister 88 ausgelesenen Nachrichtenbits.

14. Wegen des "Null"-Signals auf der Leitung 92 und des "Null"-Signals auf der Leitung 90 befindet sich das Auegangssignal des Steuergatters 96 auf der Leitung 108 im Zustand "Null".

15. Da das Signal auf der Leitung 90 " Null" ist, ist das Ausgangssignal des Inverters 102 auf der Leitung 80 im Zustand "Eins". Wegen des "Null"-Signals auf der Leitung 92 ist das Ausgangssignal des Inverters 94 auf der Leitung 98 "Eins". Da also beide Eingangssignale des Steuergatters 100 "Eins" sind, ist auch das Ausgangssignal des Steuergatters 100 auf der Leitung I06 im Zustand "Eins".

16. Wegen des "Eins"-Signals auf der Leitung I06 und des "Eins"-Signals auf der Leitung I08 ist das Ausgangssignal des ODER-Gatters 104 auf der Leitung im Zustand "Eins", d. h. auf einem logischen Pegel, der dem Komplement des zuvor aus dem Schieberegister getaktet ausglesenen Nachrichtenbits entspricht.

509841/0763

25U789

Das Signal auf der Leitung 82 ist normalerweise "Null". Das Ausgangssignal des Inverters 102 wird über die Leitung 8o in den Eingang des Zählers 74 eingespeist, so daß das Ausgangssignal des Zählers 74 nach N Schiebetakt impulsen auf der Leitung 8θ· in den Zustand "Eins" übergeht, d. h. auf der Leitung 44, die an den Eingang des Zählers 76 angeschlossen ist, wird ein Ausgangs impuls erzeugt. Auch der Zähler 76 geht in den "Eins"-Zustand über, d. h. auf der Leitung 82 wird durch einen Eingangsimpuls (entsprechend zwei Zusbandsänderungen im Eingangssignal) ein Ausgangsimpuls erzeugt, der aus dem Zähler 74 über die Leitung 44 in den Zähler 76 eingespeist wird, d. h· nachdem N Schieberegistertaktimpulse (entsprechend 2 N Zustandeänderungen des Schieberegistertaktes) auf der Leitung 80 erzeugt wurden.

Das Ausgangssignal des Zählers 76 ist an den Löscheingang des Zählers 72 angeschlossen, der die über die Leitung 4o eingespeisten Sendehaupttaictimpulse zähltv wenn der Zähler einen "Eins^:!-Ausgangssigna!impuls erzeugt; d. h. der Zähler 72 ist im "Ein"-Zustand, wenn das Signal auf der Leitung 82 "Eins" ist. Wenn der Zähler 76 einen Ausgangssigna !impuls erzeugt, ist das Signal auf der Leitung 82 im Zustand "Eins" und das Ausgangssignal des NORKJatters zum Zähler 84 ist "Null", und zwar unabhängig vom Sende-Haupttakt auf der Leitung 40. Nach zwei Sende-Haupttaktimpulsen (was zeitlich zwei Schieberegistertaktimpulsen entspricht) auf der an den Zähler 72 angeschlossenen Leitung 40 kehrt der Zähler 72 in den "Eins"-Zustand zurück, löscht die Zähler 74 und 76 und setzt das Ausgangssignal des Zählers auf "Null" zurück, so daß auch der Zähler 72 gelöscht wird.

Nach Erzeugung von N Nachrichtenbits und N Nachrichten-Komplementbits befindet sich das Ausgangssignal des Zählers

509841/0763

25U789

auf "Eins", so daß das erste Nachrichteribit für die nächsten beiden Zyklen des Sende-Haupttaktes über die Leitung 22 in den FSK-Generator 24 eingespeist wird. In diesem Fall befindet sich das erste Nachrichtenbit auf der Leitung 92 und bleibt auf dieser Leitung für zwei Zyklen des Sende-Haupttaktes derart, daß die beiden zum ersten Nachrichtenbit identischen Synchronisierbits erzeugt werden, bevor die Nachrichtenbits und Nachrichten-Komplementbits wie zuvor beschrieben seriell erzeugt und übertragen werden. Die Anzahl der Synchronisierbits, die vor dem ersten Nachrichteribit erzeugt wird, ist um zwei kleiner als das Teilerverhältnis des Zählers 72. Wenn das Teilerverhältnis des Zählers 72 wie in Fig. 2 vier ist, gibt es zwei Synchronisierbits mit einer Gesamtzeitdauer, die der Zeitdauer von zwei Sende-Haupttaktimpulsen entspricht: Die beiden ersten Sende-Haupttaktimpulse auf der Leitung 40 werden im Zähler 72 gezählt, so daß zwei Synchronisierbits erzeugt werden können; der dritte S_ßnde-Haupttaktimpuls auf der Leitung 40 wird ebenfalls im Zähler 72 gezählt und bewirkt, daß das erste Nachrichtenbit erzeugt werden kann; und der vierte Sende-Haupttaktimpuls auf der Leitung 40, der im Zähler 72 gezählt wird, bewirkt, daß sich das Ausgangssignal auf der Leitung 78 von "Null" nach "Eins" ändert, so daß der Sende-Haupttakt über das NOR-Gatter 70 übertragen werden iann und die Erzeugung des ersten Nachrichtenbits verursacht. Somit ist der logische Pegel der Synchronisierbits identisch mit dem logischen Pegel des ersten Nachrichtenbits des Nachrichtencode im N-Bit-Schieberegister 88, und die Anzahl der Synchronisierbits ist durch den Zähler 72 bestimmt.

Das Ausgangs signal des Zählers 74 wird über die Leitung in den Eingang des M-Zählers 42 eingespeist, dessen Ausgangssignal den Betrieb des Sendemodulators 28 steuert und das Nachrichtenlade-bbtastsignal erzeugt, das das Laden des N-Bit-Schieberegisters 88 mit dem N-Bit-Nachrichtencode

509841/0763

25U789

bewirkt. Nach der Übertragung der N Nachrichteribits und der N Nachrichten-Komplementbits bei zyklischer Wiederholung über ei ie bestimmte Anzahl von M Zeitschritten geht das Ausgangssiangl des M-Zählers 42 in den Zustand "Eins" über und bleibt in diesem Zustand während der vorb estimmten Anzahl M der Zyklen (das Signal auf der Leitung geht M-mal vom Zustand "Eins" in den Zustand "Null" über). Auf diese Weise wird der Sendemodulator 28 durch die M Werte des M-Zählers 42 für eine vorbestimmte Zeitdauer abgeschaltet.

Während der vorbestimmten Anzahl von M Zyklen, d. h. wenn das Nachrichtenlade-Abtastsignal auf der Leitung 46 "Eins" ist, werden die N Nachrichtenbits, die in die Dateneingabeschaltung 16 eingespeist wurden, über die Dateneingabe-Signalwege 20 in das N-Bit-Schieberegister eingespeist, wobei der Sendemodulator 28 abgeschaltet bleibt. Nachdem die vorbestimmte Anzahl M von Impulsen über die Leitung 44 in den M-Zähler 42 eingespeist wurde, geht das A usgangssignal auf der Leitung 46 in den Zustand "Null" Über, so daß das N-Bit-Schieberegister 88 seriell arbeiten kann, und daß der Sendemodulator 28 den Sender 30 derart ansteuert, daß eine Übertragung der Binärdaten in der genannten Weise erfolgen kann.

Somit speist der Digital-Codierer 18 zuerst jedes Nachrichtenbit, das von dem Nachrichten-Komplementbit gefolgt ist, seriell in den Eingang des FSK-Generators 24 ein, worauf unmittelbar nach der Übertragung der N Nachrichtenbits und der N Nachrichten-Komplementbits die Synchronisierbits in den FSK-Generator 24 eingespeist Karden«, Der FSK-Generator 24 erzeugt auf der Leitung 26 ein Signal mit einer Frequenz f , wenn der Signalpegel aus dem Digital-Codierer 18 auf der Leitung 22 logisch "Null" ist, dagegen ein Signal der Frequenz f auf der Leitung 26, wenn

509841/0763

25U789

das Ausgangssignal des Digital-Codierers 18 auf der Leitung 22 einen einer logischen "Eins" entsprechenden Signalpegel hat. Das Ausgangssignal des Digital-Codierers auf der Leitung 22, das .einNachrichteribit der im Digital-Codierer 18 erzeugten und im N-Bit-Schieberegister 88 gespeicherten Naohrichtenbits darstellt, bleibt auf der Leitung 22 für 1/2P Zyklen des sich auf der Leitung 26 befindenden AusgangsSignaIs des FSK-Generators 24 bestehen, und auch das Nachrichten-Komplementbit auf der Leitung bleibt für 1/2P Zyklen des sich auf der Leitung 26 befindenden Ausgangssignals des FSK-Generators 24 auf dieser Leitung 22 bestehen. Die zur übertragung benötigte Zeit für ein Nachrichtenbit ist (l/f_ß + ¹A_1n)' wenn der logische Wert des Nachrichtenbits einer "Null" entspricht, oder (l/f_m + l/f_s), wenn das Nachrichtenbit einer "Kins" wntspricht. Daraus gehr hervor, daß die übertragungs-

zeit eines Nachriohteribits und seines Nachrichten-Komplementbits mit logischer "Eins" dieselbe ist wie die zur übertragung eines Nachriohtenbits und seines Nachrichten-Komplementbits mit logischer "Null" benötigte Zeit, so daß der Digital-Codierer 18 kohärent in Bezug auf den FSK-Generator 24 ist und somit die übertragung eines Nachrichtencode bei konstanter Sohrittfrequenz oder Baudrate gestattet. Durch die Erfindung wird also eine FSK-Naohrichtenübertragungsanordnung angegeben, die den Nachrichtencode mit konstanter Baudrate übertragen kann, außerdem eine frequenzkohärente FSK-Naohrichtentlbertragungsanordnung. Wie noch näher beschrieben wird, wird durch die Erfindung auch eine FSK-Nachrichtenübertragungsanordnung angegeben, bei der Fehler im Empfangssignal wirksamer erfaßt werden können. Die konstante Baudrate beziehi^sich in der Erfindung insbesondere auf die Eigenschaft, daß die zur übertragung eines "Null"-Nachriohtenbits benötigte Zelt ebensogroß ist wie die zur übertragung eines "Einrf'-Nachriohteribits benötigte Zeit,

609841 /0763

25U789

und daß die Übertragungszeit weder von dem zur Übertragung verwendeten Nachrichtencode abhängt, sondern konstant ist (d, h. es besteht keine Abhängigkeit von der Anzahl der Nachrichtenbits mit logischer "Eins" und logischer "Null" im Nachrichtencode), noch von den ausgewählten Frequenzen-f_s und f des Ausgangssignals des FSK-Generators.

Zusammengefaßt gilt? Der Zähler 84, der Inverter 102, das UKD-Gatter 100, der Inverter 94, das UND-Gatter 96 und das ODER-Gatter 104 betreiben und steuern das N-Bit-Sc-Meberegister 88 derart, daß der Digital-Codierer 18 das von seinen? Nachriohtön-Komplementbit gefolgte Nachrichtenbit für alls N Haohriehteribits seriell erzeugt, wobei diese Schaltgliedei- auch Logiknstzwerk zum Erzeugen des Nachrichtenbits "one seines Nachrichten-Eomplementbits für alle N Nachrichtenbits genannt. u-sr&en* Das a ¹If der Leitung erzeugte Ausgangssignal., ü■;■·- M-SKIiler 42, das Ausgangssignal des M-Zählers 42 auf äe? Leitung 46 und der N-ZShler ⁷4 zusammen heißen auch "Einrichtung zum Erzeugen des Nachrichtenlade-AbtastsignaIs zum Laden eines neuen Nachrichtencode in das N-Bit-Schieberegister 88 nach der Erzeugung und Übertragung der Nachrichtenbits, deren jedes von seinem Nachrichten-Komplementbit gefolgt ist, und zwar für die vorbestimmte Anzahl M von Ze its ehr it ten. Das NOR-Gatter 70, der N-Zähler 74, der Zähler 76 und der Zähler 72 zusammen heißen "Einrichtung zum Erzeugen eines Synchronisierbits oder eines Synchronisiersignals nach der Erzeugung und Übertragung aller N Nachriehtenbits, deren jedes von seinem Nachrichten-Komplementbit gefolgt ist.

Es sei bemerkt, daß der Zähler 84 auch ein Zähler mit einem von zwei verschiedenen Teilerverhältnis sein kann. Auf diese Weise kann nach der Erzeugung jedes Nachrichtenbits

509841/0763

25U789

mehr als ein Logikpegel erzeugt werden, d. h. für jedes Nachrichteribit des N-Bit-Nachrichtencode werden mehr als zwei Signale auf der Leitung 22 erzeugt. In einem betriebsfähigen AusfUhrungsbeispiel dieses Typs würde dann ein zusätzliches Logiknetzwerk verwendet, das ähnlich wie das zuvor beschriebene Logiknetzwerk mit den Steuergattern 96 und 100 aufgebaut ist. Bei einer Änderung des Zählers zu einem 1:4-Teiler beispielsweise würden auf der Leitung 22 für jedes Nachrichtenbit des N-Bit-Nachrichtencode drei Signale erzeugt. Ein derartiges betriebsfähiges Ausführungsbeispiel kann die Fähigkeit zur Fehlererkennung weiter verbessern, was in manchen Anwendungsfällen wünschenswert ist.

Zur genaueren Darstellung der Arbeitsweise der Sendestation 10 ist in Fig.4 ein 4-Bit-Binärnachrichtencode mit den Nachrichtenbits (o) - (1) - (0) - (1) dargestellt, zusammen mit den Synchronisierbits (diese Synchronisier bits sind in Fig.4 mit S bezeichnet), deren Logikwert identisch zum Logikwert des ers ten Nachrichteribits ist (d. h. "Null"). N ist in diesem Beiapiel also vier, da der Nachrichtencode vier Nachrichteribits umfaßt. Für den in Fig. 4 gezeigten Nachrichtencode sind dargestellt: Das Ausgangs signal des FSK-Generators 24, der Sende-Haupttakt, das Ausgangssignal des Schieberegisters 88, der Schieberegistertakt, das Ausgangssignal des Digital-Codierers und das Ausgangs signal des M-Zählers 42, wobei für die ν unbestimmte Anzahl P der Wert P = I und für die vorbestimmte Anzahl M der Wert M = 2 zur Aufnahme der Signale nach Fig. 4 ausgewählt wurden.

Da der Wert von P = Eins ist, erzeugt der P-Zähler in jedem 2Jyklus des auf der Leitung 26 empfangenen Ausgangssignals des FSK-Generators 24 einen Ausgangs sende-Haupt-

509841/0763

-30- 25U789

taktimpuls auf der Leitung 40. Der Schieberegistertakt auf der Leitung 90 erzeugt Taktimpulse, deren Rate halb so groß ist wie die Rate der auf der Leitung 40 erzeugten Taktimpulse (des Sende-Haupttaktsignals).

Wenn das Signal auf der Leitung 82 "Null" ist, wird der Sende-Haupttakt in den Zähler 84 eingespeist und der Schieberegistertakt gelangt über die Leitung 90 in das Schieberegister 88. Da der Schieberegister takt Impulse mit halber S ende-Haupttaktsigna Irate erzeugt, hat ein Nachrichtenbit beim Auslesen aus dem Schieberegister 88 eine Impulsdauer, die exakt gleich einem Zyklus des Ausgangs Signa Is des FSK-Generators 24 auf der Signalleitung 26 ist, und auch die Dauer des Nachrichten-Komplementbits ist exakt gleich einem Zyklus des Ausgangs Signa Is des FSK-Generators 24 auf der Leitung 26. Die Anzahl der Synchronisierbits (die Impulsdauer) wird über den Zähler J2 bestimmt, so daß im erfindungsgemäßen Ausführungsbeispiel nach Fig. 2, in dem der Zähler 72 ein Ij4-Teiler ist, die gesamte Impulsdauer der Synchronisierbits exakt die für zwei S ende-Haupt taktimpulse auf der Leitung 40 benötigte Zeit ist.

In Fig. 4 sind abgekürzt: Das Synchronisierbit mit S, der logische Zustand eines Nachrichtenbits mit D und das logische Komplement eines Nachrichtenbits mit C. Fig. 4 zeigt weiterhin, daß das Ausgangs signal des Digital -C odierers auf der Leitung 22 ein aus dem Schieberegister 88 getaktet auslesenes Nachrichtenbit darstellt, wenn sich der Schieberegistertakt auf der Leitung 90 Im Zustand "Eins" befindet, dagegen stellt das Ausgangssignal des Digital-Codierers 18 auf der Leitung 22 das Nachrlchten-Komplementblt dar, wenn sich der Sohiebereglstertakt auf der Leitung 90

509841/07^3

- .31 -

im Zustand "Null" befindet.

Wenn das Ausgangssignal des M-Zählers 42 auf "Null" geht, ist die Sendestation 10 gesperrt, d. h· es werden keine BinMrdaten erzeugt und für eine durch den M-Zähler 42 vorbestimmte Zeitdauer übertragen, was bereits beschrieben wurde und in Fig. 4 dargestellt ist. Das über den Sender 30 übertragene Signal weist auf: Die Nachrichtenbits, die Naohriohten-Komplementbits und die Synchronisierbits, wobei die übertragenen Binärdaten auch "übertragene Logikpegel" genannt werden.

Ein bevorzugtes Ausführungsbeispiel des Digital-Decodierers 1st in Fig. J5 näher dargestellt. Das Ausgangssignal des P-Zählers 54 (der Empfangs-Haupttakt) wird über die Leitung in den Eingang eines Binärteilers 110 eingespeist. Diese Leitung 62 istjauch mit einem Eingang eines UND-Gatters 112 und mit einem Eingang eines UND-Gatters 114 verbunden. Der Zähler bzw. Teiler 110 erzeugt einen Ausgangsimpuls, wenn zwei Eingangsimpulse über die Leitung 62 eingespeist wurden; dieses Ausgangssignal des Zählers 110 wird über eine Leitung 118 in einen Inverter 116 und in den anderen Eingang des UND-Gatters 112 eingespeist. Wie bereits erläutert wurde, erzeugt und überträgt die Sendestation 10 unmittelbar nach der Erzeugung und übertragung eines Nachrichtenbits ein Nachrichten-Komplementbit, so daß jedes zweite Datenbit, das in der Empfangsstation 12 empfangen wird, das Komplement des vorhergehenden Nachrlohteribits darstellt. Das Ausgangssignal des Zahlers 110 aufjier Leitung stellt ein Decodierer-Steuertaktsignal dar, durch' das nur jedes zweite empfangene Datenbit (bzw. der empfangene Logikpegel) In ein Ein -Bit-Schieberegister 120 und danach in ein N-BIt-Schieberegister 122 eingelesen wird, so daß während des Betriebs des Digital-Decodierers 16 nur die Nachrichtenbits und nicht die Nachrichten-Komplementbits in die Schieberegister 120 und 122 getaktet eingelesen werden.

B098A1 /0763

25U789

Das Signal auf der Leitung 56 I^s* ^das empfangene FSK-Signal, das dem Ausgangssignal des PSK-Genera_tors auf der Leitung 26 entspricht. Der P-Zähler 54 wird somit durch dasselbe FSK-Signal wie der P-Zähler 38 betrieben, und der Empfangs-Haupätakt auf der Leitung 62 erzeugt Täter,impulse., deren Frequenz das 1/P-fache der Frequenz "'•33 user die Leitung 36 in den P-Zähler 54 eingespeisten 3mi-fT p-giiißn 2¹SIC-Signa3s ist, wobei der Empfangs-Haupttakt und der sende-HaupttaLfe jeweils Taktimpulse darstellen, der-an Frequ ns bzw, Rate identisch zu jener des Ausgangssign.ls des PSK-Generators 24 ist. Der Empfangs- und der ':;takv- sind also frequenzkohärent, da beide in ;/€i^.s aus dem Ausgangs signal des PSK-G enera tors abhieltet s^nd.

Das Deoodierer»Sfceuert&ir'B,';i.::*il aisf ^s^ Leitung 118 erzeugt Takt impuls-3-, deren "HcUe -las I/2P-faehe der Frequenzratsjäes PSZ-ffignals /ιι,ί der Laituiig 5β istj mit anderen WortfcA-'j las "ecodierer-Steuertaktsignal erzeugt Taktimpulse mit der halben Frequenz der Takt impulse, die über ilen Empfangs-H&Vipt-ta-iet erzeugt werden. Das Decodierer-Steusrtaktsignal der Empfangsstation 12 und der Schieberegistertakt auf der Leitung 90 der Sendestation 10 sind somit frequenzkohMrent, da beide Signale Taktimpulse darstellen, . deren Hate das X/2F-faehe der Frequenzrate des AusgangsSignaIs des FSK-Generafcors 24 ist, so daß beide Signale .auch frequenzkohä^ent mit dem Ausgangssignal des FSK-Generators 24 sind.

Das Ausgangssignal des DMD-Gatters 112 wird in den Eingang des Ein -Bit-Schieberegisters 120 eingespeist und erzeugt den Ein -Bit-Schieberegistertakt zum Einlesen von Daten in das Ein -Bit-Schieberegister 120 , wenn dieser Takt über die zwischen dem UND-Gatter 112 und dem Schiebe-

B098A1/0763

25H789

register 120 liegende Leitung 124 übertragen wird. Das Ausgangssignal des Ein. -Bit-Schieberegisters 120 wird Über eine Leitung 126 in den Eingang des N-Bit-Schieberegisters 122 eingespeist, ferner in den Eingang eines EXKLUSIV-ODERr'Gatters 128. Der andere Eingang des EXKLUSIV-ODER-Gatters 128 wird über die Leitung 64 vom Ausgangssignal des FSK-Demodulators 58 gespeist, und das Ausgangssignal des EXKLUSIV-ODER-Gatters 128 gelangt über eine Leitung 152 in einen Eingang eines UND-Gatters 130. Das Ausgangssignal des UND-Gatters 114 wird Über eine Leitung 134 in den anderen Eingang des UND-Gatters I30 eingespeist, und das Ausgangssignal des UND-Gatters 130 gelangt über eine Leitung I36 in das N-Bit-Schieberegister und erzeugt den N-Bit-Schieberegistertakt zum Einlesen der auf der Leitung 126 empfangenen Daten in das N-Bit-Schieberegister 122. Der Ein -Bit-Schieberegistertakt auf der Leitung 124 und der N-Bit-Schieberegistertakt auf der Leitung 136 sind jeweils aus dem Decodierer-Steuertakt- ägnal 118 abgeleitet; beide Signale sind zueinander frequenzkohärent und außerdem kohärent zum Ausgangssignal

des FSK-Generators 24 der Sendestation 10, das von der Empfangsstation 12 empfangen wird.

Das Ausgangssignal des UND-Gatters 114 wird über die Leitung 134 auch in den Eingang eines Monoflops 138 eingespeist, dessen Ausgangssignal über eine Leitung 144 in einen Eingang eines UND-Gatters l40 und in einen Eingang eines UND-Gatters 142 übertragen wird. Das Ausgangssignal des EXKLUSIV-ODER-Gatters 128 wird über die Leitung 132 in den anderen Eingang des UND-Gatters 140 und in einen Inverter 146 eingespeist, dessen Ausgangssignal über die

509841/0763

-34- 25U789

Leitung 148 in den anderen Eingang des UND-Gatters 142 gelangt. Das Ausgangssignal des UND-Gatters 140 speist Über eine Leitung 152 einen Eingang eines UND-Gatters 150, dessen anderer Eingang über eine Leitung 156 das Ausgangssignal des Inverters 116 erhält; dieses Ausgangssignal des Inverters 116 wird über die leitung 156 auch in einen Eingang des UND-Gatters 114 eingespeist.

Das Ausgangssignal des UND-Gatters l§0 speist über eine Leitung I60 einen N-Zähler 158, der nach jeweils einer vorbestimmten Anzahl N von Eingangs impulsen, die über die Leitung I60 eingespeist werden, ein Ausgangssignal abgibt. Dieses Ausgangssignal des N-Zählers I58 wird über eine Leitung 164 in den Eingang eines M-Zählers I62 eingespeist, der nach einer vorbestimmten Anzahl M von Eingangsimpulsen, die über die leitung 164 eingespeist werden, ebenfalls ein Ausgangssignal erzeugt. Dieses Ausgangssignal des M-Zählers I62 ist das Daten-Gültig-Signal auf der Leitung 66, was noch näher beschrieben wird.

Das Ausgangssignal des N-Bit-Schieberegisters 122 speist über eine Leitung 168 einen Eingang eines EXKLUSDT-ODER-Gatters 166, dessen anderer Eingang über die Leitung 126 vom Ausgangssignal des Ein -Bit-Schieberegisters 120 angesteuert wird.Das Ausgangssignal des EXKLUSIV-ODER-Gatters wird über eine Leitung I72 in einen Eingang eines UND-Gatters 170 eingespeist, dessen anderer Eingang über die Leitimg das Ausgangs signal des UND-Gatters I50 aufnimmt. Das Ausgangssignal des UND-Gatters I70 speist über eine Leitung den Löscheingang des M-Zählers 162 und den Löscheingang des N-Zählers 158, d. h. das Ausgangssignal des UND-Gatters stellt ein Löschsignal zum Löschen der Zähler 162 ural 158 dar, wobei die Begründung und der genaue Vorgang noch näher beschrieben werden.

5098 4 1/0763

25U789

Das Ausgangssignal des UND-Gatters 142 wird über eine Leitung I78 in einen Eingang eines UND-Gatters 176 eingespeist, dessen anderer Eingang über die Leitung 156 das Ausgangssignal des Inverters II6 aufnimmt. Das Ausgangssignal des UND-Gatters I76 speist über eine Leitung den Löscheingang des N-Zählers 158, außerdem den Löscheingang des Binärteilers 110. Das Ausgangssignal des UND-Gatters erzeugt also ein Löschsignal zum Löschen der Zähler 158, 110 und 5k, was noch näher beschrieben wird.

Das N-Bit-Schieberegister 122 nimmt serielle Binärdaten auf, wobei diese Binärdaten auf der Leitung 126 mit Hilfe d H-Bit-Schieberegistertaktes auf der Leitung I36 getaktet in das N-Bit-Schieberegister 122 eingelesen werden. Die Binärdaten im N-BIt-Schieberegister 122 werden an einer vorbestimmten Anzahl N parallelgeschalteter Ausgangsslgnalleitungen 68 wieder abgegeben. Somit wird jedes in das N-Bit-Schieberegister 122 seriell eingegebene Nachrichtenbit als Spannungspegel auf einer der parallelen Signalleitungen 68 dargestellt, d. h. das N-Bit-Schieberegister ist ein Serien/Parallel-Umsetzer (in Fig. 3 sind aus Gründen der Übersichtlichkeit nur die erste Signalleitung 68A und die letzte oder N-te Leitung 68B dargestellt). In einer Betriebsart werden die Signalleitungen 68 mit einem Vergleicher 67 verbunden, der den binärcodierten Nachrichtencode aufnimmt übcL den Nachriohtencode des N-Bit-Schieberegisters 122 mit einem im Empfänger vorbestimmten Nachriohtencode vergleicht, wobei der Vergleicher 67 auf der Leitung 69 ein Vergleichssignal abgibt, wenn die miteinander verglichen Nachrichtencodes idenfcifeoh sind.

Wie bereits allgemein erläutert wurde, dient die Empfangs station 12 zum Prüfen des empfangenen, gesendeten Nachrichten code und zum Zählen der Anzahl der Zeitschritte, während

50 98A 1 /0763

25U789

der der richtig übertragene Nachrichtencode empfangen wurde; die Empfangsstation 12 bestimmt insbesondere, ob der gesendete Na'chrichtencode eine vorbestimmte Anzahl M von Zeitschritten vor der Erzeugung des Daten-Gültig -Signals auf der Leitung 66 empfangen wurde. Die erfindungsgemäße Empfangsstation 12 stellt weiterhin eine frequenzkohMrente FSZ-Nachrichtenübertragungsanordnung aar·, tile also keine Oszillatoren zum Erzeugen eines I:jpf::iigs-Haupttaktes für den Digital-Decodierer 60 beiiPtlÄU* Zum Erzeugen des Empfangs -Haupttaktes verwendet öle Empfangsstation IS das ankommende empfangene FeK-if'ignal, da dieses Signal exakt dieselbe Frequenz wie der Senuo-Hfcv^;1;?Äk:t aufweist, der auf der Leitung 26 aus dsm Aasgaiigiiiignai des PSK-Generators 24 abgeleitet ist, w&s oereifcs im Susarnmenhaag mit der Beschreibung der •Sendes cation 10 er laut era wurde»

Die gesendeten ^ίαβά^ί,ώη (das ist das dem Tragersignal ttb<?r--.:'.-iEepte FSK-Signal) wapuen im Empfänger 50 empfangen, dei^ das ankoinnifeiide Signal erfaßt, und erzeugt auf der Leitung 56 ein Ausgangssignal, das dem FSK-Signal des empfangenen gesendeten Codedatensignals entspricht. Da, wie bereits beschrieben wurde^ jedes Nachrichtenbit von einem Nachriohten-Komplementbit begleitet ist, stellt nur jeder zweite empfangene Logikpegel aus den empfangenen gesendeten Logikpegeln ein Nachrichtenbit dar. Somit wird nur jeder zweite empfangene Logikpegel, d. h. nur die Nachrichtehbits, in die Schieberegister 120 und 122 eingelesen, wobei die empfangenen Naehrichten-Komplementbits zur automatischen Fehlererkennung von Fehlern in den Empfangssignalen der Empfangsstation 12 verwendet werden (jedes empfangene Nachrichtenbit muß von einem Nachrichten-

09841/0763

Komplementbit begleitet sein, bevor die empfangenen Nachrichtenbits in das N-Bit-Schieberegister 122 eingelesen werden); dies wird noch näher erläutert.

Das Ausgangssignal des FSK-Demodulators 58 auf der Leitung 64 wird in den Eingang des Ein -Bit-Schieberegisters 120 eingespeist und in einen Eingang des EXKLUSIV-ODER-Gatters 128. Dieses Signal auf der Leitung 64 ist das demodulierte, empfangene FSK-Signal, das enthält die gesendeten Nachrichtenbits, die gesendeten Nachrichten-Komplementbits und die gesendeten Synchronisierbits, d. h. die gesendeten Logikpegel. Das Ausgangssignal des Ein -Bit-Schieberegisters 120 auf der Leitung 126 wird in den anderen Eingang des EXKLUSIV-ODER-Gatters 128 eingespeist, so daß dieses das Ausgangssignal des Ein -Bit-Schieberegisters 120 mit dem Ausgangssignal des FSK-Demodulators58 auf der Leitung 64 in einer noch näher beschriebenen Weise vergleicht.

Das Deeodierer-Steue-rtaktsignal wird über die Leitung 118 in das UND-Gatter 112 eingespeist und erzeugt Taktimpulse, deren Frequenz die halbe Frequenz der Taktimpulse des Empfangs-Haupttaktes auf der Leitung 62 ist, Wenn das Decodierer-Steuertaktsignal auf der Leitung 118 "Eins" ist, ist auch das Signal auf der Leitung 62 "Eins" und das UND-Gatter 112 erzeugt auf der Leitung ein Ausgangssignal, nämlich den Ein -Bit-Schieberegistertakt zum Einlesen der Daten des Ausgangssignals des FSK-Demodulators auf der Leitung 64 in das Ein -Bit-Schieberegister 120. Umgekehrt, wenn das Decodierer-Steuertaktsignal auf der Leitung 118 "Null" und der Empfangs-Haupt-

509841/0763

-38- 25H789

takt auf der Leitung 62 "Eins" ist, wird der Ein -Bit-Schieberegistertakt nicht über die Leitung 124 in das Ein -Bit-Schieberegister 120 eingelesen, da das UND-Gatter 112 in diesem Falle kein Ausgangssignal abgibt (das Gatter 112 befindet sich also im Zustand "Null"). Somit wird der Ein -Bit-Schieberegistertakt auf der Leitung 124 über das UND-Gatter 112 derart gesteuert, daß die auf der Leitung 64 empfangenen Daten des Ausgangs Signa Is des FSK-De modulators 58 mit der halben Frequenz des Empfangs-Haupt takt es auf der Leitung 62 in das Ein -Bit-Schieberegister 120 eingelesen werden. Mit anderen Worten: Nur jeder zweite Logikpegel des Ausgangssignals des FSK-Demodulators 58 auf der Leitung 64 wird in das Ein -Bit-Schieberegister 120 eingelesen, wodurch die Synchronisierung bei der Betätigung des Ein -Bit-Schieberegisters 120 derart beibehalten ist, daß nur die Nachrichtenbits in das Ein -Bitτ Schieberegister 120 eingelesen werden.

Wenn ein Nachrichtenbit in der genannten Weise in das Ein -Bit-Schieberegister 120 eingelesen wird, hat das Ausgangssignal dieses Ein -Bit-Schieberegisters auf der Leitung 126 einen Logikpegel, der identisch ist zu jenem des Ausgangssignals des FSK-Demodulators 58 auf der Leitung 64, so daß das Ausgangssignal des EXKLUSIV-QDER-Gatters 128 auf der Leitung 132 "Null" ist. In dieses Falle sperrt das UND-Gatter 130 den N-Bit-Schieberegistertakt auf der Leitung I36, so daß keine Daten in das N-Bit-Schieberegister 122 eingelesen werden.

Wenn der logische Pegel des Nachrichten-Komplementbits im Ausgangssignal des FSK-Demodulators 58 auf der Leitung 64 auftritt, ist das Dec odierer·-Steuertaktsignal auf der Leitung 118 "Null", und der Ein -Bit-Schieberegister-

509841/0763

25U789

. takt wird über die Leitung 124 nicht in das Ein »Bit-Schieberegister 120 eingespeist, da das Signs¹ auf der Leitung 124 "Null" ist. Somit wird das Nachrichten-Komplementbit nicht in das Ein -Bit-Schieberegister 120 eingelesen und das Ausgangssignal des Ein -Bit-Schieberegisters 120 auf der Leitung 126 hat einen Logikpegel, der dem Logikpegel des Nachrichtenbits entspricht. In diesem Falle entspricht der logische Pegel auf der Leitung 126 an einem Eingang des EXKLUSIV-ODER-Gatters 128 dem Nachrichtenbit, während der andere Eingang zum EXKLUSIV-ODER-Gatter 128 auf der Leitung 64 einen dem Nachrichten-Komplementbit entsprechenden Logikpegel hat,so daß das Ausgangssignal des EXKLUSIV-ODEBP-Gatters 128 auf der Leitung 132 "Eins" ist. Wenn das Ausgangssignal des EXKLUSIV-QDER-Gatters 128 auf der Leitung 132 "Eins" ist, wird in das N-Bit-Schieberegister 122 über die Gatter 114 und 130 der N-Bit-Schieberegistertakt eingespeist, wodurch das im Ein -Bit-Schieberegister 120 gespeicherte und auf der Leitung 126 auftretende Nachrichtenbit in das N-B it-Schieberegister 122 eingelesen wird. Wenn also ein Nachrichtenbit gültig ist, d. h. gegenüber dem Nachrichten-Komplementbit abgegrenzt ist, ist das Ausgangssignal des EXKLUSIV-ODER-

Gatters 128 im Zustand "Eins"; dieses Signal bleibt für die Dauer des Nachrichten-Komplementbits auf "Eins" und bewirkt, daß das UND-Gatter 114 auf der Leitung 134 ein Ausgangssignal erzeugen kannj wenn das Signal auf der Leitung unter Steuerung durch das Signal auf der Leitung 118 von "Eins" nach "Null" geht,wird auf der Leitung 136 ein N-Bit-Schieberegistertaktimpuls erzeugt, der das Nachrichtenbit in das N-Bit-Schieberegister 122 einliest.

Das Monoflop 138 erzeugt auf der Leitung 144 einen Ausgangssignalimpuls, wenn im Signal auf der Leitung 134

509841/0763

- ■ 25H789

Ho

ein Wechsel von "Eins" nach "Null" erfolgt. Das Ausgangssignal des Monoflops I38 auf der Leitung 144 bleibt für eine vorbestimmte Zeitdauer, z. B. für ein Zehntel der Impulsbreite des Empfangs-Haupttaktes, im Zustand "Eins". Wenn das A usgangssignal des Monoflops 138 "lins" ist und auch das Ausgangs signal des EXKLUSIV-ODER-Gatters 128 auf der Leitung 132, erzeugt das UND-Gatter in derjenigen Zeit, während der sich das Monoflop 138 im ^S!Eins^Si-Zustand befindet, ein "Eins'i-Signal auf der Leitung 152, Wenn also auf der Leitung 64 das Nachrichten-Komplementbit auftritt, wird auf der Leitung I52 ein vs-rxi alt nis maß ig kurzer Impuls erzeugt, der das UND-Gatter passiert., mim das A us gangs signal des Inverters 116 "Eins" ist.

Per Aüsgangssigna!impuls des IMD-Gatters I50 wird *&er die Leitung I60 in djn N»Zähier I58 eingespeist, der um einen Schritt erhChfc wird, was bedeutet, daß in das N-Bit-Schieberegister 122 ein iJachrichteribit eingelesen wurde, und daß diesem eingeisenen Nachrichtenbit sein Komplementbit (d. h. das Nachrichten-Komplementbit) folgt. Wenn der N-Zähler 158 eine vorbestimmte Anzahl N von Impulsen gezählt hat, bevor er über ein Löschsignal auf der Leitung I80 gelöscht wird, wird ein Ausgangs signal des N-Zählers 158 über die Leitung 164 in den Eingang des M-Zählers I62 eingespeist. Wenn der M-Zähler 162 über die Leitung 164 mit einer vorbestimmten Anzahl M von Impulsen gespeist wurde, bevor der M-Zähler 162 über die Leitung 174 durch ein Löschsignal gelöscht wird, wird ein "Eins"-Ausgangssignal des M-Zählers 162 auf die Leitung gegeben, wobei dieses "Eins"-Ausgangssignal des M-Zählers

509841 /0763

auf der Leitung 66 als "Daten-Gültig-Signal" bezeichnet wird.

Während des Betriebs der Empfangsstation 12 und wenn auf der Leitung 64 in der Zeit, während der das Signal auf der Leitung I56 "Eins" ist, kein Nachrichten-Komplementbit vorhanden ist, befindet sich das Ausgangssignal des Inverters 146 auf der Leitung 148 im Zustand "Eins", so daß das UND-Gatter 142 über die Leitung I78 ein "Eins"-Signal erzeugen kann, während das UND-Gatter I4o in diesem Falle nicht arbeitet (d. h. kein Ausgangssignal erzeugt). Somit ist eines der Eingangssignale zum UND-Gatter I76 "Eins" (nämlich das Signal auf der Leitung I78), und das andere Eingangssignal zum UND-Gatter auf der Leitung 156 ist ebenfalls "Eins", so daß das UND-Gatter I76 arbeiten, d. h. ein Ausgangssignal abgeben und ein Steuer^Ausgangssignal auf der Leitung I80 erzeugen kann, das in den N-Zähler 158 eingespeist wird. Das Ausgangssignal des UND-Gatters I76 auf der Leitung erzeugt ein Löschsignal zum Löschen des N-Zählers 158, was bedeutet, daß ein Fehler erfaßt wurde, oder daß im A us gangs signal des FSK-Demodulators 58 auf der Leitung 6$ ein Synchronisierbit vorhanden ist, und daß der N-Zähler 158 die vorbestimmte Anzahl N von Nachrichtenbits gezählt hat, die in das N-Bit-Schieberegister 122 eingelesen wurden (ausgenommen der Fall, daß die Empfangsstation das erste Synchronisierbit einer neuen Datenübertragung empfängt). In beiden Fällen wird der N-Zähler I58 gelöscht und erhöht den Zählerstand des M-Zählers 162 um einen Schritt, wenn die vorbestimmte Anzahl N von Nachrichtenbits empfangen wurde, so daß das Ausgangssignal des N-Zählers

5098A1/0763

25U789

für eine bestimmte Zeit, während der eine weitere vorbestimmte Anzahl N von Nachrichtenbits empfangen und in das N-Bit-Schieberegister 122 eingelesen werden kann, um einen Fehler zu vermeiden, nicht über die Leitung 164 in den M-Zähler 162 eingespeist wird (ein Fehler ist ein falsches Nachrichteribit, das in das N-Bit-Schieberegister eingelesen wird).

Das Löschsignal auf der Leitung I8o wird auch in den Löscheingang des Zählers 110 eingespeist. Wenn der Zähler 110 durch ein empfangenes Löschsignal aufjder Leitung 180 gelöscht wird, was bedeutet, daß ein Signal auf der Leitung 64 nicht das Komplement des Nachrichtenbits im Ausgangssignal des Ein -Bit-Schieberegisters 120 ist, wird der Ein -Bit-Schieberegistertakt auf der Leitung 124 und ebenso der N-Bit-Schieberegistertakt auf der Leitung gesperrt. Auf diese Weise ist der Digital-De codierer 60 selbst^synchronisierend, da das erste Bit jedes Nachrichtencode von der Sendestation 10 gesendet und anschließend ohne das Nachrichten-Komplementbit wiederholt wird, bevor die im Digital-Codierer 18 erzeugte Folge aus Nachrichtenbit und Nachrichten-Komplementbit gestartet wird.

Die Übertragung von wenigstens zwei Synchronisierbits mit demselben Logikpegel wie das erste folgende Nachrichtenbit erzwingt in der Empfangsstation 12 einen Fehlerzustand, der den Digital-Decodierer 60 derart löscht, daß er sich im richtigen Zustand zur Erfassung des ersten Nachrichtenbits befindet. Da der Binärteiler 110 über die Leitung 118, das UND-Gatter 112 und die Leitung 124 bei jedem zweiten Empfangs-Haupttaktimpuls einen Ein -Bit-Schieberegistertakt erzeugt, wird wenigstens ein Synchronisierbit in das Ein -Bit-Schieberegister 120 eingelesen«, Somit ist sicher-

509841/0763

25H789

gestellt,daß wenigstens ein Fehlerzustand erfaßt und der Digital-Decodierer 60 gelöscht wird, da wenigstens eines der Bits unmittelbar nach dem Synchronisierbit denselben Logikpegel wie das im Ein -Bit-Schieberegister gespeicherte Bit hat. Infolgedessen wird das Einlesen des Ein -Bit-Schieberegisters 120 gesperrt (vgl. den Ein -Bit-Schieberegistertakt auf der Leitung 124 nach Fig ·5)> bis das Nachrichten-Komplementbit des ersten Nachrichtenbits (d. h. das im Ein -Bit-Schieberegister gespeicherte Bit, da der Logikpegel des gespeicherten Synchronisierbits derselbe ist wie jener des ersten Nachrichtenbits) über die leitung 64 in das EXKLUSIV-ODER-Gatter 128 eingespeist ist. In ähnlicher Weise wird durch die Fehlerbedingung bzw. den Fehlerzustand das Einlesen des N-Bit-Schieberegisters 122 gesperrt, bis das Nachrichten-Kompelementbit des ersten Nachrichteribits über die Leitung 64 in das EXKLUSIV-ODER-Gatter 128 eingespeist ist. Wenn einmal das Nachrichten-Komplementbit durch das EXKLUSIV-ODER-Gatter 128 erfaßt ist, gestattet das UND-Gatter 130 die Erzeugung eines N-Bit-Schieberegistertaktes auf der Leitung 1^6, und zwar unter Steuerung durch das UND-Gatter 114, wie bereits beschrieben wurde (vgl. in Fig. 5 den N-Bit-Schieberegistertakt 126). Das EXKLUSIV-ODER-Gatter 128 hält also den Digital-Decodierer 60 im Löschzustand, so daß der N-Zähler I58 mit dem Zählen beginnt, sobald das erste Nachrichtenbit sichtig vom nachfolgenden Ächrichten-Komplementbit unterschieden wurde.

Auf diese Weise gestattet die Erfindung eine nahezu hundertprozentige Bitfehlererkennung und Nachrichtensynchronisierung durch Vergleiche an demselben Empfangssignal. Für die Synchronisierung wird außerdem nur eine Bitperiode des Nachrichtencode benötigt.

50S341 /0763

25H789

Es sei darauf hingewiesen, daß zusätzlich zur Komplement -Fehlererkennung (dem Nachrichteribit folgt das Nachrichten-Komplementbit) mit der Erfindung eine andere Art von Fehlererkennung immer dann durchführbar ist, wenn die Nachricht wiederholt wird. In diesem letztgenannten Au"führungsbeispiel wird durch Wiederholung der Nachricht eir· leistungsfähiges "Fehlerfilter" geschaffen, wenn dieses Verfahren mit dem Komplementbit-Fehlererkennungsverfahren kombiniert wird» Genauer gesagt, wenn der übertragene Nseiiriohtenoode eine - vor bestimmte Anzahl von Zyklen richtig wiederholt wird, sind die in das N-Bit-Schieberegister eingelesenen Nachrichtenbits bezüglich ihres Logikpegels identisch zia·. in der letzten (N-ten)Stufe des N-B it-Schieberegisters 122 gespeicherten Nachrichteribit (die N-te Stufe ist durch das Signal auf der Leitung 168 bezeichnet) jedesmal, wenn ein Signal auf der Leitung 160 in den N-Zähler I58 eingespeist wird. Somit wire! ώ-is auf eier Leitung I60 in den N-Zähler I58 eingespeiste Signal zum Steuern des UND-Gratters I70 verwendet, das ein Löschsignal über die Leitung I74 in den M-Zähler 162 einspeist, wenn das in der Empfangsstation 12 empfangene Nachrichteribit bei aufeinanderfolgenden Übertragungen nicht wiederholt wird. Dieses zweite Fehlersignal erfaßt also alle Fehler, die sogar in benachbarten Vielfachen auftreten, während mit der Komplementfehlererkennung alle ungeraden und geraden,nicht benachbarten Fehler erkennbar sind.

Wenn ein Nachrichtencode in der Empfangsstation 12 richtig empfangen wurde und ein Daten-Gültig-Signal in die Leitung 66 eingespeist wird, können die Daten- und Takt signal leitungen über das Daten-Gültig-Signal 66 abgeschaltet werden, bis der im N-Bit-Schieberegister 122 gespeicherte Nachrichtencode abgespeichert oder über die Leitungen 68verarbeitet ist.

509841 /0763

Zur weiteren Erläuterung der Arbeitsweise der Empfangsstation 12 sei nun auf Pig. 5 verwiesen, deren erfaßtes FSK-Signal (das Ausgangssignal des Empfängers 50 auf der Leitung 56) aus einem Vier-Bit-Nachrichtencode (0) - (1) - (0) - (1) besteht, der bereits zur Erläuterung der Arbeitsweise der in Fig. 4 darges teilten Sendestation verwendet wurde. Das erfaßte FSK-Signal auf der Leitung ist identisch mit dem Ausgangssignal des FSK-Generators Aus Darstellungsgründen für die verschiedenen Signale und die entsprechenden Zeitbeziehungen sind hier folgende Annahmen getroffen: Der Wert von P ist Eins, der Wert von N ist Vier, entsprechend dem Vier-Bit-Nachrichtencode, und der Wert der vorbestimmten Anzahl M ist Zwei, wie bereits im Zusammenhang mit der Fig. 4 erläutert wurde.

Der Wert von P in der Sendestation 10 ist identisch zum Wert von P in der Empfangsstation 12. Der Empfangs-Haupt takt'auf der Leitung 62 erzeugt einen Ausgangstaktimpuls für jeden auf der Leitung 56 empfangenen Zyklus des FSK-Signals. Der Empfangs-Haupttakt ist somit identisch zum Sende-Haupttakt auf der Leitung 40 und mit diesem zeitlich synchronisiert, wobei beide Taktsignale frequenzkohärent zur Frequenz des Ausgangssignals des FSK-Generators 24 auf der Leitung 26 sind das auf der leitung 56 empfangen wird (vgl. dazu die Fig.4 und 5).

Das AuBgangssjignal" d$s FSK-Demodulators 58 auf der Leitung 64 wird aus dem empfangenen FSK-Signal abgeleitet und entspricht dem A usgangssignal des Digital-Codierers auf der Leitung 22. Die Logikpegel des demodulierten FSK-Signals entsprechen somit den Nachrichtenbits, den

509841/0763

Nachrichten-Komplementbits und den Synchronisierbits, wobei das Symbol S ein Synchronisierbit darstellt, das Symbol D ein Nachrichtenbit und das Symbol C ein Nachrichten-Komplementbit.

In Fig. 5 sind das Taktsignal auf der Leitung 134 und der Ein -Bit-Schieberegistertakt auf der Leitung 124 dargestellt, und die schraffierten Flächen unter den Impuls Signalen auf der Leitung 134 zeigen an, daß »während der Zeit der schraffierten Flächen ein N-Bit-Schieberegistertakt auf der Leitung 136 vorhanden ist. Wie Fig. zeigt, tritt zeitlich zuerst der Ein -Bit-Schieberegistertakt des Registers 120 auf der Beitung 124 auf und liest die Binärdaten auf der Leitung 64 in das Ein -Bit-Schieberegister 120 ein. Ein Zyklus im FSK-Signal später (d. h. nach der ein Bit darstellenden Zeit), nach dem Auftreten des ers ten Nachrichten-Bitkomplements/ ändert das Decodierer-Steuertaktsignal auf der Leitung 118 seinen Zustand und der Inverter 116 speist ein Signal in das UND-Gatter 114 ein, das den N-Bit-Schieberegistertakt in das N-Bit-Schieberegister 122 einspeist, wodurch die Binärdaten auf der Signalleitung 126 in das N-Bit-Schieberegister 122 eingelesen werden.

Wenn das Nachrichten-Komplementbit auf der Leitung 64 ansteht, wird der Ein -Bit-Schieberegistertakt nicht In das Ein -Bit-Schieberegister 120 eingespeist, da das Decodierer-Steuertaktsignal im Zustand "Null" ist, und der Ein -Bit-Schieberegistertakt wird nicht über das UND-Gatter übertragen (d. h. das UND-Gatter 112) ist in diesem Falle ausgeschaltet). Das Nachrichten-Komplementbit auf der Leitung 64 wird mit dem zuvor in das Ein -Bit-Schieberegister eingelesenen und auf der Leitung 126 befindlichen Nachrichtenbit über das EXKLUSI7-0DEii~Gatter 128 verglichen,

5098 41/0763

25U789

das ein "Eins"-Ausgangssignal auf der Leitung r=>2 er zeugt, wenn das Komplement des im Ein -Bit-Scnieberegister 120 gespeicherten Nachrichtenbits auf der Leitung 64 ansteht, was bedeutet, daß auf der Leitung ein gültiges Nachrichtenbit ist. In diesem Falle wird das gültige Nachrichteribit auf der Leitung 128 in das N-Bit-Schieberegister 122 eingelesen.

Wenn die Signale auf den Leitungen 126 und 64 anzeigen daß das Nachricht en-Komplernentb it auf der keitung 64 und das Nachrichteribit auf der Leitung 126 ist, tritt auf der Leitung 144 ein kurzer Impuls auf, der über das UND-Gatter 150 übertragen wird, wenn der Zeitrahmen richtig ist, was durch das Ausgangssignal des Inverters 116 auf der Leitung 156 bestimmt wird, vergleiche dazu Fig.5. Der N-Zähler I58 wird jedesmal erhöht, wenn ein gültiges Nachriohtenbit, gefolgt von seinem Nachrichten-Komplementbit, in das N-Bit-Schieberegister 122 getaktet eingelesen wurde. Der N-Zähler I58 erzeugt ein Ausgangssignal, wenn de vorbestimmte Anzahl N von Eingangsimpulsen eingespeist wurde, wobei der Wert von N im Beispiel für die in Fig. 5 dargestellten Signale Vier ist. Die Vier Ausgangssignalimpulse zum N-Zähler I58 auf der Leitung I60 zeigen an, daß vier gültige Nachrichtenbits (die Anzahl der Nachrichteribits in dem dargestellten Nachrichtencode) in das N-BIt-Schieberegister 122 eingelesen wurden. Wenn der Nachrichtenoode M-mal wiederholt in das N-Bit-Schieberegister 122 eingelesen ist, geht das Ausgangs signal des M-Zählers auf der Leitung 66 in den Zustand "Eins" über und erzeugt das Daten-Gültig-Signal.

Wenn da» Nachrichten-Komplementbit auf der Leitung nicht vorhanden ist, wird über das UND-Gatter I76 ein "Eins"-Signalimpuls auf der Leitung I80 erzeugt, wodurch

509841/0763

25H789

der N-Zähler 158 gelöscht wird. Der N-Zähler I58 wird durch den Signalimpuls gelöscht, der auf der Leitung erzeugt wird,wenn entweder ein Fehler erfaßt oder ein Synchronisierbit auf der Leitung 64 vorhanden ist und der N-Zähler I58 bereits die vorbestimmte Anzahl N von Eingangsimpulsen gezählt hat. In beiden Fällen wird der N-Zähler 158 gelöscht. Der Signalimpuls auf der Leitung I80 löscht auch den Zähler 110. Das Löschen des Zählers 110 bewirkt, daß der Ein -Bit-Schieberegistertakt auf der Leitung 124 zusammen mit dem N-Bit-Schieberegistertakt auf der Leitung I36 gesperrt wird, was in Fig. 5 durch das Symbol "I" angezeigt ist, während das entsprechende Symbol "N" in Fig. 5 die normale Erzeugung der Schieberegistertakte auf den Leitungen 124 und anzeigt. Das Sperren des Ein -Bit-Schieberegistertaktes auf der Leitung 124 und des N-Bit-Schieberegistertaktes auf der Leitung 1J56 wird durch den "Fehler" bewirkt, der Über die empfangenen Synchronisierbits eingeführt wird, d, h. wenn der empfangene Logikpegel nicht durch sein Komplement ergänzt ist.

Die Empfangsstation 12 prüft somit die empfangenen Binärdaten (die empfangenen Logikpegel) und stellt sicher, daß jedes Nachrichtenbit durch sein Komplement ergänzt ist, ferner zählt die Empfangsstation 12 die Anzahl der Zeitschritte.» während der der richtige Nachrichtencode über den M-Zähler 162 empfangen wurde, wobei die Empfangsstation 12 vor dem Erzeugen des Daten-Gült ig-Signals den richtigen Nachrichtencode M-mal empfängt. Der Wert von M bestimmt somit die Wahrscheinlichkeit für einen zufälligen, fehlerbehafteten Nachrichtencode (P_EM), der in das N-Bit-Schieberegister 122 eingelesen wird, nach folgender allgemeiner Beziehung:

S09841/0783

25H789

M ί

(M-I )2

mit: M -^. 2.Wenn N beispielsweise Sechszehn ist (d. h. ein Sechzehn-Bit-Nachrichtencode) und M gleich zwei ist, ist die Wahrscheinlichkeit für das Einlesen eines falschen bzw. fehlerbehaJTteten Nachrichtencode in das N-Bit-Schiebe-

-12
register 122 kleiner als 10 , was bei einer Bitrate von 3200 BPS (Bit/s) alle 630 Jahre einen falschen Nachrichtencode im N-Bit-Schieberegister 122 bedeuten würde, wobei eine ständige übertragung und Rauschverhältnisse angenommen sind, die eine maximal mögliche Anzahl von Fehlern erzeugen. Zum Vergleich: Eine Anordnung mit einem Redundanz-Fehlererkennungsverfahren, in dem der empfangene Nachrichtencode vier^mal wiederholt wird, bevor ein einen richtigen Nachrichtencode anzeigendes Code-Gültig-Signal in dft^ N-Bit-Schieberegister eingelesen wird, besitzt die Wahrscheinlichkeit P_x,.., daß ein zufälliger falscher Nachrichtencode in das N-Bit-Schieberegister eingelesen wird,von näherungsweise 1/4.10, was bedeuten würde,

daß elf falsche Nachrichtencodes pro Tag in das N-Bit Schieberegister eingelesen werden. Diese Fehlerrate ist beträchtlich höher als die Fehlerrate in der Erfindung.

Die Sendestation 10 und die Empfangsstation 12 stellen eine Anordnung zur Übertragung binärcodierter Daten dar, bei dem die von der Empfangsstation 12 empfangenen Logikpegel (die Nachrichtenbits, die Nachrichten-Komplementbits und die Synchronisierbits) kohärent und automatisch synchronisiert mit den von der Sendestation 10 abgegebenen Logikpegeln sind, indem das empfangene FSK-Signal auf der Leitung 56 zum Ableiten des Empfangs-Haupttaktes und dasselbe FSK-Signal auch zum Ableiten des Sende-Haupttaktes verwendet wird. Somit sind für die Erzeugung

509341 /0763

. 25U789

SO

der Haupttakte für die Sendestation 10 und die Empfangsstation 12 keine eigenen Haupttaktgeneratoren erforderlich. Die Sendestation 10 und die Empfangsstation 12 verwenden ein zyklisch-komplementäres Binäreodier- und -Decodierverfahren, das voll synchronisiert ist, und die binärcodierten Daten werden mit konstanter Baudrate erzeugt, d. h. die Nachrichtenübertragung ist unabhängig von der Anzahl der "Nullen" und der "Elsen" im übertragenen Binärcode, Die NachrichtentfbertragungsZeit T beträgt also l(l/f_+l/f ) . ils, unabhängig von der Anzahl der "Einsen"

*■ S fli Jr *"

und "Nullen" im N-Bit-Nachrichtencode. Außerdem ist mit dem Verfahren und der Anordnung der Erfindung zum Synchronisieren des Decodierers in der Empfangsstation 12 nur die Zeit für ein gesendetes Nachrlohtenbit (d. h. zwei Synchronisierbits) erforderlich.

Nach jeweils einer vorbestimmten Anzahl P von Zjfelen

wird ein Codeblu im Ausgangssignal des FSK-Generators 24/übertra»sen, das eine Frequenz f_ für P/2 Zyklen und eine Frequenz f für P/2 Zyklen hat, wenn das übertragene Codebit eine "Null" ist, und eine Frequenz f für P/2 Zyklen sowie eine Frequenz f_ für P/2 Zyklen, wenn das übertragene Codebit eine logische "Eins" ist. Jsifeils nach einer vorbestimmten Anzahl NM von Zyklen des Ausgangssignals des FSK-Generators 24 wird ein neuer Haohrichtenoo&ie automatisch übertragen. Die übertragenen Binärdaten werden in das Empfangs-N-Bit-Schieberegister 122 mit genau derselben Rate eiiigelesen, mit der die Binärdaten aus dem Sende-N-Bit-Schieberegister 86 ausgelesen v/er-den, so daß eine vollkohärente Nachrichtenubertragungsa.nord.nung entsteht.

Die Empfangsstation 12 wird mit der- Sendestation 10 bei Anwendung des Verfahrens und dor Anordnung der Erfindung

503841/0763

25H789

automatisch synchronisiert, ohne daß weitere Signale als die FSK-SignaIe des FSK-Generators 24 übertragen werden müssen. Der FSK-Generator 24 kann für eine bestimmte Nachrichtenübertragungs-Datenstrecke, die in einem bestimmten betriebsfähigen Ausführungsbeispiel verwendet wird, optimale Codierfrequenzen erzeugen, da der Sendetakt und der Empfangstakt kohärent zum Ausgangssignal des FSK-Generators 24 sind, unabhängig von den gewählten Frequenzen f _ und f . Mit dem Verfahren und der Anordnung der Erfindung steht somit eine preisgünstige FSK-Nachrichtenübertragungsanordnung zum Senden und Empfangen von Binärdaten zur Verfugung.

Die Sendestation 10 und die Empfangsstation 12 können also in einer Einweg- bzw. Einrichtungs-übertragungsanordnung verwendet werden, bei der zur Überbrückung tier Datenstrecke 14 ein Trägerfrequenzsignal verwendet wird, wobei mit dem Verfahren und der Anordnung der Erfindung Zeitmultiplex-Binärnachrichtencodes beispielsweise zu Steuerweichen (bzw. Verriegelungsschaltungen) an Fahrzeugen oder Fahrze.ugtüren übertragen werden. Bei diesem ausgeführten Ausführungsbeispiel enthält jede Steuerweiche eine Empfangsstation 12 mit einem Empfangs-Nachrichtencode, der ausschließlich diese Empfangsstation oder genauer gesagt deren Steuerweiche bezeichnet, wobei der Empfangs-Nachrichtencode ständig im Vergleicher 67 codiert wird, und wobei der Empfänger 50 ein moduliertes Trägerfrequenzsignal empfangen kann. Bei diesem ausgeführten Ausführungsbeispiel müssen sehr viele Nachrichtencodes, deren jeder eine bestimmte Steuerweiche bezeichnet, im wesentlichen fehlerfrei erzeugt, übertragen und empfangen werden· diese Anforderung läßt sich besonders gut mit der

509841 /0763

25U789 S3,

beschriebenen kohärenten, fehlerarmen FSK-Nachrichtenübertragungsanordnung mit konstanter Baudrate erfüllen.

Das Verfahren und die Anordnung der Erfindung kann auch in einer Personenrufanlage verwendet werden, bei der ein vorbestimmter Nachrichtencode, der eine vorbestimmte Person bezeichnet, über die Sendestation erzeugt und gesendet wird. Jede Person trägt dabei eine Empfangsstation 12 mit sich, die mit einem vorbestimmten Empfangscode ständig codiert wird, der der Person zugeordnet ist. Wenn die Empfangsstation 12 einen gesendeten Nachrichtencode aufnimmt, der exakt dem ständig codierten Empfangscode entspricht, wird das Vergleichssignal zum Erzeugen eines hörbaren oder sichtbaren Ausgangssignals verwendet, das der Person mitteilt, daß sie gerufen ist. Iijdiesem Fall werden wiederum sehr viele Empfangscodes benötigt und die Anordnung muß die Nachrichtencodes verhältnismäßig fehlerfrei senden und empfangen können, eine Anforderung, die sich wiederum besonders gut mit der erfindungsgemäßen kohärenten, nahezu fehlerfreien FSK-Nachrichenübertragungsanordnung mit konstanter Baudrate erfüllen läßt.

Die anhand der Fig. 1 bis 5 genau beschriebene Anordnung kann somit zur Übertragung von Zeitmultiplex-Binärnachrichtencodes in verschiedenen Einweg-Nachrichtenübertragungsanordnungen eingesetzt werden, und das Vergleichssignal kann ein für den Benutzer verständlichaBkückkopplungssignal dafür erzeugen, daß ein Nachrichtencode empfangen wurde, der identisch zum ständig vorhandenen Empfangscode ist. In einer anderen Form kann die Sendestation 10 auch das über eine bestimmte Empfangsstation 12 erzeugte und gesendete Vergleichssignal aufnehmen, wodurch dem Benutzer

B098A1/0763

-se- 25U789

der Sendestation 10 mitgeteilt wird, daß eine Empfangsstation 12 geortet wurde, deren eingeprägter Empfangscode beispielsweise identisch zum gesendeten Nachrichtencode ist. Das Verfahren und die Anordnung lassen sich auch in einer Zweiweg- bzw. Zweirichtungs-Nachrichtenübertragungsanordnung einsetzen; ein Beispiel für eine derartige Anordnung ist in Fig. 6 dargestellt und wird nun beschrieben.

Wie bereits gesagt, sendet die Sendestation 10 für eine bestimmte Zeitdauer, die durch den Wert M des M-Zählers bestimmt ist, Binärdaten aus, danach wird die Sendestation für dieselbe vorbestimmte Zeitdauer, die ebenfalls durch den Wert M bestimmt ist, abgeschaltet (d. h. es werden keine Daten gesendet). Diese besondere Eigenschaft der Erfindung ist insbesondere bei Zweirichtungs-Nachrichtenübertragungsanordnungen zwischen einer Interrogatoreinheit, die einen festen oder beweglichen Standort hat, und einer festen oder beweglichen Transpondereinheit nützlich, die bei Empfang eines geeigneten vorbestimmten Nachrichtencode anspricht.

Fig. 6 zeigt ein ausgeführtes AusfUhrungsbeispiel, das nach dem Verfahren der Erfindung als Zweirichtungs-Nachrichtenübertragungsanordnung arbeitet. Die Anordnung enthält Sende- und Empfangsstationen, die ähnlich aufgebaut sind wie die genau beschriebene Sendestation 10 und die zugehörige Empfangsstation 12. In diesem ausgeführten Ausführungsbeispiel befinden sich eine Sendestation und eine Empfangsstation jeweils in einer beweglichen Interrogatoreinheit, die in diesem Fall ein Hubschrauber 200 ist. Die Sendestation und Empfangsstation im Hubschrauber 200 sind mit 10 H und 12H bezeichnet, was den Ort der Sendestation und der Empfangsstation im Hubschrauber 200 anzeigen soll. Eine

B09841/0763

_ 25U789

5H

weitere Sendestation 10V und eine weitere Empfangsstation 12V befinden sich in einer beweglichen Transpondereinheit, genauer gesagt in einem Fahrzeug 202. Der Zusatz "V" bezeichnet den Ort der Sendestation und der Empfangsstation im Fahrzeug 202. Die Sendestation und die Empfangsstation, die nach Fig. 6 in einem Fahrzeug 202 angeordnet sind, können natürlich abhängig vom jeweiligen Ausführungsbeispiel auch in einem Ladespeicherbehälter oäerr dergleichen angeordnet sein.

Im Betrieb gibt der Benutzer über die Dateneingabeschaltung 16 wie bereits beschriebenen einen vorbestimmten Nachrichtencode, der ausschließlich das Fahrzeug 202 bezeichnet, in die Sendeststtion 1OH ein. Danach schaltet der Benutzer die Sendestation 1OH ein, indem er den FSK-Generator 24 einschaltet; dadurch wird der Nachrichtencode im bereits beschriebenen vorbestimmten Sendecodeformat über die Datenstrecke 14c übertragen, d. h. aus , der UHF-Abwärtsstrecke 14c wird ein Trägerfrequenzsignal über die Sendeantenne 34H (vgl. Fig. 6) übertragen. Nach der Übertragung des Nachrichtencode für eine vorbestimmte Anzahl von M Zeitschritten über die Sendestation lOH (die vorbestimmte Anzahl M wurde bereits im Zusammenheng mit der Sendestation 10 nach Fig.l und 2 beschrieben) wird der Sendemodulator 28 des Hubschraubers 200 über das Ausgangssignal des M-Zählers 42 abgeschaltet, und die Sendestation 1OH bleibt für die vorbestimmte Zeitdauer (M) abgeschaltet, um ankommende Signale aufzunehmen (er Sende modulator 28 und der M-Zähler 42 wurdenbereits anhand der Fig. 1 und 2 näher beschrieben).

Die Empfangsstation 12V empfängt das UHF-Signal auf der UHF-Abwärtsstrecke 14c über die Empfangsantenne 48v.

E09841/0763

25H789

Das empfangene binärcodierte Datensignal, das auf dem UHF-Trägersignal aufmoduliert ist, wird durch den Empfänger 50 erfaßt und das PSK-Signal wird im FSK-Demodulator 58 demoduliert, wie bereits im Zusammenhang mit der Empfangsstation 12 nach Fig.l und J> erläutert wurde. Wenn ein fehlerfreier Nachrichtencode in das N-Bit-rSchieberegister der Empfangsstation 127 eingelesen wird, wird dieser Nachrichtencode mit einem vorbestimmten Nachrichtencode verglichen, der ausschließlich das Fahrzeug 202 bezeichnet, indem der Nachrichtencode über die parallelen, nach Fig. J5 an das Empfangs-N-Bit-Schieberegister 122 angeschlossenen Leitungen 68 in den Vergleicher 67 eingespeist wird, und der Vergleicher 67 erzeugt auf der Leitung 69 ein Vergleichssignal, das anzeigt, daß der anpfangene Nachrichtencode identisch zum vorbestimmten Nachrichtencode ist, der das Fahrzeug 202 bezeichnet. In diesem erfindungsgemäßen Ausfilhrungsbeispiel wird das Daten-Gültig-Signal auf der Leitung 66 vorzugsweise in den Vergleicher 67 eingespeist, der durch das empfangene Daten-Gültig-Signal derart betätigt wird, daß er den aus dem N-Bit-Schieberegister 122 empfangenen Nachrichtencode mit dem vorbestimmten Nachrichtencode vergleicht, der dem Fahzeug 202 zugeordnet ist bzw. das Fahrzeug bezeichnet.

Das Vergleichssignal auf der Leitung 69 wird in die Sendestation 10V des Fahrzeugs eingespeist, und der identische Nachrichtencode oder ein anderer vorbestimmter Nachrichtencode im Digital-Codierer 18 wird durch daa empfangene Vergleichssignal auf der Leitung 69 über die Sendestation 10V gesendet. Das Vergleichssignal auf der Leitung 69 kann in den FSK-Generator 24 der Sendestation 10V eingespeist werden, damit der FSK-Generator 24 automatisch die Sendestation 10V betreibt. Der Nachrichtencode wird übertragen über die

" 509841/0763

-9*- 25U789

SG

Sendestation lOV, eine ITHF^Aufwärtsstrecke (die Datenleitung I4d), die Sendeantenne 34V und die Sendeantenne 48H, die an die VHP-kufwartsstrecke I4d angeschlossen ist.

Der von der SendestatiorildV des Fahrzeugs 202 gesende Nachrichtencode wird in der Empfangsstation 12H des Hubschraubers 200 empfangen und mit dem von der Sendestation 1OH des Hubschraubers 200 gesendeten Nachrichtencode verglichen. Wenn der empfangene Nachrichtencode identisch zum gesendeten Nachrichtencode ist, erhält der Bediener bzw. Benutzer des Hubschraubers 200 über den Vergleicher Sj der Empfangsstation 12H des Hubschraubers auf der Leitung 69 ein Vergleichssignal, das ho>- oder sichtbar ist und dem Benutzer des Hubschraubers 200 in verständlicher Form mitteilt, daß ein Fahrzeug 202 geortet wurde, dessen Nachrichtencode nur diesem Fahrzeug zugeordnet ist und exakt dem über die Sendestation 1OH des Hubschraubers 200 gesendeten Nachrichtencode entspricht .

Die in Fig. 6 dargestellte Zweirichtungs-Nachrichtenübertragungsanordnung eignet sich insbesondere für Hubschrauber, deren Auf^be darin besteht, bestimmte Fahrzeuge oder Ladebehälter zu orten, die gestohlen bzw. verloren wurden. Die Fahrzeuge oder Ladebehälter sind mit je einem Transponder ausgestattet, der eine Empfangsund eine Sendestation enthält, die wie die Empfangsstation 12V und die Sendestation 10V aufgebaut sind, wobei jeder Transponder die auf dem UHF-Trägersignal aufmodulierten Binärdaten empfängt und decodiert. In diesem erfindungsgemäßen Ausführungsbeispiel ist der Aufbau der Sende-Stationen 1OH und 10V identisch zum Aufbau der Sendestation 10 (vgl. dazu Fig. 1 und 2), abgesehen von Unterschieden,

5 0 9 8 Λ 1 /0763

25U789

die sich aus den unterschiedlichen Trägerfrequenzen (für die UHP-Abwärtsstrecke und die VHF-^Aufwärtsstrecke) ergeben. Dasselbe gilt für die Empfangsstationen 12H und 12V, die genau wie die Empfangsstation 12 (vgl. Fig. 1 und 3) aufgebaut sind, wobei Unterschiede im Aufbau aus den unterschiedlichen, aber bekannten Trägerfrequenzen (für die UHP -Abwärtsstrecke und die VHF-Aufwärtsstrecke) resultieren.

Zum Steuern des Arbeitsbereichs werden die Leistung und die Empfindlichkeit der UHF- und VHF-Sendestationen 1OH und ICW derart eingestellt,daß ein Betrieb innerhalb eines vorbestimmten Betriebsbereichs möglich ist.

Zur näheren Erläuterung des Aufbaues der erfindungsgemäßen Anordnung sind nachstehend kommerziell verfügbare Komponenten und Baugruppen aufgelistet, aus denen in einem ausgeführten erfindungsgemäßen Ausführungsbeispiel die Sendestation und die Empfangsstation aufgebaut wurden.

Type

Herstellerfirma

Dateneingabeschaltung 16	197656g	EECO
FSK-Generator 24	XR2307	Exar
UHF-Sendemodulator 28	ZAD-IH	Mini-Circuits Lab.
VHF-Sendemodulator 28	SRA-I	Mini-C ir cults Lab.
UHF-Sender 30	AP-500	Avantek
VHF-Sender 30	LP2000	Lithic Systems, Inc.
FSK-Demodulator 58	XR210	Exar
UHF-Empfänger	ADl'202	Aertech
VHF-Empfänger 50	LM372	National Semiconductor
M-Zähler 42 und 162	7473	Texas Instruments
P-Zähler 38 und 54	7473	Texas Instruments
N-Zähler 74 und 158	7473	Texas Instruments

509841 /0763

-vC -58

25U789

N-Bit-Schieberegister 88 und 122

1-Bit-Schieberegister Zähler 72, 76, 84 und UND-Gatter 96, 100, 112, 114, I30, 140, 142, 150, I70, und I76

ODER-Gatter 70 und 104 EXKLUSIV-ODER-Gatter 128 und 166

Inverter 94, 102, 116 und

Type Herstellerfirma

74198 Texas Instruments

7473 Texas Instruments

7473 Texas Instruments

74o8 Texas Instruments

7482 Texas Instruments

7486 Texas Instruments

7404 Texas Instruments

5 098 U1/0763

Claims (1)

1. -se-. 25U789

   Patentansprüche

   f\J Frequenzumtast(FSK) -Übertragungsanordnung zur Übertragung von Zeitmultiplex-Binärnachrichtencodes aus einer vorbestimmten Anzahl von Nachrichtenbits mit "Eins"- und "Null"-Logikpegeln von einer Sendestation zu einer Empfangsstation,

   gekennzeichnet durch

   einen Digital-Codierer (1.8) mit einem vorbestimmten N-Bit-Nachrichtencode aus einer vorbestimmten Anzahl (N) von Nachrichtenbits zum Erzeugen von wenigstens zwei Ausgangs signalpegeIn für jedes Nachrichtenbit des N-Bit-Nachrichtencode im Digital-Codierer-Ausgangssignal (22);

   einen FSK-Generator (24) zum Empfangen des Digital-Codierer-Ausgangssignals (22) und zum Erzeugen eines FSK-Generator-Ausgangssignals (26) bestimmter Frequenz für jeden empfangenen Ausgangssignalpegel des Digital-Codierer-Ausgangssignals (22), wobei die Übertragungszeit des FSK-Generator "rAusgangssignals (26) für den N-Bit-Nachrichtencode konstant und unabhängig von der Anzahl der den N-Bit-Nachrichtencode bildenden logischen "Einsen" und "Nullen" ist; und

   eine Einrichtung (38) zum Empfangen des FSK-Generator-Ausgangssignals (26) und zum Erzeugen eines Sende-Haupttaktes (40) daraus, dessen Frequenz kohärent zur Frequenz des FSK-Generator-Ausgangssignals (26) ist, und der in den Digital-Codierer (18) einspeisbar ist und in einem Zustand des Digital-Codierers (18) das Digital-Codierer-Ausgangssignal (22) erzeugt (Fig. 1).

   509841/0763

   2. Anordnung nach Anspruch 1, gekennzeichnet durch

   Verwendung des Digital-Codierers (18), des FSK-Generators (24) und der Einrichtung (38) in der Sendestation (10) j

   eine Sendeeinheit in der Sendestation zum Empfangen und Senden des FSK-Generator-rAusgangssignals (26);

   eine Empfangseinheit (50) in der Empfangsstation (12) zum Empfangen eines gesendeten FSK-Generat or-Ausgangssignals (36) und zum Erzeugen eines einemempfangenen FSK-A usgangssignal (52) entsprechenden Empfangseinheit-Ausgangssigna Is (56);

   eine Empfangseinrichtung (54) in der Empfangsstation (12) zum Empfangen des Empfangseinheits-Ausgangssignals (56) und zum Erzeugen eines Empfangs-Haupttaktes (62) aus dem empfangenen FSK-Generat or-Ausgangssignal , wobei

   die Frequenz des Empfangs-Haupttaktes (62) kohärent zur Frequenz des FSK-Generator-Ausgangssignals (26) ist; und

   ein Empfangsglied in der Empfangsstation (12) zum Empfangen des Empfangs-Haupt takt es (62) und des Empfangseinheit-Ausgangssignals (56), und zum Decodieren des Empfangseinheit-Ausgangssigna Is (56) derart, daß der gesendete Nachrichtencode ableitbar ist, wobei der Empfangs-Haupttakt (62) Empfangs-Haupttaktimpulse zum Decodieren des Empfangseinheit-Ausgangssignals (56) bei einer zur Frequenz des Sende-Haupttaktes (40) kohärenten Frequenz aufweist (Fig. 1).

   J5. Anordnung nach Anspruch 2, gekennzeichnet durch die Sendeeinheit mit:

   einem Sendemodulator (28) in der Sendestation (10) zum Empfangen des FSK-Generator-Ausgangssignals (26) und Erzeugen eines Sendemodulat or-Ausgangssigna Is (32) im einge-

   509841 /0763

   .(ff.

   25U789

   schalteten Zustand; und

   einem Sender (J>0) zum Empfangen des S ende modulator-Ausgangssignals 02) und zum Erzeugen eines Trägers igna Is, das mit dem FSK-Generator-Ausgangssignal (26) über den Sende modulator moduliert ist; und

   durch die Empfangseinheit (50) mit einem Empfänger zum Empfangen des gesendeten, modu_wlierten Trägersignals (52) und zum Erzeugen des Empfangseinheit-rAusgangssignals (56); und

   durch das Empfangsglied mit:

   einem FSK-Demodulator (58) zum Empfangen des Empfangseinhe it-A us gangs signals (56) und zum Erzeugen eines Zaitmult iplex-Binärc ode -A us gangs Signa Is daraus, wobei . das FSK-Demodulator-Ausgangssignal (j4) dem Digita 1 -CodiererAusgangs signal (22) entspricht; und

   einem Digital-Decodierer (60) zum Empfangen des Empfangs-Haupttaktes (62) und des FSK-Demodulator-Ausgangssignals (64), und zum Decodieren des FSK-Demodulator-A usgangss igna Is (64), um den gesendeten Nachrichtencode zu erzeugen (Fig. 1).

   4. Anordnung nach Anspruch 3, gekennzeichnet durch einen an den Digital-Decodierer (60) angeschlossenen Vergleicher (67) mit eincodiertem Empfangscode in der Empfangsstation (12) zum Empfangen des abgeleiteten gesendeten Nachrichtencode, zum Vergleichen dieses gesendeten Nachrichtencode mit dem Empfangscode und zum Erzeugen eines Vergleichsignals (69), wenn der Empfangscode und der gesendete Nachrichtencode identisch sind.

   5. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Digital-Codierer (18) für jedes Nachrichtenbit des N-Bit-Nachrichtencode das von seinem Nachrichten-Komple-

   509841/0763

   mentbits gefolgte Nachrlchteribit erzeugt; und

   daß der FSK-Generator (24) für jedes "Null"-Nachrichtenbit im N-Bit-Nachrichtencode erzeugt: ein Ausgangs signal (26) der Frequenz f_ bei einem empfangenen Digital-Codierer-Ausgangssignal (22), dessen Logikpegel ein "Null"-Nachrichtenbit darstellt, und danach ein Ausgangssignal der Frequenz f bei einem Digital-Codierer-Ausgangssignal (22), dessen Logikpegel ein "Eins"-Nachrichten-Komplementbit darstellt, und

   daß der FSK-Generator (24) für jedes "Eins"-Nachrichtenbit im N-Bit-Nachrichtencode erzeugt: das Ausgangssignal (26) der Frequenz f bei einem empfangenen Digital-Codierer-Ausgangssignal (22), dessen Logikpegel ein "Eins"-Nachrichtenbit darstellt und danach das Ausgangssignal (26) der Frequenz f_s bei einem empfangenen Digital-Codierer^Ausgangssignal (22), dessen Logikpegel ein "Null"-Nachrichten-Komplementbit darstellt.

   6. Anordnung nach Anspruch 2 oder 5* dadurch gekennzeichnet, daß die Einrichtung (38) ist ein P-Zähler zum Empfangen des FSK-A usgangss igna Is (26) und zum Erzeugen des Sende-Haupttaktes (4o) jeweils nach einer vorbestimmten Anzahl (P) von Zyklen des FSK-Generator-A usgangss igna Is (26); und

   daß die Empfangseinrichtung (54) ist ein P-Zähler zum Empfangen des Empfangseinheit-A usgangss igna Is (56) und zum Erzeugen des Empfangs-Haupttakt es (62) jeweils nach der vorbestimmten Anzahl (P) von Zyklen des Empfangseinheit-Ausgangssignals (56).

   7. Anordnung nach Anspruch 1 oder 2, gekennzeichnet durch den Digital-Codierer (18) mit:

   einer Codierereinheit zum Empfangen des Sende-Haupttakt es (40) und zum Erzeugen eines Schieberegistertaktes (90)

   9841/0763

   25U789

   daraus, dessen Frequenz kohärent zur Frequenz des Sende-Haupttaktes (40) istj

   einem N-Bit-Schieberegister (88) mit einem Teil zum Empfangen des N-Bit-Nachrichtencode, zum Empfangen des Schieberegistertaktes (90) und zum Erzeugen eines Ausgangssignals (92), wobei jedes Nachrichtenbit des im N-Bit-Schieberegister (88) empfangenen N-Bit-Nachrichtencode durch den Schieberegistertakt (90) aus dem N-Bit-Schieberegister seriell auslesbar ist;

   einem mit dem N-Bit-Schieberegister (88) verbundenen Codiererglied zum Einspeisen des N-Bit-Nachrichteneode in einem Zustand des N-Bit-Schieberegisters; und

   einer Codierereinrichtung mit einem Teil, der für jedes aus dem N-Bit-Schieberegister (88) ausgelesene Nachrichteribit ein Nachrichten-Komplementbit erzeugt, und zum Erzeugen des von seinem Nachrichten-Komplementbit gefolgten Nachrichtenbits für jedes Nachrichtenbit des N-Bit-Nachrichtencode in Serienform über ein Ausgangssignal, das das Digital-Codierer-Ausgangssignal (22) ist.

   8. Anordnung nach Anspruch 7* dadurch gekennzeichnet, daß der FSK-Generator (24) erzeugt: Für jedes "Null"-Nachrichtenbit des N-Bit-Nachrichtencode ein Ausgangs signal (26) der Frequenz f_D bei einem empfangenen Digital-Codierer-Ausgangssignal (22), dessen Logikpegel ein "Null"-Nachrichtenbit darstellt, und danach ein Ausgangssignal (26) der Frequenz f bei einem empfangenen Digital-Codierer-Ausgangssignal (22), dessen Logikpegel ein "Eins"-Nachrichten-Komplementbit darstellt; und

   daß der FSK-Generator (24) erzeugt: Für jedes "Eins"-Nachrichtenbit des N-Bit-Nachrichtencode das Ausgangssignal (26) der Frequenz f bei einem empfangenen Digital-Codierer-Aus-

   "509841/0763

   25Η789 «Η

   gangssignal (22), dessen Logikpegel ein "Eins"-Nachricht erib it darstellt, und danach das Ausgangssignal (26) der Frequenz f_ bei einem Digital-Codierer-Ausgangs-Signal (22), dessen Logikpegel· ein "Null"-Nachrichtenkomplementbit darstellt.

   9. Anordnung nach Anspruch 7, gekennzeichnet durcüjdas Empfangsglied mit:

   einem FSK-Demodulator (58) zum Empfangen des Empfangseinheit -Ausgangs Signa Is (56) und zum Erzeugen eines Zeitmultiplex-Binärcodesignals (64) daraus, wobei das FSK-Demodulator-Ausgangssignal (64) dem Digital-Codierer-Ausgangssignal (22) entspricht;und

   einem Digital-Decodierer (60), der aufweist:

   eine Decodierereinheit zum Empfangen des Empfangs-Haupttaktes (62) und zum Erzeugen eines Schieberegistertaktes (156) daraus, dessen Frequenz kohärent zur Frequenz des Empfangs-Haupttaktes (62) ist;

   ein N-Bit-Schieberegister (122) mit einem Teil zum Empfangen des Schieberegistertaktes {IJ>6) und einem weiteren Teil zum Empfangen von Nachrichtenbits (126), wobei ein Nachrichteribit in das N-Bit-Schieberegister (122) seriell einlesbar ist, wenn ein Nachrichtenbit und ein Schieberregistertaktimpuls (136) empfangen wird; und

   eine Decodierereinrichtung zum Empfangen des FSK-Demodulat or-Ausgangssigna Is (64) und zum Erzeugen eines Ausgangssignals (126), das jedes aus dem FSK-Demodulator-Ausgangssignal (64) erzeugte Nachrichtenbit in das N-Bit-Schieberegister (122) einspeist, wobei die Nachrichtenbits in das N-Bit-Siiieberegister (122) über den Schieberegistertakt (136) einlesbar sind.

   50 984 1 /0763

   25H789

   10. Anordnung nach Anspruch 9, gekennzeichnet durch die Decodierereinrichtung mit:

   einem Vergleicherglied zum Empfangen des FSK-Demodulator· Ausgangs Signa Is (64), zum Vergleichen jedes daraus empfangenen Nachrichtenbits mit dem folgenden Datenbit des FSK-Demodulator-Ausgangssignals (64), und zum Erzeugen eines ^!lEins"-rAusgangssignals bei jedem empfangenen Nachrichtenbit, das von seinem Nachrichten-Komplementbit gefolgt ist, und zum Erzeugen eines "Nuir'-rAusgangssignals bei jedem empfangenen Nachrichtenbit, dem ein anderes Datenbit als das Nachrichten-Komplementbit des vorhergehenden Nachrichtenbits folgt; und

   einem Speiseglied zum Empfangen des Schieberegistertaktes und des Ausgangssignals des Vergleichergliedes, und zum Einspeisen des Schieberegistertaktes (136) in das N-Bit-rSchieberegister (122) bei einem "Eins"-Ausgangssignal aus dem Vergleicherglied derart, daß das Nachrichtenbit in .das N-Bit-Schieberegister (122) einlesbar ist.

   11. Anordnung nach Anspruch 10, gekennzeichnet durch das Vergleicherglied mit:

   einem Ein -Bit-Schieberegister (120) zum Empfangen des FSK-Demodulator-Ausgangssignals (64), wobei jedes empfangene Datenbit durch einen Ein -Bit-Schieberegistertakt (124) in das Ein -Bit-Schieberegister (120) einlesbar ist, und zum Erzeugen des empfangenen Datenbits über ein in das N-Bit-Schieberegister (122) einspeisbare Ausgangssignal (126);

   einer Takteinheit zum Empfangen des Empfangs-Haupttaktes (62) und zum Erzeugen des Ein -Bit-Schieberegistertaktes (124), der in das Ein -Bit-Schieberegister (120)

   50 984 1/0763

   25H789

   zum Einwiesen nur der empfangenen Nachrichtenbits in dieses Register (120) einspeisbar ist, wobei jedes in das Ein -Bit-Schieberegister (120) eingelesene Nachrichtenbit über das Ein -Bit-Schieberegister-Ausgangssignal (126) erzeugbar ist; und

   einem Vergleichsgatter (128) zum Empfangen des Ein -Bit-Schieberegister-Ausgangssignals (126) und des FSK-Demodulator-AusgangssignaIs (64), zum Erzeugen eines "Eins" -A usgangss igna Is (132) beim Empfangen eines Nachrichtenbits über das Ein -Bit-Schieberegister-Ausgangssignal (126) und des ,Komplements des Nachrichtenbit*-um Ein -Bit-Sehieberegister-Ausgangssignal (126) über das FSK-Demodulator-Ausgangssignal (64), und zum Erzeugen eines "Null"-Ausgangssignals (132) beim Empfangen , eines Nachrichtenbits über das Ein. -B it-Sch leber eg ist er-Ausgangssignal (126) und eines vom Komplement des Nachrichten"-! bits im Ein -Bit-Schieberegister-Ausgangssigxial (126) verschiedenen Datenbits über das FSK-Demodulator-Ausgangssignal (64); und

   durch das Speiseglied, das empfängt den Schieberegistertakt (136) und das Vergleicfcsgatter -Ausgangssignal (132), wobei das Über das Ein -Bit-Schieberegister-Ausgangssignal (126) erzeugte Nachrichtenbit im "Eins"-Zustand des Vergleichsgatters-Ausgangssignals (132) über den Schieberegistertakt (I36) in das N-Bit-Schieberegister (122) einspeisbar ist.

   12. Anordnung nach Anspruch 9, gekennzeichnet durch

   eine Gattereinheit zum Erzeugen eines Ausgangssignals (160) bei einem in das N-Bit-Schieberegister (122) eing^elesenen Nachrichtenbit, das anzeigt, daß ein Nachrichtenbit von seinem in der Empfangsstation (12) empfangenen

   5098 U 1/0763

   25U789

   Nachrichten-Komplementbit gefolgt ist;

   einen N-Zähler (158) zum Empfangen des Ausgangssignals (160) und zum Erzeugen eines Ausgangs Signa Is (164) nach einer vorbestimmten Anzahl (N) von empfangenen Signalen, das anzeigt,daß eine vorbestimmte Anzahl (N) von Nachrichtenbits in das N-Bit-Schieberegister (122) eingelesen sind; und

   einen M-Zähler (162) zum Empfangen des N-Zähler-Ausgangssignals (164) und zum Erzeugen eines Daten-Gültig-Signals (66) bei einer empfangenen vorbestimmten Anzahl (M) von N-Zähler-rAusgangssignalimpulsen (164), das anzeigt, daß die vorbestimmte Anzahl (N) von. Nachrichtenbits in das N-Bit-Schieberegister (122) M-mal eingelesen sind.

   13. Anordnung nach Anspruch 12, gekennzeichnet durch den Digital-Codierer (18) mit:

   einem Synchronisierglied zum Erzeugen eines Synchronisiersignals vor der Erzeugung Jedes Nachrichtenbits, das beim N-Bit-Nachrichtencode von einem Nachrichten-Komplementbit gefolgt ist, wobei das Synchronisiersignal über das Digital-Codierer-Ausgangssignal (22) erzeugbar ist; und

   durch den Digital-Decodierer (60) mit:

   einem an den N-Zähler (I58) angeschlossenen Löschglied zum Erzeugen eines Löschsignals (I80) durch ein empfangenes Synchronisiersignal, wobei dieses Löschsignal (I80) den N-Zähler (I58) speist und löscht.

   14. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Codierereinrichtung für jedes Nachrichtenbit des N-Bit-Nachrichtencode erzeugt:

   das Nachrichtenbit während eines halben Zyklus des Schieberegistertaktes (90) und das Nachrichten-Komplement-

   '5 09841/0763

   bit während des nächsten halben Zyklus des Schieberegistertaktes (90).

   15. Anordnung nach Anspruch 8 oder 14, gekennzeichnet durch die Codierereinrichtung mit einem Teil, der für jedes Nachrichtenbit des N-Bit-Nachrichtencode in Serienform das erste Nachrichtenbit des N-Bit-Nachrichtencode während des ersten und des nächsten Halbzyklus des Schieberegistertaktes (90) erzeugt, unmittelbar vor dem Erzeugen der Folge aus Nachrichtenbit und Nachrichten-Komplementbit, wobei das im ersten und im nächsten Halbzyklus des Schieberegistertaktes (90) erzeugte Signal ein Synchronisiersignal ist.

   16. Anordnung nach Anspruch 7, gekennzeichnet durch die Codierereinrichtung mit:

   einem ersten Gatter (96) zum Empfangen des Schieberegistertaktes (90) und des N-Bit-Schiebregister-Ausgangssignals (92) und zum Erzeugen eines Ausgangssignals (I08) mit einem Logikpegel, der dem Nachrichtenbit-Logikpegel des N-Bit-Schieberegister-Ausgangssignais (92) entspricht, wenn ein "Eins"-Schieberegistertakt (90) empfangen wird;

   einem Inverter (102) zum Empfangen des Schieberegistertaktes (90) und zum Erzeugen eines "Eins "-Aus gangs Signa Is (80), wenn der empfangene Schieberegistertakt (90) im Zustand "Null" ist, und zum Erzeugen eines "Null"-Ausgangssignals (80) bei einem "Eins"-Schieberegistertakt (90);

   einem Inverter (94) zum Empfangen des N-B it-Schieberegister-Ausgangssignals (92) und zum Erzeugen eines "Eins"-Ausgangssignals (98) bei einem "Null"-Ausgangssignal (92) des N-Bit-Schieberegisters (88), und zum Erzeugen eines "Null"-Ausgangssignals (98) bei einem "Eins"-Ausgangssignal

   5098A1/0763

   25U789

   des N-Bit-Schieberegisters;

   einem zweiten Gatter (100) zum Empfangen des Inverter -Ausgangssigna Is (80) und des Inverter-Ausgangssigna Is (98) und zum Erzeugen eines AusgangsSignaIs (I06), dessen Logikpegel dem Komplement des Nachrichtenbits im N-Bit Schieberegister-Ausgangssignal (92) entspricht, wenn der Schieberegistertakt (90) "Null" ist; und

   einem Verknüpfungsglied (104) zum Empfangen des Gatter-Ausgangssignals (108) und des Gatter^Ausgangssignals (I06), und zum Erzeugen des Digital-Codierer-Ausgangssignals (22), dessen Logikpegel im "Eins"-Zustand des Schieberegister-

   dem

   taktes (90) dem äus/N-Bit-Schieberegister (88) ausgelesenen Nachrichtenbit entspricht, und zum Erzeugen des Digital-Codierer-Ausgangssignals (22), dessen Logikpegel im "Null"-Zustand des Schieberegistertaktes (90) dem Komplement des aus dem N-Bit-Schieberegister (88) ausgelesenen Nachrichtenbits entspricht.

   17. Anordnung nach Anspruch 16, gekennzeichnet durch die Codierereinheit mit einem Zähler (84) zum Empfangen des Sende-Haupt takt es (4o) und zum Erzeugen des Schieberegistertaktes (90), dessen Frequenz die halbe Frequenz des empfangenen Sende-Haupttaktes (40) ist, wobei erzeugt wird: Das Nachrichtenbit in einem Halbzyklus des Schieberegistertaktes (90), wenn dieser "Eins" ist, und das Komplement des vorhergehenden Nachrichtenbits beim nächsten Halbzyklus des Schiebereigstertaktes (90), wenn dieser "Null" ist.

   18. Anordnung nach Anspruch 16, dadurch gekennzeichnet, daß das Sende-N-Bit-Schieberegister-Ausgangssignal (92) an den

   509841/0763

   25H789

   Eingang des N-Bit-Schieberegister (88) angeschlossen ist, wobei das aus dem N-Bit-Schieberegister (88) ausgelesene Nachrichtenbit wieder in das N-Bit-Schieberegister (88) einspeisbar ist und die Nachrichtenbits des N-Bit-Nachrichtencode zyklisch im N-Bit-Schieberegister^ usgangssignal (92) auftreten.

   19. Anordnung nach Anspruch I8,dadurch gekennzeichnet, daß die Sendeeinheit einen "Ein"- und einen "Aus"-Zustand hat und sich im "Ein"-Zustand befindet; und daß die Anordnung aufweist einen an den Digital-Codierer (18) und an die Sendeeinheit angeschlossenen M-Zähler (42) zum Erzeugen eines "Eins"-Ausgangssignals (46), das in die Sendeeinheit einspeisbar ist und diese durch den N-Bit-Nachrichtencode, der eine vorbestimmte Anzahl (M)mal wiederholt wird, im "Aus"-Zustand hält, wogegen das M-Zähler-Ausgangssignal (46) in einer vorbestimmten Zeitr dauer, die der M-fachen Widerholung des N-Bit-Nachrichtencode entspricht, nach "Null" zurückkehrt.

   20. Anordnung nach Anspruch 16, gekennzeichnet durch

   ein erstes Zählglied (7^, 76) zum Empfangen des Schieberegistertaktes (90) und zum Zählen der im "Ein"-Zustand des ersten Zählgliedes aus dem N-Bit-Schieberegister (88) ausglesenen Anzahl von Nachrichtenbits, wobei das erste Zählglied nach der vorbestimmten Anzahl (N) der aus dem N-Bit-Schieberegister (88) ausgelesenen Nachrichtenbits ein "Eins"-Ausgangssignal (82) erzeugt;

   ein drittes Gatter (70) zum Empfangen des Sende-Haupttaktes (40) und des Ausgangssignals (82) des ersten Zähl-

   509841/0763

   25U789

   gliedes (74, 76) und zum Erzeugen des Sende-Haupttaktes (40) im "Null"-Zustand des Ausgangssignals (82), und zum Sperren des Sende-Haupttaktes (40) im "Eins"-Zustand des Ausgangssignals (82); und

   ein zweites Zählglied (72) zum Empfangen des Sende-Haupttaktes (40) und zum Erzeugen eines "Eins"-kusgangssignals (78) nach einer vorbestimmten Anzahl von empfangenen Sende-Haupttakt impulsen im "Ein"-Zustand des zweiten Zählgliedes (72), wobei das zweite Zählglied das Ausgangssignal (82) des ersten Zählgliedes (74, 76) empfängt und einschaltbar ist, wenn dieses "Null" ist; wobei das Ausgangssignal (78) des zweiten Zählgliedes (72) in das erste Zählglied (74y76) einspeisbar ist und dieses einschaltet, wenn sein Ausgangssignal (78) "Null" istj und wobei das erste Nachrichtenbit des N-Bit-Nachrichtencode im "Eins"-Zustand des zweiten Zählgliedes (72) über das Digital-Codierer-rAusgangssignal (22) erzeugbar ist, wobeidas im "Eins"-Zustand des zweiten Zählgliedes (72) erzeugte Digital-Codierer^Ausgangssignal (22) vor der Erzeugung der Nachrichtenbits und der Nachrichten-Komplementbits des N-Bit-Nachrichtencode erzeugbar ist und ein Synchronisiersignal darstellt.

   21. Anordnung nach Anspruch 17, gekennzeichnet durch die Decodierereinheit mit:

   einem Zähler (110) zum Empfangen des Empfangs-Haupttaktes (62) und zum Erzeugen eines Ausgangssignals (118), dessen Frequenz die halbe Frequenz des empfangenen Empfangs-Haupttaktes (62) ist;

   einem Verknüpfungsgatter (112) zum Empfangen des Zähler-Ausgangssignals (118) und des Empfangs-Haupttaktes (62)

   5098A1/0763

   25U789

   und zum Erzeugen eines Ein -Bit-Schieberegistertaktes (124) im "Eins"-Zustand des Zähler-Ausgangssignals (118) und im "Eins"-Zustand des Empfangs-Haupttaktes (62);

   einem- Ein -Bit-Schieberegister (120) zum Empfangen des PSK-De modulator-A usgangs Signa Is (64) und des Ein -Bit-Schieberegistertaktes (124), wobei das Datenbit des FSK-Demodulat or A usgangs Signa Is (64) durch den Ein -Bit-Schieberegistertakt (124) in das Ein -Bit-Schieberegister (120) einlesbar ist, wobei der Ein -Bit-Schieberegistertakt (124) in seinem "Null"-Zustand nur die Nachrichtenbits in das Ein -Bit-Schiebbe register (120) einliest, während die Nachrichten-Komplement bits im empfangenen FSK-Demodulator-A usgangs signal (64) sind, und wobei jedes in das E in -B it-Schieb er eg ist er (120) eingelesene Nachrichtenbit im A us gangs signal (126) des Ein -Bit-Schieberegisters (120) auftritt;

   einem Vergleichsgatter (128) zum Empfangen des Eins-Bit-Schieberegister-Ausgangsignals (126) und des FSK-Demodulat or -Ausgangssigna Is (64), zum Erzeugen: eines "Eins"-Ausgangsignals (132) beim Empfangen eines Nachrichtenbits über das Eins-Bit-Schieberegister-Ausgangssignal (126) und seines Komplements über das FSK-Demodulat or-A usgangs signals (64); und eines "Null"-Ausgangssigna2s (132) beim Empfangen eines Nfchrichtenbits über das Eins-Bit-Schieberegister -rAusgangssignal (126) und eines anderen Dateribits als das Nachrichten-Komplementbit über das FSK-Demodulator-Ausgangssignal (64);

   einem Logikglied zum Empfangen des Zähler-Ausgangssigna Is (118) und des Ausgangssignals (132) des Vergleichsgatters (128), und zum Erzeugen eines dem Zählerausgangsignal (118) entsprechenden Schieberegistertaktes (136) beim Empfangen eines Eins^AusgangsSignaIs (132), das anzeigt, daß ein Nachrichtenbit im Eins-Bit-Schieberegister-Ausgangssignal (126)

   5 0 9 8 4 1/0763

   25H789

   und sein Komplement im FSK-Demodulator-Ausgangssignal (64) vorhanden sind; und

   einem N-Bit-Schieberegister (122) mit einem Teil zum Empfangen des Schieberegistertaktes (1J6) und einem anderen Teil zum Empfangen des Ein -Bit-Schieberegister-Ausgangssignals (126), wobei das Nachrichtenbit im Ein -Bit-Schieberegister-Ausgangssignal durch den Schieberegistertakt (36) in das N-Bit-Schieberegister (122) einlesbar ist.

   22. Anordnung nach Anspruch 21, gekennzeichnet durch das Logikglied mit:

   einem Inverter (II6) zum Empfangen des Zähler-A usgangssignals (118) und zum Erzeugen eines "Eins¹¹- bzw. "Null"-TAusgangssignals (156) bei einem empfangenen "Null"- bzw. "Eins"-Zählerausgangssignal (II8);

   einem ersten UND-Gatter (114) zum Empfangen des Inverter-Ausgangssignals (I56) und des Empfangs-Haupttaktes (62), und zum Erzeugen des Inverter-Ausgangssignals (I56) über ein Ausgangssignal (L34) des ersten UND-Gatters, wenn der Empfangs-Haupttakt (62) "Eins" ist; und

   einem zweiten UND-Gatter (130) zum Empfangen des Ausgangssignals (134) des ersten UND-Gatters (114) und des AusgangsSignaIs (132) des Gatters (128), das "Eins" ist, wenn ein empfangenes Nachrichtenbit von seinem Nachrichten-Komplementbit gefolgt ist, und zum Erzeugen des Schieberegister· taktes (136), das dem Inverter-Ausgangssignal (I56) entspricht, wenn das Ausgangssignal (132) des Gatters (128) "Eins" ist.

   50S8A1 /0763

   25H789

   23. Anordnung nach Anspruch 22, gekennzeichnet durch den Digital-Codierer (18) mit einem Synchronisierglied zum Erzeugen eines Synchronisiersignals, dessen Logikpegel dem Logikpegel des ersten Nachrichteribits des N-Bit-Nachrichtencode entspricht, und dessen Dauer der Dauer von zwei ersten Nachrichtenbits entspricht, wobei das Synchronisiersignal unmittelbar vor dem Erzeugen der Folge aus Nachrichteribit und Nachrichten-Komplementbit erzeugbar ist; und

   durch die Anordnung mit:

   einem Prüf glied in der Empfangsstation (12) zum Empfangen des Schieberegistertaktes (136) und zum Erzeugen eines Ausgangssignals (l6o), das das Einlesen eines Nachrichtenbits in das N-Bit-Schieberegister (122) anzeigt;

   einem N-Zähler (158) zum Empfangen des Ausgangs Signa Is (l6o) und zum Erzeugen eines Ausgangssignalimpulses (164) nach einer vorbestimmten Anzahl (N) von empfangenen Eingangs Signa !impuls en (l60);

   einem Löschglied zum Empfangen des Ausgangssignals (132) des Gatters (128) und zum Erzeugen eines "Eins"-Löschsignals (18O) im "Null"-Zustand des empfangenen Gatter-Aus gangs Signa Is (132), wobei das Löschsignal (I80) in den N-Zähler (I58) einspeisbar ist und diesen löscht, wenn das Löschsignal (I80) "Eins" ist, und wobei der N-Zähler (I58) bei zwei empfangenen Synchronisierbits und bei einem Fehler löschbar ist, der anzeigt, daß ein empfangenes Nachrichtenbit durch ein anderes Datenbit als das Nachrichten-Komplementbit gefolgt ist; und

   einem M-Zähler (I62) zum Empfangen des N-Zähler-Ausgangssignals (164) und zum Erzeugen eines Daten-GUltig-Signals (66) bei einer vorbestimmten Anzahl (M) von empfangenen N-Zähler-rAusgangssignalimpulsen (164), was den M-fachen

   509841 /0763

   25U789

   Empfang der N Nachrichteribits und der N Nachriehten-Komplementbits anzeigt.

   24. Anordnung nach Anspruch 23, dadurch gekennzeichnet, daß der Zähler (110) zum Erzeugen des A us gangs Signa Is (118) das Löschsignal (I8o) empfängt und von einem "Eins"-Löschsignal derart löschbar ist, daß er den Ein -Bit-Schieberegistertakt (124) und den Schieberegistertakt (136) sperrt, bis über das Gatter (128) ein Nachrichten-Komplementbit erfaßt ist.

   25. Anordnung nach Anspruch 24, gekennzeichnet durch eine Logikeinheit zum Vergleichen jedes Nachrichtenbits eines empfangenen N-Bit-Nachrichtencode mit dem entsprechenden Nachrichtenbit des vorhergehenden empfangenen N-Bit-Nachrichtencode, und zum Erzeugen eines Löschsignals (174) bei einem Unterschied in den verglichenen Nachrichtenbits, das in den M-Zähler (I62) und in den N-Zähler (I58) einspeisbar ist und diese Zähler löscht, so daß die Wiederholbarkeit des empfangenen Nachrichtencode gewährleistet ist.

   26. Nachriehtenübertragungsanordnung zur Übertragung von Zeitmultiplex-Binärnachrichtencodes mit einer vorbestimmten

   Anzahl von Nachrichtenbits aus logischen "Einsen" und "Nullen" von einer Sendestation zu einer Empfangsstation, gekennzeichnet durch eine erste Einrichtung in der Sendestation mit einem vorbestimmten Nachrichtencode aus einer vorbestimmten Anzahl (N) von Nachrichtenbits,zum Erzeugen eines Nachrichten-Komplementbifcs für jedes Nachrichtenbit des N-Bit-Nachrichtencode derart, daß auf jedes Nachrichtebbit seriell über ein

   50 98 4 1 /0763

   25U789

   Ausgangssignal das Nachrichten-Komplementbit des vorhergehenden Nachrichteribits folgt;

   eine zweite Einrichtung in der Sendestation zum Erzeugen eines Synchronisiersignals vor der Erzeugung der N Nachrichtenbits und der N Nachrichten-Komplementbits;

   eine dritte Einrichtung zum Empfangen des Ausgangssignals der zweiten Einrichtung, zum Empfangen und Senden des Synchronisiersignals, und zum seriellen Senden jedes Nachrichtenbits des N-Bit-Nachrichtencode, gefolgt von den Nachrichten-Komplementbits;

   eine erste Einheit in der Empfangsstation zum Empfangen des gesendeten Signals und zum Erzeugen eines . Ausgangs Signa Is nach einem empfangenen Synchronisiersignal;

   einen N-Zähler, der das durch das empfangene Synchronisiersignal erzeugte Ausgangssignal empfängt und durch dieses aktiviert ist, zum Zählen von eingespeisten Eingangsimpulsen und zum Erzeugen eines Ausgangssignals nach einer empfangenen vorbestimmten Anzahl (N) von Eingangs impulsen;

   eine zweite Einheit in der Empfangsstation zum Empfangen des gesendeten Signals und zum Erzeugen eines Ausgangssignals nach jedem empfangenen, von dem Nachrichten-Komplementbit gefolgten Nachrichtenbit, wobei dieses Ausgangssignal in den N-Zähler einspeisbar ist, und zum Erzeugen der Eingangsimpulse zum Inkrementieren des N-Zählers;

   eine dritte Einheit in der Empfangsstation zum Empfangen des gesendeten Signals und zum Erzeugen eines Löschsignals nach einem empfangenen Nachrichtenbit, das von einem anderen Signal als dem Nachrichten-Komplementbit gefolgt ist, wobei das Lö'schsignal in den N-Zähler einspeisbar ist und diesen löscht; und

   509841 /0763

   .3». 25H789

   einen M-Zähler in der Empfangsstation zum Empfangen des N-Zähler-AusgangesignaIs und zum Erzeugen eines Daten-Gült ig-S igna Is nach einer vorbestimmten Anzahl (M) von empfangenen N-Zähler -A us gangs Signalen, wobei das Daten-Gültig-Signal den M-fachen Empfang jedes Nachrichtenbits anzeigt, dem das Nachrichten-Komplementbit jedes Nachrichtenbits des N-Bit-Nachrichtencode folgt.

   27. Prequenzumtast (FSK)-Verfahren zum Übertragen von Zeitmultiplex-Binärnachrichtencodes mit einer vorbestimmten Anzahl von Nachrichtenbits aus logischen "Einsen" und "Nullen" von einer Sendestation zu einer Empfangsstation, gekennze lehnet durch:

   Erzeugen eines FSK-Signals vorbestimmter Frequenz;

   Empfangen des FSK-Signals und Erzeugen eines Sende-Haupttaktes, dessen Frequenz kohärent zur Frequenz des empfangenen FSK-Signals ist;

   Empfangendes Sende-Haupttaktes und Erzeugen der Nachrichtenbits des N-Bit-Nachrichtencode in Serienform abhängig vom empfangenen Sende-Haupttakt und mit einer Rate, die kohärent zur Frequenz des empfangenen FSK-Signals ist;

   Empfangen der durch den Sende-Haupttakt erzeugten Nachrichtenbits und Steuern der Frequenz des erzeugten FSK-Signals derart, daß ein FSK-Signal erzeugt wird, das aufweist: eine Frequenz f_ für jedes empfangene Nachrichten-

   bit mit logischer "Null", und eine Frequenz f für jedes empfangene Nachrichtenbit mit logischer "Eins", wobei das FSK-Signal für einen N-Bit-Nachrichtencode eine vorbestimmte Übertragungszeit hat, die unabhängig ist von der Anzahl der "Einsen" und "Nullen" des N-Bit-Nachrichtencode;

   509841 /0763

   25H789

   At

   Senden des FSK-Signals;

   Empfangen des gesendeten FSK-Signals und Erzeugen eines Empfangs-Haupttaktes, dessen Frequenz kohärent zur Frequenz des gesendeten FSK-Signals ist; und

   Empfangen des Empfangs-Haupttaktes und des gesendeten FSK-Signals und Decodieren des gesendeten FSK-Signals zum Ableiten des Nachrichtencode bei einer Rate, die durch den Empfangs-Haupt takt bestimmt und kohärent zur Frequenz des FSK-Signals ist.

   28. Verfahren zum Senden eines Zeitmultiplex-Binärnachrichtencode mit einer vorbestimmten Anzahl von Nachrichtenbits aus logischen "Einsen" und "Nullen", geken nzeichnet durch

   Senden jedes Nachrichtenbits des N-Bit-Nachrichtencode mit:

   Erzeugen jedes Nachrichtenbits des N-Bit-Nachrichtencode in Serienform;

   Erzeugen eines FSK-Signals mit einer Frequenz f_ für jedes erzeugte "Eins"- Nachrichtenbit; und

   Erzeugen eines FSK-Signals mit einer Frequenz f für jedes erzeugte "Null"-Nachrichtenbit; und

   Senden eines Nachrichten-Komplementbits, das auf die Übertragung des Nachrichtenbits für jedes Nachriohtenbit des N-Bit-Nachrichtencode folgt, mit:

   Erzeugen des Nachrichten-Komplementbits jedes Nachrichtenbits des N-Bit-Nachrichtencode unmittelbar nach dem erzeugten Nachrichtenbit;

   Erzeugen eines FSK-Signals der Frequenz f_ für jedes

   50 98A 1 /0763

   25U789

   erzeugte "Eins"-Nachrichten-Komplementbit ; und

   Erzeugen eines FSK-Signals der Frequenz f für jedes erzeugte "Null"-Nachrichten-Komplementbits, wobei die Übertragungszeit für den N-Bit-Nachrichtencode unabhängig von der Anzahl der "Einsen" und "Nullen" des N-Bit-Nachrichtencode durch

   gegeben ist.

   29. Verfahren nach Anspruch 28, gekennzeichnet durch Empfangen jedes erzeugten FSK-Signals und Erzeugen

   eines Sende-Haupttaktes, der aus den empfangenen FSK-S ig nalen abgeleitet wird, und dessen Frequenz kohärent zur Frequenz des empfangenen FSK-Signals ist; und

   Empfangen des Sende-Haupttaktes und Erzeugen jedes Nachrichtenbits und jedes Nachrichten-Komplementbits abhängig vom empfangenen Sende-Haupttakt mit einer Frequenz, die kohärent zur Frequenz der BSK-Signale ist.

   30. Verfahren zur Übertragung von Zeitmultiplex-Binärnachrichtencodes mit einer vorbestimmten Anzahl von Nachrichtenbits von einer Sendestation zu einer Empfangsstation,

   geke nnze lehnet durch Senden jedes Nachrichtenbits des N-Bit-Nachrichtencode;

   Senden eines Nachrichten-Komplementbits nach der Übertragung des Nachrichtenbits für jedes Nachrichtenbit des N-Bit-Nachrichtencode;

   Senden eines Synchronisiersignals vor der Übertragung der N Nachrichtenbits und der N Nachrichten-Komplementbits;

   509841 /0763

   25U789

   Empfangen des Synchronisiersignals, der Nachrichtenbits und der Nachrichten-Komplementbits;

   Erzeugen eines Löschsignals beim Empfangen eines Nachrichtenbits, das von einem anderen Signal als dem Nachrichten-Komplementbit gefolgt wird;

   Zählen der Anzahl der von den Nachrichten-Komplementbits gefolgten Nachrichtenbits, die nach dem Empfang des Synchronisiersignals empfangen werden, und Erzeugen eines Ausgangssignals abhängig von den empfangenen Nachrichtenbits, die von den Nachrichten-Komplementbits gefolgt werden, um den Empfang des N-B it-Nachrichtencode anzuzeigen;

   Empfangen des Löschsignals unä Beenden des Zählens der von den Nachrichten-Komplementbits gefolgten Nachrichtenbits, wenn das Löschsignal empfangen wird; und

   Empfangen der Ausgangssignale, die den Empfang des N-Bit-Nachrichtencode anzeigen,und Erzeugen eines Daten-Gültig-Signals nach dem Empfangen einer vorbestimmten Anzahl von Ausgangssignalen, die den Empfang des N-Bit-Nachrichtencode für die vorbestimmte Anzahl von Wiederholungen anzeigen.

   31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß das Senden des Synchronisiersignals verbunden ist mit dem Erzeugen eines Synchronisiersignals, dessen Logikpegel dem Logikpegel des ersten Nachrichtenbits des N-Bit-Nachrichtencode entspricht, und dessen Dauer der Dauer von zwei ersten Nachrichtenbits entspricht.

   509841/0763