DE2717163C3 - Verfahren und Vorrichtungen zum Hinzufügen und Abnehmen eines zusätzlichen digitalen Infonnationssignals bei einer mehrpegeligen Digitalübertragung - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1 und auf Vorrichtungen zur Durchführung des Verfahrens, also insgesamt auf ein System zum Hinzufügen zusätzlicher Informaüonskanälc in die mehrpegelige Digitalübertragung, ohne deren eigentliche Organisation wesentlich zu ω verändern.

Ein bekanntes Grundproblem aller Fernmeldesysteme stellt das Hinzufügen einer gegebenen Zahl von zusätzlichen Kanälen, die auch als Dienstkanäle dienen können, zum Hauptinformationssignal dar. Bei digitalen j5 Übertragungssystemen ist das Hinzufügen der zusätzlichen Kanäle mit erheblichen technischen Problemen behaftet und ist im allgemeinen sehr teuer. Die bekannten Techniken basieren im wesentlichen auf drei verschiedenen Lösungsarten: auf der Hinzufügung getrennter zusätzlicher Verbindungen, auf der Frequenzmultiplexung der zusätzlichen Kanäle mit dem Hauptinformationssignal und auf der Zeitmultiplexung dieser Kanäle.

Obwohl die erstgenannte Lösung vom technischen Standpunkt aus ein verhältnismäßig einfaches und zuverlässiges System ergibt, führt sie bei den Verbindungskosten zu einer erheblichen Steigerung.

Die Frequenzmultiplexung zwischen den zusätzlichen Kanälen und dem Hauptinformationssignal bringt bekanntlich notwendigerweise eine Begrenzung in dem Hauptinformationssignal zugewiesenen Frequenzspektrum mit sich und erfordert die Verwendung teurer Filter, die die gegenseitige Interferenz zwischen dem Signal des Hauptinformationsflusses und dem der zusätzlichen Kanäle verhindern. In jedem Fall verändert diese Technik die Charakteristiken des Hauptinformationssignals aufgrund der darin einbezogenen Filterung zum Ungünstigen.

Die Zeitmultiplexung zwischen dem Signal der ω Hauptinformation und dem der zusätzlichen Kanäle erfordert schließlich die Identifizierung der Rahmenstruktur des Hauptinformationssignals, die Ausführung von Modifikationen und die Wiederanordnung einer neuen Rahmenstruktur, die auch die zusätzlichen Kanäle enthält. Dieses Vorgehen ist deshalb verhältnismäßig aufwendig hinsichtüch der Kosten, insbesondere in solchen Fällen, in denen der Rahmen des Hauptinformationssignals an anderer Stelle gebildet worden ist als der Rahmen, in dem die zusätzlichen Kanäle eingefügt oder aus dem sie abgenommen werden sollen.

Demgegenüber wird durch die in den Ansprüchen gekennzeichneten Erfindung durch die Hinzufügung der zusätzlichen Kanäle zum Hauptinformationssignal ein System geschaffen, das keine gegenüber der Verbindung des Hauptinformationssignals zusätzliche Verbindung erfordert, keine Frequenzmultiplexung zwischen dem Hauptinformalionssignal und den zusätzlichen Kanälen benötigt und somit auch keine Begrenzung des dem Hauptinformationsfluß zugeordneten Frequenzspektrum bewirkt, das auch keine Filter erfordert und keinerlei gegenseitige Beeinflussung zwischen den Signalen des Hauptinformationsflusses und denen der zusätzlichen Kanäle zur Folge hat und das keine Erkennung oder Neuanordnung des Rahmens des I-Iauptinformationssignals mit sich bringt.

Im besonderen kann die Hinzufügung oder Extrak lion rlpr ziisätylichen Kanäle an jedem beliebigen Punkt der das Hauptinformationssignal betreffenden Verbindung erfolgen unabhängig vom Punkt, an dem die Rahmenanordnung des Hauplinformationssignals stattgefunden hat.

Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiel"; unter Bezugnahme auf die Zeichnung. E^r zeigt

Fig. 1 einen Blockschaltplan des Senders des

Systems,

Fig. 2 einen
Systems,

Fig.3

Blockschaltplan des Empfängers des

Diagramme der Rahmen-Zeitsignale
Senders (Fig. 3a) und des Empfängers (Fig. 3b).

Fig.4 auf ein spezielles Beispiel eines in einem Rahmen gesendeten Signals bezogene Signalverläufe,

F i g. 5 auf das gleiche spezielle Beispiel des Signals nach Fig.4 bezogene Signalverläufe bei seinem Empfang während eines Rahmens,

F i g. 6 Signalverläufe während einer für die Rahmenausrichtung des zusätzlichen Informationssignals am Sender bestimmten Zeitspanne für ein spezielles Signalbeispiel und ein gegebenes Rahmenwort,

F i g. 7 Signalverläufe während einer für die Rahmenausrichtung am Empfänger bestimmten Zeitspanne für ein spezielles Beispiel und für ein gegebenes Rahmenwort.

F i g. 8 einen den Betrieb einer Schaltung LA in F i g. 2 erläuternden Ablaufplan.

Im folgenden werden zunächst die ursprünglichen Prinzipien der Erfindung und insbesondere die f'"£ das leichtere Verständnis des hier betrachteten Ausführungsbeispiels angenommenen Vereinfachungen beschrieben.

Allgemein besteht das Hauptinformationssignal aus einer Serie von auf eine Trägerwelle modulierten Signalbildern, von denen jedes die Form einer gegebenen Folge digitaler Symbole mit einer Symbolperiode T hat. Diese Signalbilder hängen von der Art der für die Informationsübertragung verwendeten Modulation ab. Die AM-Systeme oder AM nur teilweise verwendenden Systeme und die FM-Systeme haben den Vorteil, Amplitudenerhöhungen der modulierenden Signalverläufe relativ zu den äußersten betrachteten Pegeln zuzulassen, ohne daß die Qualität der Informationsübertragung verschlechtert wird. Bekanntlich führt die Modulation, die einen größeren Ausschlag über den

(Il

Die obere Grenze von r ist durch die statistische Häufigkeit des Auftretens der modulierbar en Signalbilder gegeben.

Wird die Wahrscheinlichkeit, daß diese Sig nalbilder in einer Zeitspanne der Periode T auftraten mit ρ bezeichnet, so muß gelten, damit das zusätzliche Informationssignal übertragen werden kann:

45

r.

(2)

damit sichergestellt ist, daß innerhalb einer angemessen großen Zahl von Symbolen des Hauptinformationssignals so viele modulierbare Signalbilder .ausgewertet werden können, als Symbole des zusätzlichen Informationssignals vorhanden sind, die während einsr gegebenen, der Zahl der betrachteten Hauptinfomutionssymbole entsprechenden Zeit übertragen werde η sollen.

Γη der Praxis erweist es sich als gün;;tig, für r verhältnismäßig kleine Werte im Vergleich zum Wert von ρ zu wählen, da auf diese Weise zuverlässige Sicherheitstoleranzen zu erhalten sind.

Da die Werte von ρ und !"typische Charakteristiken des übertragenen Hauptinformationssignals darstellen.

äußersten Pegel hinaus bewirkt, nicht zu einer Veränderung der üblichen für die Demodulation angewandten Schwelle, da das den äußeren Pegel überschreitende Signalbild einfach als höheres Signal oder äußerstenfalls als diesem Pegel gleiches Signal 5 gelesen wird.

Um dem Hauptinformationssignal weitere Information hinzuzufügen, ist es also hur erforderlich, daß die ßezifr>ang zwischen sendcrseitig in die inoulicrbafcn Signalbilder geeignet eingeführten Veränderungen und den empfähgerseitigen Überschreiten einer Anzahl geeigneter zusätzlicher Entscheidungsschwellen festgelegt wird. Einfacher dargestellt, entspricht das Ganze der sendeseitigen Hinzufügung einer zusätzlichen äußeren Modulationsebene, die empfängerseitig ii wiederhergestellt wird, was einen ungestörten Fluß des Hauptinformationssignals sicherstellt, das als Träger für die externe Modulationsebene dient. Den den Extremwert führenden Symbolen der Hauptinforniation werden nlsn flip RiK rlnr 7iisäl7lirhfin Information Oa »aufgepfropft«. Die den Extremwert führenden Symbole haben ein »modulierbares Signalbild«.

Für ihre leichte Einführung in das Hauplinrormaliohssignal muß das zusätzliche Informalionssignal eine Rate (Symbolwiederholungsfrequenz) haben, deren Verhältnis zur Rate des Hauptinformationssignalii rational ist, und muß in einem geeigneten Rahmen angeordnet sein, der eine Ausrichtungs- oder Synchronisierinformation enthält, die im folgenden als »Synchronwort« bezeichnet wird. Dieses Synchronwort wird empfängerseitig benötigt, um den Zustand gegeneinander ausgerichteter Rahren zu erhalten, man muß also im Empfänger den Beginn jedes Rahmens feststellen können.

Es werden die mittlere Zeitspanne zwischen dem Senden zweier aufeinanderfolgender Symbole des zusätzlichen Informationssignals, das bercrs in einen Rahmen geordnet worden ist und deshalb das Synchronworl enihält. mit τ, die Symbolperiode des Hauptinformationssignals mit T und das rationale Verhältnis zwischen den Raten der beiden Informa tionssignale mit /-bezeichnet. Dann gilt:

muß nur ein geeigneter Wert für r festgelegt werden, der die Beziehung (2) erfüllt und in Beziehung zu einem Wert von t gesetzt ist, bei dciii die erforderliche Rate der zusätzlichen zu übertragenen Informalionssignale berücksichtigt ist. Die Rahmehdauer des zusätzlichen Infonnalionssignals sollte gleich einer ganzen Zahl N von Symbolen des Hauptinformationssignals sein, also gleich NT, wobei Nso definiert ist, daß diese Dauer des Rahmehs des zusätzlichen Informationssignals eine ganze Zahl k von Symbolen der Dauer τ überdeckt gemäß der Beziehung

N = k

Schließlich genügt es zum Festlegen der gewünschten Rahmcndauer, zwei ganze Zahlen (N, k) so zu finden, daß die folgende Beziehung erfüllt ist:

Die innere Rahmenofgahisalion des zusätzlichen Iliformniionssignals beruht auf einer Unterteilung in eine Anzahl D von »Zeilspannen«, von denen jede eine Dauer gleich einer ganzen Zahl von Hauptsignal-Symbolperiodcn That, also beispielsweise n\TK\r die erste, niT für die zweite und tioT für die letzte dieser »Zeitspannen«.

Es muß natürlich erhalten werden:

Σ n, T ■= NT.

Beim beschriebenen Ausführungsbeispiel ist die erste der D Zeitspannen, mit der Dauer n\T, dazu bestimmt, das Synchronwort zu führen, das aus einem festen Teil und einem ihm folgenden veränderlichen Teil besteht, welch letzterer die Zahl der Symbole des Hauptinformationssignals angibt, die vom tatsächlichen Anfangszeitpunkt der Rahmenzeit bis zum ersten derjenigen Symbole des Hauptinformationssignals, das einem modulierbaren Signalbild entspricht, durchgelaufen sind.

In den verbleibenden D—\ Zeitspannen werden die Symbole der zusätzlichen Information übertragen. Die Zahl der Symbole k/(i=\, 2...D), die jeder dieser Zeitspannen zugeordnet sind, hängt ersichtlich von der Dauer/7i7"ab, die für jede von ihnen vorgegeben ist.

Auf diese Weise können als zusätzliches Informationssignal verschiedene Nachrichten gesendet werden, die in Blöcken organisiert sind, welche eine unterschiedliche Anzahl von Symbolen enthalten. Die Gesamtzahl der auf das tatsächliche zusätzliche Informationssignal bezogenen Symbole, die zu jeder Rahmenzeit NT gesendet werden, beträgt k_c gemäß der Beziehung

Σ *, = ft„.

IjO Die zum Festlegen des tatsächlichen Werts der Zahl Ngemäß Beziehung (5) und weiterhin der tatsächlichen Werte von k und k_c angewandten Kriterien sind das Ergebnis eines Kompromisses zwischen zwei entgegengesetzten Forderungen: nämlich dem Bedürfnis, die auf dfe Rahmensynchronisation bezogene Information häufiger zur Verfugung zu haben und so die

909 612/483

Rahmenausrichtung /u steuern und gegebenenfalls zuwege zu bringen, und dem entgegengesetzten Bedürfnis, die mit dieser Übertragung des Rahmensynchronworts verbrauchte Energie zu vermindern.

Das spezielle im folgenden beschriebene Beispiel bezieht sich auf ein Puls-Amplituden-Modulataonssystem (PAM) mit vier gleich wahrscheinlichen und gleiche gegensuinige Abstände aufweisenden Pegeln, wobei die zusätzliche Modulation der Signalbilder mit den beiden Gn:nzpegeln in Betracht gezogen wird.

Es seien nochmal die verwendeten Zeichen zur größeren Übersichtlichkeit angegeben:

T — Symbolpiüriodedes Hauptinformationssigals,
f = Symbolperiode des in Rahmen angeordneten zusätzlichen Informationssignals,

t = Verhältnis der Symbolraten =

ρ — Wahrscheinlichkeit des Auftretens eines modulierbaren Signalbildes je Symbolperiode Tdes nuüpiiil[ürniüuüfi5MJ|ilfii:>,

N = Zahl der Symbolperioden des Hauplinformationssignals in 1 Rahmen des zusätzlichen Informationssignals,

k = Zahl der Symbole des zusätzlichen Informationssignals in I Rahmen des zusätzlichen Informationssignals,

NT = kr = Rahmendauer des zusätzlichen Informationssignals,

t> — Zahl der »Zeitspannen« je Rahmen des zusätzlichen Informationssignals,

*,· = Zahl der Symbolperioden des Hauptinformationssignals in 1 Zeitspanne des zusätzlichen Informationssignals,

ki — Zahl der Symbole des zusätzlichen Informalionssignals in 1 Zeitspanne des zusätzlichen Informationssignals,

k_e = Zahl der Symbole des zusätzlichen Informationssignals in 1 Rahmen des zusätzlichen Informationssignals abzüglich der für das »Synchronwort« benötigten Symbole.

Bei p= 0,5 werden nun die folgenden Werte festgelegt: /V=180; D=4: /t, = £₂ = Αί = fa = 10;

Man erhält also k = 40; Ar«. = 30; r=2/9.

Bei diesem Beispiel sind die Symbole des zusätzlichen Informationssignals im Binärkode gewählt. Die mit der Änderung der Symbole des Hauptinformationssignals verbundene boolesche Bedeutung ist so festgelegt, daß eine Änderung, die durch Erhöhung des Absolutwerts des Signalbilds des damit verbundenen Hauptinformationssignalsymbols um einen Wert, der gleich dem Abstand zwischen zwei benachbarten Pegeln ist, einer booleschen 1 entspricht Umgekehrt ist der boolesche Wert 0 dem Zustand der Abwesenheit einer Veränderung des entsprechenden Signalbilds des Hauptinformationssignals zugeordnet.

Die Zuordnung der Symbole der zusätzlichen information zu denen der Hauptinformation ist entsprechend den folgenden Prinzipien festgelegt: in jeder 2:eitspanne /7,T(7=1, 2...D) jedes Rahmens des zusätzlichen Informationssignals werden den ersten 10 Symbolen des Hauptinformationssignals, die den Grenzpegeln entsprechen (»modulierbare Signalbilder«), 10 Symbole der zusätzlichen Information zugeordnet. Allen übrigen Symbolen der Hauptinformation wird unabhängig davon, ob sie den Grenzpegel

haben oder nicht, keine zusätzliche Information zugeordnet, und ihre Signalbilder unterliegen keinerlei Veränderung.

Aus Gründen, die aus der folgenJen Bctriebsbeschreibung ersichtlich werden, ist das Rahmensynchronwort, wie gesagt, durch einen anfänglichen festen Teil, der den Beginn jedes Rahmens des zusätzlichen Informationssignals darstellt, und durch einen veränderlichen Teil gebildet, der die Zahl der Symbole der Hauptinformation angibt, die von demjenigen Symbol der Hauptinformation, das dem Beginn des Rahmens der zusätzlichen Information entspricht, bis zum ersten Symbol der Hauptinfot'mation, das einem modulierbaren Signalbild entspricht durchlaufen.

Bei dem beschriebenen Beispiel besteht der feste Teil des Synchronworts aus der Vier-Bit-Konfiguration 1001 und besteht der veränderliche Teil aus sechs Bits.

Nachdem die Art der Zuordnung des zusätzliche.ι jnformationssignals an das Signal der Hauptinforniation in der beschriebenen Weise und entsprechend den

ucS £üSu'i£iiCHcn

durchgeführt worden ist, kann es zweckmäßig sein, die zusätzliche Information vor ihrer »Aufpfropfung« auf die Hauptinformation ;;u kodieren, wobei zu berücksichligcn ist, daß die Symbole 0 der zusätzlichen Information keinerlei Modifikation des Signalbilds der Hauptinformation bewirken und deshalb ohne Energieaufwand übertragen werden, im Gegensatz zum Fall der Übertragung der Symbole I. Somit kann es sich als

jo vorteilhaft erweisen, für das zusätzliche Informationssignal ein an sich bekanntes Kodiersystem anzuwenden, das eine Verminderung der Symbole 1 ermöglicht, auch wenn hierdurch die Zahl der insgesamt zu übertragenden Symbole erhöht wird.

J5 Sofern eine senderseitige Kodierung des zusätzlichen Informationssignals durchgeführt wird, muß empfängerseitig eine komplementäre Dekodierung vorgesehen sein.

Die Schaltung nach F i g. 1 enthält einen Standard-Impulsgenerator CPl, der eingangsseitig von einem Leiter !0 den Zug der den Leitungssymbolen des Hauptinformationssignals zugeordneten Signalbilder empfängt und ausgangsseitig über einen Le'-*er 9 einen Impuls in Übereinstimmung mit jedem modulierbaren Signalbild abgibt, das also, wie beschrieben, durch die Hinzufügung des sich auf das zusätzliche Informationssignal beziehenden Symbols verändert werden kann.

Eine übliche Takt-Synchronisierschaltung RS1 dient der Herstellung des Takt-Synchronismus aus dem

■30 Hauptinformationssignal am Leiter 10 und gibt ausgangsseitig an einen Leiter 1 alle T Sekunden einen Impuls ab. Diese Impulse, die mit der Symbolfrequenz auftreten, werden über den Leiter 1 von einem üblichen zyklischen Zähler CL 1 empfangen, der sie zählt und der ausgangsseitig über Leiter 2, 3, 5 und 6 periodische Signalbilder abgibt, deren Frequenzen ganzzahlige Teiler der Symbolfrequenz sind, und über eine Verbindung 4 eine entsprechende Bitkonfiguration abgibt, die den im Zähler CL 1 angesammelten Zählwert angibt Die von diesen Signalen angenommenen Verläufe während einer gegebenen Zeit werden im Verlauf der Beschreibung unter Bezugnahme auf F i g. 3a veranschaulicht.

Ein möglicherweise vorhandener Kodierer Cl empfängt von der Verbindung 4 die vom Zähler CL 1 kommende Bitkonfiguration, verschlüsselt sie in später beschriebener Weise und gibt ausgangsseitig über eine Verbindung 7 die kodierten Bits ab.

Ein übliches bistabiles Kippglied Fl wird von dem Signa! am Leiter 5 zurückgestellt und erzeugt ein einziges an einem Leiter 8 auslaufendes Signal zeitlich übereinstimmend mit dem ersten von ihm von einem Leiter 9 empfangenen Impuls nach der erfolgten Rückstellung. Der Leiter 8 führt zu einem üblichen Register R 1, das theoretisch in zwei Abschnitte unterteilt ist, von denen der erste ständig, beispielsweise verdrahtet, die gegebene Bitkonfiguration im Binärkode enthält, die den festen Teil des Rahmensynchronworts darstellt, während der zweite Abschnitt in Übereinstimmung mit dem vom bistabilen Kippglied Fl über den Leiter 8 eintreffenden Impuls die vom Kodicrer Cl über die Verbindung 7 eintreffende Bitkonfiguration speichert, die den veränderlichen Teil des Synchronworts dars'ellt. Das Register R 1 stellt ausgangsseitig über eine Verbindung 11 ein Wort 2ur Verfügung, das aus der Aufeinanderfolge dieser zwei Bitkonfigurationen besteht. Dieses Wort ist das gesamte Wort der Rahmensynchronisation.

Ein niüglichtirweise vorhandener Festwertspeicher M 1 beliebiger Bauart gibt entsprechend der Bitkonfigurntion die er eingangsseitig vom Zähler CL 1 über die Verbindung 4 empfängt, ausgangsseitig über eine Verbindung 12 einen binären digitalen Ausdruck von gegebener Anordnung ab. Wie noch beschrieben wird, wird der Speicher M 1 nur im Fall verwendet, daß die erwartete Anzahl der je Zeitspanne im Rahmen übertragenen Symbole, die sich auf die zusätzliche Information beziehen, sich in den verschiedenen Zeitspannen unterscheidet, in die der Rahmen unterteilt fet.

Die zusätzliche Information stammt allgemein von einer Quelle SS, die hinsichtlich der Symbolübertragungsrate durch das vom Zähler CL 1 über den Leiter 2 kommende Signal zeitgesteuert ist. Aufgrund der dargelegten Zusammenhänge muß die von der Quelle SS über eine Verbindung 13 abgegebene Zahl von Binärsymbolen zu jeder Zeitspanne NT, die der Rahmenzeit des zusätzlichen Informationssignals entspricht, gleich der gegebenen Zahl k_e sein: beim hier beschriebenen Beispiel wurde angenommen, wie in Verbindung mit F i g. 3a gezeigt werden wird, daß die Quelle 55 ein durch 10 Bits dargestelltes Signal bei jedem Impuls des Zeitsignals abgeben kann, das sie vom Leiter 2 empfängt. Dieses Zeitsignal wurde als zyklisch

N
mit der Periode _ angenommen.

Die Verbindung 13 speist einen Pufferspeicher M2 von an sich bekannter Art, der vorübergehend parallel die eingangsseitig von der Verbindung 13 empfangenen Bits in Übereinstimmung mit dem gleichen vom Leiter 2 empfangenen Zeitsignal einspeichert. Die parallele Abgabe der gespeicherten Bits über eine Verbindung 14 wird entsprechend der Zeitsteuerung durch das vom Zähler CL1 über den- Leiter 3 empfangene Signal durchgeführt. Im Fall, in dem der Betrieb des Speichers MX gefordert wird, wird die Zahl der Bits, die der Pufferspeicher M 2 über die Verbindung 14 ausgangsseitig abzugeben hat, durch das Signal angegeben, das vom Festwertspeicher M1 über die Verbindung 12 eintrifft.

Ein möglicherweise vorhandener Kodierer C2 des gleichen Typs wie CX betreibt eine Kodierung der auf der Verbindung 14 eintreffenden Bits entsprechend den vom Festwertspeicher /V/l über die Verbindung 12 empfangenen Angaben. Der Dekodierer Cl gibt ausgangsseitig über eine Verbindung 15 die kodierten Bits an einen Selektor 5El von an sich bekanntem Aufbau ab. Der Grund für die möglicherweise gewünschte Kodierung durch die Kodierer Cl, Ci. entstammt dem Problem der Minimalisierung der zum Senden der zusätzlichen Informationssignale geforder-

■) ten Energie, wie bereits dargelegt wurde. Der Selektor S£f1 gibt ausgangsseitig entsprechend dem Signal am Leiter 5 über eine Verbindung 16 die am c-ner, seiner Eingänge, an den die Verbindung 15 angeschlossen ist, oder die am anderen seiner Eingänge, an den die vom

w Register RX kommende Verbindung 11 angeschlossen ist, anliegende Bitkonfigurationen ab.

Ein üblicher Zähler CCl empfängt eingangsseitig vom Leiter 9 die impulse, die gezählt werden sollen, beginnend vom Zeitpunkt, zu dem er einen Rüekstellim-

K) puls über den Leiter 6 empfängt; er liefert ausgangssei- ilg über eine Verbindung 59 von Zeitpunkt zu Zeitpunkt den erreichten Zählwert. Der maximale für den Zähler CCl vorgesehene Zählwerl ist um eine Einheit höher als die höchste Zahl der Bits k\, fo · · · knder zusätzlichen Information, die während der Zeitspannen iuT n-iT... bzw. HoT zu erwarien sind. Weriiri der Zähler CC ι seinen eigenen höchsten Zählwert erreicht, bewirken die an seinem ersten, mit dem Leiter 9 verbundenen Eingang eintreffenden Impulse keinerlei Zustandsveränderung mehr bis zum Zeitpunkt, zu dem der Zähler CCl vom Leiter 6 einen Rückstellimpuls empfängt.

Ein Selektor SF.2 besteht aus einem üblichen Multiplexer, der durch das an einem seiner Eingänge vom Zähler CCl über die Verbindung 59 empfangene

in Signal zwischen den die Verbindung 16 bildenden Leitern umgeschaltet wird, die mit dem anderen Eingang verbunden sind. Liegt auf der Verbindung 59 die dem höchsten Zählwert von CCI entsprechende Bitkonfiguration, so liegt am mit einem Leiter 17

j-5 verbundenen Ausgang des Selektors SE2 eine boolesche 0.

Ein Signalbildgenerator CF von an sich bekannter Bauart empfängt an einem ersten, mit dem Leiter 10 verbundenen Eingang das Hauptinformationssignal, an einem zweiten, mit dem Leiter 9 verbundenen Eingang die vom Impulsgenerator OPt abgegebenen Impulse und an einem dritten, mit dem Leiter 17 verbundenen Eingang das vom Selektor 5£2 kommende Signal. Bei jedem an seinem zweiten Eingang empfangenen Impuls gibt der Signalbildgenerator GFüber seinen mil einem Leiter 19 verbundenen Ausgang ein entsprechendes Signalbild ab, dessen Vorzeichen durch das an seinem ersten Eingang empfangene Signal bestimmt ist und dessen Amplitude durch das an seinem dritten Eingang empfangene Signal bestimmt ist. Beim speziellen beschriebenen Beispiel ist die Amplitude des von GF erzeugten Signalbilds 0, wenn am dritten, mit dem Leiter 17 verbundenen Eingang ein boolescher Pegel entsprechend dem Symbol 0 anliegt. Im Lauf der Beschreibung werden die vom Signalbildgenerator GF abgegebenen Signale einfach als »zusätzliche Signalbilder« bezeichnet

Eine übliche Verzögerungsstrecke L1 verzögert das vom Leiter 10 empfangene Signa! um eine Zeitspanne

bo gleich der von den übrigen Teilen der Schaltung geforderten Verarbeitungszeit Die Verzögerungsstrekke L 1 gibt das verzögerte Signal über einen Leiter 20 an einen üblichen Analogaddierer 51 ab, der die über die Leiter 19 und 20 empfangenen Signalbilder miteinander addiert. Ausgangsseitig vom Addierer 51 liegt auf einem Leiter 21 ein Signal, das sowohl das Hauptinformationssignal als auch das zusätzliche Informationssigal enthält

Die Empfängerschaltung gemäß F i g. 2 empfängt das übertragene Signal von einem Leiter 22. Sie umfaßt eine übliche, die Takt-Synchronisation wiederherzustellende Takt-Synchronisierschaltung RS2, die der Takt-Synchronisierschaltung RS1 gemäß F i g. 1 gleicht und den ί Synchronismus ciit dem auf dem Leiter 22 liegenden Informationssignal herstellt. Ausgangsseitig gibt es die Synchronisierschaltung RS2 über einen Leiter 23 alle T Sekunden einen Impuls ab.

Mit der Rate des von der Synchronisierschaltung RS2 über den Leiter 23 empfangenen Signals erkennt eine Schwellen-Entscheidungsschaltung CD von an sich bekannter Bauart, der das Informationssignal vom Leiter 22 eingespeist wird, diejenigen Symbole des Informal 'onssignals, die eine gegebene Zahl vorgegebe- ι ner Schwellen überschreiten. Auf diese Weise können innerhalb des Informationssignals die Signalbilder festgestellt werden, die das zusätzliche Informationssignal tragen, indem die Signalbilder des zusammengesetzten Signals mit zwei ersten Schwellen verglichen >o werden, um zu entscheiden, ob das Signalbild modulierbar ist oder nicht, und mit einem zweiten Paar Schwellen verglichen werden, um zu entscheiden, oL diese Modulation einem Symbol des zusätzlichen Signals mit dem booleschen Wert I oder 0 entspricht. Die y, Entschcidungsschaltung C ügibt entsprechend an ihrem mit einem Leiter 24 verbundenen Ausgang einen Impuls ab. wenn sie ein modulierbares Signalbild festgestellt ' at. und gibt über ihren nut einem Leiter 25 verbundenen Ausgang eine boolesche I ab. wenn dieses in Signalbild mit einer booleschen I moduliert worden ist

Ein zyklischer Zähler C 1.2 der gleichen A^rt wie der Zahler Cl. 1 nach Fi g. 1 zählt ebenfalls die Impulse der eingarigsseitig vom Leiter 23 (F ig 2) empfa'^cnci Symbolfrequenz und gibt ausgangsseitig über I.citci 2ft, r 27, 28 und 30 periodische Signalbilder ab. deren Frequenzen ganzzahlige Teiler der Symbolfrequen/ sind, und gibt über eine Verbindung 29 eine entsprechende Bitkonfiguration ab Die Form dieser Signalbil der wahrend einer gegebenen Zeit und die Organisation m der Bitkonfiguration wird später erläutert.

Mn dem Leiter 25 ist ein Schieberegister R 3 der Art Reiheneingang/Parallelausgang mit zwei Eingängen und einem Ausgang verbunden, das den booleschen Zustand des Signals am Leiter 25 zu den Zeitpunkten >■ speichert, zu denen es einen Impuls vom Leiter 24 empfängt, der mit seinem anderen Eingang verbunden ist. Entsprechend seiner entwurfsgemäßen Dimensio nierung gibt das Register R 3 ausgangsseitig auf einer Verbindung 31 eine parallele Bitkonfiguration mit so ,n vielen Bits ab, als für den festen Teil des Rahmensyn chronworts vorgesehen sind. Dieses Ausgangssignal wird einem üblichen booleschen Komparator (7 1 eingespeist, der diesen festen Teil des Rahmensynchron worts gespeichert enthält um ihn mit der vom Register ,; R 3 über die Verbindung 31 empfangenen Bitkonfigura tion vergleicht. Ist das Vcrgle. .-hsergebnis positiv, so gibt der Kornparator CFi ausgangsseitig auf einem Leiter 32 einen Impuls ab. Ein übliches boolesches UND-Glied P2 mit zwei Eingängen und einem Ausgang hn überträgt einen an seinem mit dem Leiter 32 verbundenen Eingang empfangenen Impuls zu seinem mit einem Leiter 33 verbundenen Atisgang, wehfi, wie noch im einzelnen unter Bezugnahme auf Fig.3b gezeigt wird, an seinem anderen, mit dem Leiter 30 verbundenen Eingang eine boolesche 1 anliegt. Die auf den Leitern 26 und 33 liegenden Impulse werden von einem üblichen booleschen ODER-Glied P3 zu dessen mit einem Leiter 34 verbundenen Ausgang durchgelassen.

Ein üblicher binärer Zähler CC2 empfängt an einem ersten Eingang die von der Schwellenschaltung CD erzeugten und am Leiter 24 liegenden zu zählenden Impulse und an einem zweiten Eingang ein vom ODER-Gfed P3 über den Leiter 34 übertragenes Rückstellsignal. Der Zähler CC2 erzeugt ausgangsseitig auf einer Verbindung 35 eine Bitkonfguration, die die Zahl der von der Entscheidungsschaltung CD am Leiter 24 gesendeten Impulse, beginnend vom Zeitpunkt, zu dem der vom Glied P3 gesendete Rückstellimpulse eintrifft, an;:eigL

Der höchste Zählwert für CCI ist um eine Einheit höher als die nöchste Zahl, die als Bitzahl für den veränderlichen Teil des Synchronworts vorgesehen ist oder unter den Bitzahlen Ar₂. kj...k_D der zusätzlichen Information für die Zeitspannen n,T(i=2, 3...D) vorgesehen ist. Wenn der Zähler CC2 seinen eigenen höchsten 2!ählwert erreicht, bewirken die an seinem ersten, mit dem I eher 24 verbundenen Eingang eintreffenden Impulse keine Veränderung seines Zustands meh- bis zum Zeitpunkt, zu dem CC2 über den mit einem /weiten Eingang verbundenen Leiter 34 vom ODER-Glied P 3 einen Rückstellimpuls empfängt.

Ein Speicher M 3 besteht aus einer Anzahl von Zellen gleich der höchsten Zahl unter den Bitzahlen ki.ki- ■■ k» und der Zahl der für den veränderlichen Teil des Rahmensynchronworts erwarteten Bits. Während der Schreibpha>e werden die Zellen des Speichers M 3 zeitlich auffinanderfolgend durch das Signal abgetastet, das vom Zähler CC2 über die Verbindung 35 eintrifft. Liegt auf der Verbindung 35 die Bitkonfiguration des höchsten /ahlwerts von CC2. dem keine Zelle des Speichers M 3 mehr entspricht, so werden keine Daten in M 5 gespeichert. Die gespeicherten Daten sind stets ausgangsseüig auf einer Verbindung 36 verfügbar Die gleich/eilige Rückstellung aller Zellen von M3 wird durch cl.is mm ODf-R filied /'3 über den Leiter 34 kommende Signal bew irkt

Lm Dekoder ( 3 und ein Speicher M4 haben zusammen eine komplementäre Funktion zur Funktion des Kodierers ( 2 und des Speichers M 2 gemäß F ι g 1 in der gleichen Situation, in der jene Blocke benotigt werden, neulich im Fall, daß die erwartete Zahl von Symbolen in jeder der Zeitspannen der zusätzlichen Information unterschiedlich ist.

Fin Pufferspeicher Λ/5 ubt Funktionen aus. die den vom gleichartigen Speicher M2 nach F ι g. 1 ausgeführ ten Funktion genau komplementär sind. Am Ausgang von V/5 treten auf einem Leiter 50 die zusätzlichen Informationssymbole auf. die aus dem empfangenen Signal wiedergewonnen wurden.

F.in üblicher Impulsgenerator GP2 jjibt jedesmal dann einen Ausgangsimpuls auf einen Leiter 37 ab, wenn er eingangsseitig von der Verbindung 35 eine Bitkonfiguration empfängt, die der Zahl der für die Übertragung des veränderlichen Teils des Rahmensynchronworts erwarteten Bits entspricht, die beim beschriebenen Beispiel 6 beträgt. Dieser Impuls durchläuft eine übliche Verzögerungsstrecke L 2, die ihn um eine Zeit gleich der Verarbeitungszeit in später beschriebenen Schaltungen AD, CFl und LA verzögert. L 2 sendet den verzögerten Impuls über einen Ausgangsleiter 44 zu einem ODER-Glied Pl, das an einem anderen Eingang den Impulszug vom Leiter 27 empfängt und ausgatigsseitig über einen Leiter 49 diese beiden Impulszüge abgibt.

Ein gegebenenfalls vorhandener Dekoder CA von an

sich bekannter Bauart übt Funktionen aus, die denen de·. Kodierers Cl nach F i g. I genau komplementär sind. E' arbeitet in der gleichen Situation, zu der Cl geforder wird. C4 empfängt die Signale von der Verbindung 3f. und gibt sie dekodiert auf eine Verbinduni: 318 ab. ■>

Ein bistabiler Multivibrator F2 der Art Stellen-Zu rückstellen gibt ausgangsseitig auf einem Leiter 39 eine boolesche I ab, wenn er eingangsseitig einen Impul.¹ vom Leiter 49 empfängt, und schaltet die>e boolesche 1 auf eine boolesche 0 um, wenn er einen Impuls ar ίο ',einem weiteren, mit dem Leiter 32 verbundener Eingang empfängt.

Ein boolesches UND-Glied P1 gibt ausgangsseitig ar einen Leiter 18 Impulse- ab, die es an seinem ersten, mii dem Leiter 24 verbundenen Eingang empfängt, wenn ar seinem zweiten, mit dem Leiter 25 verbundener Eingang ein Symbol gleich dem ersten Symbol des festen Teils des Synchronworts anliegt Dieses erste Symbol ist beim beschriebenen Beispiel eine boolesche 1. Die Impulse am Leiter 18 werden an einen Eingang 2ü eines üblichen UND-Glieds P4 angelegt das sie zu einem ausgangsseitigen Leiter 40 überträgt, wenn es durch eine boolesche 1 an seinem mit dem Leiter 39 verbundenen Eingang durchgeschaltet wird. Der Ausgangsleiter 40 führt zu einem üblichen Schieberegister r> R 2 das in jeder Position verschiedene Ze Ii π parallel in der Verschiebungsrichtung aufweist. Rl weist so viele Positionen auf. als Bits des booleschen Werts 1 für den festen Teil des Synchronworts vorgeseicn sind Die Zahl der parallelen Zellen ist gemäß der löchsten Zahl u> d'.T Symbole des Haupiinformationssignals dimensioniert, die nach einer Wahrscheinlichkeitsannahme zwischen der I Ibertragung zweier aufeinanderfolgender Symh-jle ) des zusätzlichen InformationsMgnals fließen durfte, jedenfalls ist die Zahl dieser Zellen niemals r> kleiner als die Zahl der Bits, die den veränderlichen Teil desSvnehronworts bilden

Zu den Zeitpunkten, zu denen das Schieberegister R 2 einen vom UND-Cilicd /'4 kommenden Irr puk über den Leiter 40 empfangt, speichert es die eingangsseitig auf to der Verbindung 29 anliegende Bitkonfiguration und bewirkt gleichzeitig, daß die vorher gespeicherte Bitkonfiguration um einen Schritt vorschoben wird Von den zwei Ausgängen des Registers R 2 macht einer, der nut einer Verbindung 41 verbunden ist. die Bitkonfigura ■)> tion der ältesten Speicherung zugreifbar und einer, der mit einer Verbindung 48 verbunden ist, den Inhalt aller parallelen Zellen in jeder Registerposition mit Ausnah mc der Position, deren Inhalt auf dem Leiter 41 zugreifbar ist. zugänglich. vi

Ein üblicher Komparator CF2 für boolesche Signale mit zwei Eingängen und einem Ausgang vergleicht die vom Schieberegister R 2 kommende Bitkonfiguration auf der Verbindung 41 mit derjenigen auf der Verbindung 38. die vom Dekoder C4 kommt, und gibt ausgangsseitig über einen Leiter 42 eine boolesche I im Fall ab, daß der Vergleich die Übereinstimmung der beiden Bitkonfigurationen ergibt.

Pin üblicher boolescher Addierer AD addiert die Zahl, die durch die Bitkonfiguration auf der Verbindung ω 38 gegeben ist. und die Zahlen, die durch die Bitkonfiguration auf der Verbindung 48 gegeben ist, die, wie gesagt, am Register R 2 anschließt, miteinander. Das Ergebnis dieser Addition läuft über eine Verbindung 43 zum Zähler CL 2.

Weiterhin sind übliche boolesche UND-Glieder PS und P6 und eine sequentielle logische Schaltung LA vorhanden, deren Betrieb später unter Bezugnahme auf Fig.fi beschrieben wird. Entsprechend der booleschen Signalkonfiguration die sie eingnngsseitig über die Leiter 30, 39 und 42 empfängt, gibt die logische Schaltung LA über einen Leiter 45 entweder eine boolesche 1 oder eine boolesche 0 ab, die von den UND-Gliedern P5. P6 als Durchschaltsignal verwendet werden. In Abhängigkeit von diesem Durchschaltsignal liefern die UND-Glieder PS und P6 ausgangsseitig über Leiter 46 bzw. 47 die Signale, die sie eingangsseitig von den Leitern 44 bzw.40 empfangen.

Bei der Beschreibung der F i g. 3,4, 5,6 und 7, die die auf den Leitern und Verbindung der Fig. 1 und 2 liegenden Spannungsverläufe und Signale wiedergeben, werden diese Verläufe und Signale mit den gleichen Bezugszeichen wie die Leiter und Verbindungen, auf denen sie auftreten, bezeichnet.

F i g. 3a zeigt die vom zyklischen Zähler CL1 erzeugten Signale mit Ausnahme des auf der Verbindung 4 liegenden Signals, dessen Beschreibung für das vollständige Verständnis der Erfindung nicht notwendig ist. Die Figur zeigt hierbei einen Zusatzsignal-Rahmen der Dauer NT, die gemäß dem besch-iebenen Beispiel als in vier Zeitspannen n\T, n^T. η^Τ. mTvon gleicher Dauer unterteilt angenommen wird, die durch die Impulse des Signals 6 /eitgesteuert sind. Während der ersten Zeitspanne Πι That das Signal 5 den booleschen Wert I. so daß es. wie gezeigt wird, die mit der Übertragung des Synchronworts zusammenhängenden Operationen in Gang setzt.

Bei einer qualitativen Überprüfung der I- ig. Ja zeigt sich, daß die Impulse des Signals 6 in bezug zur Ansliegsflanke des Signals 5 und zu den Impulsen des Signals 3 geringfügig verzögert sind, auf daß die genaue Operation des Systems trotz des Auftretens unvermeid barer Schaltungsverzögerungen sichergestellt ^s;

Die Signale 2, 3 Jienen der Zeitsteuerung des Pufferspeichers M 2 (fiel) Das Signal 2 (f-iji. Ja) setzt die I.adezeitpunklc in M2 und gleichzeitig de Zeitpunkte der Abgabe der Symbole durch et ι ■ Oiiclk·

5.S mit der Periode ' fest. Das Signal 3 setzt du·

Abgabephasen des Pufferspeichers Ml fest und brsiehi aus drei Impulsen Da angenommen wurde. daU der Rahmen in vier Zeitspannen unterteilt ist. von denen die erste dem Svnchronwort zugeteilt ist. verbleiben nur drei Zeitspannen /ur Verfügung für die Übertragung des zusätzlichen Informationssignais.

In der auf die F ι g 2 bezogenen F ι g. 3b sind die am Empfänger auftretenden Signale 26, 28 und 30 den Signalen 3, 2 bzw 5 gemäß F ι g. 3a auf c .r Senderseitc analog, so daß für sie auch die zuvor angestellten Betrachtungen gelten. Die Impulse des Signals 27 geben das Ende der Zeifpannen an. die für die Übertragung der Information des zusätzlichen Signals vogesehen sind.

Wie schon gesagt, sind die Impulse des Signals 32 dann vorhanden, wenn der Komparator CFi (Fig. 2) eine Bitkonfiguration feststellt, die der für den festen Teil des Rahmensynchronworts erwarteten Konfiguration gleicht. Das Signal 33 besteht aus den Impulsen des Signals 32. die dann auftreten, wenn das Signal 30 eine boolesche 1 ist, Durch Vermischung der Signale 26 und 33 entsteht das Signal 34,

Fig.4 zeigt ein spezielles Beispiel der Übertragung einer zusätzlichen Information, die in die Zeilspanne n{T (F i g. 3a) eingefügt ist und aus der folgenden Binärfolge von 10 Bits besteht:

1001 1 1 0101

Die Signale 2, i, 5 und 6 gleichen den entsprechenden Signalen nach F i g. 3a in auseinanderge/ogenem Maßstab. Das Signal 1 (Fig. I, 4) lsi das Grurid-Taktsignal, das dem Zähler CL1 eingespeist wird und eine Frequenz gleich der Symbolfrequenz des Hauptinformationssignals hai.

Das Signal 10 stellt das für das Hauptinformationssignal angenommene Signalbild dar. Das Signal 9 besteht aus einer Serie von Impulsen, die zeitlich zusammenfallen mit den modulierbaren Signalbildc rn des Signals 10. Das Signal 17 trägt das zusätzliche Informationssignal, das auf folgende Weise übertragen werden soll: nach jedem Impuls des Signals 9 nimmt es den booleschen Wert an, der dem Bit des zusätzlichen Informationssignals entspricht, das in zeitlicher Übereinstimmung mit dem folgenden Impuls des Signals 9 übertragen werden soll. Das Signal 19 ist das auf die zusätzliche Information bezogene Signal, das mit dem Signal 20 addiert werden soll, das dem Hauptinformationssignal 10 nach der Verzögerung um eine Zeitstrecke entspricht, die gemäß der Figur gleich einer Symbolperiode des Hauptinformationssignal!, at. Das Signal 21 schließlich ist dasjenige Signal, das die Hauptinformation und die zusätzliche Information miteinander verbindet und am Leiter 21 den Sender gemäß Fig. 1 verläßt.

F i g. 5 zeigt in ähnlicher Weise wie F i g. 4 den Verlauf der Signale auf den Leitern 22, 23, 24, 25, 28, 30 und 34 des Empfängers (Fig. Z) in der Folge des Empfangs der speziellen zusätzlichen Information, die dem speziellen Signalbild des Hauptinformationssignals zugeordnet ist. wie es bereits senderseitig dargelegt wurde. Die auf der Verbindung 35 liegenden Bitkonfiguraiionen sind in Γ ι g. 5 nur einfach durch Angabe der Zahl in Dezimal/iffern . ,ngege' jn, die gemäß den Konfigurationen dem vom Zähler CX'2 (F i g. 2) zu den Zeitpunkten der Impulse des Signal· 24 erreichten Wert entspricht. Beim beschriebenen Beispiel wurde ange nommen. daß dieser Zähler nur 11 Zählstcllungen aufweist und de'.halb. nachdem die Zahl 10 erreicht worden ist. wie beschrieben am let/ten erreichten Wert stehenbleibt.

Das Signal 22 ist das empfangene- Signal unii entspricht dem Signal 21 n.ich i ι g. 4 Das Signal 23 ist das Grund-Taktsignal mn einer Frequnez gleich de. Symbolfrequen/ des Hauptinformationssignals; es kommt von der Svnchronisierschaltung RS2 (Fig. 2). Das Signal 24 besteht aus einer Reihe von Impulsen, die gleichzeitig mit den modulicrbaren Signalbildcrn des Signals 22 auftreten. Das Signal 25 besteht aus einer Reihe von Impulsen die gleichzeitig mit den modulier baren Sign.ilbildcrn des Signals 22 auftreten, sowen diese .lurch die zusätzliche Modulation geändert sind.

t ι g b /Tfigt cm spezielles Beispiel der Übertragung dc^ Rahmensynchronworts, von dem. wie bereits dargelegt, angenommen wird, daß sein fester Teil aus der Binärkonfigur.ition 1001 und sein variabler Teil aus der Konfiguration von se hs Bmär/ählern besteht, die die Zahl der Symbole anzeigen, die vom Beginn des Rahmens bis /um ersten Svmbol d'-s Hauptinforma lionssignals mit γτγκ!ίΙκ*γΗ irem Signalbtld aufgetreten Sind Ir. diesem speziellen 1 all ist diese Zahl gleich 2 und wird als Konfiguration Ol QOQO übertragen.

Das Rahmensynchronworl besteht deshalb aus der folgenden Uitserie

1001010000

die in Fig.6 als am Leiter 17 auftretend dargestellt ist, und zwar gemäß Fig. 1 in serieller Form und vorübergehend. Wie gesagt, führt das Signalbild des Signals 17 die Symbole dieser Binärserie in zeitlicher Übereinstimmung mit den Impulsen des Signals 9, die zeitlich übereinstimmend mit den modulierbaren Signalbildern des Hauptinformationssignals erzeugt werden.

Die Signale 1,3,5 und 6 nach F i g. 6 sind die gleichen wie diejenigen nach Fig.4 mit der Ausnahme, daß in F i g. 6 die Zeitspanne n\ Tdargestellt ist, die sich auf das Rahmensynchronwort bezieht, jedoch nicht die Zeitin spanne /jjT; die in F i g. 4 dargestellt ist und sick auf die Übertragung des eigentlichen zusätzlichen Informationssignals bezieht.

Signal 10 (Fig.6) zeigt den für das Hauptinformationssignal angenommenen Signalverlauf. Da sich die Zeitspanne von der in Fig.4 untersuchten Zeitspanne unterscheidet, ist der Verlauf offensichtlich unterschiedlich.

Die Zeile mit dem Signal 4 (Fig.6) zeigt in Form dezimaler Ziffern die Zahl, die sich auf die auf der

Μ Verbindung 4 (Fig. 1) liegende Binärkonfiguration bezieht. Das Signal 8 nach F i g. 6 dient der Bestimmung des Zeitpunkts des Ladens ins Register Ri (Fig. I) des veränderlichen Teils des Rahmensynchronworts gemäß Signal 4. Die Signale 19,20 und 21 gemäß F i g. 6 sind die gleichen wie die gleichnamigen Signale nach F i g. 4 mit der Ausnahme des Unterschieds der betrachteten Zeitspanne und der dieser Zeitspanne zugeordneten Information.

Fig. 7 zeigt das gleiche spezielle Beispiel des

jo Rahmensynchronworts, das in F i g. 6 dargestellt ist, und zeigt es hier vom empfängerseitigen Standpunkt Das Signal 22 ist das die Hauptinformation und die zusätzliche Information tragende Signal, das auf der Empfängerseite dem geendeten Signal 21 nach Fig. 6

)'. entspricht. Die Signale 23, 24, 25, 30 und 35 sind die gleichen wie die in F ι g. 5 dargestellten, jedoch wie angegeben zu unterschiedlichen in den beiden Figuren dargestellten Zeitspannen. Das Signal 32 besteht aus einem Impuls, der übereinstimmend mit der empfängerseitigen Erkennung der Binärkonfif.iration des festen Teils des Rahmensynchronworts abgegeben wird.

Der Impuls des Signals 37 gibt den Zeitpunkt des Empfangs des letzten Bits des Rahmensynchronworts an. beim beschriebenen Beispiel also des b. Bits nach

Vi Empfang des festen Teils des Rahmensynchronworts. Das Signal 44 gleichl dem Signal 37, das von der Verzögerungsstrecke /. 2 (F ι g. 2) entsprechend verzogen worden ist. Das Signal 39 erkennt die Zeitstrecke zwischen dem Zeitpunkt des Erkennens des festen Teils

Vi des Synchronworts und dem durch den Impuls des Signals 44 angegebenen Zeitpunkt. Die Zeile des Signals 29 fuhrt das gleiche Signa;, das in der Zeile des Signals 4 in F ι g 6 dargestellt ist. so wie es empfangerseitig wiedergewonnen worden ist.

« Das Signal 40 nach Fig. 7 besteht aus den Impulsen des Signals 25, die außerhalb der Zeitspanne auftreten, zu der das Signal 39 eine boolesche 0 ist Die Zeilen der Signale 38, 41 /eigen in dezimalen Ziffern die Zahlenwerte der auf den Verbindungen 38, 41 nach

M) Fi g 2 vorhandenen Bitkonfiguraüonen. wobei der gestrichelte Teil solchen Konfigurationen entspricht, die beim beschriebenen Beispiel nicht festgestellt werden können, da sie von der vorherigen Situation der Signale abhängig sind, die in Fig.7 nicht enthalten ist. Das Signal 42 kehrt sich von 0 zu einer booleschen 1 um, wenn die Binärkonfiguration des Signals 41 die gleiche ist wie die Binärkonfiguration des Signals 38.

Den Betrieb der Logik LA (Fig.2) zeigt das

Ablaufdiagramm nach Fig.8. Das Ablaufdiagramm besteht aus kleinsten Kreisen, die durch Pfeile miteinander verbunden sind, leder Kreis trägt eine alphanumerische Angabe, die die Phase und den Zustand, auf die sich der Kreis bezieht, der Logik identifiziert. Neben jedem Pfeil sind drei Zahlen geschrieben, die aus der Zusammenfiigung der Symbole I₁ 0, X bestehen, wobei 1,0 die binären Symbole und X das Zeichen für »ohne Bedeutung« sind.

Insgesamt werden vier Gruppen von Phasen untersucht, die als a; /Ί, f₂... A; P₁, P₂.... Po; r bezeichnet sind, sowie eine Anzahl von Zuständen, die für jede Phase von 1 bis 4 variieren können.

Es sei beispielsweise 1 a der erste Zustand der Phase a; 2a, 3a sind der nachfolgende zweite und der nachfolgende dritte Zustand; l/i ist der erste Zustand der Phase /J₁ 2/i der zweite Zustand; IA ist der erste Zustand der Phase A. 3 A ist deren dritter Zustand usw.

Die Angaben neben den Pfeilen zeigen den booleschen Zustand des Signals an, das in dieser Reihenfolge auf den Leitern 30, 39, 42 (F i g. 2, 7) liegt. Sofern der Pfei! am selben Kreis endet, bedeutet dies, daß sich mit der Ziffernkonfiguration genuJ diesem Pfeil der Zustand und die Phase nicht ändern.

Beispielsweise bedeutet derjenige Pfeil, der die Kreise la und 2a(Fig. 8) miteinander verbindet und mit der Angabe 1 \X versehen ist, daß, was auch immer der boolesche Wert am Leiter 42 (F i g. 2) ist, eine Änderung vom Zustand la zum Zustand 2a durchgeführt wird. sofern nur eine boolesche 1 am Leiter 30 und am Leiter 39 liegt.

Jedem Zustand jeder Phase der logischen Schaltung LA ist ein boolescher Ausgangswert am Leiter 45 (F i g. 2) zugeordnet. Es erscheint nicht erforderlich, das Schema nach F i g. 8 durch Angabe dieser booleschen Ausgangswerte noch komplexer /u machen, /umal, wie noch erläutert wird, die einzigen Zustände, während derer eine boolesche 1 am Leiter 45 vom LA erscheint, die Zustände Ir. 2r. 3r(Fig. 8) sind, während in allen anderen Fällen eine boolesche 0 erhalten wird. Die vollständige Erläuterung der Zustandsänderungen gemäß Fig. 8 wird später im Zusammenhang mit der Beschreibung des Betriebs des /ur Erfindung gehörenden Empfängers erläutert.

Unter Bezugnahme auf die beschriebenen Figuren und Schaltpläne, die die Verbindungen der beschriebenen Schal· jngsbes:andteile untere.nander angeben, wird im folgenden der Betrieb der erfindungsgemäßen Vorrichtung zunächst für die .Senderseite und dann für die Empfängerseite beschrieben.

Gemäß der in Verbindung mit den F ι g. 3a. 3b. 4. 5, 6 und 7 gemachten Annahme ist die erste zusätzliche Information die der Hauptinformation hinzuzufügen ist. das Rahmensynchronwort, von dem ein spezieller Fall in F ig. 6 dargestellt ist.

Übereinstimmenü mit der Zeitspanne, zu der das Signal 5 eint· boolesche 1 ist und die also für die Übertragung A- \ Rahmensynchronworts bestimmt ist. wird der Selektor SLi (F ig 1) durch das Signal 5 (Figo) auf den Eingang gestellt, der über die Verbindung 11 mit dem Register R 1 verbunden ist. Wie gesagt, macht R 1 ausgangsseitig ständig die Binärkonfiguration des festen Teils des Rahmensynchronworts zugänglich.

Zu Beginn dieser Zeitspanne bewirkt das Signal 6 (F i g. 6) die Rückstellung des Zählers CC 1 (F i g. 1), was den Selektor SE2 auf den mit jenem speziellen Leiter der Verbindung 16 verbundenen Eingang stellt, der das erste Bit des Synchronworts fuhrt. Beim beschriebener; Beispiel ist dieses Bit gemäß dem Signal 17 nach F i g. 6 eine boolesche 1.

Der Übergang des Signals 5 von 0 nach I /u Beginn dieser Zeitspanne bewirkt eine Aufsteuerung der bistabilen Kippstufe Fi (Fig. I), die einen Impuls zeitlich übereinstimmend mit dem ersten Impuls abgibt, den F1 vom Leiter 9 empfängt. Diese Impulse am Leiter 9 werden, wie dargestellt, vom Impulsgenerator GPl

in jedesmal dann erzeugt, wenn ein modulierbares Signalbild am Leiter 10 auftritt. Im speziellen Fall nach Fig.6 tritt der erste von GPi erzeugte Impuls am Leiter 9 zeitlich übereinstimmend mit dem Wert »2« au^r der Verbindung 4 auf, was bedeutet, daß seit Beginn dieser Zeitspanne nur zwei Symbole des Hauptinformationssignals aufgetreten sind.

Zeitlich übereinstimmend mit diesem ersten Impuls auf dem Leiter 9 wird also der Impuls des Signals 8 (Fig.6) am Leiter 8 (Fig. 1) erhalten, der das Einspeichern in die Zellen des Registers R 1 bewirkt, die dem variablen Teil des Rahmensynch nworts zugeordnet sind. Dieser variable Teil stimmt rv.it dem Wert »2<₍ überein, der in binärer Form dargestellt ist und, sofern notwendig, durch den Kodierer C1 geeignet kodiert ist.

r> Dieser erste Impuls am Leiter 9 bewirkt außerdem, daß der Signalbildgenerator GF das erste zusätzliche Signalbild erzeugt, gemäß Signal 19 nach F i g. 6. Dieses erste zusätzliche Signalbild wird durch einen Impuls positiven Vorzeichens dargestellt, da das entsprechende

«ι Symbol des Hauptinformationssignals am Leiter 10 positiv ist und die Modulation durch eine einfache Summierung im Addierer 51 entsprechend den beschriebenen Vorgangsweisen stattfindet.

Zur korrekten Durchführung dieser Modulation wird

r> eine zeitliche Ausrichtung zwischen dem Impuls am Leiter 19 und dem entsprechenden Symbol des Hauptinformationssignals gefordert. Das Signal am Leiter 10 wird deshalb in der Verzögerungsslrecke /. I um eine Zeit verzögert, die gleich der für die Erzjngung

4(i dieses Impulses am Leiter 19 benötigten Zeit ist. und wird anschließend über den Leiter 20 zum Addierer .V 1 gele^;'et.

Dieser erste Impuls am Leiter 9 bewirkt weiterhin im Zähler CCl das Weiterschreiten um eine Zähleinheit

4-, und folglich gemäß der vom Zähler CCl auf der Verbindung 59 gezeigten Bitkonfiguratiun das Stellen des Selektors SE2 auf den mit demjenigen speziellen Leiter der Verbindung 16 verbundenen Eingang, der das zweite Bit des zu übertragenden Rahmensynchronworts

ίο führt. Im beschriebenen Beispiel ist dieses Bit gemäß dem Signal 17 nach F ι g 6 eine boolesche 0.

In zeitlicher Übereinstimmung mit dem /weiten Impuls am Leiter 9 wird dann das /weite Bit des Rahmensynchronworts durch ein Vorgehen übertragen.

ö da.·- dem Übertragen des ersten Bits gleicht Der ein/ige Unterschied liegt di-nn. daß vom Selekto- SF2 am Leiter 17 zum Signalbildgenerator GFd'e betreffende boolesche 0 übertragen wird, so daß GF keinerlei Signalbild erzeugt, und der Addierer 51 /um Signal am

wi Leiter 20 ein Nulls .;nal /ufugt. so daß also das Signal vom Leiter 20 vollkommen unverändert am Leiter 21 ausläuft.

Die insoweit dargelegten Gesichtspunkte gelten für sämtliche verbleibenden Bits des Rahmensynchron-

worts. Es wird darauf hingewiesen, daß das sechste Bit dieses Rahmensyncht unworts eine boolesche I ist, die durch die Erzeugung eines negativen impulses im Synchronbildgenerator GF übertragen wird. Dies

beruht auf der Tatsache, daß ein solches Bit durch Veränderung des Signalbildes übertragen wird, das dem äußersten negativen Pegel des auf die Hauptinformation bezogenen Signals entspricht, entsprechend den dargelegten Modulalionsprinzipien.

Nachdem schließlich das letzte Bit des Synchronworts übertragen worden ist, was beim beschriebenen Beispiel das zehnte Bit ist, gibt der Selektor SEI nun ausgangsseitig am Leiter 17 eine boolesche 0 ab, da er nämlich vom Zähler CCl auf einen Eingang gestellt wird, der in jedem Fall eine boolesche 0 führt, die beim beschriebenen Beispiel durch eine vorgegebene Verdrahtung geliefert wird oder alternativ auch vom Selektor SEX über die Verbindung 16 geliefert sein kann. Wie dargestellt, sperrt eine vom Selektor SE2 iiusgangsscitig am Leiter 17 abgegebene boolesche 0 im Signalbildgcnerator GF die Abgabe von Signalbildcrn, mit dem bereits dargestellten Ergebnis. Das am Leiter 20 liegende Signal tritt also ohne jede Veränderung zum Lii 2i üb

Diese Situation setzt sich bis zum Ende der Zeitspanne n\T fort, genau genommen bis zum Zeitpunkt, zu dem der zweite, in Fig.6 gestrichelt eingezeichnete Impuls am Leiter 6 auftritt. Dieser impuls steuert die Rückstellung des Zählers CCl (Fig. I). Die sodann weiter dem Hauptinformationssignal hinzuzufügende Information ist diejenige, die sich auf die Zeitspannen mT. tnT. n_tT (Fig. 3a) der zusätzlichen Information bezieht. Am Endt der Zeitspanne niTwendet sich das Signal 5 von I zu 0 und bewirkt, daß der Selektor SE I (F i g. 1) seinen Eingang von der mit Register R 1 verbundenen Verbindung 11 zur an den Pufferspeicher M2, gegebenenfalls über den Kodierer C2. angeschlossenen Verbindung 14, 15 umschaltet. Auf diese Weise werden jetzt die zusätzlichen Informationsbits von der Quelle SS geliefert, die über die Verbindung 13 mit dem Speicher M 2 verbunden ist. Die Quelle SS wird dazu veranlaßt, zeitlich übereinstimmend mit jedem Impuls, den sie vom Zähler CL 1 über den Leiter 2 empfängt, eine neue Bitkonfiguration auf die Verbindung 13 abzugeben. Diese Bitkonfigurationen werden vorübergehend im Pufferspeicher M 2 gespeichert.

Der Pufferspeicher M2 gibt ausgangsseitig auf die Verbindung 14 zeitlich übereinstimmend mit jedem Impuls, den er vom Zähler CL 1 über den Leiter 3 empfängt, eine neue Bitkonfiguration ab, die, wie noch dargestellt wird, gegenüber den vorher gespeicherten Konfigurationen unterschiedlich angeordnet sein kann.

Im Fall, daß sich die Zahl der Bits der zusätzlichen zu übertragenden Information, die während jeder Zeitspanne zu übertragen sind, von Zeitspanne zu Zeitspanne ändert, wird der Festwertspeicher M 1 in Betrieb gesetzt, der entsprechend der Bitkonfiguration, die er von CLX über die Verbindung 4 empfängt, ausgangsseitig auf der Verbindung 12 an den Kodierer C2 und den Speicher M2 ein Signal abgibt, das die für jede Zeitspanne erwartete Zahl von Bits abgibt. Als Konsequenz dieses Signals organisiert der Speicher M 2 die Menge der Bits, die er ausgangsseitig während jeder eo Zeitspanne abzugeben hat 'st diese Zahi niedriger als die Zahl der gespeicherten Bits, so gibt M2 die geforderte Anzahl von Bits ab und behält die verbleibenden für die nachfolgende Zeitspanne, wobei vorausgesetzt wird, daß innerhalb eines Rahmens die Gesamtmenge der gespeicherten Bits gleich der Menge der abgegebenen Bits ist Der Kodierer C2 erfährt vom Speicher Mi über die Verbindung 12 die Menge der Bits für jede Zeitspanne und ist somit in der Lage, den Kodiervorgang korrekt auszuführen.

Wie erinnerlich sein wird, ist beim beschriebenen

Beispiel die Zahl der für jede der drei Zeilspannen n₂T.

Ί η,Γ. tu T bestimmten Bits gleich 10. Die Funktion des Speichers M 1 ist somit bei diesem Beispiel überflüssig.

Der Kodierer C2 kann indessen verwendet werden, wenn aus den oben beschriebenen Gründen eine Kodierung der Informationsbits gefordert wird.

ίο Für die Zeitspanne n₂T wurde gemäß Fig.4 die

folgende zusätzliche Bitserie für die Übertragung angenommen:

lOOItlOlOI.

Die Vorgänge zur Durchführung der Modulation der modulierbaren Signalbilder mit den den zusätzlichen informationssymbolen entsprechenden Signalbildern entsprechen vollkommen den Vorgängen, die für die Bits des RahmcnsynchronworK unter Bezugnahme aul

Fig.6 beschrieben wurden. Die einzigen unterschiede liegen ersichtlich in folgendem:

— zwecks Allgemcingültigkeit wurde für das Signal 10 ein formal unterschiedlicher Verlauf angenommen, und als Folge hiervon ändert sich die zeilliche Stellung der Impulse des Signals 9;

— die Serie der zusätzlichen zu übertragenen Bits ist unterschiedlich, somit unterscheidet sich drr Verlauf deE .Signals 17.

Als Folge dieser Vorgänge werden aus den gleichen Gründen wie aus den im Zusainmenhang mit Fig.6 dargelegten Gründen die Signalbilder der Signale 19,20 und das Signalbild des Signals 21 erhalten.

Im folgenden werden die empfängcrseitigen Vorgänge im Zusammenhang mil F i g. 2 und den F i g. 3b, 5, 7 und 8 unter der Annahme beschrieben, daß das am Leiter 21 (Fig.2) des Senders auslaufende Signal über den Leiter 22 empfangen wird.

Zunächst wird der Empfang des Rahmensynchronworts gemäß F i g. 7 betrachtet. Der Verlauf des Signals 22 trägt die Information des Rahmensynchronworts, die der Information des Hauptsignals hinzugefügt ist. Es wird zunächst angenommen, daß sich der Empfänger bereits im Zustand der normalen Rahmensynchronisation befindet, also im stetigen Zustand. Außerdem wird angenommen, daß das Synchronwort während dieser speziellen Empfangsphase nur zur Überprüfung und Versicherung dieses Zustands der normalen Ausrichtung verwendet wird. Später wird gezeigt, wie der Empfänger den Zustand der fehlenden Ausrichtung entdeckt und den stetigen Zustand wiederherstelle

Die Takt-Synchronisierschaltung RS2 (Fig.2) leitet aus dem Signal am Leiter 22 das Taktsignal mit einer Periode gleich der Symbolperiode des Hauptinformationssignals ab und gibt es über den Leiter 23 an die Entscheidungsschaltung CD und an den Zähler CL 2 ab. Gemäß den obigen Annahmen sendet der Zähler CL 2, der vom Signal am Leiter 23 getaktet wird, über den Leiter 27 einen ersten Impuls, der in F i g. 3 in der Zeile des Signals 27 gestrichelt eingezeichnet ist und der in der Schaltung gemäß Fi g. 2 über das ODER-Glied Pl den Multivibrator F2 erreicht, dessen Ausgang daraufhin eine boolesche 1 abgibt Der Impuls am Leiter 27 dient außerdem als Speicherbefehl im Pufferspeicher M5 für die dort eingangsseitig anliegende, vom Speicher M3 kommende Information.

Der vom Multivibrator F2 ausgangsseitig erzeugte

boolesche Wert I läuft über den Leiter 39 zur logischen Schaltung LA und außerdem als Durchsteuersignal zum UND-Glied P 4.

Als Folge des Taktsignals am Leiter 23 und mit geringer Verzögerung in bezug zum Impuls am Leiter 27 gibt der Zähler CL 2 über den Leiter 30 eine boolesche 1 ab, die sich bis zum Ende der 2'.citspanne n_t T (F i ρ 3b, 7) nicht mehr ändert. Auf diese Weise wird die dent Rahmensynchronwort zugeordnete Zeitspanne erkannt. Die am Leiter 30 (F i g. 2) liegende boolesche 1 wird zur logischen Schaltung LA und als Durchsteuersignal zum UND-Glied P2 geleitet.

Aufgrund der oben erläuterten Annahme befindet sich die logische Schaltung LA anfänglich im Zustand I a (Fig.8). Da sie nun über den Leiter 30 (Fig. 2) eine boolesche 1 und über den Leiter 39 eine boolesche 1 empfängt, gelangt sie unabhängig davon, welches Signal am Leiter 42 anliegt, zum Zustand 2a entsprechend dem mit WX gekennzeichneten Pfeil. Diese Änderung entspricht dem Beginn der Zeitspanne n\ T. ω

Aufgrund des von der Synchronisierschaltung RS 2 empfangenen Taktsignal und des vom I.eiler 22 abgenommenen Signal erkennt die Entscheidungsschallung CD(Fig. 2) die modulierbaren Signalbilder und gibt auf einem Leiter 24 einen Impuls in zeitlicher Übereinstimmung mit jedem soeben festgestellten modulierbaren Signalbild ab. Zusätzich gibt die Entscheidungsschaltung CD am Leiter 25 einen Impuls in zeitlicher Übereinstimmung mit jedem modulierbaren Signalbild, das als Folge der Modulation tatsächlich mit dem booleschen Wert 1 modifiziert worden ist, wie in i i g. 7 in den Zeilen der Signale 24,25 d.irgestellt ist.

Der erste Impuls am Leiter 24 (F i g. 2, 7) bewirkt die Verschiebung eines Bits im Register R 3 und das anschließende Laden des booleschen Pegel·.·,der an dem mit dem Leiter 25 verbundenen Eingang anliegt, im vorliegenden Fall des booleschen Werts 1 in die erste Speicherzelle. Der Impuls am Leiter 24 erreicht außerdem den Zähler CC2, er bleibt jedoch unausge· nützt, da gemäß dem Signal 35 in Fi g. 7 angenommen 4!) wurde, daß der Zähler CC2 bereits seinen höchsten Zählwert erreicht hat, der beim beschriebenen Beispiel 10 beträgt.

Der erste Impuls am Leiter 24 erreicht außerdem über das UND-Glied PX, das durch den booleschen Wert 1 am Leiter 25 durchgeschaltet ist, weiterhin über den Leiter 18 und das durch das Signal am Leiter 39 bereits durchgeschaltete UND-Glied P4 sowie den Leiter 40 das Register R2. Er bewirkt in Λ2 das Verschieben einer Position zum Ausgang der gespeicherten Bilkonfigurationen und das folgende Laden der Bitkonfiguration, die an dem Eingang anliegt, der über die Verbindung 29 mit dem Zähler CL 2 verbunden ist Diese Konfiguration entspricht beim beschriebenen Beispie! der Zahl »2«, wie in F i g. 7 dargessellt ist

Der Impuls am Leiter 25 erreicht außerdem den Speicher Λ/3, wird jedoch hierin nicht gespeichert, da in dieser Phase der Speicher M3 nicht durch das Signal auf der Verbinung 35 adressiert wird. Dies be:ruht darauf, daß, wie gesagt, der Ausgangswert 10 des Zählers CCT. auf der Verbindung 35 keiner Adresse im Speicher M3 entspricht der gemäß den gemachten Voraussetzungen aus Zellen besteht die mit Adressen 0 bis 9 bezeichnet sind.

Der zweite Impuls des Signals am Leiter 24 bewirkt die gleichen Veränderungen wie der erste, mit der einzigen Ausnahme, daß er in das Register R 3 eine boolesche 0 einschreiben läßt, da in zeitlicher Übereinstimmung mit diesem zweiten Impuls kein Impuls am Leiter 25 vorhanden ist

Der dritte Impuls am Leiter 24, der von einer 0 abhängt, verhält sich genau gleich wie der zweite Impuls.

Der vierte Impuls am Leiter 24, der zeitlich übereinstimmend mit dem Wert »8« auf der Verbindung 29 auftritt, trifft außerdem mit dein zweiten Impuls am Leiter 25 zusammen, da gleichzeitig ein Symbol 1 der zusätzlichen Information empfangen wird.

Da im festen Teil des Synchronworts beim beschriebenen Beispiel zwei t vorhanden sind, besteht das Register R 2 aus nur zwei Speicherstellen. Der zweite Impuls am Leiter 25 bewirkt also in R2 eine Verschiebung des zuvor gespeicherten Werts »2« zu dem an die Verbindung 41 angeschlossenen Ausgang, und bewirkt das gleichzeitige Laden des eingangsseitig auf der Verbindung 29 liegenden Werts »8«.

Der vierte Impuls am Leiter 24 bewirkt im Register R3 das Verschieben der gespeicherten Sits urn cine Stelle und das anschließende eingangsseitige Laden der booleschen i vom Leiter 25. Am Ausgang von R 3 liegt also auf der Verbindung 31 die Bitkonfiguration 1001. die dem festen Teil des Synchronworts entspricht. Der Komparator CFl identifiziert diese Konfiguration und sendet ausgangsseitig über den Leiter 32 einen Impuls, der über das bereits durchgeschaltete UND-Glied P2. den Leiter 33, das ODER-Glied P3 und den Leiter 34 jeweils als Rückstellsignal zum Zähler CC2 und zum Speicher M 3 gelangt. Dieser gleiche vom Komparator CFl über den Leiter 32 abgegebene Impuls gelangt außerdem zum Multivibrator F2 und bewirkt hierin, daß dessen am Leiter 39 liegendes Ausgangssigna! vom booleschen Wert 1 zum booleschen Wert 0 umschaltet, wie in der Zeile des Signals 39 in Fi g. 7 erkennbar ist. Die nun am Leiter 39 liegende boolesche 0 sperrt das UND-Glied P4 und wird außerdem zur logischen Schaltung LA geleitet.

Zu dieser Zeit empfängt die logische Schaltung LA vom Leiter 30 eine 1 und vom Leiter 39 eine 0 und wechselt vom Zustand 2a (Fig.8) zum Zustand 3a. Unabhängig davon, weichen booleschen Wert sie vom Leiter 42 empfängt. Der Zustand 3a bedeutet also, daß der feste Teil des Synchronworts korrekt empfangen worden ist und daß auf den Empfang des variablen Teils gewartet wird.

Der fünfte Impuls des Signals 24 (F i g. 7) bewirkt, daß der Zähler CC2 (Fig.2) um eine Einheit weiterzählt und von »0« auf »1« kommt Da am Leiter 25 zur Zeit dieses fünften Impulses eine boolesche 0 liegt, wird in der ersten Zelle des Speichers M3, der die Adresse 0 entspricht eine boolesche 0 gespeichert. Außerdem erreicht der fünfte Impuls am Leiter 34 das Register R 3 und bewirkt hierin eine Verschiebung der darin gespeicherten Bits zum Ausgang zu und das folgende Laden einer 0 in seine erste Eingangszelle. Die resultierende Bitkonfiguration, die auf der Verbindung 31 am Ausgang des Registers R3 auftritt, entspricht keiner vorgegebenen Konfiguration und bleibt deshalb unausgewertet

Für die folgenden am Leiter 24 liegenden Impulse bis zum Ende der Zeitspanne n\ T, das durch die Änderung des Signals am Leiter 30 von 1 nach 0 markiert ist, verhält sich das Register R 3 gleich wie im Fall des fünften Impulses. Weiterhin bewirkt der sechste Impuls am Leiter 24 das Weiterzählen von CC2 um eine Einheit zu einem Zählwert »2«. Da in diesem Fall eine boolesche 1 am Leiter 25 liegt, wird die boolesche 1 in

909 612/483

die der Adresse 1 entsprechende /.eile des Speichers M 3 eingespeichert.

Am Ausgang von /V/3 auf der Verbindung 36 liegt nun die Binärkonfiguration von IO Bits: 0100000000, die im Binärkode der Zahl »2« gleichwertig ist. Die ersten sechs Ziffern dieser Konfiguration gelangen über den möglicherweise vorhandenen Dekoder C4, der nur dann da ist, wenn senderseitigder Kodierer Cl (Fig. 1) verwendet 'Vtrd, und über die Verbindung 38 zum Komparator CF2, der gleichzeitig von seinem anderen, an die Verbindung 41 angeschlossenen Eingang eine identische Konfiguration vom Register R 2 empfängt.

Aufgrund der Identität der beiden Konfigurationen fibt der Komparator CF2 ausgangsseitig über den Leiter 42 an die logische Schaltung LA eine boolesche 1 •b. Die logische Schaltung LA₁ die sich im Zustand 3a (F i g. 8) befunden hat, empfängt nun vom Leiter 42 eine I, vom Leiter 30 eine 1 und vom Leiter 39 eine 0. Sie •mpfängl also die Konfiguration 101, die ersichtlich in der Konfiguration 10A"enthalten ist. und verbleibt somit fcn Zustand 3a.

Die folgenden Impulse am Leiter 24 vom siebten bis einschließlich zum zehnten Impuls bewirken jeweils •ine Erhöhung des Zählwerts im Zähler CC2 um eine Einheit und die Speicherung einer booleschen 0 im Speicher M3 in den jeweils durch diese Impulse •dressierten Zellen, wobei die Vorgänge gleich den eben beschriebenen Vorgängen sind.

Im einzelnen erreicht beim zehnten Impuls am Leiter 14 der Zähler CC2 den Wert »6«, der ausgangsseitig auf der Verbindung 35 zum Speicher M3 und zum Impulsgenerator GP2 gelangt. Es sei erwähnt, daß auch die früheren von CC2 erreichten Zählwerte ausgangsleitig über den Leiter 35 an GP 2 abgegeben worden lind, in diesem jedoch keinerlei Folgen ausgelöst haben, da der Wert niedriger als 6 war, also niedriger als die Bitzahl des veränderlichen Teils des Synchron worts.

Der Impulsgenerator GP2, der von der Verbindung 35 eine Binärkonfiguration gleich der Zahl »6« empfangen hat, gibt ausgangsseitig über den Leiter 37 tinen Impuls ab, der von der Verzögerungsstrecke L 2 verzögert und anschließend über den Leiter 44 zu den Verknüpfungsgliedern P5 und Pl geleitet wird. Am UND-Glied PS übt der Impuls vom Leiter 44 zu dieser Zeit keine Wirkung aus, da PS durch das an seinem lweiten, mit dem Leiter 45 verbundenen Eingang anliegende Signal gerade gesperrt ist- Indessen wird der Impuls vom Leiter 44 über das ODER-Glied Pl zum Leiter 49 und weiter zum bistabilen Multivibrator F2 ibertragen, dessen am Leiter 39 auftretendes Ausgangs-•ignal hierdurch zum booleschen Wert 1 wird. Diese boolesche 1 am Leiter 39 wird als Durchsteuersignal aum UND-Glied PA, geleitet und erreicht außerdem die togische Schaltung LA, in der sie das Wechseln vom Zustand 3a (Fig.8) zum Zustand 4a bewirkt, gemäß dem mit der Konfiguration 111 gekennzeichneten Pfeil.

Der Zustand 4a der logischen Schaltung LA bedeutet, daß das gesamte Synchronwort nun bereits empfangen worden ist und der synchrone oder Ausrichtungszustand bestätigt ist Diese Situation ändert sich nicht bis zum Ende der Zeitspanne n\T, da eine Änderung des Zustandes 4a zum Zustand la (Fig.8) nur dann stattfindet, wenn die logische Schaltung LA vom Leiter 30 eine boolesche 0 empfängt, was, wie dargelegt, dem Ende der Zeitspanne πι Tentspricht

Die unmittelbar folgende Zeitspanne /72 7" trägt die zusätzliche Information, die durch den irn folgenden beschriebenen Vorgang extrahiert wird. Während dieser Phase sind nur die folgenden Schaltungsblöcke gemäß Fig. 2 beteiligt: RS2. CD, CL2, P3, CC2, M3, M4, C3, M5. Die Funktion der Blöcke RS 2, CD und CL 2 ist identisch der Funktion, die bereits im Zusammenhang mit der Zeitspanne n\ T beschrieben worden ist.

Der erste am Leiter 26 auftretende Impuls (Fig. 3b) wird über das ODER-Glied P3 (F i g. 2) und den Leiter 34 zum Zähler CC2 und zum Speicher M3 geleitet und bewirkt deren Rückstellung. Der erste Impuls am Leiter 24, also der erste in F i g. 5 nicht gestrichelt eingezeichnete Impuls des Signais 24, bewirkt im Zähler CC2 das Weiterzahlen um eine Zähleinheit: da gleichzeitig mit diesem ersten Impuls am Leiter 25 eine boolesche I

lr> vorhanden ist (Fig. 5), wird in der ersten Zelle des Speichers M3, der die Adresse 0 entspricht, eine boolesche I gespeichert.

In gleicher Weise ergibt sich für sämtliche übrigen Impulse am Leiter 24 einschließlich des zehnten Impulses jedesmal ein Weiterzählen um eine Rinhril im Zähler CC2 und die Speicherung des booleschen Werts am Leiter 25 in den nachfolgenden Zellen des Speichers M 3 gemäß deren Adressierung.

Beim elften Impuls steht der Zähler CC2 am Zählwert 10, der seine höchste Zählkapazität darstellt und dem keine Speicheradresse für den Speicher M3 entspricht. Wie beschrieben, bewirken die nachfolgenden Impulse bis zum Ende des Intervalls ihT keine Veränderung im Zähler CC2 mehr, so daß keine

JO Einspeicherung mehr im Speicher /V/3 stattfindet.

Der zweite Impuls am Leiter 27, der in Fig. 3b in der Zeile des Signals 27 als erster nicht gestrichelt eingezeichneter Impuls dargestellt ist, bewirkt das Einspeichern der Binärkonfiguration, die am mit dem

J5 Speicher M 3 verbundenen Eingang des Speichers MS anliegt, in den Speicher M 5 über die Verbindung 36 und gegebenenfalls den Dekoder C3.

Die Abgabe der im Speicher MS gespeicherten Bits an den Ausgangsleiter 50 der Vorrichtung erfolgt während der nachfolgenden Zeitspanne njTin zeitlicher Übereinstimmung mit dem dritten Impuls am Leiter 28, also dem zweiten in Fig. 3b nicht gestrichelt eingezeichneten Impuls. Der erste nicht gestrichelt eingezeichnete impuls des Signals am Leiter 28 dient der Emission der vorher gespeicherten Bits, die sich auf die letzte Zeitspanne des vorhergehenden Rahmens beziehen.

Die Darlegungen für die Zeitspanne n{T gelten analog auch für die übrigen Zeitspannen ηιΤ,ηιΤ.

Wie dargelegt, befindet sich im stetigen Zustand bei erkannter Rahmensynchronisation und in jeder der Zeitspannen, die nicht für das Synchronwort vorgesehen sind, die logische Schaltung LA im Zustand la (F i g. 8). Zu Beginn der für das Synchronwort bestimmten Zeitspanne wechselt, wie beschrieben, die logische Schaltung LA in den Zustand 2a über, der der Phase des Wartens auf den festen Teil des Synchronworts entspricht, wobei sie dem mit WXbezeichneten Pfeil folgt.

Ist dieser feste Teil korrekt empfangen worden und vor dem Ende der Zeitspanne niTdie dem Synchronwort zugeordnet ist, also während der Zeitspanne, zu der eine boolesche 1 am Leiter 30 liegt, im Komparator CFl (Fig.2) erkannt worden, was dazu führt, daß am Leiter 39 eine boolesche 0 auftritt, so wechselt die logische Schaltung LA entsprechend dem mit 10Λ" bezeichneten Obergangspfei! in den Zustand 3a (F i g. 8). Solange diese Identifizierung nicht erfolgt, wird der

Zustand 2a für die gesamte Dauer der Zeitspanne /Ji T gemäß dem Pfeil 1ΙΛ" unverändert beibehalten. Am Ende dieser Zeitspanne, das durch den Übergang des Signals aiii Leiter 30 von 1 nach 0 gekennzeichnet ist, geht LA, wenn die Identifizierung nicht stattgefunden hat, entlang dem mit OXX gekennzeichneten Pfeil in einen Zustand 1/1 über.

Der Zustand IfI kann auch vom Zustand 3a aus erreicht werden, der dem Wartezustand auf dem variablen Teil des Synchronworts entspricht, und zwar in Befolgung des mit 0\X bezeichneten Pfeils im Fall, daß nach dem Empfang aller Bits des variablen Teils des Synchronworts dieser variable Teil nicht als korrekt erkannt worden ist. Der Zustand 1/1 bedeutet, daß eine der Zeitspanne ti\T folgende Zeitspanne erreicht worden ist und daß während dieser Zeitspanne n\Td\e Rahmenausrichtung nicht bestätigt worden ist. Der Zustand 1/1 wird bis zum Beginn einer Zeitspanne n\'T (Fig. 3) beibehalten, zu der das Synchronwort des nachfolgenden Rahmens des zusätzlichen Informationssignals erwartet wird.

Änderungen innerhalb eines Dreiecks, dessen Ecken die Zustände \f\.2f\ und 3/1 (Fig. 8) darstellen, finden in derselben Weise statt, wie sie für die Übergänge innerhalb des Dreiecks beschrieben wurden, dessen Ecken die Zustände la, 2a und 3a sind. Aus diesen Gründe haben die Übergangspfeile die gleichen Kennzeichnungen.

Aus dem Dreieck 1/1, 2/1, 3/1 fährt der Weg über einen mit 111 bezeichneten Übergangspfeil zum Zustand 4a im Fall, daß während der Zeitspanne n\'T (Fig. 3) das Synchronwort identifiziert worden ist. Andernfalls wird ein weiteres, in Fig.8 nicht mehr dargestelltes Dreieck mit Ecken 1/2, 2/2, 3/2 erreicht. Von diesem Dreieck kann die Schaltung LA in gleicher Weise zum Zustand 4a übergehen, sofern während einer Zeitspanne n\"T, die der Zeitspanne n\'T (Fig.3) zeitlich in der Reihenfolge folgt, das Synchronwort identifiziert worden ist. Andernfalls geht die Schaltung zu einem dritten Dreieck über usw„ bis eine gegebene Zahl öl aufeinanderfolgender Zeiten erreicht worden ist, ift denen das Synchronwort nicht identifiziert worden ist. nämlich bis zu einem Dreieck mit Ecken l/<x, 2/a, 3/λ. Aus diesem letzten Dreieck ist das Wechseln zum Zustand 4a in der gleichen Weise möglich wie bei den vorher beschriebenen Fällen, außerdem kann zu einem Zustand Ir gewechselt werden, der zu einer Phase »Synchronisierungssuche« gehört.

Im Zustand Ir der logischen Schaltung LA ist der Empfänger außer Synchronisation. Die Schaltung LA nimmt also den Zustand der Suche nach der Rahmenausrichtung an. Sie hat als Führung hierfür das einzige Element, das sicher in einem Teil des einlaufenden Signals enthalten sein muß, nämlich den festen Teil des Synch-onworts. Die Schaltung LA wird nun auf eine solche Steuerung des Empfängers organisiert, daß dieser diesen festen Teil im ankommenden Signal unabhängig von der Zählstellung des Zählers CL 2 erkennt

Im einzelnen gibt die logische Schaltung LA (F i g. 2) im Zustand Ir über den Leiter 45 an die UND-Glieder P5 und P6 eine boolesche 1 zu deren Durchschaltung ab. Das UND-Glied P 4 wird durch eine boolesche I am Leiter 39 ausgangsseitig vom Multivibrator F2 durchgeschaltet als Ergebnis der Tatsache, daß nach jedem das Ausgangssignal von F2 auf eine boolesche 0 bringenden Impuls am Leiter 32 notwendigerweise mindestens ein Impuls vom Leiter 49 folgt, der seinerseits das Ausgangssignal von Fl auf einp boolesche 1 bringt. Dieser Impuls am Leiter 49 trifft über das ODER-Glied Pl entweder vom Leiter 27 oder vom Leiter 44 im Rahmen von bereits beschriebenen ι Vorgängen ein.

In diesem Zustand arbeiten die Schaltungen CC2, P3, P2, R3, CFi. CP2, Ll, PT, F2, PX, P4, l<2, C4 und M3 in der bereits beschriebenen Arbeitsweise im stetigen Zustand, also im Zustand der normalen

ίο Rahmenausrichtung. Hierbei erreichen die Impulse vom Leiter 24 in zeitlicher Übereinstimmung mit dem Empfang der Symbole 1 der zusätzlichen Information über das UND-Glied Pl, den Leiter 18, das UND-Glied P 4, den Leiter 40, das UND-Glied P6 und den Leiter 47 auch den Zähler CL2als Rückstellsignale.

Als Folge der Rückstellung des Zählers CL 2 tritt am Leiter 30 eine boolesche 1 auf, die für die logische Schaltung LA den Übergang vom Zustand Ir(Fi g. 8) zu einem Zustand 2r mit sich bringt, entsprechend einem

mit 1IX bezeichneten Übergangspfeil. Unmittelbar vor jeder Rückstellung des Zählers CL 2 liegt auf der Verbindung 29 eine Bitkonfiguration, die die Zahl der Symbole der Hauptinformation angibt, die seit dem Empfang des letzten Symbols t der zusätzlichen Information aufgetreten sind. Diese Konfigurationen werden in den Zellen des Registers R 2 jeweils zeitlich übereinstimmend mit dem Empfang eines folgenden Symbols 1 der zusätzlichen Information gespeichert und werden so, wie sie eintreffen, zum an die Verbindung 41

jo angeschlossenen Ausgang verschoben bis zum Zeitpunkt, zu dem der Komparator CFI den festen Teil des Synchronworts erkennt.

Unter idealer Verfolgung des Wegs des mit WX bezeichneten Pfeils verbleibt die logische Schaltung LA im Zustand 2r (Fig.8), solange die boolesche 1 am Leiter 30 liegt und das Signal am Leiter 39 auf 1 gehalten wird.

Im Fall, daß innerhalb einer Zeit mit der Dauer der Zeitspanne n\T, beginnend vom Zeitpunkt, zu dem die logische Schaltung LA den Zustand 2r erreicht hat, kein Empfang einiger Symbole ι der zusätzlichen Information stattfindet — was auch die Möglichkeit ausschließt, daß innerhalb des empfangenen Signals der feste Teil des Synchronworts, nämlich 1001, erkannt wird — geht

die logische Schaltung LA vom Zustand 2r ülxr den Pfeil OXX zum Zustand Ir zurück, da das Signal am Leiter 30 von der booleschen 1 nach 0 wechselt.

Der Übergang vom Zustand 2rzu einem Zustand 3r über einen durch \0X gekennzeichneten Übergangspfeil erfolgt dann, wenn der feste Teil des Synchronworts vom Komparator CFl (Fig. 2) erkannt worden ist. In diesem Fall sendet CFl üer den Leiter 32 einen Impuls, der das Ausgangssignal des Multivibrators F2 am Leiter 39 auf eine boolesche 0 bringt. Diese 0 am Leiter 39 sperrt das UND-Glied P4, was den mit dem Leiter 40 verbundenen Ausgang abtrennt und so verhindert, daß der Zähler CL 2 weiterhin zurückgestellt wird, daß neue Binärkonfigurationen in das Register R 2 eingespeichert werden und folglich, daß die

b0 bereits vorher eingespeicherten Konfigurationen verschoben werden.

Die Rückkehr vom Zustand 3r zum Zustand Ir (F i g. 8) ist entlang einem Pfeil OXX möglich, sofern nicht mindestens sechs Symbole der zusätzlichen Information empfangen worden sind, bevor eine Zeit gleich der Dauer der Zeitspanne π\ Τ verflossen ist beginnend vorn Zeitpunkt, zu dem der Zähler CL 2 das letzte Mal zurückgestellt worden ist.

Im Zustand 3r werden die ersten sechs empfangenen Bits der zusätzlichen Information in den ersten sechs Zellen des Speichers M3 gespeichert Wie gesagt, entsprechen diese Bits dem veränderlichen Teil des Synchronworts und geben die Zahl der Symbole der > Hauptinformatior an, die zwischen dem Beginn des Zusatz-Rahmens un dem ersten Symbol der Hauptinformation, das einem modulierbaren Signalbild entspricht, übertragen werden, wobei dieses erste Symbol in diesem Fall moduliert ist, um die erste ! des festen Teils des Synchronworts zu übertragen.

Nach dem Einspeichern des sechsten dieser sechs Bits in den Speicher M3 erzeugt, wie beschrieben wurde, der Impulsgenerator GP2 einen Impuls am Leiter 37 für die 'verzögerungsstrecke L 2. π

Über die Verbindung 36, den möglicherweise vorhandenen Dekoder CA und die Verbindung 38 v/ird die Konfiguration dieser sechs in MZ gespeicherten Bits zum Addierer AD übertragen, der vom Register R2 über die Verbindung 48 die im vorhergehenden Zustand .·< > 2r gespeicherten Binarkonfigurationen empfängt. Die Summe dieser Konfigurationen entspricht der Zahl der Symbole der Haup'information. die /wischen der ersten und der let/ten 1 des festen Teils des Synchronworts gesendet «.orden sind. Der Addierer AD summiert die r> von den Konfigurationen aut den Verbindungen 48 und 38 dargestellten Zahlen und gibt das Ergebnis über die Verbindung 43 an den /ahler Cl. 2 ab. Die Summe gibt d " /ahl der Symbole der Hauptinformaiion an. die /wischen dem Beginn des zusätzlichen Informationsrah- in mens und der letzten Ruckstellung des Zahlers Cl. 2 gesendet worden sind.

Der vom Impulsgenerator GP2 am Leitet 37 erzeugte Impuls wird /um Leiter 44 mit einer von dei Verzögerungsstrecke 1.2 bestimmten Verzögerung r. übertragen, so daß der Addierer AD die Summieiung korrekt durchführen kann. Der Impuls vom Leiter 44 erreicht über das UND-Glied P5 und den Leiter 46 den Zähler Cl. 2 und bewirkt hierin eine Erhöhung über das in Gang befindliche Zählen hinaus um einen Wert gleich v> dem Wert der Zahl, die durch die Binärkonfiguration auf der Verbindung 43 angegeben wird. Auf diese Weise ist der Zähler CL 2 auf den tatsächlichen Anfang des Rahmens der zusätzlichen Information abgestimmt worden und ist somit mit dem Zähler Cl. 1 (F ι g. I) auf -r. der Senderseite synchronisiert.

Der soeben erläuterte Ausgangsimpuls der Verzöge rungsstrecke 1.2 am Leiter 44 trifft auch über das ODER-Glied P7 und den Leiter 4& am Multivibrator F2 etn und bringt dessen Ausgangssignal am Leiter 39 auf ><i eine boolesche 1. Infolgedessen wechselt die logische Schaltung LA entsprechend dem mit 11X bezeichneten Übergangspfeil vom Zustand 3r zu einem Zustand 4r (Fig. 8), der der Bedingung entspricht, daß, obwohl man sich noch in der Zeitspanne /Ji Tbefindet, die Suchphase >> für das Synchronwort als beendet angesehen werden kann.

Am Ende der Zeitspanne n< Γ wechselt das Signal am Leiter 30 von der booleschen I nach 0, so daß die logische Schaltung LA vom Zustand Ar zu einem mi Zustand \p 1 überwechselt.

Innerhalb eines Dreiecks mit Ecken Ip 1, 2p 1 und 3p I finden Übergänge riach den gleichen Vorgängen statt, die bereits für die Übergänge innerhalb des Dreiecks mit den Ecken la, 2a und 3a beschrieben worden sind. Die Übergangspfeile sind deshalb mit gleichen Bezeichnungen versehen. Die einzigen Unterschiede liegen darin, daß ein mögliches Verlassen dieses Dreiecks nun zum Zustnnd Ir oder zu einem Zustand 4p 1 erfolgt.

Das Verlassen zum Zustand Irfindet dann statt, wenn die Ausrichtung immer noch innerhalb der für das Synchronwort vorgesehenen Zeitspanne nicht bestätigt worden ist. Befindet sich also beispielsweise das System im Zustand 2p 1, wartet es also auf den Empfang des festen Teils des Syiichronworts, und endet dann die betreffende Zeitspanne, bevor die Identifizierung erfolgt, so findet der Wechsel zum Zustand ir entlang dem mit OXXbezeichneten Pfeil statt. Befindet sich das Sysem im Zustand 3p 1, wartet es also auf den Empfang des veränderlichen Teils des Synchronworts, und endet sodann die betreffende Zeitspanne nach Empfang aller sechs Bits dieses veränderlichen Teils, ohne daß die Ausrichtung bestätigt worden ist, da einige Differenzen im Hinbück auf die erwarteten Bits aufgetreten sind, so erfolgt der Übergang 3p 1 zum Zustand lrdem mit 01X bezeichneten Pfeil.

Der Übergang vom gleichen Zustand 3p 1 zum Zustand 4p 1 folgt dem mit 111 bezeichneten Pfeil und findet statt, wenn innerhalb der für die Ausrichtung vorgesehenen Zeitspanne nach Empfang aller sechs Bits des variablen Teils des Synchronworts eine Bestätigung der Ausrichtung oder Synchronisation als gegeben angesehen werden muß. Ist jedoch aus irgendwelchem Grund nach der Ausrichtungs-Zeitspanne die Zahl der empfangenen Bits kleiner als sechs, so wechselt die Schaltung LA entsprechend dem Pfeil 0OX wieder /um Zustand Ip 1.

Vom Zustand 4p 1 führt eine Änderung zu einem Zustand Ip 2. der /ur einfacheren Darstellung in Fig. 8 nicht eingezeichnet ist. Nach Erreichen eines in der Figur zur Vereinfachung nicht dargestellten Zustands dreiecks mil Ecken Ip 2. 2p 2 und 3p 2 kann dices Zustandsdreieck durch Wechseln von Zustand 3p 2 zu einem Zustand 4p 2 verlassen werden, der dem Zustand 4p 1 gleicht, von wo aus ein weiteres Dreieck von Zuständen Ip 3.2p 3. 3p 3 erreicht werden kann usw., bis zum Eintritt in ein Dreieck mit Zuständen Xp ß, 2p/? und 3p β als Ecken Der Übergang von einem. Dreieck zum nächsten über die Zwischen/ustände 4p 1 ..4p(j8- I) erfolgt jeweils im Fall, daß die Ausrichtung bestätigt worden ist. Andernfalls wird der Zustand Ir wieder eingenommen.

Die Serie der β Dreiecke wurde so gewählt, daß ffmal die Bestätigung der Ausrichtung erhalten wird, bevor diese als endgültig gesichert angenommen wird und der durch den Zustand 4a gekennzeichnete stetige Zustand eingenommen wird.

In Übereinstimmung mit jedem der im Zusammenhang mit F i g. 8 untersuchten Zustände gibt die logische Schaltung LA (Fig. 2) ausgangsseitig über den Leiter 45 eine I ab. wenn sie sich in einem der Synchronisierungssuchzustände Ir. 2r und 3r befindet, und gibt in allen anderen Fällen eine 0 ab. In den drei Fällen, in denen LA eine I abgibt, sind die UND-Glieder P5 und Pb durchgeschaltet und ermöglichen entsprechende Rückstellungen und die Zählwerterhöhung des Zählers Cl. 2.

Wie gesagt, bezieht sich das beschriebene spezielle Beispiel auf den einfachen Fall, daß die zusätzliche Information durch einen Fluß binärer Symbole gesendet Wird, jedoch ist die Ausdehnung auf Symbole, die zu einem Alphabet beliebiger Dimension gehören, also auf ein System mit einer beliebigen Menge verschiedener Symbole, für den Fachmann nach Studium der gegebenen Beschreibung möglich. Es ist hierfür keine Änderung der beschriebenen Schaltungen erforderlich.

27 [7 163

Beim beschriebenen Beispiel wird de- Signalverlaif des Hauptinformationssignals durch eine Impulsfolg; erhalten, deren Impulse jeweils 1 :1 den einzelne ι Symbolen, also Elementen des gegebenen Alphabet; zugeordnet sind. Bekanntlich ist ein Alphabet durci seinen Zeichenvorrat, also durch die Zahl seine" unterschiedlichen Elemente hinreichend Destimmt Dieser Zeichenvorrat des Hauptinformationssignals besteht aus vier Symbolen, während der Zeichenvorrat de·; Alphabets des zusätzlichen Informationssignals ar^

Ausgang der Quelle SS aus 2'" Symbolen besteht, die jeweils durch eine Folge von 10 Bits dargestellt sind.

Beim beschriebenen Beispiel sind die den Symbolen des Hauptinformationssignals zugeordneten Signalbilder Rechteckimpulse gleicher Dauer Tund unterschiedlicher Spannungshöhe, Die einzelnen Bits des zusätzlichen Informationssignals werden durch Veränderung der die extremen Spannungshöhen aufweisenden Rechteckimpulse des Hauptinformationssignals übertragen.

Hierzu 8 Bl itt Zeichnungen

Claims (1)

1. Patentansprüche

   1. Verfahren zum Hinzufügen und Abnehmen eines zusätzlichen digitalen Informationssignais in ein bzw. von einem ebenfalls digitalen Hauptinformationssignal bei einer mehrpegeligen Digitalübertragung, dadurch gekennzeichnet, daß man das Hinzufügen senderseitig durch Amplitudenänderungen einigerden Digitalsymuolen des Hauptinformationssignals zugeordneter Signalbilder, die aus solchen Signalbildern, die den für das Hauptinformationssignal vorgesehenen Extrempegel haben und als »mcidulierbare Signalbilder« bezeichnet werden, ausgewählt sind, ohne Störung des Hauptinformationssiginals durchführt und daß man zum empfängerseiiigen Abnehmen diese Änderungen an einem beliebigen Punkt des Hauptinformations-Signalwegs ohne Bewirken einer Störung desselben feststellt.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daö man zum Hinzufügen des zusätzlichen Informationssignals folgende Veriahrensschritte durchführt:

   — man stellt die Anwesenheit der modulierbaren Signalbilder innerhalb des Hauptsignals fest;

   — man ordnet das zusätzliche Informationssignal in einer Serie von Rahmen an, die je eine gegebene Anzahl von Informationskanälen und ein Synchronwort enthalten, das von einem für alle in Rahmen gleichen festen Teil und von einem veränderlichen Teil gebildet wird, der für jeden Rahmen .'. e Zahl der Symbole des Hauptinformationssignals anfibt, dl· zwischen dem Anfangs/eitpiinkt diese«. Rahmens und dem Zeit- r> punkt übertragen werden, /r welchem das erste modulierbare Signalbild festgestellt wird·

   — man legt innerhalb jedes Rahmens die Zuord nung /wischen den digitalen Symbolen des zusätzlichen Signals und den modulierbaren Signalbildern fest.

   — man bewirkt die Änderung der Amplitude jedes modulierbi.ren Signalbilds durch die Summierung diese·· Signalbildes mit einem entsprecher den. einem Symbol der zusätzlichen Information 4> zugeordne en Signalbild. das als »zusätzliches Signalbild« bezeichnet wird.

   3. Verfahren nach Anspruch 1. 2. dadurch gekennzeichnet, daß man zum Abnehmen des zusätzlichen Informationssignals folgende Verfah- vi rensschntte durchführt:

   — man stellt die Anwesenheit der modulierbaren Signalbilder fest;

   — man leitet entsprechend ihrem Zustand der Änderung jder Nichtänderung die Symbole der π zusätzlichen Information ab;

   — man erkemt den festen Teil und den veränderlichen Teil des Synchronworts zur Oberprüfung der Synchronisation zwischen dem Sender und dem Empfänger und zur Wiederherstellung der einzelnen Flahmen;

   — man sucht die Synchronisation im Fall, daß gemäß den gegebenen Kriterien die Synchronisation nicht genau zu sein scheint;

   — man nimmt von den Kanälen jedes Rahmens die Information des zusätzlichen Informationssignals ab.

   4. Vorrichtung zur Durchführung des Verfahrens

   nach Anspruch 2, gekennzeichnet durch die folgenden Baugruppen zum Hinzufügen des zusätzlichen Informationssignals:

   — einen ersten Impulsgenerator (GPJ), der die Anwesenheit der modulierbaren Signalbilder innerhalb des Hauptinformationssignals (auf 10) feststellt und in Übereinstimmung mit jedem dieser Signalbilder einen Impuls (auf 9) abgibt;

   — einen ersten Zähler (CL 1), der entsprechend der Symbolfrequenz des Hauptinformation signals, die von einer ersten Taktsynchronisierschaltung (RSi) festgestellt wird, die für die Herstellung des Rahmens der zusätzlichen Information erforderlichen Zeitsignale (auf 2, 3, 5, 6) und den veränderlichen Teil des Synchronworts (auf 4) erzeugt;

   — eine erste bistabile Schaltung (Fi), die von einem ersten vom ersten Zähler (CL 1) abgegebenen Zeitsignal (auf 5) rückstellbar ist und die nach jeder Rückstellung einen Impuls in zeitlicher Übereinstimmung mit dem ersten vom ersten Impulsgenerator (GPi) kommend empfangenen impuls abgibt;

   — ein erstes Register (R i), das das Synchronwort erzeugt, indem es den festen Teil dieses Worts festwertmäßig gespeichert enthält und für jeden Rahmen entsprechend dem von der ersten bistabilen Schaltung (Fi) kommenden Impuls den vom ersten Zähler (CL i) kommenden veränderlichen Teil des Synchronworts speichert;

   — einen erster. Pufferspeicher (M2), der von einer gegebenen Quelle (SS) erzeugte zusätzliche Informationssignal vorübergehend speichert und gemäß einem zweiten vom ersten Zähler (CL 1) abgegebenen Zeitsignal (auf 2) die Symbole der zusatzlichen Information in einer gegebenen für jeden Informationskanal vorgesehenen Anzahl abgibt:

   — einen ersten Selektor (SEi). der entsprechend einem dritten vom ersttn Zahn:: (CL 1) kommenden Zeitsignal (auf 5) das vom ersten Register (R I) kommende Synchron wort oder die vom ersten Pufferspeicher (M 2) kommenden Symbole auswählt;

   — eint-n zweiten Zähler (CCi), der die vom ersten Impulsgenerator (GPi) abgegebenen Impulse beginnend mit dem Zeitpunkt, zu dem er durch ein viertes vom ersten Zähler (Cl. i) kommendes Zeitsignal (auf 6) rückgestellt worden ist. zählt und ausgangsseitig ein das Ergebnis dieser Zählung anzeigendes Signal abgibt;

   — einen zweiten Selektor (SE2). der mit dem zweiten Zähler (CCi) zusammenarbeitet und die Serienanordnung der vom ersten Selektor (SE 1) empfangenen Symbole entsprechend dem vom zweiten Zähler empfangenen Signal durchführt;

   — einen Signalbildgenerator (GF). der die zusätzlichen Signalbilder in zeitlicher Übereinstimmung mit jedem Symbol (auf 17), das er vom zweiten Selektor (SEI) empfängt, und zwar so festlegt, daß es mit dem Vorzeichen des zu ändernden modulierbaren Signalbilds übereinstimmt;

   — einen ersten Addierer fSl), der die Änderung des jeweiligen modulierbaren Signalbildes durch dessen Summierung mit dem vom Signalbildgenerator (GF) empfangenen zusätzlichen Signalbild durchführt.

   5, Vorrichtung zur Durchführung des Verfahrens nach Anspruch 3, gekennzeichnet durch die folgenden Baugruppen zum Abnehmen des zusatzlichen Informationssignals:

   — eine zweite Taktsynchronisierschaltung (RS 2) die ein Symbol-Taktsynchronismussignal aus dem Hauptinformationssignal (auf 22) abnimmt;

   — einen dritten Zähler (CL2), der entsprechend dem von der zweiten Taktsynchronisierschaltung (RS2) empfangenen Taktsynchronismussignal die für u'ie Wiederherstellung des Rahmens der zusätzlichen Information benötigten Zeitsignale (auf 26, 27, 28, 30) und ein den erreichten Zähl wert angebendes Signal (auf 29) erzeugt;

   — eine Entschetdungsschaltung (CD), die im ankommenden Signal die Anwesenheit der modulierbaren Signalbilder erkennt und über einen ersten Ausgang einen Impuls (auf 24) für jedes erkannte modulierbare Signalbild abgibt, und die weiterhin den Zustand der Änderung oder der Nichtänderung der erkannten modulierbaren Signalbilder feststellt und über einen zweiten Ausgang dieser Änderung entsprechende, das zusätzliche Informationssymbol angebende Impulse (auf 25) abgibt;

   — ein zweites Register (R 3) und einen ersten Komparator (CF 1), die zum Erkennen des festen Teils des Synchronworts mit der Entscheidungsschaltung (CD) zusammenwirken und über den Ausgang des [Comparators einen Impuls (auf 32) abgeben, sobald die Erkennung erfolgt is;;

   — zwei erste Verknüpfungsglieder (P2. PZ), die mit dem dritten Zähler (CL2) und mit dem ersten Komparator (CFi) zum Verarbeiten eines ersten Rückstellsignals (auf 32, 34) zusammenarbeiten;

   — einen vierten Zähler (CC2). der die vom ersten Ausgang der Entscheidungsschaltung (CD) kommenden Impulse (auf 24), beginnend vom Zeitpunkt, /u dem er das erste Rückstellsignal (auf 34) empfängt, zählt und ausgangsseitig ein Signai (auf 35) abgibt, das das Ergebnis dieser Zählung anzeigt:

   — einen zweiten Pufferspeicher (TV/3), dtr die vom zweiten Ausgang der Entscheidungsschaltung (CD) kommenden Impulse (auf 25) als digitale Symbole an der Adresse speichert, die vom vom vierten Zähler (CC2) kommenden Signal angegeben wird, und sie ausgangsseitig (auf 36) abnehmbar macht;

   — einen zweiten Impulsgenerator (CP2). der das vom vierten Zähler (CC2) kommende Signal (auf 35) empfängt und einen Impuls (auf 37,44) abgibt, wenn dieses Signal eine Zahl gleich der Zahl der Symbole des veränderlichen Teils des Synchronworts angibt:

   — eine zweite bistabile Schaltung (F2). die im zurückgestellten Zustand eine boolesche 0 und im aufgcsieuerten Zustand eine boolesche I abgibt, und die vom ersten Rückstellsignal (auf 32) zurückgestellt wird und von dem vom zweiten Impulsgenerator (GP2) kommenden Impuls (auf 44) oder von einem vom dritten Zähler (CL2) kommenden Signal (auf 27) aufgesteuert wird;

   — ein erstes UND-Glied (Pi), das die an einem ersten Eingang vom ersten Ausgang der Entscheidungsschaltung (CD) empfangenen Impulse (auf 24) zu Zeitpunkten, zu denen es an seinen zweiten Eingang, der mit dem /weiten Ausgang derselben Entscheidungsschaltung (CD) verbunden ist, einen Impuls (auf 25) entsprechend dem ersten Symbol des festen Teils des Synchronworts empfängt, zum Ausgang durchschaltet;

   — ein zweites UND-Glied (PA), das die vom ersten UND-Glied (Pl) abgegebenen Impulse (auf 18)

   ίο dann, wenn das zweite UND-Glied durch eine

   von der zweiten bistabilen Schaltung (F2) abgegebene boolesche 1 dmrchgeschaltet ist, an seinem Ausgang abgibt;

   — ein drittes Schieberegister (R 2), das zu jedem Ii vom zweiten UND-Glied (P4) empfangenen

   Impuls (aui 40) den vom dritten Zähler (CL2) empfangenen Zählwert (auf 29) einspeichert und gleichzeitig zu einem ersten Ausgang das zuvor gespeicherte Zählsignal (nach 41) überträgt und an einem zweiten Ausgang alle darin gespeicherten Signale mit Ausnahme des zeitlich als erstes gespeicherten Signals abgibt (.-. f 48);

   — einen zweiten Komparator (Ct-T₁, der das vom ersten Ausgang des dritten Registers (R 2) empfangene Zählwertsignal (auf 41) mit den vom Ausgang des zweiten Pufferspeichers (MZ) f'-npfangenen digitalen Symbolen (auf 36, 38) vergleicht und im Fall der Übereinstimmung eine boolesche 1 abgibt (auf 42);

   ίο — einen /weiten Addierer (AD), der die Zahlen, die den vom zweiten Ausgang des dritten Registers (R 2) empfangenen Signalen (auf 48) entsprechen, mit der Zahl, die dem vom Ausgang des zweiten Pufferspeichers (MZ) empfangenen

   ji Signal (auf 38) entspricht, addiert und das

   Additionsergebnis (auf 43) an den dritten Zähler rC7. 3)gibt.

   — eine logische Schaltung (LA), die den Zustand der Rahmensynchronisation gemäß den vom dritten

   4(i Zähler (CL 2), von der zweiten bistabilen

   Schaltung r^2) und vom zweiten Komparator (CF2) empfangenen Signalen (auf 30, 39. 42) überprüft und. wenn keine Synchronisation erkannt wird, über ein an zwei zweite UND-Glie-

   .;■> der (P5. Pb) abgegebenes Durchschaltsignal (auf

   45) den Beginn des Synchror.isationssuchvorgangs bewirkt;

   — einen dritten Pufferspeicher (M5), der einem ersten senderseitigen Pufferspeicher (M2) genau

   vt komplementäre Funktionen zum Wiederherstellen und ausgangsseitigen Zugänglichmachen einer Symbolserie der zusätzlichen von einer senderseitigen Quelle (SS) abgegebenen Infor mation ausübt.

   γ, f. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Funktionen der logischen Schaltung (LA) in 'ier Betriebszustände (a. f, r. p) eingeteilt sind, die den Zuständen Synchronisation durchgeführt. Synchronisation nicht erkannt. Syn M) chronisation 'vird gesucht, vorläufige Synchronisation entsprechen, wobei die Zustände Synchronisation nicht erkannt und vorläufige Synchronisation durch eine gegebene Zahl von λ Phasen bzw. β Phasen zur Minimierung der Folgen von Übertragungsfehlern bei der Synchronisationsüberprüfung gebildet werden und jeder dieser Zustände und Phasen in verschiedene Zustände unterteilt ist, durch die die logische Schaltung entsprechend der

   booleschen Konfiguration der eingangsseitig empfangenen Signale laufen kann.

   7. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß zur Minimalisicrung der zum Senden benötigten Energie der Signalbildgcnerator (GF) ϊ eine gegebene der Symbolarten des zusätzlichen Informalionssignals mit dem zusätzlichen Signalbild 0 zusammenfallen läßt.

   8. Vorrichtung nach Anspruch 4 und 5, dadurch gekennzeichnet,daß Einrichtungen (M i, MA) jedem der Kanäle eine unterschiedliche und vorgegebene Zahl von Symbolen des zusätzlichen Informationssignals zuweisen

   9. Vorrichtung nach den Ansprüchen 4, 5 und 7, dadurch gekennzeichnet, daß Vorrichtungen (Ci, C2, C3, C4) eine Kodierung und entsprechende Dekodierung der zusätzlichen Information in dem Sinne bewirken, daß im zusätzlichen Informationssignal diejenigen Symbole, die das zusätzliche Kionalhild 0 hrwirkrn in flor I Ihrrynhl sinrl 5<i