DE2508874A1 - Transistor in einer epitaxialen schicht auf isolierendem substrat - Google Patents

Transistor in einer epitaxialen schicht auf isolierendem substrat

Info

Publication number
DE2508874A1
DE2508874A1 DE19752508874 DE2508874A DE2508874A1 DE 2508874 A1 DE2508874 A1 DE 2508874A1 DE 19752508874 DE19752508874 DE 19752508874 DE 2508874 A DE2508874 A DE 2508874A DE 2508874 A1 DE2508874 A1 DE 2508874A1
Authority
DE
Germany
Prior art keywords
area
layer
region
doped
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752508874
Other languages
English (en)
Other versions
DE2508874C3 (de
DE2508874B2 (de
Inventor
Heiner Dr Ing Herbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752508874 priority Critical patent/DE2508874C3/de
Publication of DE2508874A1 publication Critical patent/DE2508874A1/de
Publication of DE2508874B2 publication Critical patent/DE2508874B2/de
Application granted granted Critical
Publication of DE2508874C3 publication Critical patent/DE2508874C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

  • Transistor in einer epitaxialen Schicht auf isolierendem Substrat.
  • Die Erfindung betrifft einen Transistor, wie er im Oberbegriff des Patentanspruches 1 angegeben ist.
  • Bei integrierten Schaltungen in MOS-Technik, insbesondere bei integrierten Schaltungen in ESF -Technik, müssen zwischen den Elementen der integrierten Schaltung und anderen peripheren Schaltelementen Zwischenglieder vorhanden sein, die einen für die Ansteuerung der peripheren Schaltelemente ausreichenden Strom liefern. Dabei besteht das Ziel, diese Zwischenglieder auf dem gleichen Chip zusammen mit der integrierten NOS-Schaltung aufzubauen. Als solche Zwischenglieder könnten zunächst MOS-Transistoren in Betracht gezogen werden. Diese Transistoren weisen jedoch bei einer hohen Ausgangsleistung zwangsläufig eine niedrige Frequenzgrenze auf, so daß mit ihnen die hohe Frequenzgrense der übrigen, unbelasteten integrierten Schaltung nicht erreicht werden kann. Für solche Zwischengiieder sind bipolare Transistoren besser geeignet, da diese bei vergleichbarer Ausgangsleistung eine höhere Grenzfrequenz als MOS-Transistoren besit#en. Dem Aufbau eines bipolaren Transistors mit npn- oder piip-Schichtenfolge in einer dünnen, epitevia lein Halbleiterschicht auf einem Isolator stehen jedoch große Schwierigkeiten entgegen. Einem bipolaren Transistors bei dem die n- und p-Schichten in einer zur Substratoberfläche lateralen Richtung aufeinanderfolgen ("Electronic Letterst' 3, 137, 1967)s steht entgegen, daß die auf dem Substrat befindliche Ilaibleiterschicht zumindest in der Nähe der Substratoberfläche ein stark gestörtes Gitter aufweist und damit in der Halbleiterschicht die Diffusionslänge der Ladungsträger sehr klein ist. Bei einem bipolaren Transistor sollte jedoch die Diffusionslänge der Lacbjngsträger größer als die Basisweite sein. Einem Aufbau eines bipolaren Transistors nach Art der Planartechnik steht entgegen, daß die epitaxialen Halbleiterschichten sehr dünn sind - sie sind häufig dünner als ein Mikrometer - und daß aus diesem Grunde eine pnp- oder npn-Schichtenfolge in der dünnen Schicht nur unter großen Schwierigkeiten hergestellt werden kann.
  • Aufgabe der Erfindung ist es, für einen bipolaren Transistor einen Aufbau anzugeben, der für die Herstellung von bipolaren Transistoren in dünnen epitaxialen Haibleiterschichten auf einem isolierenden Substrat geeignet ist.
  • Diese Aufgabe wird bei einem wie im Oberbegriff des Patentanspruches 1 angegebenen Transistor nach der im kennzeichnenden Teil des Patentanspruches 1 angegebenen Weise gelöst.
  • Die erfindungsgemäße Anordnung hat den Vorteil, daß in einer zur Oberfläche des Substrates senlzrechten Richtung nur zwei zu einander entgegengesetzt dotierte Gebiete vorhanden sein brauchen. Der erste und der zweite dotierte Bereich stellen zusamw men mit der zwischen ihnen verlaufenden pn-Grenzschicht eine Diode dar, die je nach der Betriebsart als Emitter-Basis-Diode bzw. als Kollektor-Basis-Liode eines bipolaren Transistors dient.
  • Die zweite für einen bipolaren Transistor erforderliche Grenzschicht ist die an der Oberfläche der epitaxialen Schicht befindliche Randschicht, die an Majoritätsladungsträgern verarmt ist.
  • Entsprechend einer besonderen Ausgestaltung der Erfindung befindet sich auf dieser Randschicht ein Metall, das mit dem Material der epitaxialen Schicht einen Schottky-Kontakt bildet.
  • In diesem Fall stellt der Übergang zwischen dem Metall und dem ersten Eereich der epitaxialen Schicht eine der beiden Diodenstrecken des bipolaren Transistors dar.
  • Nach einer anderen Ausgestaltung der Erfindung befindet sich auf der Oberfläche der epitaxialen Schicht ein "Gate"-Isolator und darauf eine "Gate"-Elelctrode. Bei Anlegen einer Spannung zwischen der Gate Elektrode und dem ersten Bereich entsteht an der Oberfläche der epitaxialen Schicht eine Inversionsrandschicht, deren Leitungstyp gegenüber dem ersten Bereich entgegengesetzt ist. Die Inversionsrandschicht und der übrige Teil des ersten Gebietes der epitaxialen Schicht bilden dann den zweiten, für einen bipolaren Transistor erforderlichen pn-übergang. Bei diesem Aufbau werden der "Gate"-Jsolator, die "Gate"-Elektrode so angebracht, daß die entstehende Inversionsrandschicht an ein weiteres dotiertes Gebiet der epitaxialen Schicht angrenzt, das den gleichen Leitungstypus wie die Inversionsrandschicht aufweist. Dieses Gebiet ist hochdotiert und dient als Kontaktzuleitung zu der mversionsrandschicht.
  • In einer weiteren Ausgestaltung der Erfindung befindet sich auf der Oberfläche der epitaxialen Schicht über dem ersten Bereich eine Schicht aus Polysilizium, die zu dem angrenzenden ersten Bereich der epitaxialen Schicht entgegengesetzt dotiert ist.
  • Bei dieser Ausgestaltung der Erfindung stellt der erste Bereich die Basis-Elektrode eines Transistors dar, bei dem je nach Betriebsweise der erste Bereich der Emitter bzw. Kollektor und die Polysiliziumschicht der Kollektor bzw. Emitter eines bipolaren Transistors sind.
  • Die angegebenen Ausführungsformen haben den Vorteil, daß sie zusammen mit MOS-Transistoren aufgebaut und integriert werden können.
  • In weiteren Ausgestaltungen der Erfindung sind der erste dotierte Bereich und der zweite dotierte Bereich der epitaxialen Schicht jeweils mit einem hochdotierten Bereich mit gleichem Leitfähigkeitstyp verbunden, die bis an die Oberfläche der epitaxialen Schicht reichen. Durch Aufbringen von Netallkontakten auf diese hochdotierten Bereiche lassen sich die elektrischen Zuführungen für den Transistor herstellen0# Nach einem bevorzugten Verfahren für die Herstellung eines erfindungsgemäßen Transistors wird von den beiden Bereichen der epitaxialen Schicht der jeweils p-leitende Bereich mit Implantation, vorzugsweise von Borionen, dotiert. Das Ionen-Implantationsverfahren bietet mit der Auswahl der Beschleunigungsspannung die Möglichkeit, dotierte Gebiete in einer vorgegebenen Tiefe der esiitaxialen Halbleiterschicht herzustellen.
  • Im folgenden wird beschrieben und anhand der Figuren näher erläutert, wie ein erfindungsgemäßer Transistor aufgebaut ist. Es zeigen die Fig.1 einen Transistor mit einem Schottky-Kollektora Fig.2 einen mit einer Inversionsrandschicht versehenen Transistor und Fig.3 einen Transistor mit einer Polysiliziumschicht als Kollektor.
  • Der in Fig.1 gezeigte bipolare Transistor in ESFI-Struktur besteht aus einem isolierenden Substrat 1, z.B. Saphir oder Spinell, auf dem eine epitaxiale Siliziumschicht 2 aufgebracht ist. Die Dicke dieser epitaxialen Schicht beträgt etwa 1Xum oder weniger.
  • In der Schicht 2 befindet sich ein Gebiet 3, das durch Implantation von Borionen p+-dotiert ist. über diesem Gebiet 3 befindet sich ein n-detiertes Gebiet 4, das seitlich an ein n+-dotiertes Gebiet 5 angrenzt. Auf dem n-leitenden Gebiet 4 befindet sich eine Metallschicht 6, die beispielsweise aus Aluminium besteht und die mit dem n-leitenden Gebiet 4 der epitaxialen Schicht einen Schottky-Plontakt bildet. Das p4:-implantierte Gebiet 3 geht in ein ebenfalls p+-dotiertes Gebiet 7 über. Dieses Gebiet 7 dient als Emitter-Anschluß. Bei dieser Anordnung stellt das implantierte Gebiet 3 den Emitter, das Gebiet 4 die Basis und die Metallschicht 6 die Kollektorelektrode eines bipolaren Transistors dar. Als Basisanschluß dient das n+-dotierte Gebiet 5.
  • Die Gebiete 5 und 7 sowie die Metallschicht 6 sind mit elektrischen Anschlüssen 8, 9 und 10 versehen. Vorzugsweise bestehen die Metallschicht 6 und die Anschlüsse 8, 9 und 10 aus demselben Metall, z.B. aus Aluminium.
  • In Fig.2 ist eine weitere Ausführungsform eines erfindungsgemäßen Transistors dargestellt. Auf einem isolierenden Substrat 21 befindet sich eine epitaxiale Siliziumschicht 22, in der sich ein p+-implantiertes Gebiet 23 befindet. Über dem Gebiet 23 befindet sich ein n-leitendes Gebiet 24. Dieses n-leitende Gebiet 24 grenzt an ein p+-dotiertes Gebiet 25 und an ein p+-dotiertes Gebiet 26 an. Dabei geht das implantierte Gebiet 23 in das Gebiet 26 über. Auf der Oberfläche der epitaxialen Schicht befindet sich eine Schicht 27 aus isolierendem Material, die das nleitende Gebiet 24 und das p+-leitende Gebiet 25 teilweise überdeckt. Auf dieser isolierenden Schicht 27 befindet sich eine Schicht aus leitfähigem material 28, die beispielsweise aus Aluminium besteht. Bei Anlegen einer Spannung zwischen der als "Gate"-Elektrode dienenden Metallschicht 28 und dem n-leitenden Gebiet 24 entsteht an der Oberfläche des n-leitenden Gebietes eine Inversionsrandschicht 29 von positivem Leitfähigkeitstyp, die an das p+-dotierte Gebiet 25 elektrisch leitend angrenzt.
  • In dem von der Isolierschicht nicht bedeckten, an die Oberfläche der epitaxialen Schicht angrenzenden Teil der Schicht 24 befindet sich eine n+-dotierte Zone 30, an der die Basis-Kontaktleitung 31 angebracht ist. Der Emitterkontakt ist eine auf das Gebiet 26 aufgebrachte Zuleitung aus Metall 32, der Kollektorkontakt eine auf das Gebiet 25 aufgebrachte Metall-Leitung 33. Die (?Gate1f#Elektrode 28 ist mit einer Zuleitung 34 versehen, wobei cliese Zuleitung aus dem gleichen Material wie die "Gate"-ElelErode bestehen kann und mit ihr zusammen aufgebracht wird.
  • Zn Fig.3 ist eine weitere Ausführungsform dargestellt. Auf einem isolierenden Substrat 41 aus Saphir oder Spinell befindet sich eaine epitaxiale Siliziumschicht 42. In dieser Schicht 42 befindet sich ein n-leitendes Gebiet 43 und über diesem n-leitenden Gebiet 43 eine mit Bor p-implantierte Schicht 44. Auf dieser p-:#~r#lantierten Schicht befindet sich eine n-dotierte Schicht 45 aus Polysilizium, die eine Ladungstr#gerkonzen'#ration von z.B.
  • 1019 Ladungsträgern pro cm3 hat. Das n-leitende Gebiet 43 stellt den Sollektor, das p-implantierte Gebiet 44 die Basis und die nleitende Polysiliziumschicht 45 der Emitter eines bipolaren Transistors dar. Das n-leitende Gebiet 43 grenzt an ein n+-dotiertes Gebiet 46 an, auf das die Kollektor-Zuleitung 47 aufgebracht ist.
  • Als Basis-Kontakt dient eine au die Schicht 44 aufgebrachte Metall-Zuleitung 48. Der Emitter aus n-Polysilizium ist durch eine Metall-Leitung 49 kontaktiert.
  • Der Aufbau kann auch in komplementärer Weise getroffen seine so daß die Gebiete 43, 45, 46 p-leitend, das Gebiet 44 n-leitend sind bzw, ist.
  • Allen Ausführungsformen ist gemeinsam, daß beim Betrieb des bipolaren Transistors die Injektion der Ladungsträger in einer zur Substratoberfläche senkrechten Richtung erfolgt. Zu diesem Zweck sind die Emitter- und die Basiszonen so angeordnet, daß der Teil der Basiszone, in den hinein die Ladungsträger beim Betrieb injiziert werden, die zwischen dem isolierenden Substrat und der epitaxialen Schicht befindliche Grenzschicht mit hoher Rekombination nicht enthält.
  • 12 Patentansprüche 3 Figuren

Claims (12)

  1. Patent ansprüche 1. Transistor in einer epitaxialen Schicht aus Halbleitermaterial auf einem isolierenden Substrat, bei dem die epitaxiale Schicht einen an die Oberfläche der epitaxialen Schicht angrenzenden dotierten ersten Bereich, einen an das isolierende Substrat angrenzenden, zum ersten Bereich entgegengesetzt dotierten zweiten Bereich und eine zwischen dem ersten und dem zweiten Bereich verlaufende pn-Grenzschicht aufweist, und wobei der größte Anteil der pn-Grenzschicht im wesentlichen parallel zur Oberfläche des Substrates verläuft, dadurch g e -k e n n z e i c h n e t , daß sich in einem Gebiet der epitaxialen Schicht (2), in dem die pn-Grenzschicht (11) im wesentlichen parallel zu der Oberfläche des Substrates (1) verläuft, der erste Bereich (4, 24, 44) über den gesamten, von dem zweiten Bereich (3, 23, 43) verschiedenen Teil der epitaxialen Schicht sich erstreckt, und daß der erste Bereich (4) an der Oberfläche (12) der epitaxialen Schicht eine Randschicht (13) aufweist, die an Majoritätsladungsträgern verarmt ist.
  2. 2. Transistor nach Anspruch 1, dadurch g e k e n n z e i c h -n e t , daß die Randschicht (13) eine Verarmungarandachicht ist und daß sich auf der Oberfläche des ersten Bereiches (4) über der Verarmungsrandschicht eine Metallschicht (6) befindet, die mit dem ersten Bereich (4) der epitaxialen Schicht einen Schottky-Kontakt bildet.
  3. 3. Transistor nach Anspruch 2, dadurch g e k e n n s e i c h -n e t , daß sich in der epitaxialen Schicht seitlich von dem Bereich (4) ein an ihn angrenzendes Gebiet (5) befindet, das den Leitfähigkeitstyp des Bereiches (4) aufweist und höher als dieser dotiert ist, daß sich seitlich von dem Bereich (3) ein an ihn angrenzendes Gebiet (7) befindet, das den Leitfähigkeitstyp des Bereiches (3) aufweist und höher als dieser dotiert ist, und daß sich auf den Gebieten (5) und (7) und der Metallschicht (6) jeweils elektrische Anschlüsse (8, 10 und 9) befinden.
  4. 4e Transistor nach Anspruch 12 dadurch g e k e n n z e 7 c h -n e t , daß die Randachicht ~13) eine Inversionsrandschicht ist und daß sich auf der Oberfläche der epitaxialen Schicht ueber dem ersten Bereich (24) eine isolierende Schicht (27) und auf der isolierenden Schicht (27) eine Schicht (28) aus elektrisch leitendem Material befindet.
  5. 5. Transistor nach Anspruch 4, dadurch g e k e n n z e 5 c h -n e t , daß sich seitlich von dem ersten Bereich (24) ein an die Inversionsrandschicht (29) angrenzendes Gebiet (25) befindet, das hochdotiert ist und einen dem Bereich (24) entgegengesetzten Leitfähiglreitstyp aufweist, daß sich seitlich von dem Bereich (23) ein Gebiet (26) befindet, das den Leitfähigkeitstyp des Bereiches (23) aufweist und höher als dieser dotiert ist, daß sich in dem ersten Bereich (24) ein Gebiet (30) befindet, das den Leitfähigkeitstyp des Bereiches (24) aufweist und höher als dieser dotiert ist, und daß sich auf den Gebieten (25, 26, 24) und auf der Schicht (28) jeweils elektrische Anschlüsse (33, 32, 31) und (34) befinden.
  6. 6. Transistor nach Anspruch 1, dadurch g e k e n n z e i c h -n e t , daß sich auf der Oberfläche der epitaxialen Schicht über dem ersten Bereich (44) eine Schicht (45) aus polykristallinem Halbleitermaterial befindet, die zu dem ersten Bereich (44) entgegengesetzt dotiert ist.
  7. 7. Transistor nach Anspruch 6, dadurch g e k e n n z e i c h -n e t , daß sich seitlich von dem zweiten Bereich (43) ein Gebiet (46) befindet, das den Leitfähigkeitstyp des Bereiches (43) aufweist und höher als dieser dotiert ist, und daß sich auf dem ersten Bereich (44), dem Gebiet (46) und der Polysiliziumschicht (45) jeweils elektrische Anschlüsse (48, 47 und 49) befinden.
  8. 6. Transistor nach einem der Ansprüche 1 bis 7, dadurch g e -k e n n z e i c h n e t , daß das isolierende Substrat aus Saphir oder Spinell besteht.
  9. 9. Transistor nach einem der Ansprüche 1 bis 8, dadurch g e -k e n n z e i c h n e t , daß das Halbleitermaterial aus Silizium besteht.
  10. 10.Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis 9, dadurch g e k e n n z e i c h n e t , daß der zweite Bereich (3, 23) durch Implantation von Borionen p+-dotiert wird.
  11. 11.Verfahren zur Herstellung eines Transistors nach Anspruch 6> dadurch g e k e n n z e i c h n e t , daß der erste Bereich (44) durch Implantation von Ionen dotiert wird.
  12. 12.Verfahren nach Anspruch 11, dadurch g e k e n n z e i c h -n e t , daß der erste Bereich (44) durch Implantation von Borionen dotiert wird.
    Leerseite
DE19752508874 1975-02-28 1975-02-28 Bipolarer Transistor in einer epitaktischen Schicht aus Halbleitermaterial auf einem isolierenden Substrat Expired DE2508874C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752508874 DE2508874C3 (de) 1975-02-28 1975-02-28 Bipolarer Transistor in einer epitaktischen Schicht aus Halbleitermaterial auf einem isolierenden Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752508874 DE2508874C3 (de) 1975-02-28 1975-02-28 Bipolarer Transistor in einer epitaktischen Schicht aus Halbleitermaterial auf einem isolierenden Substrat

Publications (3)

Publication Number Publication Date
DE2508874A1 true DE2508874A1 (de) 1976-09-09
DE2508874B2 DE2508874B2 (de) 1981-07-02
DE2508874C3 DE2508874C3 (de) 1982-03-18

Family

ID=5940148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752508874 Expired DE2508874C3 (de) 1975-02-28 1975-02-28 Bipolarer Transistor in einer epitaktischen Schicht aus Halbleitermaterial auf einem isolierenden Substrat

Country Status (1)

Country Link
DE (1) DE2508874C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0066810A2 (de) * 1981-05-29 1982-12-15 Kabushiki Kaisha Toshiba Halbleiteranordnung hergestellt in einer Halbleiterschicht die auf einer isolierenden Schicht angebracht ist

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639041A1 (de) * 1966-08-10 1971-01-21 Western Electric Co Halbleiter-Verstaerker unter Verwendung einer Feldeffekt-Modulierung der Tunnelwirkung
DE2032201A1 (de) * 1969-06-30 1971-01-21 International Business Machines Corp , Armonk, NY (V St A ) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639041A1 (de) * 1966-08-10 1971-01-21 Western Electric Co Halbleiter-Verstaerker unter Verwendung einer Feldeffekt-Modulierung der Tunnelwirkung
DE2032201A1 (de) * 1969-06-30 1971-01-21 International Business Machines Corp , Armonk, NY (V St A ) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-ZS: Proceedings of the IEEE, Bd. 59, Nr. 10, Okt. 1971, S. 1506 bis 1510 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0066810A2 (de) * 1981-05-29 1982-12-15 Kabushiki Kaisha Toshiba Halbleiteranordnung hergestellt in einer Halbleiterschicht die auf einer isolierenden Schicht angebracht ist
EP0066810A3 (en) * 1981-05-29 1985-11-06 Kabushiki Kaisha Toshiba Semiconductor device incorporated in a semiconductor layer formed on an insulating layer

Also Published As

Publication number Publication date
DE2508874C3 (de) 1982-03-18
DE2508874B2 (de) 1981-07-02

Similar Documents

Publication Publication Date Title
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE4110369C2 (de) MOS-Halbleiterbauelement
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE1514855C3 (de) Halbleitervorrichtung
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE4310606C2 (de) GTO-Thyristoren
DE69122902T2 (de) Halbleiteranordnung mit einem Thyristor
EP0098496A1 (de) IGFET mit Injektorzone
DE3787763T2 (de) Zusammengesetzte Halbleiteranordnung.
DE2535864A1 (de) Halbleiterbauelemente
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE19518339C2 (de) Halbleitereinrichtung und ein Verfahren zur Benutzung derselben
DE2508874A1 (de) Transistor in einer epitaxialen schicht auf isolierendem substrat
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE2627922A1 (de) Halbleiterbauteil
WO1987001868A1 (en) Monolithically-integrated semiconductor devices
DE68925061T2 (de) Integrierte Hochspannungsschaltung mit Isolierungsübergang
CH695520A5 (de) Halbleitervorrichtung.
DE2624339C2 (de) Schottky-Transistorlogik
DE2363577A1 (de) Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
AH Division in

Ref country code: DE

Ref document number: 2560215

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee