DE2507610A1

DE2507610A1 - Sendephasensteuersystem eines synchronisationsbursts fuer ein sdma/tdma-satellitennachrichtensystem

Info

Publication number: DE2507610A1
Application number: DE19752507610
Authority: DE
Inventors: Yoshiro Dipl Ing Tada; Yoshikazu Dipl Ing Tsuji
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1974-02-26
Filing date: 1975-02-21
Publication date: 1976-02-05
Also published as: FR2262454A1; JPS577490B2; FR2262454B1; US3995111A; DE2507610B2; GB1495825A; JPS50116116A; DE2507610C3; CA1042576A

Description

PATENTANWÄLTE

DR. CLAUS REINLÄNDER DIPL.-IKG. KLAUS BERNHARDT

D-8 München 60 · Orthstraße 12 · Telefon (039) 832024/5

Telex 5212744 · Telegramme Interpatent

6/207

Fujitsu limited

Fo.1015, Kamikodanaka Nakahara-ku, Kawasaki Japan

Sendephasensteuersystem eines Synchronisationsbursts für ein SDMA/TDMA-Satellitennadirichtensystem

Priorität: 26. Pebruar 1974 Japan 22524/1974

Zusammenfassung

In einem Sendephasensteuersystem eines Synclironisationsbursts für ein SDMA/TDMA-Satellitennachriclitensystem, bei dem ein Phasenfehler zwischen einem Synchronisationsburst, der von einer Bodenstation ausgesandt wird, und einem Synchronisationsfenster, das ein Zeitspalt ist, der einem Satelliten zum Rückführen des Synchronisationsbursts zugeteilt ist, gemessen wird und die Sendephase des Synchronisationsbursts auf der Basis des gemessenen Wertes gesteuert wird, wird die Phasenfehlermessung mehrere Male in Verbindung mit dem empfangenen Synchronisationsburst jeder Station ausgeführt, wird ein Phasenfehler auf der Grundlage des gemessenen Wertes, der durch mehrere Messungen erhalten wird, bestimmt und wird die Sendephase des Synchronisationsbursts in Übereinstimmung mit dem bestimmten Phasenfehler gesteuert. Des weiteren wird die Phasenfehlerbestimmung bei jedem 1/n Hin- und Herlauf (n ist eine ganze Zahl größer als 1) ausgeführt und der Synchronisationsburst wird mit seiner Sendephase ausgesandt, die entsprechend einem Wert korrigiert ist, damit die Summe des phasenkorrigierten Wertes von dem ersten vorangehenden

509886/0777

Phasenkorrektur Zeitpunkt bis zu dem η-ten vorangehenden Phasenkorrekturzeitpunkt von dem bestimmten Phasenfehler zum derzeitigen Zeitpunkt subtrahiert wird.

Die Erfindung bezieht sich auf ein SDMA (Raumaufteilungsmehrfachzugriff )/TDMA (Zeitaufteilungsmehrfachzugriff)-Satellitennachrichtensystem.

Genau genommen ist das SDMA/TDMA-Satellitennachrichtensystem als SDMA/SS-TDMA (Raumaufteilungsmehrfachzugriff/raumfahrzeuggeschalteter Zeitaufteilungsmehrfachzugriff) zu bezeichnen. Dieses System wird derzeit als Satellitennachrichtensystem mit großer Kapazität auf der Basis des TDMA-Systems betrachtet.

Bei diesem System ist eine auf einem Satelliten angeordnete Antenne eine PunktStrahlantenne, die in einer relativ kleinen Zone im Gegensatz zu einer üblichen Globalstrahlantenne aussendet. Es werden nämlich verschiedene Punktstrahlantennen auf dem Satelliten angeordnet und jeder Punktstrahl entspricht einer Zone ohne Interferenz mit den anderen Strahlen. Dieselbe Frequenz wird gemeinsam für die jeweiligen Punktstrahlen verwendet und ein Mehrfachzugriff wird ausgeführt. Auf dem Satelliten ist eine Schaltmatrix mit Eingängen und Ausgängen angeordnet, die jeweils den Punktstrahlzonen entsprechen, und eine Aussendung und ein Empfang der Signale wird unter den Punktstrahlzonen in Übereinstimmung mit einer Zeitfolge ausgeführt, die durch einen Takt eines BezugsOszillators vorbestimmt ist, der in dem Satelliten eingesetzt ist. Des weiteren wird in jeder Punktstrahlzone ein Zugriff bei dem üblichen TDMA-System ausgeführt.

Fig. 1 zeigt ein Grundmodell des SDMA/TDMA-Satellitennachrichtensystems, das nachfolgend der Kürze halber mit SDMA/TDMA-System bezeichnet wird. Im Falle der Fig. 1 sind

509886/0777

2 50761Ö

drei Punktstrahlzonen N1, U2 und #3 vorhanden und jede Punktstrahlzone überdeckt drei Bodenstationen. Die Bodenstationen #11, #12 und #13 gehören nämlich zu der Punktstrahlzone #1 und die Bodenstationen #21, #22 und #23 und die Bodenstationen #31, #32 und #33 gehören jeweils zu den Punktstrahlzonen #2 und &3.

Auf dem Satelliten ist eine Schaltmatrix SM angeordnet, durch die TDMA-Signale der Punktstrahlzonen **1, M2 und to in geeigneter V/eise untereinander verbunden werden. Fig. 2(a), (b) und (c) zeigen ein Beispiel einer Grundzeittabelle eines Rahmens, die eine SignalausSendung und -empfang unter den Punktstrahlzonen #1, #2 und #3 zeigt. Pig. 2(a) zeigt einen Burstzug, welcher der Schaltmatrix SM des Satelliten von der Punktstrahlzone ft1 zugeführt wird. In Pig. 2(a) bezeichnet SB einen Synchronisationsburst, der von der Punktstrahlzone «1 abgeleitet und zu dieser zurückgeführt wird. I)B bezeichnen Datenbursts, die zeigen, daß Signale von den Bodenstationen #11, 4*12 und «13 jeweils aufeinanderfolgend zu den Punktstrahlzonen #3, #2 und #1 im Zeitmultiplexbetrieb ausgesandt werden. Fig. 2(b) zeigt die Zeitfolge des Schaltens (nachfolgend als Schaltfolge bezeichnet) der Schaltmatrix SM des Satelliten. In 3?ig. 2(b) bezeichnet SW ein Synchronisationsfenster, das ein Zeitspalt ist, der zum Rückführen eines Synchronisationsbursts jeder Punktstrahlzone zu der Punktstrahlζone zugeteilt ist, von welcher er ausgesandt ist. DW bezeichnen Datenfenster, die Zeitspalte sind, die zum Aussenden und Empfangen der Datensignale unter den Punktstrahlzonen in vorbestimmter Zeitfolge zugeteilt sind. Pig. 2(c) zeigt einen Burstzug von der Schaltmatrix SM des Satelliten zu der Punktstrahlzone «1.

Das Wesen des SDMA/TDMA-Systems besteht darin, daß eine Rahmensynchronisation in Synchronismus mit der Schaltfolge auf dem Satelliten ausgeführt wird. Diese Synchronisation wird erhalten, indem der Synchronisationsburst SB von jeder der Bodenstationen jeder Punktstrahlζone zu dem Synchronisationsfenster SW auf dem Satelliten ausgesandt wird, um den

^r< η η ft π f, / η 7 7 7

Synchronisationsburst SB zu steuern, um eine genaue Phasenrelation auf dem Satelliten zu erzeugen. Alle Bodenstationen jeder Punktstrahlzone sind aus folgendem Grund zum Übertragen des Synchronisationsbursts SB erforderlich. Bei dem SDMA/TDMA-System garantiert nämlich nur das auf dem Satelliten vorgesehene Synchronisationsfenster SW für den Zeitspalt zum Zurückführen des Synchronisationsbursts jeder Punktstrahlzone, während das Datenfenster DW, das der Zeitspalt anders als das Synchronisationsfenster SW ist, nicht immer für den Zeitspalt für die Verwendung zur Rückführung bürgt. In Fig. ist aber der Zeitspalt für die Verwendung zur Rückführung gezeigt. Demgemäß kann eine Rahmensynchronisation nicht erhalten werden, es sei denn, daß die Bodenstationen jeder Punktstrahlzone den Synchronisationsburst SB zu dem Synchronisationsfenster SW aussenden, das der Zeitspalt für die Verwendung zur Rückführung ist. Polglich teilen die Synchronisationsbursts SB aller Bodenstationen jeder Punktstrahlzone das Synchronisationsfenster SW zu. Das Verfahren dafür kann z.B. eine Frequenzteilung oder eine Zeitteilung sein.

Fig. 3 erläutert ein Beispiel des Synchronisationsbursts SB und die Art, in welcher die Synchronisation in Pig. 2 ausgeführt wird. Dies wird als PN-PSK (Pseudorausch-Phasenverschiebungstastung)-Synchronisationssignal bezeichnet. In Pig. bezeichnet PW ein Einleitungswort zur Trägerreproduzierung und zur Bitzeitreproduzierung. SIC bezeichnet einen Stationsidentifizierungscode. MB bezeichnet metrische Bits, welche die zu messenden Bits einschließen. Die Bestimmung der Erzeugung einer Synchronisation mit dem Synchronisationsfenster SW im Pail der Verwendung des Synchronisationsbursts (Signal) SB wird in der folgenden Weise ausgeführt. Die metrischen Bits MB des Synchronisationsbursts SB, die aus 2K Bits zusammengesetzt sind, werden auf dem Synchronisationsfenster SW auf dem Satelliten in der Nähe seines Abfalls überlappt und die Differenz zwischen der Zahl der Bits von einem ersten metrischen

^r» Π 9 a B G / 0 7 7 7

Bit, das von der Bodenstation genau empfangen worden ist, zu einem ersten ungenau empfangenen metrischen Bit (da nur Rauschen empfangen wird, nachdem die metrischen Bits durch das Synchronisationsfenster SW abgeschnitten worden, sind, erhöht sich die Wahrscheinlichkeit eines fehlerhaften Empfangs) und das halbe K der Zahl aller metrischen Bits werden als Phasenfehler gemessen. Wenn die gemessene Phasendifferenz Null ist, wird eine vollständige Synchronisation ausgeführt. Fig.3 zeigt demgemäß den Zustand, in dem die vollständige Synchronisation ausgeführt ist. Wenn die gemessene Phasendifferenz nicht Null ist, hat der Synchronisationsburst SB eine Phasendifferenz relativ zu dem Synchronisationsfenster SW, so daß es notwendig ist, die Sendephase des Synchronisationsburst SB auf der Basis des gemessenen Wertes zu steuern bzw. zu korrigieren.

Wie oben beschrieben ist, wird bei dem SDMA/TDMA.-System zum Steuern der Sendephase des Synchronisationsbursts SB jeder Punktstrahlzone ein Zeitspalt zur Rückführung verwendet, der mit Synchronisationsfenster SW der Schaltfolge bezeichnet wird, die auf dem Satelliten erzeugt wird. Durch eine genaue Synchronisation aller Bodenstationen jeder Punktstrahlζone mit dem Synchronisationsfenster SW auf dem Satelliten wird nämlich ein normaler Verkehr unter den Punktstrahlzonen möglich gemacht.

Die Erfindung befaßt sich mit einem System zum Steuern der Sendephase des Synchronisationsbursts SB in einem derartigen SDMA/TDMA-System, wie es oben beschrieben wurde.

Bei einem System zum Steuern der Sendephase des Synchronisations bursis SB des üblichen TDMil-Systems wird, nachdem der Synchronisationsburst SB der Station empfangen worden ist, der zu dem vorangehenden Sendephasensteuer(korrektur)Zeitpunkt in der Phase korrigiert worden ist, eine Phasenfehlermessung einmal ausgeführt und dann wird die Phasenkorrektur auf der Basis des gemessenen Wertes ausgeführt. Bei dem

8 6/0777

TDMA-System wird nämlich eine Rahmensynchronisation aller Bodenstationen ausgeführt, indem die Differenz der Empfangszeit zwischen dem Synchronisationsburst SB einer Bezugsstation der Bodenstationen und dem Synchronisationsburst SB jeder Station gesteuert wird. Bei dem SDMA/IDMA-System wird jedoch die Phasenfehlerraessung ausgeführt, indem das Synchronisationsfenster SW der auf dem Satelliten erzeugten Schaltfolge ausgenutzt wird, indem z.B. der Betrag des Synchronisationsbursts SB bestimmt wird, der durch das Synchronisationsfenster SW abgeschnitten worden ist, wie oben beschrieben wurde, so daß die Rahmensynchronisation unter den Punktstrahlzonen wesentlich durch die Anstiegsund Abfallcharakteristik des Synchronisati-onsfensters SW und das Rauschen beeinflußt wird. Beim Beispiel der Pig. werden nämlich zu einem bestimmten Meßzeitpunkt die jeweiligen metrischen Bits zu "1" oder "O" für jeden Bit bestimmt. Auch wenn nur Rauschen empfangen wird, beträgt die Wahrscheinlichkeit, daß das metrische Bit mit "1" oder "0" bestimmt wird, 1/2. Demgemäß wird bei dem SDMA/TDMA-System, auch wenn die Phasenfehlermessung ausgeführt wird, nachdem einmal der Synchronisationsburst SB jeder Station wie bei einem üblichen TDMA-System empfangen worden ist, ein Bestimmungsfehler unvermeidlich bei der Messung eingeführt und ein genauer Phasenfehler wird nicht erhalten. Deshalb ist es unmöglich, eine genaue Sendephasensteuerung des Synchronisationsbursts zu erreichen.

Der Erfindung liegt die Aufgabe zugrunde, ein Phasensteuersystem eines Synchronisationsbursts zu schaffen, das die vorstehend erwähnten Machteile nicht aufweist und das zur Verwendung bei einem SDMA/TDMA-System geeignet ist.

Gemäß der Erfindung wird bei dem Sendephasensteuersystem des Synchronisationsbursts in einem SDMA/TDMA-Satellitennachrichtensystem, bei dem ein Phasenfehler zwischen einem Synchronisationüburst, der von einer Bodenstation ausgesandt wird, und dem Synchronisationsfenster, das ein Zeitspalt ist, der auf

G0^ß&85/0777

250761Ü

einem Satelliten zum Rückführen des Synchronisationsbursts zugeteilt ist, gemessen wird und die Sendephase des Synchronisationsbursts in Übereinstimmung mit dem gemessenen Wert gesteuert wird, die oben erwähnte Phasenfehlermessung in jeder Station mehrmals im Zusammenhang mit ihrem empfangenen Synchronisationsburst ausgeführt. Bin Bestimmungsphasenfehler wird auf der Grundlage der gemessenen Werte bestimmt, die durch mehrere Messungen erhalten werden. Dann wird die Sendephase des vorstehend erwähnten Synchronisationsbursts in Übereinstimmung mit dem bestimmten Phasenfehler gesteuert. Des weiteren wird die oben erwähnte Phasenfehlerbestimmung bei jedem 1/n Hin- und Rücklauf ( η ist eine gerade Zahl größer als 1) ausgeführt und der Synchronisations burst wird ausgesandt, nachdem die Phase entsprechend dem 1. Wert korrigiert ist, damit die Summe des phasenkorrigierten Wertes von dem vorangehenden Phasenkorrekturzeitpunkt bis zu dem η-ten vorangehenden Phasenkorrekturzeitpunkt von dem bestimmten Phasenfehler zum derzeitigen Zeitpunkt abgezogen wird.

Die Erfindung wird beispielhaft anhand der Zeichnung erläutert, in der sind

Pig. 1 eine schematische Darstellung zur allgemeinen Erläuterung eines SDMA/TDM-Satellitennachrichtensystems, bei dem die Erfindung angewendet wird,

Pig. 2(a), (b) und (c) Tabellen, welche die Zeitfolge des Schaltens einer Schaltmatrix des Satelliten zeigen,

Pig. 3 eine Darstellung eines Beispiels eines Synchronisationsbursts nach Pig. 2 und der Art, in welcher die Synchronisation ausgeführt wird,

Pig. 4 und 5 Diagramme zum Erläutern der Prinzipien der Phasenfehlerbestimmung nach der Erfindung,

Pig. 6 ein Blockschaltbild des Aufbaus einer Bodenstationsynchronisationseinrichtung zur praktischen Anwendung der Erfindung,

" Π Π fl P₁ f, / Γ) 7 7 7

Fig. 7 ein Blockschaltbild, das den Aufbau eines Beispiels jedes Phasenfehlermeßkreises und eines Phasenfehlerbestimmungskreises in Pig. 6 erläutert, und

Pig. 8 bis 10 Schaltbilder, von denen jedes ein Beispiel des Hauptteils der Schaltung in Pig. 7 zeigt.

Unter Bezugnahme auf die Zeichnung werden nachfolgend die Prinzipien und Ausführungsformen der Erfindung im einzelnen beschrieben.

In Pig. 4 bezeichnet R die Zeit für einen Hin- und Rücklauf, d.h. die Zeit, in welcher ein von einer Bodenstation ausgesandter .Synchronisationsburst SB wieder durch diese Station empfangen wird, χ bezeichnet den Betrag der Phase des Synchronisationsbursts SB in der Bodenstation, der zu jedem Sendephasenkorrekturzeitpunkt korrigiert worden ist, und xi bezeichnet den Betrag der Phase, die in einer i-ten Periode korrigiert worden ist. Die Abszisse stellt die Zeit t dar.

Bei dem Sendephasensteuersystem des Synchronisationsbursts nach der Erfindung wird die Phasenfehlermessung zwischen dem Synchronisationsburst SB und dem Synchronisationsfenster SW mehrmals in Verbindung mit dem empfangenen Synchronisationsburst jeder Bodenstation ausgeführt.- Ein bestimmter Phasenfehler wird auf der Basis des gemessenen Wertes bestimmt, der durch mehrere Messungen erhalten worden ist, und die Sendephase des Synchronisationsbursts wird in Übereinstimmung mit dem bestimmten Phasenfehler gesteuert. Gemäß Pig. 4 wird nämlic'i ■ : ''-immte Phasenfehlerwert yi in der i-ten Periode erhalten, indem mehrmals der Synchronisationsburst gemessen wird, der für eine Zeitperiode d vom Zeitpunkt P empfangen wird, zu dem die Synchronisationsburst-Phasenfehlermessung der i-ten Periode begonnen wird.

Des weiteren wird bei dem Sendephasensteuersystem des Synchronisationsbursts nach der Erfindung, bevor der

^r> η q ß e G / η 7 7 7

2S07610

Synchronisationsburst SB, der in der Phase zu einem Phasenkorrekturzeitpunkt (wobei der Betrag der korrigierten Phase xi-1 ist) korrigiert worden ist, welcher der letzte Zeitpunkt einer (i-1)-ten Periode ist, (von dem letzten Zeitpunkt der i-ten Periode) empfangen worden ist, eine Phasenfehlerbestimmung des zu empfangenden Synchronisations bursts SB (die Synchronisationsburstphase, die um den Betrag der korrigierten Phase xi-2 korrigiert und ausgesandt wird) ausgeführt und die Phase des auszusendenden Synchronisationsbursts SB wird um den Betrag der Differenz xi zwischen dem bestimmten Wert yi und dem vorstehend erwähnten Betrag der korrigierten Phase xi-1 korrigiert.

Bei der vorliegenden Erfindung wird nämlich der bestimmte Wert yi nicht als Betrag der zu korrigierenden Phase xi zum i-ten PhasenkorrekturZeitpunkt verwendet, sondern der Betrag xi-1 der Phase, die bereits zum vorangehenden Phasenkorrektur Zeitpunkt, nämlich dem (i-1)ten Zeitpunkt korrigiert worden ist, wird von dem bestimmten Wert yi abgezogen und die Differenz wird zur Phasenkorrektur verwendet. Dies schließt ein, daß, da die Sendephase des Synchronisationsbursts SB in der i-ten Periode um den Betrag xi-2 und des weiteren um den Betrag xi-1 korrigiert worden ist und da der bestimmte Wert yi durch Empfang des Synchronisationsbursts SB bestimmt worden ist, der ausgesandt wird, nachdem die Phase um den Betrag xi-2 korrigiert worden ist, es ausreichend ist, die Sendephase des Synchronisati.onsbursts SB unter Verwendung der Differenz zwischen dem Betrag der korrigierten Phase yi und xi-1 wie der Betrag der korrigierten Phase xi zum i-ten Phasenkorrekturzeitpunkt zu korrigieren.

Dies bedeutet, daß diese Beziehungen durch die folgenden Gleichungen ausgedrückt werden können:

₁ = η - X₁.-

G0988C/0777

- ίο -

worin di den Betrag der Phase angibt, die aufgrund einer Taktdrift in der i-ten Periode geändert worden ist, und yi* einen quantisierten Wert des gemessenen Wertes yi angibt.

Mit einem solchen Sendephasensteuersystem des Synchronisationsbursts gemäß der Erfindung wird, obwohl die Phasenfehlerbestimmung einen merklichen Zeitbetrag erfordert, die Phasensteuerung (Korrektur) des Synchronisationsbursts SB bei jedem Hin- und Rücklauf R möglich gemacht, wodurch eine verbesserte Synchronisationsgenauigkeit erhalten wird. Gemäß Fig. 4 wird nämlich der bestimmte Phasenfehlerwert yi in der i-ten Periode erhalten, indem mehrere Male der Synchronisations burst gemessen wird, der für eine Zeitperiode C< von dem Zeitpunkt P empfangen wird, zu dem die Synchronisationsburstphaaenfehlermessung der i-ten Periode gestartet wird. Bei einem solchen Verfahren, das bei dem üblichen TDMA-System verwendet wird, bei dem eine Phasenfehlerbestimmung ausgeführt wird, nachdem der phasenkorrigierte Synchronisationsburst SB in der vorangehenden Periode empfangen worden ist und dann die Sendephase des Synchronisationsburst SB korrigiert worden ist, wird die Phasenkorrektur in Zeitintervallen von (R +oO auf kürzeste Weise ausgeführt.

Die Erfindung ermöglicht des weiteren η Phasenkorrekturen für jeweils einen Hin- und Rücklauf R. In diesem Falle ist es notwendig, daß zu jedem Zeitpunkt der Phasenkorrektur des Synchronisationsbursts SB die Differenz zwischen dem bestimmten Phasenfehler zum derzeitigen Zeitpunkt und der Summe der Beträge der korrigierten Phase von dem ersten vorangehenden Phasenkorrekturzeitpunkt bis zu dem η-ten vorangehenden Phasenkorrekturzeitpunkt als neuer Betrag der zu korrigierenden Phase benutzt wird.

Im Falle der Fig. 5 wird die Phasenkorrektur dreimal während eines Hin- und Rücklaufs R ausgeführt. Wenn gemäß Fig. 5 der Phasenfehler des Synchronisationsbursts SB, der zum Phasenfehlerbestimmungszeitpunkt in der i-ten Periode

509806/0777

25Ü761Ü

bestimmt worden ist, mit yi bezeichnet wird, und wenn der Betrag der Sendephase des Synchronisationsbursts SB an dem Phasenkorrekturpunkt mit xi bezeichnet wird, gelten die folgenden Beziehungen:

^yi = ^yi-1 ^{+ d}i * ^xi-4

X₁ = y_±* - s x_± - k

^{1 χ} k=1 ^x

In Fig. 5 entspricht eine Periode 1/3 eines Hin- und Rücklaufs, d.h. R/3.

Im allgemeinen gelten im Falle der Ausführung der Phasenkorrektur Ai-UcJ. während eines Hin- und Rücklaufs R die folgenden Beziehungen:

^yi ^{= y}j

X₁ = Ji

L-1 ^{+ d}i *

XI

Als nächstes wird ein stabiler Betrieb des Synchronisationsbursts-Sendephasensteuersystems der Erfindung beschrieben. Im Falle einer Phasenkorrektur für einen Hin- und Rücklauf R werden zuerst die folgenden Werte χ und y aus den Gleichungen (1) und (2) erhalten:

~ J O 3 1 "*} ~ J "K ^Ap

= γ·, + di — Xp = (y« + d^ — x^; — X₉

= y₂ + d₃ + d^ — X₁ — X₂ = ^y₂ + d₃; - X₁ - X₂

~^y4 5~3 4 ~ 4 "" 3

= y₂ + ^d3 + ^d4 ^{+ d}5 = (y2 ^{+ d}3 ^{+ d}4)* ~(y2^+d3)*

" ^X1 ~ ^X2 " ^X3 ^X5 ⁼ ^^y2 ^{+ d}3 ^{+ d}4 ^{+ d}5^*

d₅

!'i Π Π R Π {5 / Π 7 7 7

y₆ = y₅ + d₆ - x₄

= (y₂ + ^d3 + V - (y₂ ^{+ d}3 ⁺ V* ^{+ d}5 ^{+ d}6

Im allgemeinen wird yi in der folgenden Eorm ausgedrückt:

i-2 i-2 i

y, + (y? + Σ1 dk) - (y_? + 2Γ dk)* +21 dk = A + B , ¹ ^d k=3 ^ k=3 k=i-1

worin A ein Quantisierfehler ist, der in folgender Weise gegeben ist:

i—2 i—2

A = (y₉ + Σ. dk) - (y + 21 dk)* ,

^d k=3 ^ά k=3

und B eine Taktdrift in der (i-1)-ten und der i-ten Periode ist und in folgender Weise ausgedrückt wird:

i
B = ZEL dk.

k=i-1

Demgemäß gilt yi 4 maximaler Quantisierfehler + Taktdrift für zwei Hin- und Rückläufe, wodurch die Stabilität des Systems garantiert ist.

In gleicher Weise wird im Falle von η Phasenkorrekturen bei einem Hin- und Rücklauf R der Phasenfehler yi aus den Gleichungen (3) und (4) infolgender Weise erhalten:

*i ^{= (y}n+1 ⁺ Ξ ^dk> - <Γη+1 ^{+ S} dk)* + ^I dk = A₊B, ^{1 n+1} k=n+2 ⁿ⁺¹ k=n+2 k=n+2

worin gilt

^η+Ί k=n+2 ^η+Ί k=n+2

B = Si dk .
k=i-n

A gibt einen Quantisierfehler an und B gibt die Summe der Taktdrifte zur (i-n)-ten Periode an. Da eine Periode einem 1/n Hin- und Rücklauf entspricht, entspricht B der Taktdrift in einem n+1/n Hin- und Rücklauf.

9R8P/0777

250761Ü

Demgemäß gilt y £ maximaler Quantisierungsfehler + Taktdrift für den n+1/n Hin- und Rücklauf und die Stabilität des Systems ist garantiert.

Pig. 6 zeigt den Aufbau einer Synchronisiervorrichtung für eine Bodenstation, die bei dem Sendephasensteuersystem des Synchronisationsbursts bei dem SDMA/TDMA-System nach der Erfindung angewendet wird. Gemäß Pig. 6 wird ein Standardtakt, der von einem Standardtaktgenerator 1 abgeleitet wird, durch einen Frequenzteiler 2 frequenzgeteilt, um eine Rahmenzeitsteuerung zu erhalten, und ein Synchronisationsburst SB wird durch einen Synchronisationsburstgenerator bei der Rahmenzeitsteuerung erzeugt und zu einem Satelliten über einen Modulator 4 ausgesandt. Der Synchronisationsburst SB, der wieder durch die Bodenstation über den Satelliten 5 empfangen wird, wird einem Phasenfehlermeß- und -bestimmungskreis 8 über einen Demodulator 6 und einen Stationsidentifizierkreis 7 zugeführt und durch den Phasenfehlermeß- und -bestimmungskreis 8 wird die Differenz zwischen dem Synchronisationsfenster SW auf dem Satelliten \ und dem Synchronisationsburst SB der Bodenstation bestimmt. Auf der Basis des ermittelten Wertes erzeugt ein Phasensteuerkreis 9 ein Phasensteuersignal 10 und durch Steuern des Frequenzteilungsverhältnisses des Frequenzteilers 2 wird die Phase des Synchronisationsburst SB gesteuert.

Fig. 7 zeigt im einzelnen den Phasenmeß- und -bestimmungskreis 8 und den Phasensteuerkreis 9 in Fig. 6. In Fig. 7 bezeichnet 11 den Synchronisationsburst SB (die Zahlenbits 2K), der von dem Stationsidentifizierkreis 7 ausgesandt wird und der nachfolgend an das Schieberegister 12 des Phasenfehlermeß- und-bestimmungskreises 8 angelegt wird, der durch die gestrichelte Linie bezeichnet ist. Der in dem Schieberegister 12 gespeicherte Inhalt wird für jedes Bit mit dem Inhalt (Zahl der Bits 2K) eines metrischen Mustergenerators 13 mittels Exklusiv-ODER-Kreisen 141 bis 142k verglichen und Bestimmungssignale 151 bis 152k, die

Γ* 0 ή a P. e / fl 7 7 7

-H-

"O" und "1" in Abhängigkeit davon sind, ob sie miteinander zusammenfallen oder nicht, werden an Maßstabs(Teilverhältnis )-von-l-Zähler 161 bis 162k angelegt. 17 bezeichnet einen Eindeutig-Wort(UW)-Detektor, der von dem Synchronisationsburst (SB) 11 nebengeschlossen wird, um ein (nicht dargestelltes) eindeutiges Wort TJW zu ermitteln, das in einem Einleitungswort (PW , siehe Fig. 3) des Synchronisations bursts SB enthalten ist, und um ein UW-Bestimmungssignal 18 an einen Zeitgenerator 19 anzulegen.

Pig. 8 zeigt ein Beispiel des Eindeutig-Wort-Detektors 17. Der Synchronisationsburst 11 wird einem Schieberegister 41 des Eindeutig-Wort-Detektors 17 zugeführt. Die Länge des Schieberegisters 41 ist gleich der Länge des eindeutigen Wortes. Jeder in dem Schieberegister 41 gespeicherte Bit und ein vorbestimmtes' Ausgangssignal von einem Eindeutig-Wort-Mustergenerator 42 werden miteinander mittels eines Exklusiv-ODER-Torkreises 43 verglichen, und wenn alle Bits miteinander zusammenfallen, wird ein Eindeutig-Wort-Bestimmungssignal 18 als Ausgangssignal von einem UND-Torkreis 44 erzeugt. Das Eindeutig-Wort-Bestimmungssignal 18 wird als Signal zum Anzeigen des Zeitbezugs und als Zeitsteuersignal zum Prüfen der Koinzidenz/Mchtkoinzidenz des Aus gangs signals von dem metrischen Mustergenerator 13 mit einem empfangenen Synchronisationsburst verwendet.

Das Ausgangssignal von dem Zeitsteuergenerator 19 wird nämlich in zwei Signale aufgeteilt, und zwar wird ein Zeitsteuersignal 20 ein Steuersignal zum direkten Steuern der Maßstabs (Teilungsverhältnis)-von-l-Zähler 161 bis 162k und das andere Signal wird einem Zeitsteuergenerator 23 über einen 1-Rahmenzähler 22 zugeführt, um ein Zeitsteuersignal 202 jedes Rahmens zu erzeugen, das ein Steuersignal zum Löschen der Maßstabs(Teilungsverhältnis)-von-l-Zähler 161 bis 162k wird. Demgemäß sind in Fig. 7 die Steuersignale und 202 ein Signal zum Starten der Maßstabs(Teilungsverhältnis )-von-l-Zähler 161 bis 162k nur, wenn die metrischen

250761Q

Bits MB (deren Zahl 2K ist) des Synehronisationsbursts SB alle in dem Schieberegister 12 gespeichert sind, und ein Steuersignal zum regulären Starten und Zurückstellen der Maßstabs(Teilungsverhältnis)-von-l-Zähler zum regulären Messen des Phasenfehlers des Synehronisationsbursts SB, der nachfolgend 1-mal in Aufeinanderfolge empfangen wird. 211 bis 212k bezeichnen Komparatoren oder Schwellwertbestimmung seinrichtungen zum Bestimmen, ob ein Fehler, der die Werte bestimmt, die durch die Maßstabs (Teilungsverhältnis )-von-l-Zähler 161 bis 162k angezeigt werden, den Schwellwert m übersteigt oder nicht.

Die Ausgangssignale von den Komparatoren 211 bis 212k werden dem 3it-Zahl"Bestimmungsteil eines Phasenfehlerbestimmungskreises 25 zugeführt, durch den die Zahl der genau empfangenen Bits bestimmt wird. Das andere Ausgangssignal 24 von dem ZeitSteuergenerator 23 ist ein Steuersignal zum Betätigen des Bestimmungsteils für die genau empfangene Bitzahl einmal für den 1-ten Empfang des Synehronisationsbursts SB. Das BeStimmungssignal, das von dem Bestimmungsteil der genau empfangenen Bitzahl abgeleitet wird, wird einem Phasenfehlerbestimmungsteil zugeführt, um den vorstehend erwähnten Phasenfehler yi zu bestimmen und zu quantisieren, woraufhin ein Signal 26 eines Phasenfehlers (entsprechend dem vorstehend erwähnten yi*) erzeugt wird.

Pig. 9 zeigt ein Beispiel des Phasenfehlerbestimmungskreises 25, der einen Bitzahl-Ermittlungsteil 251 und einen Phasenfehlerermittlungsteil 252 enthält. In dem Bitzahl-Bestimmungsteil 251 werden die Ausgangssignale von 2E Komparatoren 211 bis 212k derart gewählt, daß gilt K = 3, und Signale fc1 bis #6 werden den Torkreisen 51, 52, 52', 53, 53', 54, 54', 55, 55', 56 und 56' jeweils zugeführt. Das Signal #1 wird nämlich direkt als Eingangssignal dem NAND-Torkreis 51 zugeführt und das Signal &2 ist derart, daß ein Signal, das von dem Signal ft1 nebengeschlossen ist, und ein zu dem Signal 442 umgekehrtes Signal den UND-Torkreisen 52 und 52·

Π 09R86/0777

2S07610

zugeführt werden. Als nächstes werden das Ausgangssignal von dem UND-Torkreis 52' und ein zu dem Signal W5 umgekehrtes Signal dem UND-Torkreis 53 zugeführt, während das Ausgangssignal von dem UND-Torkreis 52' und ein von dem Signal #3 nebengeschlossenes Signal dem UND-Torkreis 53' zugeführt werden. Danach werden gleichartige Operationen ausgeführt und das Ausgangssignal von dem UND-Torkreis 55* und ein von dem Signal #6 nebengeschlossenes Signal werden dem UND-Torkreis 56' zugeführt. Die Ausgangssignale von dem NAND-Torkreis 51 und den UND-Torkreisen 52 bis 56 und 56' werden jeweils als aO, al bis a5 und a6 angesehen. Als nächstes werden in dem Phasenfehlerbestimmungsteil 252 ODER-Torkreise 61, 62 und 63 jeweils in Reihe zu JK-Flip-Flops 64, 65 und 66 geschaltet. Wenn die Ausgangssignale aO, a2, a4 und a6 von dem Bitzahl-Bestimmungsteil 251 an den ODER-Torkreis 61 angelegt werden, wird ein Betrag der Phasenkorrektur 2 als Q-Ausgangssignal bO von dem Flip-Flop 64 abgeleitet. Wenn die Ausgangssignale aO, al, a5 und a6 von dem Bitzahl-Bestimmungsteil 251 an den ODER-Torkreis 62 angelegt werden, wird ein Betrag der Phasenkorrektur 2 als ein Q-Ausgang b1 abgeleitet. Durch Anlegen der Ausgangssignale a4, a5 und a6 von dem Bitzahl-Bestiramungsteil 251 an den ODER-Torkreis 63 kann die Polarität des Betrages der Phasenkorrektur als ein Q- Ausgang b2 des Flip-Flops 66 erhalten werden. Die Flip-Flops 64, 65 und 66 werden durch das Ausgangssignal 24 von dem Zeitsteuergenerator 23 erzeugt.

Mit einem solchen Aufbau werden die Signale N1 bis welche die Ausgangssignale von den sechs Komparatoren sind, wenn gilt k = 3, durch den Bitzahl-Bestimmungsteil 251 geprüft und die Zahl der Komparatoren, deren Ausgangssignale "1" sind, wird gezählt, bis das Ausgangssignal von einem der Komparatoren "0" wird. Die Zahl ist die länge der genau empfangenen metrischen Bits. Die Länge wird mit einem vorbestimmten metrischen Bit k (in diesem Fall gilt k = 3) verglichen und ein notwendiger Betrag der Phasenkorrektur wird bestimmt. Durch Anlegen solcher Kombinationen der

5 09RBG/0 777

Ausgangs signale aO bis a6 von dem Bitzahl-Bestimmungs«- teil 211, wie oben beschrieben, an die ODER--Torkreise 61 und 62 des Phasenfehlerbestimmungsteils 252 wird nämlich, ein Betrag der Phasenkorrektur in der Form eines binären Codes von den Flip-Flops 64 und 65 abgeleitet und dessen Polarität wird von dem Flip-Flop 66 abgeleitet. Wenn z.B. die Zahl derjenigen Komparatoren, deren AusgangsSignale "1" sind, dieselbe Länge wie k = 3 ist, wird ein Ausgangssignal O erzeugt. Wenn die Zahl um ein Bit länger ist, wird ein Ausgangssignal -1 erzeugt. Wenn die Zahl um 2 Bits kürzer ist, wird ein Ausgangssignal +2 erzeugt. Dies wird an einen Substraktionskreis 27 der Fig. 7 als Phasenfehlersignal angelegt, das durch den oben erwähnten quantisierten Phasenfehler yi* ausgedrückt wird.

Andererseits wird ein Signal 29 mit einem vorher in der Phase korrigierten Wert entsprechend dem oben erwähnten Wert xi-1 (in Falle von n=1), das in einem Phasenkorrekturwert-Speicherkreis 28 gespeichert wird, an den Subtraktionskreis 27 angelegt, um von dem vorstehend erwähnten Phasenfehler yi* subtrahiert zu werden, um ein Signal 30 mit phasenkorrigiertem Wert entsprechend dem vorstehend erwähnten Wert (yi* - xi-1) zu erhalten, der dem Phasenkorrekturwert-Speicherkreis 28 und dem Phasensteuerkreis 9 in Fig. 9 zugeführt wird.

Der Subtraktionskreis 27 wird so durch einen Hin- und Rücklaufzähler 31 gesteuert, daß er bei jedem 1/n Hin- und Rücklauf bei der Rahmenzeitsteuerung betätigt wird, die von dem ZT-frequenzgeteilten Ausgangs signal eines später zu beschreibenden variablen Frequenzteilers 2 abgezweigt wird.

Der Phasensteuerkreis 9 wird mit einer FrequenzteilungsverhältniS-Steuereinrichtung 29 gebildet, die das Frequenzteilungsverhältnis des variablen Frequenzteilers 2 in drei Stufen, d.h. N -1, IT und II + 1, ändert, indem Signale verwendet werden, die den geforderten Phasenkorrekturwert

503886/0777

betreffen, der von dem Subtraktionskreis 27 zugeführt wird. Als Ergebnis davon wird die Sendephase des Synchronisationsbursis geändert.

Fig. 10 zeigt ein Beispiel einer Frequenzteilungsverhältnissteuereinrichtung 29 und des variablen Frequenzteilers 2, dessen Frequenzteilungsverhältnis dadurch, gesteuert wird. Das Signal 30 mit dem phasenkorrigierten Wert wird nämlich, in einem Abwärtszähler 71 gespeichert und dessen umgekehrtes Ausgangssignal wird an einen TJHD-Torkreis 72 angelegt, dessen Ausgangssignal in zwei Signale geteilt wird, und zwar wird ein Signal an einen UND-Torkreis 76 für eine N-Frequenzteilung angelegt und das andere Signal wird umgekehrt und über einen UND-Torkreis 73 einem UND-Torkreis 75 für eine (N - 1)-Frequenzteilung zusammen mit einem Polaritätssignal 30' zugeführt. Dann werden die Ausgangssignale von den UND-T orkr eis en 75 und 76 über einen ODER-T orkre is 77 an einen (N+1)-Zähler 78 angelegt, um diesen zu löschen. An die anderen Eingänge der UND-Torkreise 75 und 76 werden jeweils N-1 und N Decodierausgangssignale des (N+1)-Zählers angelegt. Von einem Decodier-O-Ausgangssignal wird eine Rahmenzeitsteuerung abgeleitet und dieses Ausgangssignal wird dem UND-Torkreis 74 zusammen mit dem umgekehrten Ausgangssignal des UND-Torkreises 72 zugeführt und durch dessen Ausgangssignal wird ein Taktsignal dem Abwärtszähler 71 zugeführt, um diesen zu betätigen.

Mit der oben beschriebenen Ausbildung werden, wenn der in dem Abwärtszähler 71 gespeicherte Phasenkorrekturwert nicht Null ist, die UND-Torkreise 73 und 75 und der ODER-Torkreis in Übereinstimmung mit der Polarität des Wertes eingeschaltet, um einen Befehl für eine (N-1)-Frequenzteilung zu erzeugen, wodurch der variable Frequenzteiler als ein (N-1)-Frequenzteiler dient. In diesem Falle wird, jedesmal wenn die Rahmenzeitsteuerung von dem (N+1)-Zähler 78 abgeleitet wird, der Inhalt des AbwärtsZählers 71 schrittweise subtrahiert, und diese Operation wird wiederholt, bis der Inhalt des AbwärtsZählers 71 Null wird. Wenn das Ausgangssignal

S09R86/0777

von dem Abwärtszähler 71 auf Null verringert wird, werden der UND-Torkreis 76 und der ODER-Torkreis 77 eingeschaltet, um einen Befehl für eine N-Frequenzteilung zu erhalten, und der variable Frequenzteiler wirkt als N-Frequenzteiler. Wenn weder der N-Frequenzteilungsbefehl noch der (ΪΓ-1)-Frequenzteilungsbefehl erzeugt wird, dient des weiteren der variable Frequenzteiler zur (N-1)-Frequenzteilung. Die Phase der Rahmenzeitsteuerung wird um ein Bit des Grundtakts vorgeschoben und durch eine (1T+1)-Frequenzteilung wird die Phase der Rahmenzeitsteuerung um ein Bit verzögert. Als Ergebnis kann die Sendephase des Synchronisationsburstsignals geändert werden.

Wie vorstehend beschrieben worden ist, wird gemäß der Erfindung die Bestimmung des Phasenfehlers des Synchronisationsbursts SB ausgeführt, indem die Phasenfehlermessung mehrmals durchgeführt,wird, so daß die Sendephase des Synchronisationsbursts SB genau gesteuert werden kann. Mit der Erfindung ist es des weiteren möglich, ein Sendephasensteuersystem eines Synchronisationsbursts in dem SDMA/TDMA-Satellitennachrichtensystem zu schaffen, bei dem das Phasensteuerintervall kurz ist und bei dem die Synchronisationsgenauigkeit nicht verschlechtert wird.

Π η q R η π / α 7 7 7

Claims

Patentansprüche

Sendephasensteuersystem eines Synchronisationsbursts für ein SDMA/TDMA-Satellitennachrichtensystem, bei dem ein Synchronisationsfenster zum Rückführen eines von jeder Bodenstation ausgesandten Synchronisationsbursts und mehrere Datenfenster für den Nachrichtenverkehr zwischen vorbestimmten Gruppen von Bodenstationen und zwischen den Bodenstationen jeder Gruppe auf der Basis eines ZeitSteuersignals eines Satelliten umgeschaltet werden, gekennzeichnet durch Synchronisationsburstsendeeinrichtungen zum Aussenden des Synchronisationsbursts zu dem Satelliten, durch Synchronisations burstempfangseinrichtungen zum Empfangen des von dem Satelliten zurückgekehrten Synchronisationsbursts der Bodenstation, durch Phasenfehlermeßeinrichtungen zum mehrmaligen Messen eines Fehlers zwischen der Phase des Synchronisationsbursts der Bodenstation und der Phase des Synchronisationsfensters, durch Phasenfehlerbestimmungseinrichtungen zum Bestimmen eines Phasenfehlers auf der Basis der gemessenen Werte, die durch mehrere Phasenfehlermessungen erhalten werden, und durch Synchronisationsburst-Sendephasensteuereinrichtungen zum Steuern der Sendephase des Synchronisationsbursts in Übereinstimmung mit dem ermittelten Phasenfehler.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisationsburstsendeeinrichtung aus einem Bezugstaktgenerator, einem variablen Frequenzteiler zum Erzeugen einer Rahmenzeiteteuerung auf der Basis des Ausgangssignals des Bezugstaktgenerators, einem Synchronisationsburstgenerator zum Erzeugen eines Synchronisationsbursts auf der Basis des Ausgangssignals von dem variablen Frequenzteiler und einem Modulator zum Modulieren des Ausgangssignals von dem Synchronisationsburstgenerator und zu dessen Aussenden zu dem Satelliten besteht, daß die Synchronisationsburstempfangseinrichtung aus einem Demodulator zum Empfangen und Demodulieren des von dem Satelliten zurückgekehrten Synchronisationsbursts und einem Stationsidentifizierungskreis zum

Π Π q R P ft / 0 7 7 7

Identifizieren des durch den Demodulator demodulierten Synchronisationsbursts besteht, daß die Phasenfehlermeßeinrichtung aus einem 2k-Bit-Schieberegister, das aufeinanderfolgend mit metrischen Bits (2k Bits) des empfangenen Synchronisationsbursts gespeist wird, einem metrischen Mustergenerator zum Erzeugen eines metrischen Musters des Synchronisationsbursts, 2k Exklusiv-ODER-Kreisen zum Vergleichen der Ausgangssignale von dem Schieberegister und dem metrischen Mustergenerator für jedes Bit, 2k Maßstabs (Teilungsverhältnis)-von-1-Zählern, die jeweils mit den Ausgangssignalen von den 2k Exklusiv-ODER-Kreisen gespeist werden, und 2k Schwellwertbestimmungseinrichtungen, die jeweils mit den AusgangsSignalen von den 2k Maßstabs(Teilungsverhältnis )-von-l-Zählern gespeist werden, besteht, daß die Phasenfehlerbestimmungseinrichtung aus einer Bitzahl-Bestimmungseinheit zum Bestimmen der Bitzahl der genau empfangenen metrischen Bits bei jedem Empfang des Synchronisationsbursts und einer Phasenfehlerbestimmungseinheit zum Bestimmen des Phasenfehlers auf der Grundlage der ermittelten Bitzahl besteht und daß die Synchronisationsburst-Sendephasensteuereinrichtung aus Einrichtungen zum Erzeugen eines Phasensteuersignals zum Steuern des Frequenzteilungsverhältnisses des variablen Frequenzteilers auf der Basis des ermittelten Phasenfehlers besteht.
3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenfehlerbestimmungseinrichtung Recheneinrichtungen zum Subtrahieren der Summe der phasenkorrigierten Werte zum derzeitigen und zu einem oder η vorangehenden Phasenkorrektur Zeitpunkt en von dem ermittelten Phasenfehler zum derzeitigen Phasenkorrekturzeitpunkt bei 1/n Hin- und Rücklauf-Zeit int ervall en enthält.
4. System nach Anspruch 2, dadurch gekennzeichnet, daß die Phasenfehlerbestimmungseinrichtung Recheneinrichtungen zum Subtrahieren der Summe der phasenkorrigierten Werte zum derzeitigen und einem oder η vorangehenden Phasenkorrekturzeitpunkten von dem ermittelten Phasenfehler zum derzeitigen

509886/0777

Phasenkorrektur Zeitpunkt in 1/n Hin- und Rücklauf-Zeitintervallen enthält.
5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Recheneinrichtung aus einem Phasenkorrekturwert-Speicherkreis zum Speichern der Summe der phasenkorrigierten Werte zum derzeitigen und einem oder η vorangehenden Phasenkorrekturzeitpunkten, einem Subtraktionskreis zum Subtrahieren des Ausgangssignals von dem Phasenkorrekturwert-Speicherkreis von dem ermittelten Phasenfehler zum derzeitigen Phasenkorrekturzeitpunkt und einem 1/n Hin- und Rücklaufzähler zum Betätigen des Subtrahierkreises in 1/n Hin- und Rücklauf-Zeitintervallen besteht.

G09886/0777

ti

Leerseite