DE2505824C3 - n-Kanal-Speicher-FET - Google Patents

n-Kanal-Speicher-FET

Info

Publication number
DE2505824C3
DE2505824C3 DE19752505824 DE2505824A DE2505824C3 DE 2505824 C3 DE2505824 C3 DE 2505824C3 DE 19752505824 DE19752505824 DE 19752505824 DE 2505824 A DE2505824 A DE 2505824A DE 2505824 C3 DE2505824 C3 DE 2505824C3
Authority
DE
Germany
Prior art keywords
gate
channel
memory
zone
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752505824
Other languages
English (en)
Other versions
DE2505824A1 (de
DE2505824B2 (de
Inventor
Bernward Dipl.-Ing. 8000 Muenchen Roessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752505824 priority Critical patent/DE2505824C3/de
Priority to GB3697975A priority patent/GB1517925A/en
Priority to FR7528366A priority patent/FR2295523A1/fr
Priority to CH1197875A priority patent/CH601895A5/xx
Priority to NL7510943A priority patent/NL7510943A/xx
Priority to IT2736275A priority patent/IT1042648B/it
Priority to SE7510484A priority patent/SE415415B/xx
Priority to JP11352475A priority patent/JPS5157292A/ja
Priority to BE160216A priority patent/BE833631A/xx
Priority to DK422975A priority patent/DK422975A/da
Publication of DE2505824A1 publication Critical patent/DE2505824A1/de
Priority to US05/750,860 priority patent/US4087795A/en
Publication of DE2505824B2 publication Critical patent/DE2505824B2/de
Application granted granted Critical
Publication of DE2505824C3 publication Critical patent/DE2505824C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine besondere konstruktive Ausgestaltung des gemäß dem Hauptpatent 05 816 zu betreibenden n-Kanal-Speicher-FET, also einen n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen der Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei
— im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist,
— die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt,
— der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen),
— zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), und
— zum Entladen des Speichergate zwischen einerseits dem Steuergate und andererseits dem Kanalbereich oder der Source-Zone oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist.
Die Erfindung wurde insbesondere für die Verwendung in einem Programmspeicher eines Fernsprech-Vermittlungssystems entwickelt
In der US-PS 38 25 945 ist ein p-Kanal-Speicher-FET mit isoliertem, floatenden Speichergate und mit isoliertem, steuerbaren Steuergate beschrieben, wobei die Eigenkapazität zwischen Speichergate und Steuergate deutlich höher als die Eigenkapazität zwischen Speichergate und Substrat ist.
Die Aufgabe der Erfindung ist, die zum Löschen, d. h. zum Entladen des Speichergate des n-Kanal-Speicher-FET benötigten, den FET-Elektroden zugeführten Löschspannungen und Verlustleistungen möglichst klein zu machen. Sebst wenn eine Vielzahl von n-Kanal-Speicher-FETs in einem integrierten Speicher angebracht sind, sollen beim gleichzeitigen Löschen einer Mehrzahl der oder gar aller n-Kanal-Speicher-FETs dieses Speichers die Energieverluste und damit die schädliche Verlustwärme und daher der zulässige Mindestzeitaufwand zum Löschen besonders gering sein. Der hierzu benötigte Schaltungs- und Herstellungsaufwand soll ebenfalls möglichst gering sein.
Die Aufgabe der Erfindung wird durch die im Kennzeichen des Patentanspruches angegebene Maßnahme gelöst.
Die erhöhte Eigenkapazität zwischen den Oates wird z. B. durch daran angebrachte Lappen erzeugt.
Die hohe Eigenkapazität zwischen den beiden Gates im Vergleich zur Eigenkapazität zwischen Speichergate und Kanal bzw. Substrat bewirkt, daß die Löschspannung zwischen Steuergate G 2 und Hauptstrecke besonders klein sein kann, weil sich ein Hub des Potentials am Steuergate nahezu vollständig als Speichergatepotentialhub auswirkt.

Claims (1)

  1. Patentanspruch:
    n-Kanal-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone und ein über dem zwischen cer Source-Zone und der Drain-Zone liegenden Kanalbereich angeordnetes, von einem Isolator allseitig umgebenes Speichergate sowie ein kapazitiv auf das Speichergate einwirkendes Steuergate aufweist, wobei
    — im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist,
    — die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt,
    — der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potential gegenüber der Source-Zone zugeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen),
    — zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal, ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Aufladen durch Kanalinjektion), und
    — zum Endladen des Speichergate zwischen einerseits dem Steuergate und andererseits dem Kanalbereich oder der Source-Zone oder der Drain-Zone eine Löschspannung angelegt wird, bei der das Steuergate negativ gegenüber dem jeweils anderen Bereich ist,
    nach Patent 25 05 816,
    dadurch gekennzeichnet, daß
    — die Eigenkapazität zwischen dem Speichergate und dem Steuergate höher als die Eigenkapazität zwischen Speichergate und Substrat ist.
DE19752505824 1974-09-20 1975-02-12 n-Kanal-Speicher-FET Expired DE2505824C3 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19752505824 DE2505824C3 (de) 1975-02-12 1975-02-12 n-Kanal-Speicher-FET
GB3697975A GB1517925A (en) 1974-09-20 1975-09-09 Storage field effect transistors
FR7528366A FR2295523A1 (fr) 1974-09-20 1975-09-16 Transistor a effet de champ de memorisation a porte de memorisation flottante et isolee
CH1197875A CH601895A5 (de) 1974-09-20 1975-09-16
NL7510943A NL7510943A (nl) 1974-09-20 1975-09-17 Geheugen-fet met geisoleerde, zwevende geheugen- gate.
SE7510484A SE415415B (sv) 1974-09-20 1975-09-18 Minnes-fet
IT2736275A IT1042648B (it) 1974-09-20 1975-09-18 Transsistore a fefetto di campo memorizzatore con gate di memorizzazione isolato e flottante
JP11352475A JPS5157292A (ja) 1974-09-20 1975-09-19 Fetmemori
BE160216A BE833631A (fr) 1974-09-20 1975-09-19 Transistor a effet de champ de memorisation a porte de memorisation flottante et isolee
DK422975A DK422975A (da) 1974-09-20 1975-09-19 Lager-fet med isoleret svevende lagerelektrode
US05/750,860 US4087795A (en) 1974-09-20 1976-12-15 Memory field effect storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752505824 DE2505824C3 (de) 1975-02-12 1975-02-12 n-Kanal-Speicher-FET

Publications (3)

Publication Number Publication Date
DE2505824A1 DE2505824A1 (de) 1976-08-26
DE2505824B2 DE2505824B2 (de) 1981-06-25
DE2505824C3 true DE2505824C3 (de) 1982-04-15

Family

ID=5938671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752505824 Expired DE2505824C3 (de) 1974-09-20 1975-02-12 n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2505824C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808072C2 (de) * 1978-02-24 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
JPS525233B2 (de) * 1972-02-29 1977-02-10
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information

Also Published As

Publication number Publication date
DE2505824A1 (de) 1976-08-26
DE2505824B2 (de) 1981-06-25

Similar Documents

Publication Publication Date Title
DE3340567A1 (de) Spannungswandlerschaltung
DE3148806C2 (de)
DE2828836C2 (de) Wortweise elektrisch löschbarer, nichtflüchtiger Speicher
EP0389846A2 (de) Spannungsvervielfacherschaltung
DE3779705T2 (de) Integrierte speicherschaltung mit blockadressierung.
DE2522341A1 (de) Koppelschaltung, insbesondere fuer integrierte schaltkreise bei elektronischen kleinuhren
DE3714980C2 (de)
DE2840892A1 (de) Pufferschaltung
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2505824C3 (de) n-Kanal-Speicher-FET
DE3926944A1 (de) Mosfet mit darin enthaltenem stromspiegel-fet
DE3017960C2 (de) Schaltung zum Erzeugen einer Abfragespannung für Doppelgate-Transistoren
DE2521116A1 (de) Elektronische vorrichtung mit einer oder mehreren fluessigkristallanzeigezellen
DE2351554A1 (de) Halbleiterspeichervorrichtung fuer binaere daten
DE3881296T2 (de) Nichtfluechtige latente speicherzelle mit pegelumformerschaltung und reduzierter tunneleffektschaltung fuer verbesserte betriebssicherheit.
EP0089397A1 (de) Integrierte Speichermatrix mit nichtflüchtigen, umprogrammierbaren Speicherzellen
DE2165162A1 (de) Komplementäre Metalloxyd-Halbleiteranordnung als exklusive NOR-Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE2339289B1 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2525097C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET
DE2052519C3 (de) Logische Schaltung
DE2912859A1 (de) Ig-fet mit schwebendem speichergate und mit steuergate
DE2101211C3 (de) Bipolarer elektronischer Schalter
DE2525062C2 (de) Matrixanordnung aus n-Kanal-Speicher-FET

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P

C3 Grant after two publication steps (3rd publication)
AF Is addition to no.

Ref country code: DE

Ref document number: 2505816

Format of ref document f/p: P