DE2500721C2 - Sekundärspeicher für digitale Datenverarbeitungssysteme - Google Patents

Sekundärspeicher für digitale Datenverarbeitungssysteme

Info

Publication number
DE2500721C2
DE2500721C2 DE2500721A DE2500721A DE2500721C2 DE 2500721 C2 DE2500721 C2 DE 2500721C2 DE 2500721 A DE2500721 A DE 2500721A DE 2500721 A DE2500721 A DE 2500721A DE 2500721 C2 DE2500721 C2 DE 2500721C2
Authority
DE
Germany
Prior art keywords
control
data
transmission
signal
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2500721A
Other languages
English (en)
Other versions
DE2500721A1 (de
Inventor
Thomas N. Arlington Mass. Hastings
Stephen R. Medford Mass. Jenkins
Victor Westboro Mass. Ku
John V. Maynard Mass. Levy
Peter Stow Mass. McLean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE2500721A1 publication Critical patent/DE2500721A1/de
Application granted granted Critical
Publication of DE2500721C2 publication Critical patent/DE2500721C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0682Tape device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Control By Computers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Description

Die Erfindung bezieht sich auf einen Sekundärspeicher nach dem Oberbegriff des Anspruchs 1.
Sekundärspeicher weisen Elemente auf. welche kein integraler Bestandteil einer zentralen Recheneinheit und deren Direktzugriffsspeicher sind, welche jedoch unmittelbar mit der zentralen Recheneinheit oder aiulcren Elementen in dem System verbunden sind und durch diese gesteuert werden. Diese Einrichtungen sind auch unter der Bezeichnung »Großspeicher« bekannt und weisen Magnetband-, -platten- und -trommelspeiehereinheiten auf.
ίο Diese Einrichtungen werden auch als »Speichereinheiten mit sequentiellem Zugriff« bezeichnet, da die in einer dieser Einheiten gespeicherte Information nur in einer sogenannten »Eine-nach-der-anderen-Folge« verfügbar wird oder gespeichert ist, unabhängig davon, ob alle Informationen oder nur ein Teil davon angefordert wird oder nicht. Beispielsweise ist es allgemein üblich. eine Information aus einem Plattenspeicher auf der Basis »Sektor für Sektor« wieder aufzufinden, selbst wenn nur eine von mehreren Informations-Datensätzen in einem Sektor benötigt wird. In ähnlicher Weise entspricht auch ein physikalischer Satz bzw. Block auf einem Band einem Sektor auf einem Plattenspeicher, und ein vollständiger Block kann wieder aufgefunden werden, selbst wenn er mehr als einen wichtigen Informations-Datensatz enthält.
Diese Einrichtungen werden auch als »Serienspeichereinrichtungcn« bezeichnet. In einer Serienspeichereinrichtung sind die Zeit und die sequentielle Position Faktoren, die benutzt werden, um ein gegebenes Bit, ein Zeichen, ein Wort, oder Gruppen von Worten, die nacheinander in zeitlicher Reihenfolge anliegen bzw. erscheinen, festzulegen. Die einzelnen Bits liegen der Reihe nach in einer (bestimmten) zeitlichen Folge an oder werden ausgelesen.
In modernen Datenverarbeitungssystemen weist ein Sekundärspeicher eine Steuereinrichtung und eine oder mehrere mit diesem verbundene Ansteuer- und Antriebseinrichtungen auf. Die Steuereinrichtung arbeitet entsprechend den Signalen vom Datenverarbeitungssystern im allgemeinen auf einer Eingabe/Ausgabe-Hauptleitung, die andere Elemente im System einschließlich der zentralen Recheneinheit miteinander verbindet. Eine Ansteuer- und Antriebseinrichtung weist das Aufnahmemedium (z. B. ein Band oder eine sich drehende Platte), den Mechanismus zum Bewegen des Mediums und eine elektronische Schaltungsanordnung auf, um Daten aus dem Medium auszulesen oder Daten auf dem Medium zu speichern und um die Daten zwischen seriellen und parallelen Formalen umzuset-
zen.
Die Steuereinrichtung zeigt sich im Ruhezustand des Systems als irgendein weiteres mit der Eingabe/Ausgabe-Hauptleitung verbundenes Systemelement und erhält über die Hauptleitung Befehle, weiche eine Befehisinformation bezüglich der durchzuführenden Operation, der zu verwendenden Ansteuer- und Antriebseinrichtung, der Größe der Übertragung, der Startadresse der Ansteuer- und Antriebseinrichtung für die Übertragung und der Startadresse in irgendeinem anderen Sy-
stemelement, beispielsweise in einem Direktzugriffspeicher, aufweisen. Die Steuereinrichtung setzt alle diese Befehlsinformationen in die erforderlichen Signale um, um die Übertragung bzw. den Transfer zwischen der jeweiligen Antriebs- und Ansteuereinrichtung und anderen Systemelementen zu bewirken. Während der Übertragung leitet die Steuereinrichtung die Daten zu und von der entsprechenden Antriebs- und Ansteuereinrichtung und von oder zu der Eingabe/Ausgabe-
25 OO 721
hauptleitung oder einer Speicherhauptleitung.
Im bekannten Datenverarbeitungssystem war jeder Sekundärspeicher eine einmalige Einrichtung. Das heißt eine Steuereinrichtung wurde so ausgelegt, daß sie eine ganz bestimmte Antriebs- und Ansteuereinrichtung mit einem ganz bestimmten Datenverarbeitungssystem verband, während eine Ansteuer- und Antriebseinrichtung so ausgelegt wurde, daß sie mit einer ganz bestimmten Steuereinrichtung verbunden war. Wenn eine neue Antriebs- oder Ansteuereinrichtung entwickelt wurde, wurde auch eine neue Steuereinrichtung entwickelt. Diese war insbesondere dann von Bedeutung, wenn die neue Antriebs- und Ansteuereinrichtung eine andere Art von Ansteuer- und Antriebseinrichtung war. Wenn beispielsweise für ein System ein neuer Magnetbandantrieb entwickelt wurde, war es nicht möglich, eine für dieses System bereits bestehende Plattenantriebs-Steuereinrichtung in Verbindung mit dem neuen Bandantrieb zu verwenden; vielmehr mußte dann eine neue Steuereinrichtung für den Magnetbandantrieb geschaffen werden.
Dies Verfahren führte natürlich oft zu Verdopplungen und Parallelentwicklungen auf dem technischen bzw. konstruktiven Sektor, selbst wenn derselbe Hersteller neue Ansteuer- und Antriebseinrichtungen oder Datenverarbeitungssysteme einführte.
Neue Sekundärspeicher wurden im allgemeinen in ihrer Gesamtheit neu entwickelt. Die besondere und spezielle Ausführung jeder der Antriebs- und Steuereinrichtungen führte aber auch zu Schwierigkeiten beim Verbraucher. Wenn nämlich ein Verbraucher bereits ein System hatte, mußte er oft sowohl die Antriebs- als auch die Steuereinricntungen ersetzen, um die Vorteile eines neuen Antriebs- und Ansteuersystems ausnutzen zu können. Ferner wurde eine Steuereinrichtung angepaßt, damit sie mit einer bestimmten Art von Antriebseinrichtung zusammenarbeitete, so daß die gleichen Ausführungen von Ansteuer- und Antriebseinrichtungen (z. B. verschiedene Plattenspeicherantriebe) nicht mit einer Steuereinrichtung gemischt werden konnten. Hierdurch wurde manchmal sogar eine andere Steuereinrichtung für jeden Antrieb erforderlich, selbst wenn keine der Steuereinrichtungen in ihrer Kapazität ausgenutzt wurde.
Aufgabe der Erfindung ist es daher, die Arbeitsweise eines Sekundärspeichers einschließlich einer Steuereinrichtung sowie einer Antriebs- und Ansteuereinrichtung zu verbessern und eine Sekundärspeichereinrichtung zu schaffen, in welcher die Ausführung der Antriebs- und Ansteuereinrichtung unabhängig von einer besonderen, speziellen Steuereinrichtung oder einem Datenverarheitimgssysicm ist. Dabei soll eine SekundärspeicheriMiiriehtung geschaffen werden, in welcher der Aufbau der Steuereinrichtung und deren Arbeitsweise unabhängig von der gesteuerten Antriebs- und Ansteuereinrichtupg sind, in welcher eine einzige Steuereinrichtung verschiedene Arten von Antriebs- und Ansteuereinrichtungen steuern kann, und in welcher eine einzelne Antriebs- und Ansteuerein'ichtung in Verbindung mit verschiedenen Ausführungsformen von Datenverarbeitungssystemen verwendet werden kann.
Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Maßnahmen gelöst.
Durch das US-Buch: Peripheral and Interfacing Handbook, Digital Equipment, 1971, pp. 97 bis 101 sind verschiedene Anordnungen bekannt, mit denen sogenannte BlIS-Leitungen ausgeweitet werden können. In einem auf p. 99 (Mitte) dargestellten Beispiel sammelt ein Untersystem/Subsystem) die Daten und schaltet auf den Prozessor des Hauptsystems nur dann auf, wenn der Datentransfer oder die Prozessorbenutzung möglich sind. In der Zwischenzeit ist der Prozessor des Hauptsystems dagegen völlig frei zur Durchführung anderer Aufgaben. Es können somit mit der bekannten Anordnung zwei oder mehr Prozessoren nebeneinander arbeiten mit Zugriff zur selben Datenbasis. Damit eine Übertragung vom Untersystem zum Hauptsystem erfolgen kann, sind die diesen zugeordneten BUS-Leitungen über eine Durchschalteeinrichtung miteinander verbunden, die im Bedarfsfall dann die Durchschaltung vornimmt.
Bei der Erfindung verbinden im Gegensatz dazu zwei verschiedene Datenwege eine Steuereinrichtung und eine Antriebs- und Ansteuereinrichtung miteinander. Der eine Datenweg ist ein asynchroner Antriebssteuerweg, der Daten-, Adressen- und Steuerleitungen aufweist. Die Signale über diesen Datenweg steilen Steuerfunktionen dar und weisen Steuersignale für die Durchführung von Informationsübertragungen an und von adressierten Speicherstellen in der Antriebs- und Ansteuereinrichtung auf. Die Startadresse in der Antriebs- und Ansteuereinrichtung sowie die Größe der Übertragung sind typische Informationselemente bzw. -datenworte, welche über diesen Datenweg an die Antriebs- und Ansteuereinrichtung abgegeben werden.
Der zweite Datenweg ist ein synchroner Datenweg, welcher die Daten selbst überträgt; er weist Daten- und Steuerleitungen auf. Über die Steuerleitungen werden Signale übertragen, welche zur Synchronisierung der Steuer- und Antriebseinrichtung, zum Starten bzw. Auslösen einer Datenübertragung und zum Signalisieren irgendwelcher Störungen verwendet werden, welche
während des Transfer- bzw. der Übertragung auftreten können.
Die Signale auf diesen beiden Datenwegen stellen einen Standard- bzw. Normalsatz von Signalen dar, mit welchen Magnetplatten-, Magnetband-, Magnettrommelantriebs- und Ansteuereinrichtungen sowie andere Serienspeichereinrichtungen oder Speicher mit sequentiellem Zugriff gesteuert werden können. Wenn ein System eine Steuereinrichtung gemäß der Erfindung aufweist, dann kann irgendeine Antriebs- und Ansteuereinrichtung, welche gemäß der Erfindung ausgelegt ist, ausgewechselt oder ausgetauscht werden, ohne daß die Steuereinrichtung geändert werden mi'ß. Ferner kann ein Satz dieser Antriebs- und Ansteuereinrichtungen mit einer anderen Art von Datenverarbeitungssystem verbunden werden, wobei nur ein Teil der Steuereinrichtung zu ändern ist. An den Antriebs- und Ansteuereinrichtungen sind dagegen keine Änderungen erforderlich. Wenn somit das neue Datenverarbeitungssystem bereits eine Steuereinrichtung gemäß der Erfindung aufweist, dann können Antriebs- und Ansteuereinrichtungen des früheren Systems ohne irgendwelche weiteren Änderungen angeschlossen werden. Infolgedessen ist eine Steuereinrichtung gemäß der Erfindung von der Antriebs- und Ansteuereinrichtung unabhängig, welche sie steuert, und die Antriebs- und Ansteuereinrichtung ist unabhängig von der Steuereinrichtung und dem System, mit welchem sie verbunden ist.
Die Erfindung schafft somit einen Sekundärspeicher mit Magnetband-, -platten- oder -trommeleinheiten oder anderen Speichereinrichtungen mit sequentiellem Zugriff. Jede Speichereinrichtung oder jede Antriebsund Ansteuereinrichtung ist mittels einer Gerätehauptleitung mit asynchronen und synchronen Datenwegen
25 OO
ίο
mit einer Steuereinrichtung verbunden. Eine Zustandsund Steuerinformation wird asynchron über die asynchrone Hauptverbindungsleitung zwischen der Steuereinrichtung und einer ausgewählten Antriebs- und Ansteuereinrichtung angekoppelt. Tatsächliche Datenübertragungen erfolgen dann zwischen der Steuereinrichtung und einer Antriebs- und Ansteuereinrichtung über die synchrone Hauptverbindungsleitung sowie zwischen anderen Einheiten im System und der Steuereinrichtung mit Hilfe von Datenübertragungen mit direktem Speicherzugriff oder äquivalenten Datenübertragungen.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigt
F i g. 1 ein allgemeines Blockschaltbild eines Datenverarbeitungssystems, bei welchen die Erfindung verwendet ist;
F i g. 2 ein Blockschaltbild einer Ausführungsform des in Fig. 1 dargestellten Datenverarbeitungssystems, in welchem gesonderte Speicher- und Eingabe/Ausgabe-Hauptleitungen die Elemente im System verbinden;
F i g. 3 ein Blockschaltbild einer weiteren Ausfüh rungsform des in F i g. 1 dargestellten Datenverarbeitungssystems, in welchem eine einzige System-Hauptleitung von allen Elemente und Einrichtungen im System gemeinsam verwendet wird;
Fig.4 eine Geräte-Hauptleitung, die eine Antriebsund Ansteuereinrichtung mit einer Steuereinrichtung verbindet, gemäß der Erfindung;
F i g. 5 ein Blockschaltbild eines synchronen Datenwegs in der Steuereinrichtung, welche für einen Anschluß an ein in F i g. 2 oder 3 dargestelltes System angepaßt ist;
F i g. 6 ein Blockschaltbild eines asynchronen Steuerweges für die Ansteuer- und Antriebseinrichtung in einer Steuereinrichtung welche für einen Anschluß an ein in F i g. 2 oder 3 dargestelltes System angepaßt ist;
F i g. 7 ein Blockschaltbild einer Antriebs- und Ansteuereinrichtung gemäß der Erfindung;
F i g. 8 ein Flußdiagramm der Arbeitsweise zurr. Wiederauffinden einer Information in einem in F i g. 7 dargestellten Register;
F i g. 9 der F i g. 8 entsprechende I mpulsübersichten;
Fig. 10 ein Flußdiagramm der Arbeitsweise zum Speichern von Information in einem in F i g. 7 dargestellten Register;
Fig. 11 der Fig. lü entsprechende Impulsübersichten;
Fig. 12 die Organisation von in einer Steuereinrichtung verwendbaren Registern;
Fig. 13 die Organisation von in einer Antriebs- und Ansteuereinrichtung verwendbaren Registern;
F i g. 14 Impulsübersichten zum Wiederauffinden von Information aus einem ganz bestimmten, spezifischen Register;
F i g. 15 Impulsdiagramme zum Speichern von Information in einem ganz bestimmten spezifischen Register;
Fig. 16 ein Flußdiagramm der Arbeitsweise einer Steuer- sowie einer Antriebs- und Ansteuereinrichtung, um Daten aus der Ansteuer- und Antriebseinrichtung wiederzufinden;
Fig. 17 der Fig. 16 entsprechende Impulsübersichten:
F i g. 18 ein Flußdiagramm der Arbeitsweise der Steuer- sowie der Antriebs- und Ansteuercinrichtung zum Speichern von Daten in der Antriebs- und Ansteuereinrichtung;
Fig. 19 der Fig. 18 entsprechende Impulsiibersichten;und
Fig. 20A und 2OB ins einzelne gehende Schaltbilder der in F i g. 5 dargestellten Stetiersehaltungen.
In Fig. 1 ist die allgemeine Organisation b/w. ilcr Aufbau eines Datenverarbeiumgssysiems mit einer /en tralen Recheneinheit (CP1J) 10 und einem Hauptspeicher 11, normalerweise einem Direktzugriff speicher.
to dargestellt. Information kann zu und von einem Sekundärspeicher übertragen werden, welcher eine erste Steuereinrichtung 13 und mehrere Abtriebs- und Ansteuereinrichtungen 14 und 15, wie sie in dem Ausführungsbeispiel dargestellt sind, aufweist. Ein weiterer derartiger Sekundärspeicher weist eine zweite Steuereinrichtung 16 sowie mehrere Antriebs- und Ansteuereinrichtungen 17, 2ö und 2i auf. Diese Einrichtung isi auch an die zentrale Recheneinheit 10 und den Hauptspeicher 11 angekoppelt.
Wie vorstehend bereits ausgeführt, weist im Hinblick auf die Erfindung eine »Antriebs- und Ansteuereinrichtung« einen Datenträger bzw. ein Speichermedium sowie die mechanischen und elektrischen Bauteile zum Aufnehmen und Aufzeichnen von Daten sowie zum Lesen von dem Datenträger auf. Beispielsweise kann sie einen Plattenspeicher rr.it nicht verstellbaren oder verstellbarem Magnetkopf, einen Magnettrommelspeicher oder eine Magnetbandeinheit sowie nicht mechanisch angetriebene Speichereinheiten aufweisen. Von dem Datenträger erhaltene Taktsignale synchronisieren normalerweise die Datenübertragungen und die Bewegung des Datenträgers. Eine Antriebs- und Ansteuereinrichiung weist üblicherweise Steuer-Zustands-Fehler und andere Register zum Steuern und Überwachen der Antriebs- und Ansteuervorgänge auf.
Eine Steuereinrichtung 13 oder 16 kann getrennt von der zentralen Verarbeitungseinheit 10 angeordnet sein, wie in Fig. 1 dargestellt ist,oder kann ein wesentlicher Bestandteil einer zentralen Verarbeitungseinheit sein.
Steuereinrichtungen dienen als »Kopplungseinrichtungen« zwischen der zentralen Recheneinheit und der Ansteuer· und Antriebseinrichtung.
Sie weisen die Schaltungen zum Auswechseln bzw. Ümspeichern von Daten in entweder der zentralen Recheneinheit !0 oder dem Hauptspeicher 11 auf. Pufferregister in der Steuereinrichtung 13 oder 16 gleichen die im allgemeinen unterschiedlichen Übertragungsgeschwindigkeiten zwischen der Steuereinrichtung und dem Hauptspeicher 11 einerseits und zwischen der Steuereinrichtung und der Antriebs- und Ansteuereinrichtung andererseits aus. Die Antriebs- und Ansteuereinrichtungen sind mit den Steuereinrichtungen in den verschiedenen Ausfuhrungsformen mittels der Gerätehauptleitungen verbunden. Wenn beispielsweise die Steuereinrichtung 16 nur mit der Antriebs- und Ansteuereinrichtung 17 verbunden wurde, würde die Anordnung als eine Anordnung mit einer »einzigen Ansteuer- und Antriebseinrichtung« bezeichnet. In Wirklichkeit sind jedoch, wie in F i g. 1 dargestellt ist, die Antriebs- und Ansieuereinrichtungen 17, 20 und 21 durch eine Gerätehauptleitung 22 miteinander verbunden, welche von einer Einrichtung zur nächsten geführt ist. Dies ist dann ein Beispiel für eine sogenannte »Reihen- oder Kettenanordnung«. Geräte-Hauptleitungen 23 und 24 verbinden Antriebs- und Ansteuereinrichtungen 14 bzw. 15 in einer »radialen Anordnung« miteinander. Die Ansteuer- und Antriebseinrichtung 14 ist mittels einer Gerätehauptieitung 25 mit der Steuereinrichtung 16 ver-
25 OO 721
bunden; die Antriebs- und Ansteuereinrichtung 14 ist infolgedessen eine Anordnung, in welcher »eine einzige Ansteuer- ur.i Antriebseinrichtung mit zwei Steuereinrichtungen ve: bunden ist«.
Aus der folgenden Beschreibung ist zu ersehen, daß die Erfindung bei all diesen Anordnungen anwendbar ist, und der Benutzer eines Systems kann seine eigene, spezielle Anordnung bestimmen. Auch kann, wenn eine Ansteuer- und Antriebseinrichtung 14 für eine Art von Magnetplattenspeicher vorgesehen ist, die Antriebsund Ansteuereinrichtung 15 eine weitere Einrichtung derselben Ausführungsform, ein Magnetplattenspeicher einer anderen Ausführungsform oder sogar ein Magnetband- oder Magnettrommelspeicher oder auch eine andere Ausführungsform eines Speichers mit sequentiellem Zugriff sein. Darüber hinaus könnten die Antriebsund Ansteuereinrichtungen 17, 20 und 21 unmittelbar mit der Steuereinrichtung 13 verbunden werden, ohne daß irgendeine Änderung entweder an der Steuereinrichtung 13 oder an irgendeiner der Antriebs- oder Ansteuereinrichtungen vorzunehmen ist.
Diese Auswechselbarkeit und die sich daraus ergebende Anpassungsfähigkeit beruht darauf, daß jede der Gerätehauptleitungen 22 bis 25 einen Standard- bzw. Nonnsatz entsprechender Leitungen zum Übertragen von Signalen gemäß der Erfindung aufweist, obwohl die Antriebs- und Ansteuereinrichtung mit der Gerätehauptleitung oder dem Datenverarbeitungssystem verbunden ist, welches einbezogen ist. Da neue Antriebsund Ansteuereinrichtungen mit verbesserten Speichermedien, wie beispielsweise Bänder und Platten mit höherer Aufzeichnungsdichte oder sogar neue Medien entwickelt sind, braucht nur die Antriebs- und Ansteuereinrichtung selbst an den Standard- bzw. Normsatz von Signalen angepaßt und mit diesen in Übereinstimmung gebracht zu werden, und es ist keine neue Entwicklung einer Steuereinrichtung notwendig.
Die neuen Antriebs- und Ansteuereinrichtungen sind auch nicht von der Art der Datenverarbeitungssysteme abhängig, mit welchem sie verbunden werden. In den F i g. 2 und 3 sind verschiedene Ausführungsformen von Datenverarbeitungssystemen dargestellt, deren Beschaffenheit keinen Einfluß auf die Antriebs- und Ansteuereinrichtung selbst hat. Obwohl diese zwei Datenverarbeitungssysteme keinen Teil der Erfindung darstellen, unterstreicht die Tatsache, daß es sich hierbei um verschiedene Systemarten handelt die Anpassungsfähigkeit, welche gemäß der Erfindung durch die Sekundärspeichereinrichtungen geschaffen ist. Auch erleichtern ganz spezielle Ausführungsbeispiele von Datenverarbeitungssystemen das Verständnis der ins einzelne gehenden Beschreibung der Erfindung.
In l:i g. 2 ist ein Datenverarbeitungssystem mit zwei gesonderten Datenwegen dargestellt. Das System ist auch in Kingabe-Ausgabe-Prozessor- und Speicherabsehnitte aufgeteilt. Eine Speicher-Hauptleitung 30 verbindet eine erste zentrale Recheneinheit (CPU) 31 mit einem Speieherabsehnitt mit beispielsweise Kernspeichern 32 und 33 und einem schnellen oder nichtpermanenten Speicher 34. Eine Eingabe-Ausgabe-Hauptleitung 36 verbindet die zentrale Recheneinheit 31 mit verschiedenen Eingabe-Ausgabeeinrichtungen, beispielsweise einem Fernschreiber 37, einem Kartenleser 40 und einem Lochstreifenstanzer 41. Über die Speicher- und die Eingabe-Ausgabe-Hauptleitung 30 bzw. 36 werden Steuersignale, Adressen und Daten in zwei Richtungen übertragen. Die Signale auf jeder Hauptleitung werden parallel übertragen, was von einer Serienübertragung zu unterscheiden ist.
Die zentrale Recheneinheit 31 kann auch die Übertragung von Daten zwischen dem Speieherabsehnitt und einem Sekundärspeicher steuern. In Fig. 2 weist die Speichereinrichtung Antriebs- und Ansteucreinrichtungen 42 bis 44 auf, welche mittels einer Geralehauptleitung46in Form einer Reiher·.· <~>der Kettenschaltung mit einer Steuereinrichtung 45 verbunden sind. Gemäß der Erfindung erhält die Steuereinrichtung 45 eine Steuerinformation über die Eingabe-Ausgabe-Hauptleitung 46, die durch einen asynchronen Antriebssteuerweg in der Steuereinrichtung 45 verarbeitet wird. Über einen synchronen Datenweg in der Steuereinrichtung können Daten an die Speicherhauptleitung 30 oder, wie dargestellt, an eine zweite Speicherhauptleitung 47 übertragen werden. Infolgedessen wird bei Übertragungen zwischen dem Sekundärspeicher und dem Speieherabsehnitt die Eingabe-Ausgabe-Hi"'"tleitung 35 und die zentrale Recheneinheit 31 nur i.iinimal benuut, da die Daten unmittelbar über die Steuereinrichtung 45 an den Speieherabsehnitt übertragen werden können. Wie ebenfalls in F i g. 2 dargestellt ist, ist eine zweite zentrale Recheneinheit 50 über eine Eingabe-Ausgabe-Hauptleitung 51 mit weiteren Eingabe-Ausgabe-Einrichtungen 52 verbunden. Die zentrale Recheneinheit 50 ist auch mit dem Speieherabsehnitt über eine Hauptleitung 53 verbunden, so daß die Einheit 50 die Speichereinrichtungen 32 bis 34 gemeinsam mit der Recheneinheit 31 einschließlich der Daten, die an den Speieherabsehnitt von dem Sekundärspeicher zugeführt werden, verwenden kann.
Wie oben bereits ausgeführt, handelt es sich um eine Ausführungsform eines Datenverarbeitungssystems, welches gesonderte Eingabe-Ausgabe- und Speicherhauptleitungen aufweist. Beim Betrieb kann die zentrale Recheneinheit 31 ein in der Antriebs- und Ansteuereinrichtung 42 gespeichertes Programm erfordern. Ein zweites bereits in dem Speieherabsehnitt vorgesehenes Programm würde dann die notwendigen Befehle enthalten, um einen Befehl über die Hauptleitung 36 an die Steuereinrichtung 45 zu übertragen, um eine ganz bestimmte Ansteuer- und Antriebseinrichtung, beispielsweise die Einrichtung 42, die Start- oder Ausgangsstelle in dieser Einrichtung, beispielsweise die Spuren- und Sektorenzahlen in einem Plattenspeicher und andere notwendige Information zu kennzeichnen, wie es bei dem Stand der Technik bekannt ist. Sobald die Steuereinrichtung 45 die information erhält, findet sie die Daten von der Ansteuereinrichtung 42 auf und überträgt sie dann an die Speicherhauptleitung 47 für eine unmittelbare Speicherung oder eine anschließende Verwendung durch die zentrale Recheneinheit 31 oder sogar durch die zentrale Recheneinheit 50. Analoge Übertragungen finden in einem System mit einer gemeinsamen Hauptleitung statt, welche die Systemelemente und Bauteile miteinander verbindet.
Ein derartiges System ist in F i g. 3 dargestellt und weist eine zentrale Recheneinheit (CPU) 60 und eine erste gemeinsame System-Hauptleitung 61 auf, welche
bo die Adressen-Daten- und Steuerleitungen enthält. Sie (61) verbindet die zentrale Recheneinheit 60 in Parallelbetrieb mit Eingabe-Ausgabe-Einrichtungen 62 und Steuereinrichtungen 63 und 64, welche zwei Sekundärspeichern zugeordnet sind. Das System in F i g. 3 weist
einen mit der Hauptleitung 61 verbundenen Hauptspeicher 65 auf. Datenübertragungen sind über die Hauptleitung 61 zwischen dem Hauptspeicher 65 und einer der Antriebs- und Ansteuereinrichtungen 66 und 67,
25 OO 721
welche mit der Steuereinrichtung 63 in radialer Anordnung durch Gerätehauptleituriijen 68 bzw. 69 verbunden sind, oder einer Ansteuereinrichtung 70 vorhanden, welche allein durch eine Hauptleitung 71 mit der Steuereinrichtung 64 verbunden ist. Diese Übertragungen erfolgen über die Hauptleitung 61, ohne daß der Prozessor zur Durchführung eines Unterbrechungsprogramrnes e ■ .forderi;ch ist.
Die Steuereinrichtung 63 weist einen zusätzlichen Anschluß für eine weitere Verbindungsleitung 72 auf, welche der Hauptleitung 61 entspricht. Die Verbindungsleituiig 72 ist an einen zweiten Teil des Hauptspeichers 65 angekoppelt, welcher ein Speicher mit »doppeltem Eingang« ist und sie (72) ist auch an einen Schnellspeicher 73 angekoppelt, welche: über eine zur Verfügung gestellte Verbindungsieitung 74 an die zentrale Pecheneinheit 60 angekoppelt ist.
Bei diesem Datenverarbeitungssystem kann die zentrale Recheneinheit £0 einen Befehl über die Hauptleitung 61 an die Steuereinrichtung 63 übertragen, welche dann eine Ansteuer- und Antriebseinrichtung, beispielsweise die einrichtung 66 für eine Operation vorbereitet, um eine Steuerinformation über den Antriebssteuerweg in der Geräte-Hauptleitung 68 zu übertragen. Die Daten können dann über den synchronen Datenweg in der Geräte-Hauptleitung 68 durch die Steuereinrichtung 63 hindurchlaufen und dann zu der Hauptleitung 61 oder für einen wirksameren Betrieb über die Verbindungsleitung 72 unmittelbar zum Speicher 65 oder 73 gelangen. Wenn die Übertragung bzw. der Transfer zu einer anderen der Eingabe-Ausgabe-Einrichtungen 62 erfolgen soll, können die Daten über die Hauptleitung 61 laufen.
Die Signale über jede der Geräte-Hauptleitungen 46 in F i g. 2 und die Verbindungsleitungen 68.6S ur.d 71 in F i g. 3 sind dieselben. Dies bedeutet, daß die Steuereinrichtungen 45,63 und 64 an den entsprechenden Hauptleitungsanschlüssen denselben Schaltungsaufh'u aufweisen. Die einzigen erforderlichen Unterschiede zwischen den Steuereinrichtungen sind die, weiche für einen Anschluß an die Haupt- bzw. Verbindungsleitungen ■!es Datenverarbeitungssystems notwendig sind.
Wenn die Antriebs- und Ansteuereinrichtungen nur mit den Gerätehauptleitungen verbunden sind und alle Hauptleitungen dieselben sind, sind die Ansteuerschaltungen von einem bestimmten System unabhängig. Natürlich haben verschiedene Datenverarbeitungssysteme verschiedene Wortlängen, welche von 8 bis 36 Bits oder mehr reichen können. Schaltungsabwandlungen in den Steuer- oder Antriebs- und Ansteuereinrichtungen können entsprechend diesen unterschiedlichen Wortlängen vorgenommen werden. In diesem Zusammenhang reicht es daher aus, die Verwendung eines 8 Bit-Wortes zu betrachten. Für eine zentrale Recheneinheit für 8 Bit-Worte ist daher keine Abänderung erforderlich. Um ein 36 Bit-Wort für andere Datenverarbeitungssysteme zu schaffen, braucht die Steuereinrichtung nur Paare von 8 Bit-Worten aneinander zu hängen. Diese Anordnungen können verwendet werden, wenn die Wortlänge des Datenverarbeitungssystems nicht ein genaues Vielfaches einer Ansteuerwortlänge ist.
Um die Wechselwirkung zwischen einer Steuer- und einer Antriebs- und Ansteuereinrichtung zu verstehen, dürfte es zweckmäßig sein, zuerst die spezifischen, besonderen Signale, welche an der Gerätehauptleitung anliegen, und die Funktionen zu erläutern, weiche sie jeweils ausführen. Eine Gcrätehauptleitung mit den Signalbe/.eichnungcn ist in Fi g. 4 dargestellt und dieselbe Mnemotechnik kennzeichnet eine Leitung oder eine Gruppe von Leitungen und die Signale, welche sie übertragen. Jede der Gerätehauptleitungen weist hierbei denselben Aufbau auf. Ein Steuerabschnitt 80 weist Leitungen auf, welche in einen Datensatz 81, einen Adressensau 32 und einen Steuersatz 83 aufgeteilt sind. In dem Datensatz 81 gibt es doppelseitig ausgerichtete Steuerdaten (CD)-Leitungen 84 und eine zweiseitig ausgerichtete Steuerdaten-Paritäisleitung (CPA) 85 /mn Übertragen von Steuer- und Zusiaiuisinformntion /wi-
:o sehen einer Steuereinrichtung und irgendeiner der jeweiligen Antriebs- und Ansteucrcinriehuingcn. Über die Leitung (CPA) 85 wird ein Paritätsbit übertragen. Die Steuerinformation weist Befehle auf, welche den Betrieb der Ansteuer- und Antriebseinrichtung steuern.
Einige der Befehle leiten den Datentransfer ein und weisen Lese-Schreib- und Schreibprüibefehle auf. Andere Befehle wiederum leiten Steuervorgänge, beispielsweise das Einstellen von Magnetköpfen in einer Magnetplattenantriebs- und Ansteuereinrichtungen mit einstellbaren Köpfen, das Aufwickeln eines Bandes in einem Magnetband-Antriebs- und Ansteuersystem oder das Löschen von Registern in einem Antriebs- und Ansteuersystem eir..
in dem Adressensatz 82 gibt es Ansteuerauswahl(DS)-Leitu>gen 86 und Registerauswahl(RS)-Leitungen 87. Über die DS-Leitungen 86 werden DS-Signale von einer Steuereinrichtung übertragen, um eine Information zur Auswahl einer Antriebs- und Ansteuereinrichtung für einen sich ergebenden Transfer von Steuer- cder Zustandsinformation zu schaffen. Eine Steuereinrichtung überträgt auch die RS-Signale. In der durch die DS-Signale bezeichneten Ansteuer- und Antriebseinrichtung legen die RS-Signale ein ganz bestimmtes Register fest, weiches in eine Übertragung einbihi
Der Steuersatz 83 weist eine für eine Übertragung zwischen einer Steuer- und einer Antriebseinrichtung (CTOD) vorgesehene Leitung 30 auf. Wenn eine Steuereinrichtung ein CTOD-Signal (d. h. ein logisches Signal mit dem Pegel 1) feststellt, erfolgt die anschließende Übertragung über den Datensatz 81 von der Steuereinrichtung zu dem ausgewählten Register in der ausgewählten Antriebs- und Ansteuereinrichtung. Wenn das CTOD-Signal (d. h. bei einem logischen Signal mit dem Pegel null) nicht festgestellt wird, erfolgt die Überüagung von dem ausgewählten Ansteuerregister zu der Steuereinrichtung.
Über eine Bedarfs-(DEM)Leitung 91 und eine Übertragungs(TRA)-Leitung 92 werden asynchrone Zeittaktsignale übertragen. Insbesondere legt die Steuereinrichtung ein DEM-Signal an die Leitung 91 an, um eine Übertragung von Steuerinforma'ion einzuleiten. Eine ausgewählte Abfeuereinrichtung überträgt dann das TRA-Signal, um den Empfang der Steuerinformation oder die Verfügbarkeit bzw. das Vorhandensein von Zustandsinformation anzuzeigen. (Im folgenden wird der Einfachheit halber anstelle von Antriebs- und Ansteuereinrichtung meist nur noch von Ansteuereinrichtung gesprochen.)
ί,ο Wenn eine Ansteuereinrichtung irgendeine Wechselwirkung zwischen der Steuereinrichtung und dem Datenverarbeitungssystem erfordert, überträgt sie ein ATTN-Signal über eine einzelne ATTN-Leitung94, welche aller Ansteuereinrichtungen gemeinsam ist. Im allgemeiner
bri spricht die Steuereinrichtung hierauf durch Ünterbre chences Datenverarbcitungssystemsan. Ein INIT-Signa auf einer Leid ng 95 dient als Rückstellsignal für die Einrichtung. Bei Empfang des INIT-Signals beendet eine
25 OO 721
Ansteuereinrichtung unmittelbar ihre Operation, löscht alle Fehlerbedingungen und wird für die Steuereinrichtung ur.d steht der Steuereinrichtung und dem System für weitere Operationen zur Verfügung.
Ein synchroner, in Fig.'' dargestellter Datenabschnitt 100 weist Datenblöcke mit hohen Übertragungsgeschwindigkeiten zwischen der Steuereinrichtung und den Ansteuereinrichtungen auf. Diese Datenblöcke werden entsprechend den Lese-, Schreib- und Schreib-Prüf-Befehlen übertragen, welche vorher an eine Steuereinrichtung und ihre zugeordnete Ansteuereinrichtung zusammen mit entsprechenden Übertragungen abgegeben werden, welche über den Steuerabschnitt 80 erfolgen. Der Datenabschnitt 100 dient auch als Verbindungsteil für Steuersignale, welche die Blockübertragungen einleiten und beenden. Zweiseitig ausgerichtete Leitungen in einem Datensatz 101 weisen Datenleitungen 102 zur Übertragung der Daten selbst und eine Datenparität (DPA)-Leitung 103 auf. Ein Steuersatz 104 weist einen SCLK- Leitung 105 und eine WCLK-Leitung 106 auf. Die Ansteuereinrichtung verwendet von dem Aufzeichnungsmedium erhaltene Zeittaktsignale, um SCLK-Signale auf der SCLK-Leitung 105 zu erzeugen, um das Datenauslesen von den Datenleitungen 102 und der DPA-Leitung 103 zu synchronisieren wenn die Daten zu der Steuereinrichtung übertragen werden. Wenn die Daten in der Ansteuereinrichtung zu speichern sind, erhält die Steuereinrichtung SCLK-Signale und überträgt WCLK-Signale zurück an die Ansteuereinrichtung. Die WCLK-Signale steuern das Einschreiben von Daten auf das Aufzeichnungsmedium in der Einrichtung.
Ein RUN-Signal steuert den Anfang einer Datenübertragung sowie die Gesamtdauer der Übertragung und liegt auf einer RUN-Leitung 107. Die Steuereinrichtung stellt das RUN-Signal fest und löst eine Datenübertragung entsprechend einem Befehl aus, welcher vorher über den Steuerabschnitt 80 an die Ansteuereinrichtung übertragen worden ist. Danach verwenden Schaltungen in der Ansteuereinrichtung das RUN-Signal um die Zeit zum Beenden der Übertragung zu bestimmen. Ein durch die Ansteuereinrichtung auf einer Leitung UO übertragenes EBL-Signal zeigt das Ende eines »Blockes« an. Jede Übertragung endet, wenn am Ende eines EBL-Signals das RUN-Signal nicht festgestellt wird. Andererseits dauert der Übertragungsvorgang über den nächsten »Block« hinaus an. In diesem Zusammenhang hat der Ausdruck »Block« die herkömmliche Bedeutung, wie sie bei Magnetspeichern verwendet wird, und entspricht dem Begriff »Sektor«, welcher üblicherweise bei Magnetplattenspeichern verwendet wird. Infolgedessen wird in der vorliegenden Beschreibung das Wort »Block« in der allgemein üblichen Bedeutung verwendet, um eine zweckmäßig bemessene Gruppe von Datenbits anzuzeigen, welche als Einheit abzugeben ist.
Eine Leitung 111 in dem synchronen Datenabschnitt !00 ist eine zweiseitig ausgerichtete Leitung zum Übertragen von Ausnahme (EXC)-Signalen. Wenn die Ansteuereinrichtung das EXC-Signal überträgt, ist während der Übertragung irgendeine Fehler autgetreten. Dieses Sigr Ί bleibt dann und wird solange festgestellt, bis das k't/K l.M.-Signal während der Überti -*ung enilei. 1 in IXt'-Signal von einer Steuereinrichtung hat andererseits zur l-'olge. dall die Ansteuercinrichtung irgendeine Tätigkeit beendet, welche sie entsprechend einem Befehl gerade durchführte.
Cs isi auch eine Beset/t(OCC)-Leitung 112 vorhanden. Wenn eine Ansteuereinrichtung mit einer Datenübertragung über den synchronen Abschnitt 100 beginnt, überträgt die Ansteuereinrichtung ein OCC-Signal an eine Steuereinrichtung, wodurch ganz sicher angezeigt ist, daß eine mit der Steuereinrichtung verbundene Ansteuereinrichtung durch eine Datenübertragung besetzt ist.
Aufgrund dieser Erläuterung der Signale, welche an einer Gerätehauptleitung anliegen, können nunmehr die Schaltungen it. einer Steuereinrichtung allgemein erläutert werden. Hierbei wird anhand von Fig.5 der synchrone Datenweg beschrieben; wie aus Fig.5 zu ersehen ist, kann nur eine mit einer Steuereinrichtung verbundene Ansteuereinrichtung auf einen Lese-, Schreib- oder Schreib-Prüf-Befehl zu irgendeinem vorgegebenen Zeitpunkt ansprechen, da der Datenabschnitt 100 mit allen Ansteuereinrichtungen verbunden ist, um eine Steuereinrichtung zu überwachen. Datenübertragungen erfolgen zwischen einer Systemhauptleitung 120 und einer Gerätehauptleitung 121. Die Systemhauptleitung kann hierbei die Speicherhauptleitung 30 in F i g. 2 oder eine der Hauptleitungen 61 oder 62 in F i g. 3 sein. Die zur Bezeichnung der Leitungen in F i g. 4 verwendeten Bezugszeichen sind bei den entsprechenden Leitungen
in den Fi g. 5 bis 7 angewendet, da alls Gerätehauptleitungen dieselben sinü. Ankommende Daten entweder von einer Systemhauptleiiung 120 entsprechend einem Schreibbefehl oder von dem Datenabschnitt 101 einer Gerätehauptleitung 121 entsprechend einem Lese- oder Schreib-Prüfbefehl werden in einen Eingabepuffer 122 zur Übertragung an eine Speichereinrichtung 123 eingegeben. Wenn die Einrichtung 123 gefüllt ist, wird das erste Wort einem Ausgangspuffer 124 zugeführt. Mittels einer Datenweg-Steuerschaltung 126 wird dann ei-
ne Übertragung an die Gerätehauptleitung und von dort an das Gerät oder eine Übertragung an die Systemhauptleitung 120 durchgeführt, um eine Übertragung an eine bestimmte Stelle in dem Datenverarbeitungssystem zu bewirken. Die Steuereinrichtung enthält auch die erforderlichen Schaltungen, um die entsprechenden Adressensignale zu erzeugen, um eine Speicherstelle zu kennzeichnen, in welcher entweder die an die Steuereinrichtung zu übertragenden Daten gespeichert werden oder welche die Speicherstelle für die Daten von der Ansteuereinrichtung ist. Ein typischer Ansteuerweg ist in Fig. 6 und 7 dargestellt. Die in Fig. 6 dargestellte Steuereinrichtung weist mehrere Register auf, welche als »lokale oder örtliche« Register bezeichnet sind. Und zwar weisen sie folgende Register auf:
1. Steuer- und Zustandsregister 133 und 134 zum Empfang von Befehlen und zum Empfang sowie zum Speichern einer Betriebszustandsinformation für die Steuereinrichtung;
2. Das Ausgabe-Pufferregister 124, welches einen Anschluß (Fig. 5) an den Ansteuerweg aufweist und dessen Inhalt mit Hilfe der Systemsteuerung zur Fehlerdiagnose und für andere Zwecke wiederbeschafft werden kann;
3. Ein Wort-Zählregister 136 zum Speichern der zu übertragenden Wortanzahl; dies Register zählt jedes Datenwort, wenn es übertragen wird und die Ansteuereinrichtung nach Beendigung der Übertragung abschaltet;
b5 4. Ein Hauptleitungs-^idressenregister 137 zum Speichern der Adresse einer Speicherstelle, welche mit der Systemhauptleitung 120 verbunden ist, die entweder Daten abgibt oder erhält.
25 OO 721
In F i g. 7 ist zur Erläuterung ein Magnetplattenspeicher mit unverschiebbarem Magnetkopf als eine typische Ansteuer- bzw. Antriebseinrichtung dargestellt Eine derartige Einrichtung enthält folgende Register, welche als .-»entlegene« Register bezeichnet werden:
1. Ein Steuerregister 140, welches dem Steuer- und Zustandsregister 133 (Fig.6) entspricht und welches Befehle und andere Steuerinformation speichert; das Steuerregister 140 und das Steuer- und Zustandsregister 133 können als ein einziges Register betrachtet werden, in welchem die Stufen zwischen der Steuereinrichtung und jeder mit dieser verbundenen Ansteuereinrichtung aufgeteilt sind;
2. Ein Zustandsregister 141 zum Speichern von nicht fehlerhaften Zustandsbits und einem Summenfehlerbit; eine Bitstelle zeigt beispielsweise an, ob die Ansteuereinrichtung in betriebsbereitem Zustand ist;
3. Ein Fehlerregister 142 zum Speichern von Fehlerinformation; andere Ansteuereinrichtungen können mehr als ein derartiges Register enthalten;
4. Ein Wartungsregister 144, zum Speichern von Information, weiche zur Fehlerdiagnose und zu Wartungsvorgängen verwendbar ist;
5. Eine Stufe in einem für ATTN-Signale vorgesehenen Summenregister 145; hierbei weist jede Ansteuereinrichtung eine Stufe auf, um anzuzeigen, ob sie ein ATTN-Signal erzeugt hat; dies Register kann als ein Register mit einzelnen Stufen betrachtet werden, welche jeweils zwischen den Ansteuereinrichtungen aufgeteilt sind;
6. Ein Spur- und Sektoradressenregister 146 zum Speichern der Zahl der Steuerspur und des Sektors, in welchem eine Übertragung zu beginnen ist;
7. Ein Ansteuerregister 147 zum Speichern von Information, welche die Beschaffenheit und Art der Ansteuereinrichtung betrifft; und
8. ein Register 148 zum Nachvorneschauen, um Information zu speichern, welche die tatsächliche Drehstellung der Platte betrifft.
Weitere Register, welche in einer Einrichtung mit einem unverstellbaren Magnetkopf oder einer anderen Art von Ansteuereinrichtung vorgesehen sein können, weisen ein Seriennummernregister zum Anzeigen eines Teils oder der gesamten Seriennummer der Einrichtung und ECC-Positions- und Musterregister in Ansteuereinrichtungen mit Fehlerkorrekturkodes zum Speichern der Position eines ECC-Musterimpulses und des Musters selbst auf.
Magnetplattenspeicher mit verstellbaren Magnetköpfen weisen normalerweise folgende Register auf:
1. Ein Versetzungsregister zum Speichern der Größe der Magnetkopfversetzung in einem Plattenspeicher; ein derartiges Register kann auch Information zum Steuern der Freigabe der Hauptinformation oder von Fehlerkorrekturschaltungen speichern;
2. Ein gefordertes Register zum Speichern der Zylinderadresse, welche zu erreichen ist; und
3. Ein umlaufendes Zylinderadressen-Register zum Speichern der tatsächlichen Magnetkopflage über der Platte in Form eines Plattenzylinders.
Diese Register werden im einzelnen in Verbindung mit der Arbeitsweise des Ansteuerweges besprochen.
Alle Operationen der Steuereinrichtung und von Ansteuereinrichtungen in einer Sekundärspeichereinrichtung gemäß der Erfindung werden durch Informationen gesteuert, welche in diesen Registern in der Steuereinrichtung (F i g. 6) und der Ansteuereinrichtung (F i g. 7) gespeichert sind. Beispielsweise erfordert eine Datenübertragung zwischen dem Aufzeichnungsmedium und einer Speichereinheit die zentrale Recheneinheit, um verschiedene Informationseinheiten an die lokalen und entfernten Register zu übertragen. Die kennzeichnung der bei der Übertragung einzuschließenden Ansteuereinrichtung wird in das Steuer- und /.usuindsregistcr 134 (Fig.6) eingegeben, welches seinerseits entsprechende Auswählsignale erzeugt. Das lluuptleitiings Adressenregister 137 erhält die Anfangsspeicheradresse, während das Wortzählregister 136 eine Zahl (im allgemeinen im Zweierkomplement) erhält, welche die Anzahl von Datenworten in dem zu übertragenden Block festlegt.
Sobald das Steuer- und Zustandsregister 134 die Ansteuerinformation enthält, werden weitere Übertragungen an ganz bestimmte entfernte Register in dieser Ansteuereinrichtung (Fig.7) durchgeführt. Die Spuren- und Sektoradresse wird dann in das entsprechende Register 146 eingegeben. Wenn der Plattenspeicher ein Plattenspeicher mit verstellbarem Magnetkopf war, können auch andere Informationen in die Versetzungsund ZylinJerregister eingegeben werden. Noch eine weitere Information, welche die durchzuführende Funktion betrifft, würde dann in das Steuerregister 140 eingegeben. Jede dieser Übertragungen schließt somit Operationen ein, um Information von dem Steuerabschnitt 80 in der Gerätehauptleitung 121 an Ansteuerregister einzugeben. Infolgedessen können sie als »Schreibtt-Vorgänge bezeichnet werden.
Auch ist es von Zeit zu Zeit erforderlich, den Inhalt bestimmter Register wieder zu beschaffen bzw. -aufzufinden, um den Zustand der Ansteuer- und Steuereinrichtung kennenzulernen (d. h. es wird eine »Lese«-Operation durchgeführt). Beispielsweise weist das Zustandsregister 141 eine DRY-Bitstelle auf, welche anzeigt, ob die Ansteuereinrichtung besetzt ist. Das Register 148 kann gelesen werden, um die tatsächliche Stellung der Speicherplatte zu bestimmen.
Wenn dann eine Übertragung in oder aus einem lokalen oder entfernten Register durchzuführen ist, liegen Adressensignale und Übertragungssteuersignale an der in F i g. 6 dargestellten Systemhauptle:tung 120 an, wobei die Signale einen Satz Richtungssteuersignale aufweisen, welche anzeigen, ob die Übertragung einen Lese- oder Schreibvorgang mit einschließt. Beispielsweise weisen die in der US-PS 37 10 324 beschriebenen Übertragungssteuersignale CO- und Cl-Richtungssteuersignale auf. In der US-PS 33 76 554 angeführte CONI- und CONO-Signale führen dieselbe Funktion aus. Wenn die Information in ein Register einzugeben ist, kann die Information gleichzeitig mit oder etwas nach den Adressen- und Übertragungssteuersignalen, welche in Abhängigkeit von den Kenndaten des jeweiligen Sy-
bo stems an den Adressen- und Übertragungssteuerleitungen anliegen, an den Systemhauptdatenleitungen anliegen.
Empfänger 150 in einer Steuereinrichtung (Fig. 6) weisen Pufferschaltungen auf und lassen die Adressen-
b5 und Richtungssteuerungssignale zu einer Adressenschaltung 151 durch. Jedes Register weist eine eindeutige Adresse auf, welche durch die Adressensignale bezeichnet ist, und die Adressenschaltung 151 benutzt die
25 OO 721
Adressensignale, um anzuzeigen, ob die Adresse für ein Register in der Steuereinrichtung oder in einer zugeordneten Ansteuereinrichtung ist Infolgedessen zeigen diese Signale implizit an, ob das bezeichnete Register ein lokales oder entferntes Register ist, und die Adressenschaltung 151 erzeugt ein entsprechendes »lokales« oder »entferntes« Signal. Registeraus-.vahlsignale (RS') von der Schaltung 151 durchlaufen einen Registerauswahldekodierer 152 und eine Hauptleistungs-Steuerschaltung 160.
Wenn die Adressensignale anzeigen, daß ein Register in der Steuereinrichtung auszuwählen ist (d. h. die Adressenschaltung 151 ein »lokales« Signal erzeugt), erzeugt der Dekodierer i52 anschließend ein Signal, welches sowohl das lokale Register als auch die Übertragungsrichtung wählt. Jeder »Leiter« von dem Dekodierer 152 weist in Wirklichkeit zwei Leitungen auf, von welchen eine einem Schreibvorgang und die andere einem Lesevorgang entspricht. Infolgedessen erzeugt der Dekodierer ein »WCin«-Auswahlsignal, wenn eine Wortzählung in dem Wortzählregister 136 zu speichern ist. Zum Auslesen des Inhaltes des Wortzählregisters 136 würde der Dekodierer ein »WCout«-Auswahlsignal erzeugen.
Andere Übertragungs-Steuersignale von der Hauptleitung 120, welche im allgemeinen für einen bestimmten Zeitabschnitt im Anschluß an das anliegende Adressensignal verzögert werden, geben den Dekodierer 152 frei, um ein entsprechendes Auswahlsignal zu erzeugen und um eine Adressenzeitschai;ung 155 freizugeben. Diese Übertragungssignale können DATI-, DATO-, CONI- oder CONO-Signale in dem System in Fig.2 oder MSYN und SSYN-Signale in dem System der F i g. 3 sein. Die Adressenzeitschaltung 155 erzeugt ein verzögertes DEV SEL-Signal entsprechend einem ersten Synchronisiersignal, wenn die Adressenschaltung das ankommende Signal für gültig erklärt hat und ein Gültigsignal erzeugt hat. Das DEV SEL-Signal erregt eine Zeittaktschaltung 156, welche nach dem Anliegen eines Signal von dem Dekodierer 152 einen REG STR-Impuls überträgt und bei einem Schreibvorgang eine Information auf einer Steuerdatenleitung 154 in das ausgewählte, lokale Register eingibt. Die Zeittaktschaltung 156 kann das DEV SEL-Signal auch an die Hauptleitungs-Steuerschaltung 160 ankoppeln, um ein weiteres Übertragungs-Steuersignal auf der Systemhauptleitung 120 zu erzeugen, um anzuzeigen, daß die Übertragung beendet ist (wenn ein derartiges Signal für eine Systemoperation erforderlich ist.)
Um den Inhalt des Wortzählregisters 136 auszulesen, haben beispielsweise die Adressen- und Übertragungs-Mcuersipiiiik· /ur Folge, daß der Dekodicrer 152 das WCmit-Auswahlsignal übertrügt. Dies Signal stellt dann einen Eingang an einem Multiplexer 162 dar, welcher selektiv den Ausgang entweder des Wortzählregisters 136 oder des Hauptleitungs-Adressenregisters 137 an die zwischengeschaltete Hauptleitung BUSI ankoppelt. Insbesondere weist der Multiplexer 162 ein UND-Glied 163, welches den Ausgang von dem Hauptleitungs-Adressenregister 137 und ein BAout-Signal von dem Dekodierer 152 erhält, und ein UND-Glied 164 auf, welches den Ausgang des Wortzählregisters 136 und das WCoiit-Signai von dem Üekodierer 152 erhält. Ein ODER-Glied 165 koppelt das von UND-Gliedern 163 und 164 ausgewählte Glied an die BUSI-Verbindungsleiiiinj; iiiul d.inn über Ansiouereinrichtungen 166 an die System-1 lütiptleitiing 120 an.
Der Multiplexer 162 ist nur schaubildlich dargestellt.
In einer praktischen Schaltungsausführung würde ein UND-Glied vorgesehen sein, welches jeder Bitstelle in jedem der Register 137 und 136 zugeordnet ist Die BAout- und WCout-Signale würden dann alle den jeweiligen Registern zugeordnete UND-Glieder freigeben.
Der in Fig.6 dargestellte Ansteuerweg weist auch Multiplexer 170 und 172 auf. Der Multiplexer 170 koppelt wahlweise Signale von dem Ausgangspufferregister
ίο 124 oder von der Ansteuereinrichtung, welche vo/i der Gerätehauptleitung über Empfänger 171 entsprechend OBout- oder CDput-Signalen von dem Dekodierer 152 angekoppelt ist, an die BUSI-Verbindungsleitung an. CS lout- oder CS2out-Signale von dem Dekodierer 152 steuern den Multiplexer 172 so, daß er den Ausgang entWider des Registers 133 oder des Registers 134 auswählt und an trie BUSI-Verbindungsleitung ankoppelt.
Während eine Steuerinformation von einem lokalen Register ausgelesen wird, kann die Hauptleitungs-Steuerschaltung 126, wenn es das System erfordert, einen weiteren Synchronisierungssteuerimpuls abgeben, welcher anzeigt daß die Übertragung beendet. Sobald das REG STR-Signal endet und das Wahl-Synchronisierungssteuersignal anlegt, haben die Steuereinrichtung
und das System die Übertragung beendet (d. h. das ausgewählte lokale Register ist dann ausgelesen).
Die Schrit'e zum Eingeben von Information in ein lokales Register sind ähnlich. Das Richtungs-Steuersignal von der Adressenschaltung 151 zeigt eine Einschreiboperation an. Infolgedessen wird eine Eingangsleitung eines ausgewählten Registers, und nicht ein MuI-iiplexer, durch den Dekodierer 152 erregt. Wenn eine neue Information in das Wortzählregister 136 einzuspeichern ist, gibt der Dekodierer 152 das WCin-Signal ab. Die zu speichernde Information liegt dann an der Hauptleitung 154 an, welche den Steuerdatenleitungen 84 in Fig.4 äquivalent ist. Die Übereinstimmung der REG STR- und WCin-Signale wird in das Wortzählregister 136 eingegeben.
Normalerweise werden das Auswahlsignal von dem Dekodierer 152 und das Rr-G STR-Signal von der Zeitschaltung 156 unmittelbar an die Eingangsverknüpfungsschaltungen in den entsprechenden Registern angelegt. In F i g. 6 ist jedoch eine Verknüpfungsschaltung 173 dargestellt, deren Ausgang sowohl an das Register 136 als auch an das Wortzählregister 174 der Ansteuereinrichtung angelegt wird. Das Register 174 speichert die Anzahl Worte, welche zwischen der Steuer- und Ansteuereinrichtung übertragen worden sind. Wie in Fig. 6 dargestellt, ist dies Register nicht an die BUSI-Verbindungsleitung angeschlossen, so daß sein Inhalt nicht ausgelesen werden kann.
Infolgedessen wird bei Übertragungen von Steuerinformation an oder von lokalen Registern dieselbe Reihenfolge wie bei der Übertragung einer ähnlichen Information an oder von analogen Registern mit anderen Einheiten verwendet, welche mit der Eingabe-Ausgabe-Hauptleitung oder einer gemeinsamen Verbindungsleitung in den zwei beschriebenen System verbunden sind.
bo Wenn die Übertragung ein entferntes Register einschließt, muß die Steuereinrichtung die Steuerinformation entsprechend leiten, damit das entsprechende, entfernte Register mit eingeschlossen wird.
Di^ Steuerinformation läuft dann noch über die
h5 Steuereinrichtung, welche jedoch jede Übertragung bezüglich des bezeichneten Registers zusätzlich steuern muß.
Wenn eine Adresse auf der Systemhauptleitung 120
25 OO 721
ein Register in einer Ansteuereinrichtung bezeichnet, erzeug» die Adressenschaltung 151 ein »entferntes« Signal, welches an die Hauptleitungs-Steuereinrichtung 160 angelegt wird. Entsprechend diesem Signal wird dann die Steuereinrichtung 160 freigegeben, so daß die RS'-Signale von der Adressenschaltung 151 zu der Ausgangs-Steuereinrichtung 161 gelangen. Die Einrichtungsauswählsignale von dem Steuer- und Zustandsregister 134 und die Richtungssteuersignale sind ebenfalls Eingänge an den Ansteuereinrichtungen 161.
Bei Anliegen einer gültigen Adresse zusammen mit dem entsprechenden Gültigsignal und des die Übertragung synchronisierenden Signals von der Systemhauptleitung 120 werden die DEV SEL- und die REG STR-Signale erzeugt, wie vorstehend ausgeführt ist. Das DEV SEL-Signal gibt den Ausgang an den Haupt'leitungs-Ansteuereinrichtungen 161 frei, um die RSX Einrichtungswähl- und Richtungssteuersignale an Leitungen in dem Steuersatz 83 der Gerätehauptleitung 121 als RS-, DS- bzw. CTOD-Signale anzukoppeln. Zusätzlich hat das REG STR-Signal zur Folge, daß die Steuereinrichtung 160 ein Bedarf-Signal erzeugt, welches über die freigegebenen Ansteuereinrichtungen 161 am Ausgang als das DEM-Signal läuft.
In Fig. 7 vergleicht ein Auswahldekodierer 175 in jeder Ansteuereinrichtung die ankommenden DS-Signale mit Signalen von Wählschaltern 176 um zu bestimmen, ob die DS-Signale die festgelegte Ansteuereinrichtung kennzeichnen. Wenn dies der Fall ist, gibt der Dekodierer 175 ein Freigabesignal an eine Leitung 177 ab, wodurch ein Registerauswahl-Dekodierer 180 und eine Steuerabschnittzeiteinheit 181 erregt wird. Der Dekodierer 180 erhält die RS-Signale und erzeugt dementsprechend Signale, welche an das ausgewählte Register in der Ansteuereinrichtung, beispielsweise an eines der Register 141 bis 142 oder 144 bis 148 angekoppelt sind. Diese Auswahlsignale lösen anschließend Zeittaktsignale von der Zeittakteinheit 181 aus, um eine Übertragung zu bewirken. Die Zeittakteinheit 181 erhält die DEM- und CTOD-Signale von der Hauptleitung 121 und überträgt ein TRA-Signa! an die Hauptleitung, wenn die Ansteuereinrichtung eine Steuerinformation an den Datensatz 81 befördert hat, oder die Daten in dem Datensatz 81 gespeichert worden sind.
In Fig.6 erhäit die Hauptleitungs-Steuereinrichtung 160 das TRA-Signal und gibt dann entweder Daten frei, welche entsprechend dem CDout-Signal von dem Register-Auswahldekodierer 152 über die Empfänger 171 laufen, oder schaltet die Ansteuereinrichtung 182 ab, wenn der Dekodierer das CDin-Signal erzeugt hat. Zusätzlich kann die Steuereinrichtung 160 das vorher angeführte Wahl-Synchronisierungssignal zum Steuern der Übertragung zwischen dem System und der Steuereinrichtung erzeugen. Infolgedessen erzeugt der Dekodierer 152 ein CDin- oder CDout-Signal während jeder Übertragung zu einem sogenannten entfernten Register. Diese Übertragungen zu entfernten Registern sind noch besser zu verstehen, wenn die Lese- und Schreiboperationen im einzelnen anhand der Signalübertragungen zwischen der Steuereinrichtung in Fig.6 und den Registern in F i g. 7 beschrieben werden.
In F i g. 8 ist ein Flußdiagramm der Schritte dargestellt, die notwendig sind, um eine Steuerinformation in ein entferntes Register einzulesen, während in F i g. 9 der Impulsplan für diese Signale dargestellt ist. Der Schritt 200 und die Impulse 9A und 9B stellen den Vorgang dar. bei welchem die entsprechenden Werte der DS-, RS- und CTOD-Signale in die Gerätehauptleitung 121 von den in F i g. 6 dargestellten Ausgangs-Ansteuereinrichtungen 161 aus dem Zeitpunkt t\ eingebracht werden. Wenn ein TRA-Signal von einer vorhergehenden Übertragung mit irgendeiner mit der Steuereinrichtung verbundenen Abfeuereinrichtung festgestellt wird, wartet die Steuereinrichtung bis sie becr.dci ist. wie durch den Schrill 201 dargestellt ist. Am KmIe dieses Intervalls zeigen der Schritt 202 und der Impuls 9Π au. daß die Hauptleitungs-Stcuercinrichliing 160 und die Ausgangs-Ansteuereinrichtungen 161 das DKM-Signul zur Zeit r> an die Gcrätehaupilcitung ankoppeln. Wie aus den F i g. 6 bis 9 nt ersehen ist. erreichen die Signale auf den DS-. RS- und CTC)D-Leitungen von der Steuereinrichtung die Anstcuereinrichiuiig /ur /eil fi(lmptil> 9F). wobei das Intervall von dem /eiipunki ii bis π eine Verzögerung der Signaiuusbreiiung liarMcüeit. Nach einer ähnlichen Verzögerung von dem Zeitpunkt /.< aii wird das DEM-Signal zum Zeitpunkt fj an der Ansteiiereinrichtung erhalten (Impuls 9H), wodurch in die Zeit takteinheit 181 das CTOD-Signal, wie durch den Schriti 230 dargestellt ist, eingegeben (oder abgetastet) wird Der Dekodierer 175 hat dann bereits bestimmt, ob dit Ansteuereinrichtung die ausgewählte Ansteuereinrichtung ist. Wenn die DS-Signale nicht die Ansteuerein richtung bezeichnen (Schritt 204), bestimmt die Ansteu ereinrichtung während des Schritts 205, ob die RS-Bit« das Dämpfungs-Summenregister bezeichnen. Wenn eir anderes Register als das Dämpfungs-Summenregistei bezeichnet wird, aber die DS-Bits keine' Ansteuerein richtung auswählen, werden in der Ansteuereinrichtuni keine weiteren Schritte durchgeführt. Wenn das Dämp fungs-Summenregister adressiert ist, wird, wie spatel noch ausgeführt wird, das ΑΤΑ-Signal abgegeber (Schritt 206).
Wenn die DS-Signale die Ansteuereinrichtung ir Fig. 7 bezeichnen, wird mittels der Zeittakteinheit 181 zum Zeitpunkt fs die Information von dem ausgewähl ten Register an die Steuerdatenleitungen in der Haupt leitung 121 eingegeben, wie mit dem Schritt 207 unc dem Impuls 9G angezeigt ist. Gleichzeitig erzeugt di< Steuerschaltung 183 ein Paritätsbit, welches an di( CPA-Leitung 85 abgegeben wird, und die Zeittaktein heit 181 überträgt das TRA-Signal zum Zeitpunkt fs, wi( durch den Impuls 91 angezeigt ist.
Wenn die Steuereinrichtung die Steuerinformatior und das TRA-Signal wie durch die Impulse 9C und 9i dargestellt ist, zum Zeitpunkt tb erhält, kann die Haupt leitungs-Steuereinrichtung 160 unmittelbar die DS-, RS und CTOD-Signale abschalten (Impuls 9A und 9B sowi« Schritt 210). Nach einer kurzen Verzögerung öffne dann die Hauptleitungs-Steuereinrichtung 160 zurr Zeitpunkt f? den Empfänger i7i, um die Steuerinforma tion und das Paritätssignal von der Gerätehauptleitunj 121 über den Multiplexer 170 und die Ansieuereinrich tungen 166 an die Systemhauptleitung 120 einzugebei (Schritt 211). Wenn das System die Steuerinformatior erhält, beendet die Steuereinrichtung 160 das DEM-Si gnal (Impuls 9D und Schritt 214), so daß die Abfeuereinrichtung den Übergang des DEM-Signals (Impul:
9H) fühlt und das TRA-Signal (Impuls 91 und Sehnt 215) sowie das Steuerdaten- und Paritätssignal beendet Sobald die Steuereinrichtung das Ende des TRA-Signal: zum Zeitpunkt iio fühlt (Impuls 9E), ist die Übertragunj beendet (Schritt 216).
Die Steuerinformation an den Empfängern 171 ii F i g. 6 ist von dem Zeitpunkt fe bis zu dem Zeitpunkt tv (Impuls 9C) gültig. Das TRA-Signal kann infolgedessei zum Synchronisieren von Operationen auf der System
25 OO 721
und der Gerätehauptleitung 120 bzw. 121 verwendet werden.
Sobald in Fig.8 die Steuereinrichtung das DEM-Signal während des Schrittes 202 überträgt, beginnt die Steuerung eines Ansprechintervalls, was durch die Schritte 217 und 220 dargestellt ist. Wenn die Ansteuereinrichtung das TRA-Signal überträgt, bevor das vorbeslimmte Zeitintervall verstrichen ist, endet die durch den Schritt 217 angezeigte Intervall-Zeitsteuerung. Wenn dies nicht der Fall ist, bestimmt die Steuerung am Ende dieses Intervalls, ob das Dämpfungs-Summenregister 145 auszulesen ist (Schritt 221). Wenn dies nicht der Fall ist, hat keine Einrichtung angesprochen und es ist eine nichtvorhandene Ansteuereinrichtung bezeichnet worden; infolgedessen verzweigt sich der Schritt 221 zu dem Schrill 222, und die Steuereinrichtung setzt eine NED-Bit-Position, welche später noch beschrieben wird, in dem Steuer- und Zustandsregister 134 (F i g. 6). Wenn das Dämpfungs-Summenregister 145 adressiert worden ist, wird von dem Schritt 221 zu dem Schritt 223 übergegangen und die gesamte Information auf dem Datensatz 81 wird gefühlt, bevor das DEM-Signal bei dem Schritt 214 endet.
Wenn ein Paritätsfehler beim Schritt 212 während einer Informationsübertragung von einer Ansteuereinrichtung (Schritt 211) festgestellt wird, wird dadurch während des Schritts 213 eine MCPE-Bitposition in dem Zustands- und Steuerregister 133 eingestellt.
in Fig. 10 ist ein Flußdiagramm zum Einschreiben von Steuerinformation in ein sogenanntes entferntes Register dargestellt, während in Fig. 11 ein entsprechendes Ablaufdiagramm bzw. eine entsprechende Impulsübersicht dlrgestellt ist. Wenn die Steuereinrichtung einen Befehl erhält, eine Sieuerinformation (Schritt 225) einzuschreiben, überträgt sie DS-, RS- und CTOD-Signale an die Steuerinformationsleitungen und ein Paritätsbit an entsprechende Leitungen in dem Steuerabschnitt 80. Dies geschieht während des Schritts 286, welcher dem Zeitpunkt fi entspricht, wie durch Impulsdiagramme 11A bis 1 IC dargestellt ist. Die Steuerinformation durchläuft die Ansteuereinrichtungen 182, wie in F i g. 6 dargestellt ist, wobei sie durch ein Steuersignal von der Hauptleitungs-Steuereinrichtung 160 gesteuert wird, welche auf das DEV SEL-Signal anspricht, wie oben ausgeführt ist. Die Steuersignale laufen dann über die Ausgangs-Ansteuereinrichtungen 161.
Wenn ein TRA-Signal von einer vorherigen Übertragung zu irgendeiner Ansteuereinrichtung, welche mit der Steuereinrichtung verbunden ist, noch festgestellt wird, wartet die Steuereinrichtung, bis sie beendet ist, was in einem Schritt 227 dargestellt ist, und bezüglich til's i.esovorgangs beschrieben isi. Zum Zeitpunkt h überträgt dann die Steuereinrichtung (Schritt 228) das "Oi'M Signal an die Oerätehauptieitung (12t). wie in ilem linptilsdia^ranim 1ID dargestellt ist. Die Schritte 2.M) his 2M entsprochen dann den Schritten 230 bis 206 in K ι g. S. Die Stcuerinfnrmation auf dem Datensatz 8t erreicht ikinn /um Zeitpunkt fidie Ansteuereinrichtung (iuipiilsdingramm III·'). und das DHM-Signal erreicht sie /um y.citpunkt U (Inipulsdiagramm HG). F.ntsprechend diesen Signalen gibt dann die Zeiitakieinhcil 181 in der AnslLuiereinrichtung (F i g. 7) während des Schrittes 234 und /um Zeitpunkt ^ in dem Impulsdiagramm 1IH die Steuerinformation in das bezeichnete Register und das CPA-Signal in die Paritätsschaitung 183 ein. Während der Schritte 240 und 241 erzeugt.die Schaltung 183 ein Paritäts-Fehlersignal. wenn ein Fehler vorhanden ist, um eine PAR-Bitposition in dem Fehlerregister 142 einzustellen.
Zum Zeitpunkt t-, überträgt die Ansteuereinrichtung auch das TRA-Signal (Impulsdiagramm HH), welches zum Zeitpunkt it. an die Steuereinrichtung zurückkommt (Impulsdiagramm HE). Dementsprechend schaltet die Hauptleitungs-Steuereinrichtung 160 die Ansteuereinrichtungen 182 und die Ausgangs-Ansteuereinrichtungen 161 ab, wodurch die Steuer- und die Ansteuereinrichtung am Ende aller Signale von der
ίο Steuereinrichtung an der Gerätehauptleitung zum Zeitpunkt ft, abgeschaltet ist, wie in den Impulsdiagrammen 11A bis HC und das DEM-Signal (Impulsdiagramm 11 D) dargestellt ist. Zum Zeitpunkt ty zeigt das Impulsdiagramm 11F, daß die Steuerinformation und das Paritätssignal von der Steuereinrichtung oder dem Datensatz 81 an der Ansteuereinrichiung genau so endet, wie das DEM-Signal. Infolgedessen beendet zum Zeitpunkt ti die Ansteuereinrichtung das TRA-Signal (Impulsdiagramm 11H), und die Steuereinrichtung fühlt dies Ende zum Zeitpunkt h (Impulsdiagramm HE). Hierdurch ist der Einschreibvorgang beendet und es kann ein weiterer Zyklus beginnen.
Wie aus Fig. 10 zu ersehen ist, beginnt, nachdem die Steuereinrichtung das DEM-Signal während des Schritts 228 feststellt, die zeitliche Steuerung eines Ansprechintervalls, was dem Vorgang bei einer Leseoperation entspricht. Die Schritte 244 bis 247 entsprechen den Schritten 217, und 220 bis 222 in Fig. 8. Wenn das Dämpfungs-Summenregister 145 geladen ist, verbleibt die Information auf den Steuerdatenleitungen bis zum Ende der Sperrzeitperiode, wie später noch beschrieben wird. Die Steuereinrichtung beendet dann den Einschreibvorgang, indem die Steuerinformation beim Schritt 242 entfernt wird, um dann den Vorgang mit dem Schritt 243 zu beenden.
Lokale Register in der Steuereinrichtung und sogenannte entfernte Register in den Ansteuereinrichtungen speichern Steuer- und Zustandsinformation. Einige Register, wie das Wortzählregister 136, enthalten eine InfoTnationseinheit. wie beispielsweise die Wortzählung, so daß alle Bitpositionen oder Stufen miteinander zusammenhängen. Andere Register speichern verschiedene Informationen in einer oder mehreren Gruppen von Registern. Beispielsweise hat das Steuer- und Zustandsregister 31 eine Stufe um spezielle Bedingungen und Zustände anzuzeigen und eine weitere Stufe, um anzuzeigen, daß eine fehlerbehaftete Übertragung vorgekommen ist. Register, in welchen alle Stufen miteinander in Beziehung stehen, kennen so angeordnet sein, daß entweder die Daten aus ihnen nur mittels des Systems (d. h. eines Festwertregisters) beschafft werden können oder daß die Daten in ihnen durch das System (d. h. Lese/Schreibregister) wieder beschafft oder geändert werden können. Register der erstgenannten Kategorie sind durch ein Kreuz auf der rechten Seite der Bezeichnung in den Fig. 12 und 13 gekennzeichnet. In Registern, welche unabhängige Stufen enthalten, kann jede Stufe so angeordnet sein, daß die Daten entweder nur wieder beschafft werden können (d. h. es handelt
b0 sich um eine Festwertstufe) oder wiederbeschafft und geändert werden können (d. h. es handelt sich um eine Lese/Schreibstufe). Ein Kreuz über einer Stufe zeigt an. daß es sich um eine Festwertstufe handelt.
Die besondere Zuordnung von Bitpositionen oder -stufen in der folgenden Beschreibung von lokalen und entfernten Registern ist nur zum Zwecke der Erläuterung vorgenommen worden; d. h. es können auch andere Zuordnungen gewählt werden. Ferner können be-
25 OO 721
stimmte der festgelegten Stufen und die Information, welche sie darstellen, weggelassen werden und können durch andere Stufen, welche eine andere Information darstellen ersetzt oder hinzugefügt werden.
Das Steuer- und Zustandsregister 133 ist ein mehrstufiges Register oder ein Register mit einer Anzahl Bitstellen. Einige Stufen sind in der Steuereinrichtung angeordnet, während andere in jeder Ansteuereinrichtung vorgesehen sind. Die Stufen in der Steuereinrichtung sind in F i g. 12 dargestellt. Jede derartige Stufe ist eine SC-Stufe, welche gesetzt wird, um zu zeigen, daß (1) eine fehlerbehaftete Übertragung stattgefunden hat (d. h. eine TRE-Eitposition gesetzt ist), daß zweitens eine MCP-Bitposition gesetzt worden ist, da ein Paritätsfehler während eines LesevorgangsSn einem entfernten Register gefühlt wurde, wie vorstehend besehrieben worden ist, oder daß (3) irgendeine mit der Steuereinrichtung verbundene Ansteuereinrichtung ein ATTN-Signal auf der Leitung 94 in dem Steuersatz 83 erzeugt hat (F i g. 4). Die Steuereinrichtung setzt dann die SC-Bitposition entsprechend einem Systemrückstell(lNTT)-Signal auf der Leitung 95 in dem Steuersatz 83 mit einem die Steuereinrichtung löschenden Signal, welches eine CLR-Bitposition in einem Steuer- und Zustandsregister 134 setzt, oder entsprechend der Korrektur des Zustandes, welcher zur Folge hat, daß die Ansteuereinrichtung das ATTN-Signal feststellt. Diese Stufe ist in der Steuereinrichtung selbst angeordnet.
Die TRE-Stufe ist eine Lese/Schreibstufe in dem Register 133. Sie wird entsprechend dem Vorhandensein einer fehlerbehafteten Übertragung, welche durch bestimmte Stufen in dem Steuer- und Zustandsregister 134 signalisiert wird, oder entsprechend der gleichzeitigen Feststellung von EXC- und EBL-Signale auf den Leitungen 110 und Ul in dem Steuersatz 104 gesetzt. Die vorher erläuterten INIT- und CLR-Signale können dam die Stufe zurücksetzen. Zusätzlich kann das System die TRE-Bitposition gemäß einem Einschreibvorgang in einem lokalen Register löschen.
Wie oben ausgeführt, prüft die Steuereinrichtung das Paritätssignal auf der Leitung 85 in dem Datensatz 81 (F i g. 4). Wenn ein Paritätsfehler festgestellt wird, wird die MCPE-Bitposition gesetzt. Die MCPE-Stufe ist dann eine Festwertstufe. Durch die beiden INIT- und CLR-Signale wird sie dann gelöscht. Durch einen Einschreibvorgang in einem lokalen Register kann diese Stufe ebenfalls gelöscht werden.
Eine PSEL-Bitposition wird dazu verwendet, um den synchronen Datenweg wahlweise an eine der zwei System-Hauptleitungen anzukoppeln. Er wird gelöscht, wenn die ausgewählte System-Hauptleitung auch die Hauptleitung ist. welche mit dem Datenweg verbunden ist. Wenn diese Stufe gesetzt ist, werden die Daten zu einer anderen System-Hauptleitung geleitet. Ein INIT- oder CLR-Signal oder ein Einschreibvorgang in einem lokalen Register löschen die Stufe, um dadurch die Verbindung zwischen der System-Hauptleitung, welche mit dem Steuerdatenpfad verbunden ist, in den ursprünglichen Zustand zurückzuversetzen.
Das in F i g. 12 dargestellte Steuer- und Zustandsregister 133 weist A17- und A16-Bitpositionen auf, welche Lese/Schreibstufen sind. Diese Positionen können den Inhalt des Hauptleitungs-Adressen-Registers 137 vergrößern, wenn die Adresse nicht ausreicht, um eine Speicherstelle eindeutig zu kennzeichnen. Entweder durch ein INIT- oder CLR-Signal oder durch einen Einschreibvorgang in ein lokales Register können diese zwei Bitpositionen gelöscht werden. Eine RDY-Bitposition zeigt den Zustand des synchronen Datenwegs in der Steuereinrichtung an und weist eine Lese/Schreib-Registerstufe auf. Sie wird über den synchronen Datenweg gesetzt, wenn Spannung angelegt wird, und am
Ende jedes Übertragungsvorgangs. Wenn eine Datenübertragungsfunktion in dem Register 133 zusammen mit der GO-Biteinstellung erhalten wird, wird die RDY-Stufe zurückgesetzt.
Eine 1E-Bitposition wird durch einen Einschreibvorgang in einem lokalen Register gesetzt, was zur Folge hat. daß die Steuereinrichtung das System, welches mit der System-Hauptleitung 120 verbunden isi. bei der Feststellung eines RDY- oder eines ATI'N-Sijinals unterbricht. Dies ermöglicht dann anderen Sieuersi-hal tungcn. auf verschiedene l-ehler/usuuKie oder am I lute einer Operation anzusprechen, um ein IImeiliiwlniiigs signal zu erzeugen. Diese Deposition wird ζιιηΐιΛμι· stellt, wenn die für eine Systemunterbrcchimg vorgesehene Schaltung die Unterbrechung erkennt oder sie wird entsprechend einem INlT- oder CLR-Signal zurückgestellt. Wenn diese Stufe durch einen Einschreibvorgang in ein lokales Register zurückgesetzt wird, kann die Steuereinrichtung das System nicht unterbrechen, und irgendwelche schwebenden Unterbrechungen werden gelöscht. Verschiedene F^nktionssignale bezeichnen eine ganz bestimmte Operation, welche die Ansteuereinrichtung auszuführen hat.
Sie werden an der Steuereinrichtung erhalten, obwohl die entsprechenden Registerstufen in den Ansteueinrichtungen angeordnet sind. Diese Signale legen verschiedene Funtionen fest, welche einen Datentransfer einschließen können. Die Registerstufen werden durch ein INlT- oder CLR-Signal gelöscht. Durch einen Ansteuereinrichtungs-Löschvorgang, welcher durch die Funktionsbit festgelegt ist, werden die Stufen gelöscht. Typische Funktionssignale erzeugen auch die vorher angeführten Lese-, Schreib- und Schreib-Prüfoperationen oder eine Suchoperation, um einen bestimmten Bereich in der Ansteuereinrichtung zu bestimmen, ohne daß eine Datenübertragung stattfindet.
Wenn eine GO-Bitposition in dem Register 133 gesetzt wird, führt die Ansteuereinrichtung die durch die Funktionsbit gekennzeichnete Operation durch. Das INIT-Signal löscht dann das GO-Bit und bricht entsprechend einem Befehl irgendeine Operation ab. Das GO-Bit wird auch gelöscht, wenn eine Operation über den synchronen Datenweg beendet ist. Das Setzen des GO-Bits kann auch verschiedene Fehlerzustands-Bitpositionen zurücksetzen, wie unten noch ausgeführt wird.
Alle Stufen des Steuer- und Zustandsregisters 134 sind in der Steuereinrichtung angeordnet. Einzelne Registerstufen spiegeln die Operation und den Zustand der Steuereinrichtung, insbesondere Fehlerzustände wieder, welche vorhanden sein können. Eine DLT-Bitposition ist ein Beispiel für eine derartige Stufe, welche gesetzt wird, wenn die Steuereinrichtung nicht in einer bestimmten Zeit ein Datenwort über den synchronen Datenweg während einer Schreib- oder Leseoperation zuführen oder erhalten kann. Bei einem Betrieb mit zwei Eingängen setzt, wenn die PSEL-Stufe in dem System 133 gesetzt ist, ein INIT-Signal an der zweiten System-Hauptleitung auch die DLT-Stufe, wenn dann eine Übertragung über dieser zweiten Hauptleitung stattfindet. Wenn dann die DLT-Stufe gesetzt ist, ist
b5 auch die TRE-Stufe in dem Register 133 gesetzt.
Eine WCE-Bitposition wird während einer Schreib-Prüf-Operation gesetzt, wenn die aufgezeichneten Daten von der Ansteuereinrichtung nicht zu dem entspre-
25 OO 721
chenden Wort in einer Speicherstelle in dem System passen. Diese Stufe setzt dann die TRE-Stufe in dem Register 133.
Eine UPE-Bitposition wird während einer Datenübertragung entsprechend einem Schreib- oder Schreib-Prüfbefehl über den synchronen Datenweg gesetzt, wenn ein Paritätsfehler an der System-Haupt-Leitung 120 gefühlt wird. Die TRE-Stufe wird dann entsprechend einem derartigen Paritätsfehler gesetzt.
Eine NED-Bitposition zeigt eine nicht vorhandene Ansteuereinrichtung an und wird durch die Steuereinricntung gesetzt, wie anhand der F i g. 8 und 10 beschrieben ist. Hierdurch wird dann auch die TRE Stufe gesetzt.
Wenn eine durch die Steuereinrichtung genau bezeichnete Systemstelle nicht vorhanden ist, fühlt die Steuereinrichtung eine nicht beendete Übertragungsoperation und setzt dadurch eine NEM-Bitposition und die TRE-Stufe. Wenn das System einen Lese-, Schreiboder Schreib-Prüfbefehl abgibt, während die Steuereinrichtung bereits mit einer weiteren Übertragung befaßt ist, setzt die Steuereinrichtung eine PGE-Position in dem Register 134. Hierdurch wird dann die TRE-Stufe gesetrt. Wenn eine Ansteuereinrichtung nicht auf einen Datentransferbefehl innerhalb einer vorbestimmten Zeit anspricht, setzt die Steuereinrichtung das MXF-Signal und die TRE-Bitpositionen. Ein MPE-Signal und die TRE-Bitpositionen werden gesetzt, wenn die Steuereinrichtung einen Paritätsfehler während einer Übertragung über die Gerätehauptleitung entsprechen einem Lese- oder Schreib-Prüfbefehl fühlt.
Alle vorhergehenden Stufen in dem Register 134 können durch irgendeine der vier Verfahren gelöscht werden. Erstens löscht ein System-Rückstellsignal die Stufen. Zweitens kann das System einen Löschbefehl erhalten, um die LCR-Bitposition zu setzen, wie später noch beschrieben wird. Drittens kann das System das Register 133 mit der Kombination von Funktionsbits laden, welche einen Datentransfervorgang kennzeichnen und kann die GO-Bitposition setzen. Schließlich kann ein Wort in das Register 133 eingegeben werden, welches die TRE-Bitposition löscht. Zusätzlich können die UPE- und MXF-Bitpositionen unmittelbar gelöscht werden, indem eine Einschreiboperaticn für ein lokales Register eingeführt wird.
OR- und IR-Bitpositionen in dem Register 134 werden zu Fehlerdiagnosen verwendet und werden gesetzt, wenn das Ausgangs-Pufferregister 124 oder das Eingangspufferregister 122 in dem synchronen Datenweg leer sind. Ein System-Rückstellsignal eine Einschreiboperation in einem lokalen Register, um das CLR-Bit zu mM/i'ii oder eine Operation /um Lesen der Information in den entsprechenden Pufferregistern löscht die OR-Stufc oder setzt die IR-Stufe.
Manchmal ist es wünschenswert, entweder eine gerade oder eine ungerade Paritätskodierung während einer Übertragung über die Datenwege zu verwenden. Eine PAT-Bitposition in dem Zustandsregister 134 kann gesetzt werden, um eine gerade Paritätskodierung und Dekodierung zu erzeugen, und kann rückgesetzt werden, um ungerade Paritätsoperationen zu schaffen. Ein Einschreibvorgang in einem lokalen Register ändert dann den Zustand der Stufe.
Normalerweise wird das Hauptleitungs-Adressenregister 137 während jeder Übertragung um einen Schritt weitcrgeschaltei oder geändert, um Systemstellen nacheinander zu kennzeichnen. Eine BAl-Stufe in dem Register 134 kann während eines Einschreibvorgangs in einem lokalen Register gesetzt werden, um die inkrementellen Schritte zu verhindern, vorausgesetzt, daß die Steuereinrichtung nicht gerade eine Datenübertragung durchführt. Dieser Zustand wird angezeigt, wenn die RDY-Stufe gesetzt ist. Entweder ein System-Rücksetzsignal oder das CLR-Signal können die BA!-Stufe löschen. Die U02 bis UOO-Bitpositionen erhalten ihre Information während eines Einschreibvorgangs in dem lokalen System. Diese Stufen werden dann entsprechend einem System-Rückstellsignal oder einem CLR-Signal gelöscht. Sobald eine Übertragung beginnt, können sie geändert werden, ohne daß die Übertragung gestört wird.
Das Wort-Zählregister 136 speichert zuerst die anfängliche Wortanzahl d.h. die Anzahl Worte, die bei einer Datenübertragung erfaßt wird. Die gespeicherte Zahl ist im allgemeinen das Zweierkomplement der tatsächlichen Wortzahl, und das Register, welches ein Zähler ist, wird während jeder Übertragung eine1, Wortes über den synchronen Datenweg zwischen der Steuereinrichtung und dem System schrittweise weitergeschaltet. Wenn das Register 136 Null erreicht (d. h. das Register überläuft oder einen Übertrag erhält), ist die geforderte Übertragung beendet. Das Register kann dann nur durch Übertragen eines Wertes null über einen Einschreibvorgang in einem lokalen Register gelöscht werden.
Die Stellen in dem System, von welchen Daten wiederbeschafft worden oder an welche Daten über den synchronen Datenweg abgegeben werden, werden durch das Hauptleitungs-Adressenregister 137 gekennzeichnet. Die A16- und A17-Bitpositionen in dem Register 133 vergrößern diese Information, wie oben ausgeführt ist. Das Register 137 ist ein Zähler, welches entsprechend jeder Datenwortübertragung schrittweise weitergeschaltet wird, um die aufeinanderfolgenden Stellen zu kennzeichnen, welche den aufeinanderfolgenden Worten in einer Übertragungsoperation entsprechen. Entweder ein Systemrücksetz- oder das CLR-Signal löscht dann das Register 137.
Das Datenregister 135 kann hauptsächlich zu Diagnosezwecken adressiert werden. Es kann auch kein tatsächliches Register sein, obwohl es als ein solches in Fig. 12dargestellt ist. Insbesondere wenn das Datenregister während eines Einschreibvorgangs in ein lokales Register adressiert wird und das IR-Signal anzeigt, daß die Speichereinrichtung 123 nicht voll ist, wird die Information über die Steuer-Datenleitungen 84 in das Eingabepufferregister 122 (Fig.6) eingegeben. Dieser Zustand ist durch ein OBin-Signal dargestellt. Andererseits wird ein OBout-Signal erzeugt, wenn das Datenregister 135 während eines Lesevorganas in einem lokalen Register adressiert wird, und ein ÖR-Signal zeigt an. daß Daten vorhanden sind. Durch das OBout-Signal wird die Information in dem Ausgangs-Pufferregister 124 in die System-Hauptleitung 120 eingegeben.
Wie aus F i g. 13 zu ersehen ist, welche in schaubildlicher Form die Organisation von üblichen Registern in einer Ansteuereinrichtung enthält, speichert das Steuerregister 140 die Fanktions- und die GO-Bits, wie vorstehend unter Bezugnahme auf das Steuer- und Zustandsregister 133 beschrieben ist. Sobald das Register 133 geladen ist, schafft die Steuereinrichtung eine Ferneinschreiboperation, um Funktions- und GO-Bits in entb5 sprechende Stufen in der bezeichneten Ansteuereinrichtung einzugeben. Die Stufe wird dann gesetzt, wenn die Ansteuereinrichtung für eine Operation zur Verfügung steht und eine Festwert- bzw. Leseposition vorhanden
25 OO 721
In dem Zustandsregister t41 ist der Zustand der Ansteuereinrichtung vorhanden. Der Inhalt jeder Bitposition in dem Register 141 ist nur von Überwachnngsschaltungen in der Ansteuereinrichtung abhängig. Dieses Register kann nicht von der Steuereinrichtung aus geladen werden. In dem Register 141 sind eine ATA- und einen Γ.-IR-Biiposition in Beziehung zueinander gesetzt 1JiS ERk-R!tposition wird gesetzt, wenn irgendeine andere Stuie in dem Fehlerregister 142 gesetzt wird. Hierdurch wird dann wiederum die ATA-Bitposition in der Ansteuereinrichtung gesetzt, welche auch gesetzt wird, wenn Operationen aufgrund eines Suchbefehls beendet sind. Ein Systemrückset?.- oder ein CLR-Signal löschen die ATA- und ERR-Stufen. bs isi auch möglich, die ΑΤΑ-Stufe dadurch zu löschen, daß riie entsprechende Stelle in dem Dämpfungs-Summenregister 145 gelöscht wird, wie nachstehend noch beschrieben wird, oder daß eine iokaie Einschreiboperation dazu benutzt wiru, um einen neuen Befehl an die Ansteuereinrichtung zu übertragen, welche die GO-Bitposition setzt. Die istzten zwei Verfahren löschen die Fehieranzeigeeinrichtungen selbst nicht.
Wenn eine Operation entsprechend einem Suchbefehl im Gange ist, wird die PIP-Stufe gesetzt. Suchoperationen sind offensichtlich nur bei einem Plattenspeicher mit verstellbaren Magnetköpfen oder bei äquivalenten Einrichtungen anwendbar. Sobald die Operation beendet ist, wird diese Stufe gelöscht.
In dem Register 141 werden dann noch die MOL- und DRY-Stufen gesetzt, wenn die Ansteuereinrichtung in Betriebszustand ist; das heißt, die MOL-Stufe wird gesetzt, wenn die Spannung für die Ansteuereinrichtung angeschaltet ist und im Fall eines sich fortlaufend bewegenden Mediums, wie einer Magnetplatte oder einer -trommel, wird die Gescnwindigkeit des Mediums erhöht. Die DRY-Stufe wird gesetzt, um anzuzeigen, daß die Ansteuereinrichtung einen Befehl erhalten hat, solange sie nicht in Betriebszustand ist; die DRY-Bitposiiion wird entsprechend einem Daten-Übertragungsbefchl zusammen mit dem Setzen der GO-Bitposition gelöäclu. Durch irgendeine Zustandsänderung der MOL-Stufe wird auch die ΑΤΑ-Stufe in der Ansteuereinrichtung gesetzt.
Eine WRL-Stufe wird gesetzt, wenn eine Adresse in dem gewünschten Spuren/Sektorregister 146 eine Spur bezeichnet, welche gegenüber Einschreiboperationen geschützt ist. Sonst wird auch diese Stufe gelöscht. Eine LBT-Bitposition wird dementsprechend während einer Übertragung über den Datensatz 101 (Fig. 4) in oder von dem höchsten Sektor (d. h. dem »letzten« Sektor) in einer Ansteuereinrtd'tung gesetzt. Diese Stufe kann dann mittels eines Systems gelöscht werden, welches ein CLR-Signal zurücksetzt, indem eine neue Adresse an das. Register 146 übertragen wird oder die Ansteuereinrichtung gelöscht wird.
In dem Fehlerrogister 142 wird eine DCK-Bitposition gesetzt, wenn eine Schaltungsanordnung in der Ansteuereinrichtung einen Fehler während einer Leseoperation über den Datensatz 101 entsprechend einem Leseoder Schreibprüfbefehl fühlt. Wenn die Versorgungsspannung für die Ansteuereinrichtung unter einen zulässigen Pegelwert fällt, wird eine UNS-Stufe gesetzt; sie wird nur zurückgesetzt, wenn die Versorgungsspanung über den minimal zulässigen Pegelwert ansteigt.
Während einer Datenübertragung überwachen Schaltungen in der Ansteuereinrichtung Indexmarken auf dem Medium. Wenn eine bestimmte Anzahl (z. B.
drei) Indexinarken durchgelaufen sind, nachdem ein Daten-Übertragungsbefehl und das RUN-Signal noch fehlen, wird eine OPl-Stufe gesetzt, wodurch ein Ausfall der Steuereinrichtung angezeigt wird. Bei einem Plattenspeicher kennzeichnet der Durchlauf einer bestimmten Anzahl von Indexmarken mehr als zwei Plattemmidrehungen. Wenn ein Suchbefehl nicht innerhalb von zwei Plattenumdrehungei. endet, ist die Ansieuer- Ivw. Antriebseinrichtung ausgefa'Vn und ilio OPl Sink- wiril ίο ebenfalls gesetzt.
Bei Auftreten irgendeines Zeiifehlt-rs. beispiolsweiM* ■ wenn e;n Index oder Taktimpuls verloren gehen Ivw. hinzugefügt werden, wird die DTE-Suife gesei/t. Wenn die WRL-Bitposition in dem Register 141 gesetzt isi und ein Einschreibvorgang versucht wird, setzt die Anstcuereinrichtung eine WLE-Stufe. Eine Fernübertragung, welche eine nichtvorhandene Adresse in das gewünschte Spur-Adressenregister 146 eingibt, bewirkt, daß die Ansteuereinrichtung eine 1AE-Stafe setzt. Eine AO-Bitposition wird gesetzt, wenn der letzte Block der ietzten Spur einer Platte ausgeleser, ist und wenn das Wortzählregister 136 in der Steuereinrichtung nichi anzeigt, daß die Übertragung beendet ist.
Wenn dann ein Piritätsfehler gefühlt wird, wird entweder auf dem „ynchronen Datenweg oder dem asynchronen Steuerweg eine PAR-Stufe in dem Fehlerregister 162 gesetzt. Wenn die GO-Bitposition in dem Register 140 gesetzt ist und dai System versucht, das Steuerregister 140 zu laden, srtzt das Fehlerregister 142 oder das gewünschte Adressenregister 146 eine RMR-Stufe. Wenn die Register-Auswahl (RS)-Signale ein Register in einer bezeichneten Ansteuereinrichtung nicht kennzeichnen, setzt die Ansteuereinrichtung eine ILR-Stufe. Funktionsbit, weiche eine Operation festlegen, die die y, Λπ-5.ΐε« .r-':inrichtung nicht durchführen kann bewirken, daß eine ILF-Bitpositior. gesetzt wird.
Die Fehlerstufen werden unmittelbar gesetzt, nachdem der Zustand gefühlt ist. Dies kann in einigen Fällen zu einer unmittelbaren Unterbrechung des Systems oder zu einer Unterbrechung am Ende der vollständigen Übertragung führen, !n jedem Fall stellt die Ansteuereinrichtung das ATTN-Signal zu dem entsprechenden Zeitpunkt fest, um die Unterbrechung einzuleiten. Mit Ausnahme der UNS-Stufe können die anderen Stufen dann durch ein System-Rückstell- oder das CLR-Signal oder entsprechend einem das Register 143 kennzeichnenden Einschreibvorgang gelöscht werden. Zusätzlich löscht der an das Register 140 abgegebene Befehlskode die entsprechenden Stufen in der bezeichneten Ansteuereinrichtung.
Das Wartungsregister 144 wird für verschiedene Diagnoseoperationen verwendet, um eine Analyse der Operation zu erleichtern. Es kann beispielsweise eine WRCLK-Bitposition oder Stufe, zum Nachbilden eines Taktimpulses an der Ansteuereinrichtung, eine SP-Bitposition zum Nachbilden eines Sektor- oder Blockimpulses und andere ähnliche Bitpositionen aufweisen. Im allgemeinen enthält das Wartungsregister auch eine DMD-Bitposition, um die Ansteuereinrichtung in den M) Wartungs- oder Diagnosebetrieb zu bringen, wenn diese Stufe gesetzt wird. In dem Spuren/Sektorregister 146 kennzeichnen entsprechende Bitpositionen für die Spuren- bzw. Sektoradresse kennzeichnen die Spur und den Sektor auf einer Magnetplatte bei einem Übertragungsb5 Vorgang. In einer Einrichtung mit einerr nichtverstellbaren Magnetkopf kennzeichnen die Spuren-Adressenbits einen ganz bestimmten Magnetkopf. Das Register 146 kann dann durch aufeinanderfolgende Sektorsignale so
25 OO 721
schrittweise weitergeschaltet werden, daß der folgende Sektor und die entsprechenden Spuren in eine Übertragung eingeschlossen werden können. Wenn die letzte Spur- und Sektoradresse, welche einer ganz bestimmten Ansteuereinrichtung zugeordnet sind, gekennzeichnet worden sind, wird die LBT-StL'e in dem Zustandsregister 141 gesetzt Der Inhalt des Registers 146 kann dann entsprechend einem System-Rücksetz- oder einem CLR-Signal oder einem Ansteuereinrichtungs-Löschbefehl zurückgesetzt werden.
Das Register 147 enthält voreingesti-ilte Werte, um die Art der Ansteuereinrichtung zu kennzeichnen. Es kann beispielsweise eine NSA-Bixposition enthalten, um eine Ansteuereinrichtung anzuzeigen, welche nicht eine Sektoradressierung oder eine TAP-Bitposition benutzt, um eine Magnetband- und nicht eine Magnetplattenansteuerung bzw. einen entsprechenden Antrieb anzuzeigen. Eine MOH-Bitposition kann anzeigen, ob eine Magnetplatte eine Platte mit einem bewegbaren Magnetkopf ist, während eine 7CH-Bitposition auf einer Magnetbandeinrichtung anzeigt, daß das Band sieben oder neun Kanäle hat. Eine DRQ-Stufe könnte anzeigen, daß ein Antrieb mit zwei Steuereinrichtungen verbunden ist. Manchmal kann eine gegebene Ansteuereinrichtung eine Tochter- oder Nebenansteuerung haben, und eine SPR-Bitposition könnte das Vorhandensein einer derartigen Ansteuereimichtung anzeigen. ID-Bitpositionen können die Art der Ansteuereinrichtung und größere Veränderungen kennzeichnen.
Ein gewissermaßen vorwärtsschauendes Register 148 ist ein Zähler, welcher die Sektoradresse des Sektors enthält, weicher gerade unter den Lese/Schreibköpfen in den laufenden Sektorstufen durchläuft. Sektor-Teilstufen werden periodisch schrittweise weitergeschaltet, um den Bruchteil des Sektors zu kennzeichnen, welcher die Magnetköpfe durchlaufen hat. Diese Information kann dazu verwendet werden, um die Magnetplatten-Latenzzeiten zu verringern, um dadurch die Übertragurigsgeschwindigkeiten bei Magnetplatten zu verbessern.
Die restlichen in Fig. 13 dargestellten Register sind für den Betrieb eines Plattenspeichers mit nichtverstellbarem Magnetkopf, wie er in F i g. 6 dargestellt ist, nicht erforderlich. Sie sind jedoch vorteilhaft beim Betrieb anderer Ansteuereinrichtungen und können in ihnen vorgesehen sein.
Beispielsweise kann es auch erforderlich sein, ein Seriennummemregister 250 in Magnetband-Ansteuereinrichtungen oder Ansteuereinrichtungen für abnehmbare Magneiplatten vorzusehen. Der Inhalt des Registers kennzeichnet dann die Ansteucreinrichtung während ilcs normalen, regulären Betriebs oder während Werlungsvorgänge. Der Inhalt kann dann in einer binärkodierten Dezimalschreibweise aufgezeichnet sein.
Die Funktion der ECC-Positions- und der ECC-Musterregister 251 und 252, die in Fi g. 13 dargestellt sind, ist vorstehend bereits beschrieben worden. Die Verwendung dieser Register in Verbindung mit fehlerkorrigierenden Kodesteuereinrichtungen ist bekannt. Die Position und das Muster werden unmittelbar in den entsprechenden Registern gespeichert; si'; können dann über einen Auslesevorgang in einem sogenannten entfernten Regiv r ausgelesen werden.
In I·' i g. 13 im auch ein Versetzungsregister 253 dargestellt. /eiiMeuerrand- und AMP-Rand-Positionsbits werden verwendet, um Zeit- und Amplitudenabwciehim^cn Ivw. Versei/iingen für verschiedene Vorgänge /u schaffen. Wenn eine IXI-Bitposition gesetzt wird und die Anstsuereinrichtung eine fehlerkorrigierende Kodefunktion aufweist, wird die Funktion gesperrt In ähnlicher Weise werden bei Einstellen einer HCI-Bitposition Hauptvergleichsschaltungen gesperrt Versetzungs-Bitpositionen enthalten den tatsächlichen Versetzungswert, um eine richtige, schrittweise Einstellung der Lese/Schreibköpfe über dem Medium zu schaffen.
Zwei weitere Register, weiche in Magnetplattenspeichern mit verstellbaren Magnetköpfen verwendet werden, sind Register 254 und 255 für eine gewünschte bzw. eine durchlaufende Zylinderadresse. Die Ansteuer- und Antriebseinrichtung bewegt die Köpfe auf der Spur, welche durch das Register 254 für die gewünschte Zylinderadresse gekennzeichnet ist und überträgt dann den Inhalt des Registers an das Register 255 für die durchlaufene Zylinderadresse. Das Register 255 kennzeichnet dann die tatsächliche Magnetkopflage und wird beispielsweise dazu verwendet, um die jeweiligen Seiten zu bestimmen, die notwendig sind, um die Köpfe von einer
durchlaufenden Position in andere Positionen zu bewegen.
Ein Zustandsregister 141 in jeder Ansteuer- und Antriebseinrichtung weist, wie vorstehend beschrieben, eine ΑΤΑ-Stufe auf. Die Information in dieser Stufe kann dann an den Datensatz 8i wahrend einer Fernleseoperation übertragen werden, bei welcher dann das Register 141 bezeichnet wird. Jede ΑΤΑ-Stufe in jeder Ansteuer- und Antriebseinrichtung ist eine Stufe in dem Dämpfungs-Summenregister 145, welches eine eigene Fernadresse aufweist. Das heißt, in dem Register 145 gibt es eine Übereinstimmung zwischen der Position jeder Stufe (d. h. die Leitung in den Steuerdatenleitungen 84, welche den Ausgang der ΑΤΑ-Stufe erhält) und einer Ansteuer- und Antriebseinrichtung, wobei jede ΑΤΑ-Stufe an eine einzige Leitung angekoppelt ist, wenn das Dämpfungs-Summenregister gelesen wird.
Wenn eine Stufe in einem Fehlerregister 141 gesetzt ist, wird dadurch auch ihre entsprechende ATA-Stufc gesetzt. Dies hat zur Folge, daß die Ansteuer- und Antriebseinrichtung ein ATTN-Signal auf der gemeinsamen ATTN-Leitung 94 erhält, wodurch dann die Systemoperationen unterbrochen werden. Eine der ersten Operationen in dem ich ergebenden Unterbrechungsprogramm ist das Auslesen des Dämpfungs-Summenre- gisters 145. Diese Leseoperation ist im wesentlichen dieselbe, wie sie in F i g. 8 dargestellt ist. In dieser speziellen Operation erzeugt jedoch die Adressenschaltung 151 RS'-Signale mit einem Wert von 04s, und die RS-Signale von den Ausgangs-Ansteuereinrichtungen 161 haben denselben Wert. Die Steuereinrichtung führt die Schritte 200 bis 202. wie in F i g. 8 durch, wobei sich zu Zeitpunkten fi und ti in F i g. 14 Impulsdiagramme 14A. 14B und 14E ergeben. Nach einer Verzögerung werden die Signale dann zum Zeitpunkt ti von allen Ansteuereinrichtungen an der Gerätehauplleitung erhalten. Nunmehr wird in jeder Ansteuereinrichtung von dem Schritt 204 zu dem Schritt 205 abgezweigt, da die DS-Signale keine Bedeutung haben. Da das RS-Signal das Register 048 kennzeichnet, bewirkt der Übergang von dem
bo Schritt 204 zu dem Schritt 205, daß der Ausgang der ΑΤΑ-Stufe in jedem Zustands- und Steuerfehlerregister 141 an eine entsprechende Leitung in dem Datensatz 81 gelegentlich übertragen wird, nachdem das DEM-Signal zum Zeilpunkt u anliegt. Zum Zeitpunkt r, in dem Im-
b5 pulsdiagramm HJ überträgt jede Ansteuereinrichtung ihr TRA-Signal, und die Steuereinrichtung erhält alle diese Signale in einem bestimmten Zeitintervall, wie durch den Zeitpunkt tb in dem Impulsdiagrainm 14F ge-
25 OO 721
zeigt ist Mehrere unterschiedliche Signale können dann erhalten werden: die Steuereinrichtung schaltet jedoch, während sie die Signale verarbeitet, den Schritt 217 ab, so daß das Steuerintervall der Steuereinrichtung zum Zeitpunkt f? beendet ist Beim Schritt 221 zweigt dann die Steuereinrichtung zu dem Schritt 223 ab und liest zum Zeitpunkt f7 die Daten aus, wie in dem Impulsdiagramm 1.4C dargestellt ist wodurch dann die ATA-Signale von allen Ansteuereinrichtungen an die Steuereinrichtung übertragen werden. Dies ist dann auch der Zeitpunkt, zu dem die Steuereinrichtung das DEM-Signal beenden kann, wie in dem Schritt 214 gezeigt ist, so daß zum Zeitpunkt f8 die Steuerinformation entfernt ist und die Ansteuereinrichtung alle ihre jeweiligen TRA-Signale beenden. Die Leseoperation ist dann, wie vorstehend bereits beschrieben, zum Zeitpunkt h beendet. Wenn der Lesevorgang dann durchgeführt ist. »erkennt« das System genau, welche Ansteuereinrichtung oder -einrichtungen A'I Α-Signale abgegeben haben und können dann unmittelbar mit dem Auslesen ihrer jeweiligen Fehlerregister oder anderer Register ohne irgendwelche zwischenzeitlichen Abrufoperationen beginnen.
Wenn alle unterbrechenden Ansteuereinrichtungen bedient und unterhalten worden sind, ist es notwendig, jede der jeweiligen ΑΤΑ-Stufen zurückzusetzen. Dies kann mit einer Schreiboperation durchgeführt werden, welche der in F i g. 10 dargestellten ähnlich ist; eine ganz bestimmte zeitliche Reihenfolge ist in Fig. 15 dargestellt. Zum Zeitpunkt /| werden ein entsprechendes CTOD-Signal, RS-Signale mit einem Wert (Kg und die Steuerinformation einschließlich eines Paritätsbits in ihre jeweiligen Leitungen in dem Steuerabschnitt 80 eingegeben. Zum Zeitpunkt ti wird dann das DEM-Signal in die Hauptleitung (Schritt 226) eingegeben. Die ersten Steuersignale werden dann zur Zeit h erhalten, während das DEM-Signal zum Zeitpunkt u erhalten wird; die Steuerung dieser Signale ist in den Impulsdiagrammen 15A, 15B, 15C, 15D sowie 15F bis 15H dargestellt. Jede Ansteuertinrichtung spricht auf den Empfang des DEM-Signaiä an, indem es ein TRA-Signal überträgt. Eine ΑΤΑ-Stufe in jedem Fehlerregister wird auch zum Zeitpunkt fs zurückgesetzt, wie in Fig. 15 durch die Impulsdiagramme 15G und 151 gezeigt ist, wenn ein entsprechendes Signal auf einer Steuerdatenleitung 84 festgestellt wird. Die Steuereinrichtung wartet dann das Ende des Zeitintervalls ab, da beim Schritt 240 die Steuereinrichtung den Wert der RS-Signale fühlt. Zum Zeitpunkt Tl sind die Steuersignale und die Steuer-Datensignale, die in den Impulsdiagrammen 15A bis 15D dargestellt sind, durch die Steuereinrichtung beendet, und der Zyklus wird wie bei einer normalen Einschreiboperation in einem entfernten Register durchgeführt.
Alle vorhergehenden Übertragungen zu lokalen und entfernten Registern erfolgen in der Art von »organisatorischen« Übertragungen, welche die notwendige Steuer- und Zustandsinformation schaffen, um eine Datenübertragung zwischen dem mit einer Systemhauptleitung verbundenen System und einer mit der Gerätehauptleitung verbundenen Ansteuereinrichtung durchzuführen. Bestimmte Operationen entsprechend den Funktionsbits, welche in die Steuer- und Zustandsregister 133 und 140 eingegeben sind (Fig.6 und 7) schließen keine Datenübertragungen ein. Diese werden später zusammengefaßt. Wie vorstehend bereits ausgeführt, gibt es drei Grundoperationen, welche derartige Datenübertragungen einschließen und welche als Daicn-Übertragungsbefehle bekannt sind. Sie weisen einen Lesevorgang, bei welchem Daten von der Ansteuereinrichtung an das System entsprechend einem Lesebefehl übertragen werden, einen Schreibvorgang, bei welchem Daten von dem System an die Ansteuereinrichtung entsprechend einem Schreibbefehl übertragen werden und einen Schreib-Prüfvorgang auf, während welchem in der Ansteuereinrichtung gespeicherte Daten und entsprechende Daten in dem System verglichen werden, um zu bestimmen, ob irgendwelche Schreibfehler entsprechend einem vorhergehenden Schreibbefehl
ίο vorhanden waren.
Es gibt, wie vorstehend aufgezeigt ist verschiedene vorbereitende Übertragungen auf Steuerwege, welche der Ausgabe irgendeines dieser Datenübertragungsbefehle vorangehen. Die Startadresse muß in das Hauptleitungs-Adressenregister 137 in der Steuereinrichtung eingegeben werden (F i g. 5 und b). Zur llrläutoriing sei angenommen, daß die Alt»- und AI7-Hitpositionen in dem Steuer- und Zustandsregister 133 (I"ig. 12) in dem Register 137 vorgesehen sind, wie vorstehend beschrieben ist. Sowohl das Wortzählregister 136 als auch das Wortzählregister 174 der Ansteuereinrichtung erhalten eine Zahl, weiche die gesamte zu übertragende Wortzahl darstellt. Das Adressenregister 146 in F i g. 7 enthält Sektor- und Spurenadressen, und eine Magnetplatte mit einem verstellbaren Magnetkopf, enthält die gewünschte Spurenadresse in dem Register 254. Sobald diese Information von der Steuereinrichtung und der bezeichneten Antriebseinrichtung erhalten worden ist kann rlas System über eine Register-Warteoperation einen Datenübertragungsbefehl erhalten.
Wie aus den F i g. 5 bis 7 sowie 16 und 17 zu ersehen ist, gibt das System den Lesebefehl in die Steuer- und Zustandsregister 133 und 140 ein. Infolgedessen legen nunmehr die Funktionsbits eine Leseoperation fest und das GO-Bit wird gesetzt. Diese Operation ist als Schritt 250 in Fig. 16 dargestellt. Der Schritt 251 stellt den Übertragungsvorgang des Lesebefehls an die Steuereinrichtung dar und stellt verschiedene Datenwege her. Bei dem Schritt 252 erhält die Steuereinrichtung ein RUN-Signal auf der entsprechenden Leitung 107 in dem Steuersatz 104 zum Zeitpunkt /2(Impulsdiagramm 17B). Zum Zeitpunkt fj wird das RUN-Signal an der Ansteuereinrichtung erhalten (Impulsdiagramm 17F). Zu diesem Zeitpunkt hat die Ansteuereinrichtung den Lesebefehl (Schritt 253) erhalten und das Vorhandensein von irgendwelchen vorher bestehenden Fehlern in dem Fehlerregister 142 festgestellt.
Wenn irgendein derartiger Fehler vorhanden ist, wird von dem Schritt 254 zu dem Schritt 255 abgezweigt, um das GO-Bit in der Ansteuereinrichtung zu löschen, das DRY- und ein ΑΤΑ-Bit zu setzen und das ATTN-Signal auf der Leitung 94 zu erzeugen.
In der Ansteuereinrichtung erfolgt dann kein weiterer Vorgang. Normalerweise sind jedoch keine vorher nicht korrigierten Fehler vorhanden. Infolgedessen wird von dem Schritt 254 zu dem Schritt 256 weitergegangen, wobei die ATA-Bitposition, wenn sie vorher gesetzt ist, zurückgesetzt wird, und die DRY-Bitposition uneingeschränkt zurückgesetzt wird, um die Ansteuereinrichtung freizugeben.
Alle diese Operationen können durchgeführt werden, bevor die Ansteuereinrichtung zum Zeitpunkt U das RUN-Signal erhält (Impulsdiagramm 17F). Während der Schritt 257 und 260 wird der Empfang des Befehls ermöglicht, um sicherzustellen, daß das RUN-Signal in einem vorbestimmten Intervall erhalten wird. Wenn dies nicht der Fall ist, setzt die Ansteuereinrichtung das OPI-Bit in dem Fehlerregister 142 (Schritt 261.) Hierauf
25 OO 721
wird normalerweise-ν.ξ>η dem Schritt 257 zu den restlichen Schlitten in Fig. 16 übergegangen, um die Leseoperation durchzuführen.
Wie aus F i g. 7 zu ersehen ist, führen eine Antriebssteuerschaltung 262 und eine Transport- und Mediumsteuereinrichtung 263 die eigentliche Leseoperation aus. Die Antriebssteuerschaltung 262 spricht auf die gewünschte Adresse in dem Register 146 an, indem entweder die entsprechende Leseeinrichtung ausgewählt oder eingestellt wird. Ein zeitlich gesteuerter Magnetkopf in der Transpoit- und Mediumsteuereinrichtung 263 und ein zeitlich gesteuerter Verstärker 264 fühlen die Zeitmarken, welche ein Zeitsignalgenerator 265 und ein Sektoradressenzähler 266 in Sektorzahlen umsetzt Die Sektoradresse von dem Zähler 266 wird dem vorausschauenden Register 168 und einer Sektoradressen-Vergleichsschaltung 267 zugeführt Wenn der gewünschte Sektor, welcher durch Signale von dem Register 146 gekennzeichnet ist, erreicht ist, ermöglicht es die Vergleichsschaltung 267, daß die Antriebssteuerschaltung 262 mit dem Wiederbeschaffen von Daten von dem Medium 263 beginnen kann.
Während einer Leseoperation liegen die Daten seriell am Eingang eines Schieberegisters 270 an, wo sie in Parallelform umgesetzt werden. Eine CRC-Prüfeinrichtung kann ebenfalls diese Datensignale erhalten, um ein zyklisches Redundanz-Kontrollwort zu erzeugen, welches in bekannter Weise verwendet werden kann. Signale von einem Formatzähler 270 schaffen verschiedene Zeitsteuer- und Signalabwandlungsfunktionen für die spezielle Transport- und Mediumsteuereinrichtung, welche in der Ansteuereinrichtung verwendet ist. Von dem Schieberegister 270 gelangen die Daten in einen Datenpuffer 273 und werden dann zeitlich gesteuert an die Datenleitungen 102 an der Vorderflanke eines SCL Kaspar-Impulses auf der Leitung 105 gegeben. Die Leitung 103 erhält ein Paritätsbit von einer synchronen Hauptleitungs-Paritätsschaltung 274. Eine Hauptleitungs-Steuerschaltung 275 erhält das RUN-Signal auf einer Leitung 107 und kann ein EXC-Signal auf einer Leitung 111 abgeben oder erhalten.
Die Ansteuereinrichtung beginnt dann mit der Übertragung von Daten, wobei mit dem Schritt 270 in Fig. 16 zum Zeitpunkt /4 in den Impulsdiagrammen 17B und 17H an der Vorderflanke des ersten SCLK-Impulscs begonnen wird. Das erste Datenwort und das Paritätsbit liegt dann an den Daten- und Paritätsleitungen 102 und 103 an. Zum Zeitpunkt i, werden dann das SCLK-Signal und die Daten an der Steuereinrichtung erhalten, wie in Impulsdiagranimcn I7A und 17Ddargesiclli ist. Zum Zeitpunkt fh ist in dein Inipulsdiagraiiim I7II il.ii'jzestellt. daU der SCI .K-Impuls in der Ansicuercini'k'luting (Schrill 276) /iisair.men mit der Steuereinrichtung endet, welche den Übergang /um Zeitpunkt f: (impulsdiagranim 17D) fühlt. Dieser Libergang hat zjr Folge, daß mittels der Steuereinrichtung die Daten auf den Datenleitiingen 102 und der Daten-Paritätsleitung Ϊ03 während des Schrittes 277 gelesen werden, wobei der SCLK-impuls in der Mitte des Zeitintervalls endet, so daß die Daten normalerweise vorhanden bind.
Wenn das SCLK-Signal wieder durch die Ansteuereinrichtung zum Zeitpunkt h festgestellt wird (Impulsdiagramm 17H) wird das nächste Datenwort an die Datenleitungen übertragen und der Zyklus wird mit den nachfolgenden Worten wiederholt, welche in die Steuereinrichtung eingegeben sind. An der Steuereinriehiung durchlaufen die Daten freigegebene Empfänger 280 und einen MulUDlexcr 281. welcher auf das Fehlen eines Schreibsignals anspricht, um die Empfänger 280 an das Eingangspufferregister 122 anzukoppeln.
Wenn die nachfolgenden Worte an dem Eingangspufferregister 122 erhalten werden, laufen sie der Reihe nach in den Speicher 123 und erreichen aufgrund der internen Taktesteuerung dieses Speichers 123 dessen Ausgang. Wie in dem Impulsdiagramm 17G dargestellt, ist das EBL-Signal nicht an der Steuereinrichtung zum Zeitpunkt fn erhalten worden, so daß der Schritt 282 wieder zu dem Schritt 270 zurückgeführt ist. und daß nächste Wort an das Medium übertragen wird. Für jede Datenwortübertragung verwendet die Ansteuereinriehtung dieselbe Reihenfolge zu den Zeitpunkten ie, fs, te und i7 wie in Fig. 17 dargestellt ist. Wenn das letzte Wort in jedem Sektor übertragen worden ist. wird von dem Schritt 282 zu dem Schritt 283 übergegangen, und die Ansteuereinrichtung überträgt einen Impuls (EBL) fester Länge an die EBL-Leitung HO zum Zeitpunkt fo (Impulsdiagramm 17G). Zum Zeitpunkt fio erhält die Steuereinrichtung das EBL-Signal (Impulsdiagramm 17C). Wenn das Wortzählregister 174 anzeigt, daß die Übertragung für einen weiteren Block fortzusetzen ist, findet kein weiterer Vorgang in der Steuereinrichtung statt. Wenn die Übertragung beendet worden ist, was durch einen Überlauf des Registers 174 angezeigt ist, wird von dem Schritt zu dem Schritt 285 übergegangen und das RUN-Signal endet am Zeitpunkt fn (Impulsdiagramm 17B).
Das EBL-Signal endet beim Schritt 286 zum Zeitpunkt fu (Impulsdiagramm 17G). Das Ende bei Fehlen eines RUN-Signals zu diesem Zeitpunkt hat zur Folge, daß von dem Schritt 287 zu dem Schritt 288 weitergegangen wird und die Übertragung fortschreitet. In dem Schritt 288 setzt die Ansteuereinrichtung das GO-Bit zurück und setzt das DRY-Bit. wodurch angezeigt wird, daß die «!"!Steuereinrichtung zum Emfang eines weiteren Befehls bereit ist. Wenn das RUN-Signal zum Zeitpunkt in noch festgestellt wird, wird von dem Schritt 287 zu dem Schritt 270 zurückgekehrt und es wird der nächste Sektor übertragen.
Wenn das EBL-Signal zum Zeitpunkt fu endet, wird dies an der Steuereinrichtung zum Zeitpunkt fu gefühlt (Impulsdiagramm 17CJ. Wenn das RUN-Signal beendet worden ist, wird die Übertragung beendet und zu dem Schritt 290 übergegangen, um den Lesevorgang zu vervollständigen. Andererseits wird die Steuereinrichtung in einem Zustand gehalten, um noch mehr Daten aufzunehmen.
Das EBL-Signal wird entsprechend verlängert, um si-
Ίο cherzustellen. daß wenn eine Übertragung fertig durchgeführt ist. das RUN-Signal vor dem Ende des EBL-Signals endet und dadurch verhindert wird, daß die Ansteuereinrichtung einen zusätzlichen, nicht benötigten D;\ienblock periodisch wiederholt.
Normalerweise sind der Eingabepuffer 122, der Speicher 123 und der Ausgabepuffer 124 so ausgelegt, daß sie einen bestimmten Teil der Worte eines Sektors speichern. Wie ohne weiteres zu sehen ist. kann jedoch eine vorgegebene Übertragung mehr oder weniger Daten-
bo worte einschließen als in einem Sektor vorhanden sind. Wenn die Übertragung für weniger Worte ausgelegt ist, erzeugt das Wortzählregister 174, welches schrittweise entsprechend jeder Datenwortübertragung von der Ansteuet zu der Steuereinrichtung weitergeschaltet wird.
b5 einen Überlauf, welcher mittels einer Überlaufschaltung 291 vor dem EBL-Signal gefühlt wird. Die Datenworte in dem Eingabepuffer 122 und dein Speicher 123 rücken weiter bzw. weitergesehoben. bis das erste Wort den
25 OO 721
Ausgabepuffer 124 erreicht, wobei die Bewegung in dem Ausgabepuffer 124 durch eine Speichersteuerschaltung 292 hervorgerufen wird. Wenn die Übertragung mehr Worte einschließt als in einem Sektor vorhanden sind, fühlt die Steuerschaltung 292, wann das erste Wort den Ausgabepuffer erreicht.
In jedem Fall hat das Vorhandensein eines Datenwortes in dem Ausgangspuffer zur Folge, daß die Steuereinrichtung 292 eine Unterbrechungs-Steuerschaltung 293 anschaltet, um ein Unterbrechungssignal zu erzeugen. Dieses Signal unterbricht dann das System und entsprechend den über die Systemhauptleitung 120 erhaltenen Signale wird der Inhalt des Ausgangsregisters 124 über die Hauptleitungs-Sende-Empfänger 295 an die Systemhauptleitung 120 übertragen, um sie an einer Stelle einzuspeichern, welche durch das Hauptleitungs-Adressenregister 137 gekennzeichnet ist. Diese Übertragungen werden fortgesetzt, bis das Wortzählregister 136 anzeigt, daß alle erforderlichen Übertragungen zwischen der Steuereinrichtung und dem System stattgefunden haben. Wenn das Register 136 überläuft, schaltet eine Überlaufschaltung 294 die Steuerschaltungen 292 und 293 ab.
Entsprechend einem Lesebefehl übertragen dann die Steuer- und Ansteuereinrichtungen die gewünschte Wortzahl von einem Sektor oder von Sektoren auf dem Medium an den synchronen Datenweg und dann mit Hilfe eines Direktzugriffspeicher-Verfahrens über die Systemhauptleitung 120 an das System. Die Speichereinrichtung 123 paßt sich dann den verschiedenen Übertragungsgeschwindigkeiten an. Die Größe und Arbeitsweise ist auch dadurch sichergestellt, daß es ausreicht, daß Daten für wirksame Übertragungen in dem System verfügbar sind. Wenn das System Daten nicht schnell genug wieder auffindet, fühlen andere Schaltungen in der Steuereinrichtung 126, welche nicht dargestellt sind, das Eintreffen von Daten an den Empfängern 280 und an dem vollen Eingangspuffer 122, um das DLT-Bit in dem Steuer- und Zustandsregister 134 zu setzen, wie vorstehend aufgezeigt ist.
Während eines Schreibvorgangs werden Daten von dem System über den Datenabschnitt 100 einer Gerätehauptleitung befördert, die in einer bezeichneten Ansteuereinrichtung zu speichern sind. Ein Schreibbefehl von dem System leitet die Übertragung ein, nachdem das Wortzählregister 136, das Hauptleitungs-Adressenregister 137, das Wortzählregister 174 und andere der Zustands- und Steuerregister geladen sind, wie vorstehend aufgezeigt ist. Wie die Ansteuer- und Steuereinrichtung auf einen Schreibbefehl anspricht, ist anhand der F i g. 5.7,12.13.18 und 19 zu ersehen.
Anfangs erzeugt die Unterbrechungsschaltung 293 in der Steuereinrichtung eine Reihe von Unterbrechungssignalen, um Daten als Datenworte während direkter Speicherzugriffe von der Systemhauptleitung 120 über Empfänger/Ansteuereinrichtungen 295 und einen Eingangsmultiplexer 281 an den Eingangspuffer 122 zu übertragen. Wenn der Eingangspuffer 122 aufeinanderfolgende Datenworte erhält, überträgt die Speichersteuerschaltung 292 diese an die Speichereinrichtung 223, bis letztere gefüllt ist und ein Datenwort an dem Ausgangspuffer 234 anliegt, oder bis das Wortzählregister 136 anzeigt, daß alle Datenworte, welche an die Ansteuereinrichtung zu übertragen sind, in der Steuereinrichtung vorhanden sind. In dem zweiten Fall werden die Datenworte durch die Speichereinrichtung 123 geschoben, bis das Ausgangspuffer ein Wort erhält
Wenn das Ausgangspuffer 124 zuerst ein Datenwort erhält, beginnt die Steuereinrichtung mil einer (Ibcrinigung an die Abfeuereinrichtung, da der Ausgiingspiiffer 124. die Speichereinrichtung 123 und der l\ingaiigspuffer 122 eine An/;\hl Speichersiellen enthalten. I in r> entsprechend den l'unkiiunsbits cr/eiiyies Schivihsi gnal schultet Ansieuereinrichumgen 297 an. um i);ilcn in den Datensatz: 101. welcher Datenleitungen 102 und eine Datenparitätsleitung 103 aufweist, einzugeben. Hierauf beginnt dann die in Fig. 18 und 19 dargestellte
to Folge.
Zum Zeitpunkt ?i haben die Ansteuer- und Steuereinrichtung den Schreibbefehl (Schritt 300) erhalten. Zwischen der Zeit U und der Zeit fi bereitet die Steuereinrichtung sich selbst und die Ansteuereinrichtung für die Datenübertragung vor (Schritt 301). Zum Zeitpunkt fi gibt die Steuereinrichtung die Ansteuereinrichtungen 297 frei, um das erste Datenwort in den Datenabschnilt 101 einzugeben, wie in lmpulsdiagrammen I9A und I9B und in dem Schritt 302 gezeigt ist. Zur gleichen Zeil überträgt die Steuerschaltung 126 ein RUN-Signal an die RUN-Leitung 107, wie in dem Schritt 303 und dem Impulsdiagramm 19B gezeigt ist. Die Daten erreichen die Ansteuereinrichtung über den Datenabschnitt 101 zum Zeitpunkt fj (Impulsdiagramm 19F). Das Intervall von dem Zeitpunkt h bis zum Zeitpunkt 13 stellt die Verzögerungszeiten bei der Übertragung über die Hauptleitung dar.
Der Schritt 304 in Fig. 18 zeigt den Empfang des Schreibbefehls 304 an. Die Schritte 305 bis 307 entsprechen den Schritten 254 bis 256 in F i g. 16 und sie sind die Voraussetzung dafür, daß der Inhalt der DRY- und ATA-Bitstellen in dem Zustandsregister 141, die GO-Bitstelle in dem Steuerregister 140 und das Signal auf der ATTN-Leitung 94 ist. Entsprechend den Schritten 257 und 260 in Fig. 16 stellen die Schritte 310 und 311 sicher, daß das RUN-Signal auf der Leitung 107 in einem vorbestimmten Zeitintervall erhalten wird, um einen Systemfehler zu vermeiden. Wenn ein vorbe?timmtes Intervall verstrichen ist, bevor das RUN-Signal festgestellt wird (Schritt 312), wird die OPI-Bitposition in dem Fehlerregister 142 gesetzt.
Normalerweise wird jedoch von dem Schritt 310 zu dem Schritt 313 übergegangen, wenn sowohl die Datenais auch die RUN-Signale zum Zeitpunkt f3 erhalten werden (Impulsdiagramme 19F und 19G). Zum Zeitpunkt u gibt die Ansteuereinrichtung einen SCLK-Impuls an die Leitung 105, wie im Diagramm 191 (Schritt 313) dargestellt ist. Die Steuereinrichtung erhält das SCLK-Signal auf der Leitung 105 zum Zeitpunkt f5 und gibt dann beim Schritt 312 ein WCLK-Signal an die Leitung 106 ab, um es zu der Ansteuereinrichtung zurückzuleiten, wie in den Diagrammen i9D und i9E dargestellt ist. Zum Zeitpunkt tb erhält die Ansteuereinrichtung das WCLK-Signai (impulsdiagramm 19]) und speichert auf dem Medium die Daten von dem Speicherabschnitt 101 (Schritt 315). Zum Zeitpunkt t- beendet die Ansteuereinrichtung das SCLK-Signal (Impulsdiagramm 191 und Schritt 316). Dies kann vor oder nach dem Empfang des WCLK-Signais an der Ansteuereinrichtung vorkommen. Die Steuereinrichtung stoppt dann die Übertragung des WCLK-Signals zum Zeitpunkt is (Diagramm 19F und Schritt 317) entsprechend der Beendigung des SCLK-Signals (Diagramm 19E). Von den Schritten 318 und 319 in F i g. 8 wird normalerb5 weise zu dem Schritt 320 übergegangen, wenn ein zusätzliches Wort in dem Ausgangspuffer 124 vorhanden ist. Wenn das nächste Wort nicht in dem Ausgangspuffer ist, sondern mehr Worte zu übertragen sind, wird bei
25 OO 721
dem Schritt 319 abgezweigt und das DLT-Bit in dem Steuer- und Zustandsregister 134 gesetzt.
Gleichzeitig mit den Schritten 317 bis 320 führt die Ansteuereinrichtung einige Steuerfunktionen durch. Beim Schritt 321 überwacht die Steuerschaltung 126 das Wortzählregister 174. Wenn irgendwelche zusätzlichen Worte an die Ansteuereinrichtung zu übertragen sind, wird von dem Schritt 321 zu dem Schritt 313 abgezweigt, und ein anderes Datenwort kann gespeichert werden. Der Beginn eines derartigen Zyklusses ist in dem Impulsdiagramm 191 zum Zeitpunkt fio dargestellt, wenn die Ansteuereinrichtung wieder das SCLK-Signal auf der Leitung 105 feststellt. Anschließend wiederholen sich der Reihe nach die Zeitpunkte is bis ίιο, bis das letzte Wort in einem Block übertragen worden ist.
Wenn die Abfeuereinrichtung das letzte Wort in einem Sektor oder Block erhält, überträgt sie ein EBL-Signal an die Leitung 110, was durch den Schritt 321 und zum Zeitpunkt tu in dem Diagramm 19H dargestellt ist. Die Steuereinrichtung erhält das EBL-Signal zum Zeitpunkt /|2 (Diagramm 19C). Wenn beim Schritt 323 das Wortzählregister 136 anzeigt, daß zusätzliche Worte von dem System zu übertragen sind, hält die Steuereinrichtung das RUN-Signal aktiv bzw. wirksam. Auf diese Weise kehrt die Ansteuereinrichtung, wenn sie das EBL-Signal beendet und das RUN-Signal überprüft (Schritte 324 und 325) zu dem Schritt 313 zurück.
Wenn alle Worte von dem System über die Systemhauptleitung in die Speichereinrichtung 123 übertragen worden sind, wird von dem Schritt 323 zu dem Schritt 326 übergegangen und das RUN-Signal endet, wie zum Zeitpunkt i]3 im Diagramm 19B dargestellt ist. Das sich ergebende End»1 wird auf der Leitung 107 zum Zeitpunkt fi4 gefühlt, wie im Diagramm !9G dargestellt ist. Wie vorstehend aufgezeigt, wird das EBL-Signal verlängert, so daß das RUN-Signal immer vor dem EBL-Signal endet. Das EBL-Signal an der Ansteuereinrichtung endet zum Zeitpunkt t\% wie in dem Diagramm 19H dargestellt ist, und durch diesen Übergang wird ein Abtastsignal erzeugt, um das RUN-Signal zu überwachen. Wenn das RUN-Signal nicht festgestellt wird, wird von dem Schritt 325 zu dem Schritt 327 fortgeschritten, wodurch der synchrone Datenabschnitt abgeschaltet, das GO-Bit in dem Steuer-Zustandsregister 140 zurückgesetzt und das DRY-Bit in dem Steuer- und Zustandsregister 141 gesetzt wird. Zum Zeitpunkt fie fühlt dann die Steuereinrichtung den Übergang des EBL-Signals über die Leitung 110 und beendet beim Schritt 330 ihren Schreibvorgang.
Es ist möglich, daß während der Übertragungsvorgänge die Steuereinrichtung nicht vorbereitet wird, um liü Wiiri η hör «.!ie Aiisieiic-reinrii-hiiiiigcn 297 /u übertragen. Wenn dies vorkommt, wird von dem Schritt 319 ta Fig. iS abgezweigt, und die Steuereinrichtung setzt eine Bitstelle in dem Steuer- und Zustandsregister 134.
Während einer Operation, welche durch einen Schreib-Prüf-Befehl begonnen wird gleichen Schaltungen in der Steuereinrichtung die Daten, welche tatsächlich in einer Ansteuereinrichtung mit Hilfe der in dem System enthaltenen Daten eingeschrieben sind. Dieser Befehl ruft einen Lesevorgang an der Gerätehauptleitung 121 (Fig.5) hervor und die Datenworte laufen über den Eingangspuffer 122. die Speichereinrichtung 123 und den Ausgangspuffer 124. Die Steuerschaltung 126 spricht dann auf den Schreib-Prüf-Befehl an, wodurch eine exklusive ODER-Schaltung 298 angeschaltet winl. um ilie Daten an dem Ausgangspuffer 124 als ein Hingang /u erhalten.
Wenn der Ausgangspuffer 124 ein Wort enthält, erzeugt die Unterbrechungsschaltung 292 ein Unterbrechungssignal, um eine Datenübertragung von Speicherstellen, welche durch den Inhalt des Hauptleitungs-Adressenregisters 137 gekennzeichnet sind, über die Systemhauptleitung 120 und die Empfänger/Ansteuereinrichtungsschaltung 295 zu bewirken, die dann ein zweiter Eingang an der exklusiven ODER-Schaltung 298 sind. Wenn irgendein Fehler vorkommt, gibt die exklusive ODER-Schaltung 298 einen Ausgang eins ab, welcher eine Schreib-Prüf-Fehlerschaltung 299 überwacht. Die Steuerschaltung 126 kann dann nachfolgende Operationen unterbrechen.
Andererseits ist die Operation dasselbe wie ein Lese-Vorgang entsprechend einem Lesesignal. Aufeinanderfolgende Worte von der Ansteuereiiirichiung werden über die Gerätebauptleitung 121 übertragen. Entsprechende Worte von dem System, welche durch das Hauptleitungs-Adressenregister 137 gekennzeichnet sind, werden über die Systemhauptleiturig 120 und über die Empfänger/Ansteuerschaltung 295 als eine Schreiboperation erhalten, außer wenn sie unmittelbar zu der exklusiven ODER-Schaltung laufen. Die Wortzählregister 136 und 174 beenden die Operationen und trennen die Steuer- und die Ansteuereinrichtung wirksam voneinander, wie oben ausgeführt ist.
Nach der Beschreibung der Arbeitsweise einer Steuer- und Ansteuereinrichtung können nunmehr die Steuerschaltungen im einzelnen beschrieben werden. In den Fig.2OA und 20B erhält eine Funktions-Dekodierschaltung 350 die Funktionssignale und erzeugt Ausgangssignale, welche eine durchzuführende Funktion anzeigen. Grundsätzlich weist die Funktions-Dekodierschaltung 350 eine Dekodierschaliung zum Erzeugen eines eindeutigen Befehlssignals entsprechend jeder richtigen Kombination von Funktionssignalen auf, welche einen Daten-Übertragungsbefehl festlegen. Jedes derartige Signal wird an ein internes Speicherelement angelegt, das sogar noch aufrechtzuerhalten ist, nachdem die
Funktionssignale selbst enden. Insbesondere eine Übertragung an ein lokales Register erzeugt Funktionssignale am Eingang zu der Funktions-Dekodierschaltung350. Wenn die zu übertragende Steuerinformation ein Daten-Übertragungsbefchl ist, erzeugt die Schaltung 350 intern ein entsprechendes Befehlssignal und am Ausgang ein FUNC-Signal, welches anzeigt, daß die Funktionsbits einen Datenübertragungsbefehl festlegen. Bei Übereinstimmung des FUNC-Signals eines CSlin-Signals von dem Register-Auswähldekodierer 152
so (F i g. 6) und eines GO-Signals, das erzeugt wird, wenn die GO-Bitposition in dem Datenübertragungsbefehl fesigesieiu wird, wird ein UND-Glied 351 erregt. Wenn die Adressen-Zeittaktschaltung 155 (Fig. 6) das DEV SEL-Signal erzeugt, entfernt ein Inverter 352 ein sich überlagerndes Rücksetzsignal an einem taktgesteuerten Flip-Flop 353. Wenn d es eintritt, bevor das GO-Signal anliegt, wird mit den Ausgangssignal von dem UND-Glied 351 ein takiimpuisgesteuertes Flip-Flop 353 gesetzt, wodurch ein FUNC LOA D-Signal erzeugt
wird, welches anzeigt, daß die Dekodierschaltung 350 einen Daten-Übertrag'jngsbefehl dekodieren kann. Die Rückflanke des Signals von dem UND-Glied 351 entspricht dem Ende des REG STR-Signal von der Taktsteuerschaltung 156 (F i g. 6). Durch die Rückflanke des
es Signals von dem UND-Glied 351 wird das interne Befehlssignal in ein entsprechendes internes Speicherelement eingegeben, wobei die Funktions-Dekodierschaltung 350 in Abhängigkeit von dem Zustand der Funk-
25 OO 721
tions-Bits einen Lese-, Schreib- oder Schreib-Prüf-Befehl erzeugt.
Das FUNC LOAD-Signal. welches anliegt, während das Flip-Flop 353 gesetzt wird, schaltet ein UND-Glied 354 an. Wenn eine nichtvorhandene Ansteuerschaltung adressiert worden ist. läuft das folgende NED-Signal von dem Steuer- und Zustandsregister 134 (Fig. 12) in der Steuereinrichtung über das UND-Glied 354 und ein ODER-Glied 356 als ein sich überlagerndes Rücksetzsignal zu einem RUN-Flip-Flop 355, welches, wenn es gesetzt ist, das RUN-Signal erzeugt. Wie vorbeschrieben, wird das NED-Signal erzeugt, wenn ein TRA-Signal nicht ein vorbestimmtes Zeitintervall nach einem DEM-Signal erhalten wird.
Während das FUNC LOAD-Flip-Flop 353 gesetzt wird, wird ein UND-Glied 357 abgeschaltet, so daß ein Schreibsigna! nicht festgestellt werden kann, bis die Steuereinrichtung eine nicht vorhandene Ansteuereinrichtung überprüft hat. Nachdem das DEV SEL-Signal geendet hat, erzeugt der Inverter 352 wieder das sich überlagernde Rücksetzsignal für das FUNC LOAD-Flip-Flop 353, um dadurch das UND-Glied 354 abzuschalten und das UN D-Glied 357 anzuschalten.
Die Schaltungsverhalten auf Lese- und Schreib-Prüf-Operaüonen sind analog, da sowohl Lese- als auch Schreib-Prüfsignale in einem ODER-Glied 361 kombiniert werden, um ein RWRC-Signal zu erzeugen, und werden nicht auf andere Weise gesondert in den F i g. 20A und 2OB verwendet.
Während eines Lesevorgangs werden Daten in das Eingangspufferregister 122 in den F i g. 5 und 6 entsprechend den SCLK-Signalen auf der Leitung 105 von der Gerätehauptleitung aus geleitet. Wenn dann sowohl ein Systemsperrsignal (INH) als auch ein DRWC OFLO-Signal unwirksam sind, geben Inverter 363 und 365 (F i g. 20A) ein UND-Glied 364 frei. Das INH-Signal ist wirksam, wenn ein Übertragungsfehler gefühlt wird (d. h. die TRE-Bitposition in dem Steuer- und Zustandsregister 133 wird gesetzt), oder die DLT-Bitposition in dem Steuer- und Zustandsregister 134 wird gesetzt. Das DRWCOFLO-Signal ist wirksam, wenn das Wortzählregister 174 in Fig.6 überläuft, wodurch angezeigt wird, daß alle Übertragungen zwischen der Steuer- und Ansteuereinrichtung fertig durchgeführt worden sind.
Auf diese Weise läuft dann jeder SCLK-lmpuls auf der Leitung 105 über das UND-Glied 364, um einen monostabilen Multivibrator 366 anzusteuern. Das ODER-Glied 361 und Ausgangsimpuls von dem Multivibrator 366 schaffen die Eingänge an einem UND-Glied 367. Während eines Lesevorgangs läuft jeder Impuls von dem Multivibrator 366 über das UND-Glied 367 und ein ODER-Glied 368. um ein CLK IBUF-Impuls /u werden, welcher Daten in den Ein^sn^s^üffer 122 lädt. Die VorderHanke des CLK lBUF-lmpulses setzt auch ein IBUF FULL-Flip-Flop 370, wodurch ein IBUF FULL-Signal wirksam wird und ein sich überlagerndes Rückstellsignal an einem BUB/IN Flip-Flop 371 entfernt wird. Wenn der CLK IBUF-Impuls endet, setzt ein Inverter 372 das BUB IN-Flip-Flop 371, wodurch ein UND-Glied 373 angeschaltet wird. Der andere Ausgang des UND-Glieds 373 ist ein IR-Signal von der Speichereinrichtung 123 in F i g. 5 und 6. Das IR-Signal zeigt an, daß die Speichereinrichtung 123 eine leere Speicherstelle hat (d. h. nicht voll ist). Wenn dies IR-Signal festgestellt wird und das BUB-Flip-Flop 371 gesetzt wird, erzeugt das UND-Glied 373 einen Schiebeimpuls, welcher Daten von dem Eingangspuffer 122 in die Speichereinrichtung 123 lädt. Sobald die Speichereinrichtung die Daten erhält, endet das I R-Signal, so daß der Schiebeimpuls ebenfalls endet. Diese Rückflanke des IR-Signals läuft über einen Inverter 374, um das IBUF lUl.l.-l'lip-Flop 370 zurückzusetzen und unuladurch BUH IN-llip· Flop 371 zurückzusetzen und das UND-Glied 373 ab/u schalten. Selbst wenn die Speichereinrichtung noch nicht voll ist, endet das IR-Signal augenblieklii-h. um dadurch diesen Kücksci/vorgang ein/ulei'en.
Der CLK IBUF-Impuls kann auch entsprechend ei nem Übertragungsbefehl von einem lokalen Register erzeugt werden, welcher den Eingangspuffer 122 als die Datenquelle für die Steuerhauptleitung kennzeichnet, wie vorstehend beschrieben ist. Eine weitere (nicht dargestellte) Schaltung kann das IBUF-FULL-Flip-Flop 370 überwachen, um das DLT-Signal zu erzeugen, um die entsprechende Stufe in dem Steuer- und Zustandsregister 134 zu setzen, wenn ein Versuch gemacht wird. Daten in den Eingangspuffer 122 zu laden, während das IBUF-FULL-Flip-Flop 370 gesetzt wird. Nachfolgende SCLK-Impulse laufen über das UND-Glied 364 weiter, bis das Wortzählregister 174 in Fig. 6 überfließt und das DRWCOFLO-Signal anregt. Der Inverter 365 sperrt das UND-Glied 364. Wenn das INH-Signal wirksam wird, werden alle weiteren Operationen ebenfalls gestoppt.
Bei einem Lesevorgang erzeug; die Speichereinrichtung 123 ein ODER-Signal. wenn es bereit ist. Daten zr dem Ausgangspuffer 124 zu schieben. Das ODER-Signal läuft über ein UND-Glied 375 in Fig. 2OB, wenn ein BUBOUT-Flip-Flop 378 gesetzt wird. Das BUBOUT-Flip-Flop wird gesetzt, jedesmal wenn ein OBUF FULL-Flip-Flop 376 zurückgesetzt wird, wodurch angezeigt ist, daß der Ausgangspuffer 124 leer ist. Bei Übereinstimmung eines gesetzten BUBOUT-Flip-Flop 378 und eines ODER-Signals wird das UND-Glied 375 erregt, um einen Schiebeimpuls zu erzeugen, welcher Daten von der Speichereinrichtung 123 in den Ausgangspuffer 124 lädt. Dieser Impuls steuert auch einen monostabilen Multivibrator 377 an, welcher seinerseits einen weiteren monostabilen Multivibrator 379 ansteuert. Dessen Ausgangsimpuls setzt dann das OBUF FULL-Flip-Flop 376. Hierdurch wird ein sich überlagerndes Setzsignai von dem BUB OUT-Flip-Flop 378 entfernt, so daß das Ende des ODER-Signals nach der Übertragung an den Ausgangspuffer 124 über einen Inverter 388 läuft, um das BUB OUT-Fiip-Flop 378 zurückzusetzen und den Schiebeimpuls zu beenden. Wenn das nächste Wort am Ausgang der Speichereinrichtung anliegt, gibt das sich ergebende ODER-Signal das UND-Glied 375 frei. Jedoch findet keine Übertragung statt, bis das OBUF FULL-Flip-Flop zurückgesetzt wird.
Wenn das Flip-Flop 376 ist. wird ein UND-Glied 3S2 erregt, welches ebenfalls durch einen Inverter 381, wenn ein TRE-Signal von dem Steuer- und Zustandsregister 133 nicht wirksam ist (d. h. keine Übertragungsfehler vorhanden sind) und durch ein RWRC-Signal von dem ODER-Glied 361 (F i g. 20A) angeschaltet. Infolgedessen übertragen während eines Lesevorgangs ein UND-Glied 382 und ein ODER-Glied 383 ein Unterbrechungssignal, welches zu der Systemhauptleitung befördert wird. Während eines anschließenden Unterbrechungsvorgangs beschafft das System die Daten von dem Ausgangspuffer 124 wieder und überträgt sie an die Speicherstelle, welche durch den Inhalt des Hauptleitungs-Adressenregisters 137 gekennzeichnet ist (F i g. 5). Im allgemeinen wird dies erreicht, ohne daß die Operation der zentralen Recheneinheit tatsächlich un-
25 OO 721
terbrochen wird; derartige Übertragungen sind als direkte Speicherzugriffs-Übertragungen bekannt. Sobald die Daten in dem System erhalten worden sind, liegt ein CLK DATA-Signal an. Ein UND-Glied 384 erhält das CLK DATA-Signal während eines Lese- oder eines Schreib-Prüfvorgangs, welcher durch ein RWRC-Signal von dem ODER-Glied 361 angezeigt wird, und daß sich ergebende Signal läuft dann über ein ODER-Glied 385, um das OBUF FULL-Flip-Flop 376 in einem rückgesetzten Zustand taktzusteuern. Hierdurch wird unmittelbar das Flip-Flop 378 gesetzt, so daß ein anderes Wort zu dem Ausgangspuffer 124 befördert werden kann, sobald das ODER-Signal festgestellt wird, wenn es nicht bereits festgestellt worden ist.
Infolgedessen werden durch aufeinanderfolgende SCLK-Impulse Daten über den Eingangspuffer 122 an die Speichereinrichtung 123 während eines Lese- oder Schreibprüf-Vorgangs übertragen. Wenn die Speichereinrichtung 123 ein Wort speichert, kann ein anderes Wort in sie geladen werden, bis die Einrichtung gefüllt ist. Wenn sie (123) dann gefüllt ist, löst jedes Wort, das in den Ausgangspuffer 124 befördert und zu dem Datenverarbeitungssystem übertragen wird, zusätzliche Worte aus, welche nacheinander in den Ausgangspuffer laufen. L>a dann in der Speichereinrichtung dann mehr Raum verfügbar ist, kann ein anschließendes Wort an die Speichereinrichtung 123 von dem Eingangspuffer 122 übertragen werden. Diese Vorgänge dauern an, bis alle wiederzubeschaffenden Worte von der Ansteuereinrichtung übertragen worden sind, wobei das Wort Zählregister 174 (Fig.6) ein DRWCOFLO-Signal erzeugt, um das UND-Glied 364 über den Inverter 365 abzuschalten und das Flip-Flop 355 über ein ODER-Glied 356 zurückzusetzen. Hierdurch werden die Ansteuer- und die Steuereinrichtungen wirksam voneinander getrennt.
Wenn das Wortzählregister 136 in Fig.6 ein WCOFLO-Signal feststellt, wird mit der Rückflanke eines Unterbrechungssignals, welches an das Flip-Flops 386, wie in Fig.2OB dargestellt ist, über einen Inverter 387 angekoppelt ist, das Flip-Flop 386, um ein DONE-Signal am Ausgang eines ODER-Glieds 393 zu erzeugen. Das WCOFLO-Signal zeigt an, daß alle Übertragungen zwischen der Steuereinrichtung und der Systemhauptleitung beendet sind. In F i g. 20a wird mit der Rücksetzung des Flip-Flops 355 durch die Rückflanke eines nachfolgenden EBL-Signals, welches von der Leitung 110 über einen Inverter 391 erhalten wird, ein EOS-Flip-Flop 390 gesetzt, um ein EOS-Signal zu erzeugen. Bei Übereinstimmung des EOS-Signals und eines I)ONI--Sigii;ils von dem ODF.R-Glied 393 wird ein IINO-Ctlied 393 in l·' i g. 2OB erregt. D;is Signnl von dem UND-Glied 392 läuft "dann über "ein ODER-Glied 395. um ein BSY-Flip-Flop 394 zurückzusetzen. Die Arbeitsweise der Steuereinrichtung bei Ansprechen des Flip-Flops 394 wird später noch beschrieben.
Bei einem Schreibvorgang werden Daten von der Systemhauptleitung 120 an den Eingangspuffer 122 zugeführt. Jedesmal wenn Daten an der Systemhauptleitung anliegen, läuft ein CLK DATA-Impuls entsprechend Übertragungs-Steuersignalen auf der Systemhauptleitung 120 über ein durch das UND-Glied 357 angeschaltetes UND-Glied 3% (Fig. 20A) und über das ODER-Glied 368, um ein CLK IBUF-Signa! zu erzeugen. Nachfolgende CLK DATA-Impulse, welche nachfolgenden Übertragungssignalen von der Systemhauptleitung 120 entsprechen, befördern nachfolgende Worte über den Eingangspuffer 122 in die Speichereinrichtung 123.
Wenn der Ausgangspuffer 124 leer ist, wird das Flip-Flop 376 in Fig. 2OB zurückgesetzt und das Flip-Flop 378 gesetzt. Wenn das ODER-Signal anliegt, wodurch Daten am Ausgang der Speichereinrichtung 123 angezeigt werden, erzeugt das angeschaltete UND-Glied 375 den Schiebeimpuls, wie oben ausgeführt ist, und die Daten werden zu der Abteileinrichtung befördert. Wenn die Speichereinrichtung gefüllt ist, wird bei jeder Übertragung zu der Ansteuereinrichtung eine leere
ίο Speicherstelle geschaffen und der Eingangspuffer 122 freigemacht.
Bei einer Übertragung von dem System weg erzeugt die Funktions-DekodierschaltungSSO ein Schreibsignal, welches ein Eingang zum Ansteuern eines UND-Glieds 400 ist. Ein zweites Ansteuersignal wird von einem Inverter 402 erhalten, welcher das WCOFLO-Signal erhält, wodurch angezeigt wird, daß mehr Worte von dem System zu übertragen sind. Der Ausgang des Inverters 381 schaltet das UND-Glied 400 an, wenn keine Übertragungsfehler gefühlt worden sind, was durch das Fehlen eines TRE-Signals angezeigt wird. Wenn auf diese Weise angesteuert worden ist, wird das UND-Glied 373 in Fig.2OA oder bei Fehlen eines IBUF FULL-Signals von dem Flip-Flop 370 über einen Inverter 399 an ein ODER-Glied 401 angekoppelt, um ein Unterbrechungssignal zu erzeugen, so daß ein weiteres Wort von der Systemhauptleitung 120 an den Eingangspuffer 122 übertragen werden kann. Während des Betriebs während des Betriebs wird das erste Wort entsprechend dem Fehlen eines IBUF FULL-Signals übertragen. Nachfolgende Worte werden entsprechend dem Schiebeimpuls übertragen, welcher dem Ende der IBUF FULL-Signale vorangeht.
Wenn das Flip-Flop 376 während eines Schreibvorgangs gesetzt wird, erregen das sich ergebende OBUF FULL-Signal und ein Startsignal ein UND-Glied 403 (Fig. 20A) während eines Schreibvorgangs, um die ODER-Schaltung 362 zu erregen und das Flip-Flop 355 auf einen gesetzten Zustand hin zu überprüfen. Das Startsignal wird dann durch andere (nicht dargestellte) Schaltungen erzeugt, und es wird festgestellt, nachdem eine vorbestimmte Anzahl Worte in der Speichereinrichtung 123 und dem Ausgangspuffer 124 gespeichert ist. Hierdurch ist eine minimale Anzahl von Schreibvorgangen sichergestellt, bevor das RUN-Signal erzeugt wird. Wenn jedoch alle Übertragungen an der Steuereinrichtung durchgeführt sind, was durch das Anliegen eines WCOFLO-Signals angezeigt wird, wird das Startsignal unmittelbar festgestellt. Während das RUN-Signal angeschaltet ist. laufen anschließend empfangene SCLK-Impulse auf der Leitung 105 über das UND-Glied 360. welches durch das UND-Güed 357 während eines Schreibvorgangs angeschaltet wird. Der Ausgang von dem UND-Glied 360 ist eine Folge von WCLK-Impulsen, welche an die Ansteuereinrichtung an der WCLK-Leitung 106 angekoppelt sind. Einmal gesetzt bleibt das Flip-Flop 355 vor der Übertragung nachfolgender Worte gesetzt. Wenn das Wortzählregister 374 anzeigt, daß alle Worte an die Ansteuereinrichtung übertragen worden sind, stellt das DRWC OFLO-Signal das Flip-Flops 355 zurück, um das RUN-Signal zu beenden. Mit dem WCOFLO-Signal wird das Flip-Flop 386 ungesteuert, das durch die Rückflanke des Unterbrechungssignals gesetzt wird, um dadurch das Flip-Flop 394 zurückzusetzen, wie vorstehend ausgeführt ist.
Jeder SCLK-Impuls auf der Leitung 106 erregt auch ein UND-Glied 404 in F i g. 2OB während eines Schreibvorgangs, um das Flip-Flop 376 zurückzusetzen. Infol-
25 OO 721
gedessen wird, wenn jeder SCLK-Impuls eine Übertragung während eines Schreibvergangs anzeigt, das Flip-Flop 376 zurückgesetzt, wodurch angezeigt wird, daß der Ausgangspuffer ί "A leer ist oder beinahe leer ist.
In Fig.20A beeinflussen EBL-Signale auf der Leitung 110 die Steuereinrichtung, während das Flip-Flop 355 gesetzt ist Wenn das Flip-Flop 355 zurückgesetzt y.ird, wird mit der Rückflanke des EBL-Signals das EOS-Flip-Flop 390 in einen gesetzten Zustand gebracht. Das iiÜS-Signai schaltet dann das UND-Glied 392 in Fig.20B an. um das DONE-Signal von dem Flip-Flop 386 durchsulassen.
Wenn d'.e Steuereinrichtung ein EXC-Signal über die EXC-Leitung Hi von der Ansteuereinrichtung und ein EBL-Signal erhält, gibt ein UND-Glied 389 ein Signal ab. welches über das ODER-Glied 356 in F i g. 2OA läuft, um das Flip-Flop 355 zurückzusetzen, so daß das bei dem folgenden Ende des EBL-Signals die Ansteuer- und Steuereinricliiüng wirksam abgeschaltet werden. Die Steuereinrichtung kann auch ein EXC-Signal erzeugen, um irgendwelche anschließenden Ansteueroperationen ?ii beenden. Ein UND-Glied 405 erzeugt dieses Signal, wenn ein Übertragungsfehler (d. h. das TRE-Signal wirksam ist) während eines Schreibvorgangs auftritt, bevor das RUN-Signal angeschlossen wird. Das UND-Glied 405 wird infolgedessen während der Zeit angeschaltet, während welcher die Speichereinrichtung 122 gerade gefüllt wird.
In Fig.2OB wird über eine OCC-Leitung 112 ein OCC-Signal während der Zeit übertragen, während welcher die Ansteuereinrichtung mit einer Übertragung befaßt ist. Dieses Signal läuft dann über ein ODER-Glied 410, um einen monostabilen Multivibrator 411 abzuschalten und ein sich überlagerndes Rückst^üsignal an einem Flip-Flop 412 zu schaffen. Während der Anfangsstufe irgendeines Übertragrngsvorgangs erregen Inverter 413 und 4S4 ein UND-Glied 415, um ein RDY-Signal zu erzeugen, welches einer der Ansttuereingänge an einem UND-Glied 351 (Fig. 20A) is„ Wenn die Funktions-Dekodierschaltung 320 geladen ist, endet das RDY-Signal und ein Inverter 416 schaltet den Multivibrator 411 an.
Während der Anfangsschritte eines normalen Vorgangs ist eine Ansteuereinrichtung bereit, um mit einer Übertragung zu beginnen, bevor der Multivibrator 411 zurückgesetzt wird. Wenn eine bezeichnete Ansteuereinrichtung bereit ist, läuft das OCC-Signal über das ODER-Glied 410, um den Multivibrator 411 abzuschalten und das Flip-Flop 412 zurückgesetzt zu halten. Am Ende einer Übertragung endet das OCC-Signal, und der Multivibrator 411 wird unmittelbar gesetzt. Normalerweise wird jedoch das Flip-Flop 394 zurückgesetzt, um das ODER-Glied 410 zu erregen, bevor der Multivibrator 411 abschalten kann.
Wenn das OCC-Signal nicht anliegt, bevor der Multivibrator 411 zu Beginn eines Übertragungsvorgangs zurückgesetzt wird, werden die beiden Füp-Flops 412 und 417 gesetzt und erzeugen ein MXF-Signal, durch welches das Flip-Flop 355 über das ODER-Glied 356 und das Flip-Flop 394 über das ODER-Glied 395 unmittelbar zurückgesetzt werden. Das Flip-Flop 394 wird ebenfalls durch einen wirkamen Ausgang von dem UND-Glied 354 in Fig.20A zurückgesetzt, so daß ein nichtvorhandener Ansteuerungsfehler ebenfalls nicht als ein übersehener Übertragungsiehler anliegt. Ein System-Löschimpuls (SCLR) setzt auch das Flip-Flop 394 zurück, während ein Löschbefehl, welcher ein CLR-Signal erzeug!, das Flip-Flop 417 zurückgesetzt. Auf diese Weise ist durch das OCC-Signal sichergestellt, daß die Ansteuer- und Steuereinrichtungen miteinander verbunden sind und bereit sind, innerhalb einer vorgegebenen Zeit Übertragungen vorzunehmen. Das OCC-Signal stallt auch sicher, daß die Steuereinrichtung ihre Operationen nach einer Übertragung innerhalb einer vorgegebenen Zeit vollständig durchgeführt In beiden Fällen führt eine Verzögerung über diese Zeitpunkte hinaus zu einem Fehlerzustand.
Es gibt noch zwei andere Möglichkeiten, um das Flip-Flop 376 zurückzusetzen. Bei der ersten Möglichkeit erhält ein UND-Glied 421 ein OBout-Signal von dem Registerdekodierer 152 und einen CLK OB-lmpuls. wodurch angezeigt ist, daß die Daten von dem Ausgangspuffer während einer Übertragung an das Laderegistcr ausgelesen worden sind. Bei der /weilen Möglichkeit läuft, wenn ein Sehreib-Prüffehler gefühlt wird, ein WK CHP-Fehlersignal über das ODER-Glied 385. um das Flip-Flop 376 zurückzusetzen.
Die vorstehende Erfindung ist anhand einer ganz bestimmten Steuereinrichtung sowie einer Ansteuerschaltung beschiieben worden. Sie kann natürlich auch verallgemeinert werden und braucht nicht in irgendeinem bestimmten Datenverarbeitungssystem angewendet zu werden. Infolf sdessen kann das Unterbrechungssignal in den F i g. 5 und 20B ein Unterbrechungssignal in dem System der Fig. 2 oder ein NPR-Signal in dem System der F i g. 3 darstellen. Andere Systemsignale sind ebenfalls verallgemeinert worden. Aus den F i g. 2 und 3 ist zu ersehen, daß der synchrone Datenweg auch entweder mit einer Eingabe/Ausgabehauptleitung oder eine Speicherhauptleitung in F i g. 2 oder mit irgendeiner der gemeinsamen Hauptleitungen in F i g. 3 verbunden werden kann. Die im einzelnen beschriebenen Operationen und Schaltungen in der vorbeschriebenen Steuer- und Ansteuereinrichtung sind nur vorgenommen worden, damit die Erfindung leichter verstanden werden kann.
Hierzu 19 Blatt Zeichnungen

Claims (23)

25 OO Patentansprüche:
1. Sekundärspeicher für digitale Datenverarbeitungssysteme mit einer Ansteuereinrichtung, weiche über eine Gerätehauptleitung an eine Steuereinrichtung, die ihrerseits über eine Systemhauptleitung mit der Zentraleinheit in Verbindung steht, anschließbar ist, dadurch gekennzeichnet, daß die Gerätehauptleitung (68, Fig.3) in einen asynchronen (80, Fig.4) und in einen synchronen (100. Fig.4) Datenweg unterteilt ist, daß die Steuereinrichtung (63; F i g. 3) eine Einrichtung (F i g. 6) zum asynchronen Übertragen und Empfangen von Adressen-. Steuer- und Steuerinformationssignalen über den is asynchronen Datenweg (80; F i g. 4) und eine Einrichtung (F i g. 5) zum synchronen Übertragen und Empfangen von Daten und Üb-jrtragungs-Steuersignalen über den synchronen Datenweg (100; F i g. 4) aufweist, und daß die Ansteuereinrichtung (66; F i g. 3) folgende Einrichtungen aufweist: eine Daten-Speichereinrichtung (263; F i g. 7), eine Steuerinformations-Speichereinrichtung (140 bis 148; Fig.7), eine Steuerschaltungseinrichtung (175 bis 181; F i g. 7) zum Empfang von Adressen- und asynchronen Steuersignalen von dem asynchronen Datenweg zum Speichern von Steuerinformation in der Steuerinformations-Speichereinrichtung, wobei die Steuerschaltungseinrichtung eine Einrichtung zum Anschluß an den asynchronen Datenweg aufweist, und eine Daten-Übertragungseinrichtung (262, 270 bis 275; F i g. 7), welche auf die Steuerinformation in der Steuerinformations-Speichereinrichtung anspricht, um synchron Daten an oder von der Daten-Speichereinrichtung anzukoppeln, wobei die Datenübertragungseinrichtung eine Einrichtung (270, 273, 275; Fig. 7) zum Anschluß der Ansteuereinrichtung an den synchronen Datenweg, eine Einrichtung (275; Fig. 7; 107). welche auf ein erstes synchronisierendes Übertragungssteuersignal (RUN; Fig.4) von der Steuereinrichtung über den synchronen Datenweg anspricht, um eine Übertragung über den synchronen Datenweg einzuleiten, und eine Einrichtung (275; Fig.7; 155) aufweist, um zweite synchronisierende Übertragungs-Steuersignale (SCLX) nacheinander abzugeben, um aufeinanderfolgende Datenübertragungen über den synchronen Datenweg zu synchronisieren.
2. Sekundärspeicher nach Anspruch 1, dadurch gekennzeichnet, daß in der Ansteuereinrichtung (66; F i g. 3) Datenübertragungen in Blöcken vorgenommen werden und daß die Ansteuereinrichtung eine Einrichtung (275; Fig. 7) aufweist, die ein drittes Übertragungs-Steuersignal (EBL) abgibt, nachdem jeder Block an den synchronen Datenweg übertragen ist, und die auf die Übereinstimmung des ersten (RUN) und dritten (EBL) Übertragungs-Steuersignals anspricht, um elektrisch wirksam die Ansteuereinrichtung von dem synchronen Datenweg zu trennen.
3. Sekundärspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die das dritte Übertragungs-Steuersjgna! (EBL) abgebende Einrichtung (275, Fig. 7) in der Lage ist. ein viertes Übertragungs-Steuersignal (FXC) entsprechend einem Fehlerzustand an t>r> den synchronen Datenweg abzugeben oder von ihm aufzunehmen, um eine Datenübertragung zu beenden, wobei die Steuereinrichtung (63; F i g. 3) auf das Anliegen des vierten Übertragungs-Steuersignals (EXC) zum Beenden des ersten Übertragungs-Steuersignals (RUN) anspricht
4. Sekundärspeicher nach Anspruch 2, be; dem die Datenübertragungseinrichtung ihr zugeführte Daten in der Datenspeichereinrichtung speichert, dadurch gekennzeichnet, daß die das dritte Übertragungs-Steuersignal (EBL) abgebende Einrichtung (275; F i g. 7) zum Empfangen eines fünften Übertragungs-Steuersignals (WCLK) in der Lage ist. das synchron mit den Daten über den synchronen Da tenweg übertragen und /um Steuern der Datenspeicherung in der Datenspeiehereinrichiimg herangezogen wird.
5. Sekundärspeicher nach Anspruch 2. dadurch pe kennzeichnet, daß die das dritte Oberiragiings-Sieucrsignal abgebende !!inrichiung (275; l;ig. 7) wall rend der Datenübertragung über den synchronen Datenweg zum Erzeugen eines sechsten Übertragungs-Steuersignals (OCC) in der Lage ist, wobei die Steuereinrichtung (63; Fig.3) das Vorhandensein des sechsten (OCC), die Übertragung steuernden Datensignals fühlt, um eine Zeittakteinrichtung (411 bis 417, F i g. 20B) abzuschalten, welche die Übertragung des vierten Übertragungs-Steuersignals (EXC) steuert.
6. Sekundärspeicher nach Anspruch 2, dadurch gekennzeichnet, daß von dem synchronen Datenweg ein Datenparitätssignal (103; Fig.4) entsprechend jeder Übertragung übertragen wird und daß die Ansteuereinrichtung eine Einrichtung (274, F i g. 7) aufweist, die in der Lage ist, das Datenparitätssignal an den synchronen Datenweg während jeder Datenübertragung abzugeben oder von ihm aufzunehmen.
7. Sekundärspeicher nach Anspruch !,dadurch gekennzeichnet, daß die Steuerschaltungseinrichtung in der Ansteuereinrichtung folgende Einrichtungen aufweist: eine Einrichtung (181, F i g. 7), die ein erstes asynchrones Steuersignal (DEM) von dem asynchronen Datenweg erhält, wodurch die Übertragung der Steuerinformation der Ansteuereinrichtung angezeigt wird und die Steuerinformationsübertragung entsprechend dem ersten asynchronen Steuersignal (DEM) bewirkt wird, und die ein asynchrones Steuersignal (TRA) an den asynchronen Datenweg abgibt, wodurch die Beendigung einer Übertragung angezeigt wird, wobei dann die Steuereinrichtung (63, F i g. 3) das erste asynchrore Steuersignal (DEM) entsprechend dem zweiten asynchronen Steuersignal (TRA) abschaltet.
8. Sekundärspeicher nach Anspruch 7, dadurch gekennzeichnet, daß die das erste asynchrone Steuersignal erhaltende Einrichtung(181, Fig. 7) in der Lage ist, ein drittes asynchrones Steuersignal (CTOD), durch das die Übertragungsrichtung bezüglich der Steuerinformations-Speichereinrichtung angezeigt wird, zu empfangen, auf einen ersten Wert des dritten asynchronen Steuersignals (CTOD) und den Empfang des ersten asynchronen Steuersignals (DEM) zum Speichern von Steuerinformation in der Steuerinformations-Speichereinrichtung anzusprechen und auf einen /weiten Wert des dritten asynchronen Steuersignals (CTOD) und das erste asynchrone Steuersignal (DEM) anzusprechen, um Steuerinformation von der Steuerinformations-Speichereinrichtung an den asynchronen Datenweg zu übertragen.
9. Sekundärspeicher nach Anspruch 8, dadurch ge-
25 OO
kennzeichnet, daß in der Ansteuereinrichtung die Steuerinformations-Speichereinrichtung eine Anzahl adressierter Stellen (140 bis 148, Fig.7) und eine Einrichtung (180, Fig. 7) aufweist, welche auf Adressensignale auf dem asynchronen Datenweg zur Auswahl eines bestimmten Registers anspricht.
10. Sekundärspeicher nach Anspruch 7, dadurch gekennzeichnet, daß die Ansteuereinrichtung eine Einrichtung (275, Fig.7; 94) zum Erzeugen eines vierten asynchronen Steuersignals (ATTN) entsprechend einem Fehlerzustand auf dem asynchronen Datenweg aufweist
11. Sekundärspeicher nach Anspruch 7, dadurch gekennzeichnet, daö die Ansteuereinrichtung eine Einrichtung (183; F i g. 7) zum Erzeugen eines Paritätssignals (CPA) während einer Übertragung von der Steuerinformations-Speichereinrichtung und zum Dekodieren eines Paritätssignals (CPAJ auf dem asynchronen Datenweg während einer Übertragung an die Steuerinformaiions-Speichereinrichtung aufweist.
12. Sekundärspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der asynchrone Datenweg (80, F i g. 4) aufweist: einen Satz Datenleitungen (81) mit Steuerdatenleitungen (84) und einer Steuerdaten-Paritätsleitung (85), einen Satz Adressenleitungen (82) mit Ansteuer-Auswahlleitungen (86) und Registerauswahlleitungen (87) und einen Satz Steuerleitungen (83) zur Übertragung des ersten (DEM), zweiten (TRA), dritten (CTOD), vierten (ATTN) und fünften (INIT) asynchronen Übertragungssteuersignals, und daß der synchrone Datenweg (100, F i g. 4) aufweist: einen Satz Datenleitungen (101) mit Leitungen (102) für die Daten an sich und einer Leitung (103) für die Datenparität und einen Satz Steuerleitungen (104) zur Übertragung des erste.". (RUN), zweiten (SCLK), dritten (EBL), vierten (EXC), fünften (WCLK) und sechsten (OCC) synchronen Übertragungs-Steuersignals.
13. Sekundärspeicher nach Anspruch 12, dadurch gekennzeichnet, daß die Datenübertragungseinrichtung der Steuereinrichtung eine Einrichtung (355.
F i g. 20A) zum Abgeben des ersten synchronisierenden Übertragungs-Steuersignals (RUN) an eine entsprechende Steuerleitung (107, Fig.4) in dem synchronen Datenweg, um eine Übertragung über die Datenleitungen (101) einzuleiten, und eine Einrichtung (364, F i g. 20A) aufweist, welche auf die zweiten synchronisierenden Übertragungs-Steuersignale (SCLK) auf einer entsprechenden Steuerleitung (105. Fig. 4) des synchronen Datenwegs anspricht, um die Datenüberiragungseinrichtungen der Steuer- und Ansteuereinrichtung zu synchronisieren.
14. Sekundärspeicher nach Anspruch 13, dadurch gekennzeichnet. d;iß jede der Steuerschaltungen in iler Ansteiier- und Steuereinrichtung anzeigen kann, daß Daten auf dem synchronen Datenweg in der Ansteuereinriehuing zu speichern sind, daß die Datenübertragungseinrichtung der Steuereinrichtung eine l'ünridiiung (360, F i g. 20A) aufweist, um die bo /weiten Überiragungs-Steuersignale (SCLK) während eines Vorgangs zum Speichern von Daten in tier Ansieuercinrichtung zu empfangen, um die fünften Überlragungs-Steuersignale (WCLK) an eine entsprechende synchrone Steuerleitung (106, F i g. 4) abzugeben.
15. Sekundärspeicher nach Anspruch !3, dadurch gekennzeichnet, daß die Steuereinrichtung eine Einrichtung (256, Fig.20A) zum Beenden des ersten Übertragungssteuersignals (RUN), nachdem alie Daten übertragen sind, und eine Einrichtung (390. F i g. 20A) aufweist, welche auf das Ende sowohl der ersten (RUN) als auch der dritten Übertragungsste-iersignale (EBL) anspricht, um die Ansteuer- und die Steuereinrichtung elektrisch zu trennen.
16. Sekundärspeicher nach Anspruch 13, dadurch gekennzeichnet, daß die Steuereinrichtung jeweils Einrichtungen (405. F i g. 20A) zum Erzeugen des vierten Übertragungs-Ste-iersignals (EXC) und eine Einrichtung (389, F i g. 20A; aufweist, weiche auf das vierte Übertragungs-Steuersignal (EXC) anspricht, um das erste Übertragungs-Steuersignal (RUN) abzuschalten.
'7. Sekundärspeicher nach Anspruch 13, dadurch gekennzeichnet, daß die Steuereinrichtung eine Einrichtung (150,162, F i g. 6) zum Erzeugen und Abgeben eines Datenparitätssignals (DPA, Fig.4) entsprechend jeder Übertragung über den synchronen Datenweg aufweist.
18. Sekundärspeicher nach Anspruch 12. dadurch gekennzeichnet, daß die Steuereinrichtung eine Einrichtung (151, 191, Fi g. 6) zum Erzeugen eines dritten asynchronen Steuersignals (CTOD), um die Übertragungsrichtung über die Steuerleitung (90, Fig.4) anzuzeigen, und eine Einrichtung (182, F i g. 6) aufweist, welche auf einen ersten Wert des dritten asynchronen Steuersignals (CTOD) und die Erzeugung des ersten asynchronen Steuersignals (DEM) zur Übertragung der Steuerinformation an die Ansteuereinrichtung anspricht.
19. Sekundärspeicher nach Anspruch 12, dadurch gekennzeichnet, daß eine Anzahl Ansteuereinrichtungen mit den Datenwegen verbunden ist. wobei jede Ansteuereinrichtung mindestens ein Adressen-Register sowie im asynchronen Datenweg Adressen-Auswahlleitungen (86, Fig.4) für die Ansteuereinrichtung und Register-Auswahlleitungen (87, F i g. 4) und einen Adressendekodierer (175. F i g. 7) aufweist, welcher auf Auswahlsignale anspricht, um die Steuerschaltung (180, 181. F i g. 7) anzuschalten, um auf Signale auf den Register-Auswahlleitungen anzusprechen.
20. Sekunaärspeicher nach Anspruch 12, dadurch gekennzeichnet, daß die Steuereinrichtung eine Einrichtung (182, F i g. 6) zum Erzeugen eines Paritätssignals (CPA) während einer Informationsübertragung aufweist.
21. Sekundärspeicher nach Anspruch 12, dadurch gekennzeichnet, daß die Steuereinrichtung eine asynchrone Schaltung (F i g. 6) zum Ankoppein einer Systemhauptleitung von der digitalen Datenverarbeitungseinrichtung und des asynchronen Datenwegs der Gerätehauptleitung aufweist, wobei die Schaltung eine Adressenregister-Speichereinrichtung (137. F i g. 6) für die Systemhauptleitung in der Steuerinformations-Speichereinrichtung, eine Adresseneinrichtung (152, F i g. 6), welche auf Adressensignale auf der Systemhauptlsitung anspricht, um eine Steuerinformations-Speichereinrichtung in der Steuereinrichtung oder in einer Ansteuereinrichtung zu kennzeichnen, eine Einrichtung (150, 160. F i g. 6) zu:~ Übertragen von Steuerinformation zwischen der Systemhauptleitung und einer Steuerinformations-Speichereinrichtung, welche durch die Adresseneinrichtung bezeichnet wird, und eine Steuereinrichtung (160, F i g. 6) aufweist, welche auf die Adres·
25 OO 721
sen und Steuersignale von der Systemhauptleitung anspricht, um Signale an den asynchronen Datenweg zu übertragen, um eine Übertragung von Steuerinformationen zu bewirken, und daß die Steuereinrichtung eine synchrone Schaltung hat, welche die Datenübertragungseinrichtung, die Datenpuffereinrichtung (122 bis 124, F i g. 5) in Reihe zwischen der Systemhauptleitung (120) und dem synchronen Datenweg (101, Fig.4) der Gerätehauptleitung, eine Einrichtung (292, 293, F i g. 5) zum Übertragen von Daten zwischen einer Stelle auf der Systemhauptleitung, welche durch deren Adressenspeichereinrichtung gekennzeichnet ist, und dem Datenpuffer, eine Steuereinrichtung (292, F i g. 5; 355, F i g. 20A), welche auf einen Daten-Übertragungsbefehl zum Übertragen eines ersten synchronisierenden Übertragungs-Steuersignals (RUN) an die Ansteuereinrichtung über die synchrone Steuerleitung anspricht, wobei die Ansteuereinrichtung eine Datenübertragung erzeugt und ein zweites synchronisierendes Übertragungs-Steuersignal (SCLK.) an die synchrone Steuerleitung überträgt, und eine Einrichtung (364, F i g. 20A) aufweist, welche auf die zweiten Übertragungs-Steuersignale anspricht, um eine Übertragung zwischen dem synchronen Datenweg und dem Datenpuffer zu bewirken.
22. Sekundärspeicher nach Anspruch 21, dadurch gekennzeichnet, daß die Steuereinrichtung aufweist: erste (136, F i g. 5) und zweite Speichereinrichtungen (174, Fig.5) in der asynchronen Schaltung zum Speichern einer Zahl, welche die Anzahl Datenworte darstellt, die entsprechend einem Daten-Übertragungsbefehl zu übertragen sind; eine Einrichtung (136,292,293, F i g. 5), die auf jede Übertragung zwischen der Systemhauptleitung und dem Datenpuffer anspricht, um den Inhalt der ersten Speichereinrichtung zu ändern; eine Einrichtung (174, 291, 292, F i g. 5), welche auf jede Übertragung zwischen der Ansteuereinrichtung und dem Datenpuffer anspricht, um den Inhalt der zweiten Speichereinrichtung zu ändern; und eine Einrichtung (356, F i g. 20A), welche auf ein Signal (DRWC OFLO) von der zweiten Speichereinrichtung anspricht, um das erste Übertragungs-Steuersignal (RUN) abzuschalten, wobei die Ansteuereinrichtung Übertragungen bei Empfang oder bei dem Fühlen des Fehlens des ersten Übertragungs-Steuersignals aufhört, und daß ein folgendes drittes Übertragungs-Steuersignal (EBL) die vollständige Durchführung eines Blockes von Datenübertragungen kennzeichnet.
23. Sekundärspeicher nach Anspruch 21. dadurch gekennzeichnet, daß die Steuereinrichtung eine Einrichtung (160,150,152,182, F i g. 6), welche auf einen ersten Wert des dritten asynchronen Steuersignals (CTOD) und den Empfang des ersten asynchronen Steuersignals (DEM) zum Übertragen von Daten an die Systemhauptleitung anspricht, und eine Einrichtung (160,152,171,166, F i g. 6) aufweist, welche auf einen zweiten Wert des dritten asynchronen Steuersignals (CTOD) und eine Abgabe des ersten asynchronen Steuersignals (DEM) anspricht, um Steuerinformationen an den asynchronen Datenweg zu übertragen.
DE2500721A 1974-01-10 1975-01-10 Sekundärspeicher für digitale Datenverarbeitungssysteme Expired DE2500721C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/432,140 US3999163A (en) 1974-01-10 1974-01-10 Secondary storage facility for data processing systems

Publications (2)

Publication Number Publication Date
DE2500721A1 DE2500721A1 (de) 1975-07-17
DE2500721C2 true DE2500721C2 (de) 1985-06-05

Family

ID=23714923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2500721A Expired DE2500721C2 (de) 1974-01-10 1975-01-10 Sekundärspeicher für digitale Datenverarbeitungssysteme

Country Status (6)

Country Link
US (1) US3999163A (de)
JP (1) JPS5815816B2 (de)
BR (1) BR7500199A (de)
CA (1) CA1019841A (de)
DE (1) DE2500721C2 (de)
GB (3) GB1486247A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3726168A1 (de) * 1986-09-04 1988-03-17 Hitachi Ltd Verfahren und vorrichtung zur steuerung der datenuebertragung zwischen speichern eines datenverarbeitungssystems

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271466A (en) * 1975-02-20 1981-06-02 Panafacom Limited Direct memory access control system with byte/word control of data bus
IT1052738B (it) * 1975-12-24 1981-07-20 Cselt Centro Studi Lab Telecom Dispositivo per il caricamento automatico della memoria centrale di calcolatori elettronici
US4122519A (en) * 1976-12-14 1978-10-24 Allen-Bradley Company Data handling module for programmable controller
US4183084A (en) * 1977-06-06 1980-01-08 Digital Equipment Corporation Secondary storage facility with serial transfer of control messages
IN150275B (de) * 1977-10-25 1982-08-28 Digital Equipment Corp
ES474428A1 (es) * 1977-10-25 1979-04-16 Digital Equipment Corp Un sistema de tratamiento de datos.
FR2407522B1 (fr) * 1977-10-25 1989-03-31 Digital Equipment Corp Systeme de traitement de donnees avec division de l'operation de lecture
IT1192334B (it) * 1977-10-25 1988-03-31 Digital Equipment Corp Sistema di elaborazione dei dati numerici
US4161024A (en) * 1977-12-22 1979-07-10 Honeywell Information Systems Inc. Private cache-to-CPU interface in a bus oriented data processing system
US4228501A (en) * 1978-06-21 1980-10-14 Data General Corporation Data transfer technique for use with peripheral storage devices
US4218759A (en) * 1978-06-30 1980-08-19 International Business Machines Corporation Sync in-sync out calibration for cable length delays
CA1123107A (en) * 1978-10-10 1982-05-04 Robert B. Mccullough Data processing apparatus and method with encoded system bus
US4263649A (en) * 1979-01-05 1981-04-21 Mohawk Data Sciences Corp. Computer system with two busses
US4300194A (en) * 1979-01-31 1981-11-10 Honeywell Information Systems Inc. Data processing system having multiple common buses
US4300193A (en) * 1979-01-31 1981-11-10 Honeywell Information Systems Inc. Data processing system having data multiplex control apparatus
DE3009530A1 (de) * 1979-03-12 1980-09-25 Digital Equipment Corp Datenverarbeitungssystem
US4449183A (en) * 1979-07-09 1984-05-15 Digital Equipment Corporation Arbitration scheme for a multiported shared functional device for use in multiprocessing systems
US4245307A (en) * 1979-09-14 1981-01-13 Formation, Inc. Controller for data processing system
US4395758A (en) * 1979-12-10 1983-07-26 Digital Equipment Corporation Accelerator processor for a data processing system
US4330844A (en) * 1979-12-12 1982-05-18 Honeywell Information Systems Inc. Logic timing system for tape device adapter
US4349871A (en) * 1980-01-28 1982-09-14 Digital Equipment Corporation Duplicate tag store for cached multiprocessor system
US4649470A (en) * 1980-02-11 1987-03-10 Data General Corporation Data processing system
US4319323A (en) * 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system
US4527236A (en) * 1980-04-04 1985-07-02 Digital Equipment Corporation Communications device for data processing system
US4379327A (en) * 1980-07-21 1983-04-05 Motorola, Inc. Universal interface circuit for synchronous and asynchronous buses
US4381542A (en) * 1980-10-20 1983-04-26 Digital Equipment Corporation System for interrupt arbitration
US4403286A (en) * 1981-03-06 1983-09-06 International Business Machines Corporation Balancing data-processing work loads
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
JPS58154054A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 外部記憶装置制御用回路
US4490784A (en) * 1982-04-21 1984-12-25 Ives David C High-speed data transfer unit for digital data processing system
US4612613A (en) * 1983-05-16 1986-09-16 Data General Corporation Digital data bus system for connecting a controller and disk drives
US4615017A (en) * 1983-09-19 1986-09-30 International Business Machines Corporation Memory controller with synchronous or asynchronous interface
DE3584489D1 (de) * 1984-08-16 1991-11-28 Sharp Kk Informationsprozessor.
US4692894A (en) * 1984-12-18 1987-09-08 Advanced Micro Devices, Inc. Overflow/Underflow detection for elastic buffer
US4890271A (en) * 1985-04-12 1989-12-26 American Telephone And Telegraph Company Redundant termination of a communication line for maintaining the line properly terminated when one of the terminations is unpowered
US4813011A (en) * 1985-05-13 1989-03-14 International Business Machines Corporation Data processing peripheral subsystems having a controller and a plurality of peripheral devices
WO1987002154A1 (en) * 1985-09-27 1987-04-09 Burroughs Corporation Self-testing peripheral controller system for multiple disk drive modules
US4747047A (en) * 1985-12-06 1988-05-24 Unisys Corporation Data transfer system using two peripheral controllers to access dual-ported data storage units
US4827409A (en) * 1986-07-24 1989-05-02 Digital Equipment Corporation High speed interconnect unit for digital data processing system
US4862411A (en) * 1987-02-26 1989-08-29 International Business Machines Corporation Multiple copy data mechanism on synchronous disk drives
US4943907A (en) * 1987-05-08 1990-07-24 Colorado Memory Systems, Inc. Speed controller for recording and playback apparatus
EP0303751B1 (de) * 1987-08-20 1992-05-20 International Business Machines Corporation Schnittstellenmechanismus für Informationsübertragungssteuerung zwischen zwei Vorrichtungen
JPS6470858A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Data transfer system
IT1222663B (it) * 1987-09-16 1990-09-12 Honeywell Bull Spa Circuito di controllo per interfaccia esdi
JP2504512B2 (ja) * 1988-03-09 1996-06-05 富士通株式会社 Dmaコントロ―ラ
JPH01258163A (ja) * 1988-04-08 1989-10-16 Fujitsu Ltd ダイレクトメモリアクセス制御装置
JPH02236612A (ja) * 1989-03-10 1990-09-19 Sony Corp ディスク選択制御方法
US5218686A (en) * 1989-11-03 1993-06-08 Compaq Computer Corporation Combined synchronous and asynchronous memory controller
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US6006302A (en) * 1990-06-04 1999-12-21 Hitachi, Ltd. Multiple bus system using a data transfer unit
US5390313A (en) * 1990-09-24 1995-02-14 Emc Corporation Data storage system with data mirroring and reduced access time data retrieval
US5265208A (en) * 1991-04-30 1993-11-23 Hewlett-Packard Company Addressable computer tape drive activation system
KR960001273B1 (ko) * 1991-04-30 1996-01-25 가부시키가이샤 도시바 단일칩 마이크로컴퓨터
US5265216A (en) * 1991-06-28 1993-11-23 Digital Equipment Corporation High performance asynchronous bus interface
JPH05324546A (ja) * 1992-05-18 1993-12-07 Canon Inc 情報処理システム
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5592685A (en) * 1992-10-07 1997-01-07 Digital Equipment Corporation Synchronous/asynchronous partitioning of an asynchronous bus interface
US5561823A (en) * 1994-03-14 1996-10-01 Conner Peripherals, Inc. Monitor system for determining the available capacity of a READ buffer and a WRITE buffer in a disk drive system
US5761465A (en) * 1996-03-29 1998-06-02 Cirrus Logic, Inc. System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format
US6014757A (en) * 1997-12-19 2000-01-11 Bull Hn Information Systems Inc. Fast domain switch and error recovery in a secure CPU architecture
US6839801B2 (en) * 2003-01-06 2005-01-04 International Business Machines Corporation Deferred writing of data to be synchronized on magnetic tape employing a non-volatile store
US8290924B2 (en) * 2008-08-29 2012-10-16 Empire Technology Development Llc Providing answer to keyword based query from natural owner of information
WO2020044908A1 (ja) * 2018-08-30 2020-03-05 株式会社安川電機 産業機器のデータ収集システム及びモータ制御装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810105A (en) * 1967-10-26 1974-05-07 Xerox Corp Computer input-output system
US3618041A (en) * 1968-10-31 1971-11-02 Hitachi Ltd Memory control system
US3623022A (en) * 1969-12-29 1971-11-23 Ibm Multiplexing system for interleaving operations of a processing unit
US3699532A (en) * 1970-04-21 1972-10-17 Singer Co Multiprogramming control for a data handling system
US3643223A (en) * 1970-04-30 1972-02-15 Honeywell Inf Systems Bidirectional transmission data line connecting information processing equipment
JPS5633915B1 (de) * 1970-11-06 1981-08-06
FR2181123A5 (de) * 1972-04-18 1973-11-30 Honeywell Bull
US3742457A (en) * 1972-05-15 1973-06-26 Honeywell Inf Systems High speed data transfer for a peripheral controller
US3766526A (en) * 1972-10-10 1973-10-16 Atomic Energy Commission Multi-microprogrammed input-output processor
US3828325A (en) * 1973-02-05 1974-08-06 Honeywell Inf Systems Universal interface system using a controller to adapt to any connecting peripheral device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3726168A1 (de) * 1986-09-04 1988-03-17 Hitachi Ltd Verfahren und vorrichtung zur steuerung der datenuebertragung zwischen speichern eines datenverarbeitungssystems
DE3726168C2 (de) * 1986-09-04 1991-02-14 Hitachi, Ltd., Tokio/Tokyo, Jp

Also Published As

Publication number Publication date
US3999163A (en) 1976-12-21
JPS5815816B2 (ja) 1983-03-28
GB1486248A (en) 1977-09-21
GB1486249A (en) 1977-09-21
BR7500199A (pt) 1975-11-04
GB1486247A (en) 1977-09-21
CA1019841A (en) 1977-10-25
DE2500721A1 (de) 1975-07-17
USB432140I5 (de) 1976-03-23
JPS50103943A (de) 1975-08-16

Similar Documents

Publication Publication Date Title
DE2500721C2 (de) Sekundärspeicher für digitale Datenverarbeitungssysteme
DE2921387C2 (de) Verfahren zum Austauschen von Informationen zwischen einer Datenverarbeitungsanlage und einem Magnetplattenspeicher
DE2759128C2 (de)
DE2902060C2 (de) Anordnung zum Steuern von Datenübertragungen zwischen einem Hauptspeicher und Eingabe/Ausgabe-Einheiten
DE3151251C2 (de)
DE2230987C2 (de)
DE2448212A1 (de) Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten
DE2122338A1 (de) Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen
DE2556949A1 (de) Verfahren und einrichtung zum wiederholen des versuchs einer befehlsausfuehrung durch die magnetband- peripheriesteuereinheit eines dv- systems
DE2326942A1 (de) Verfahren und anordnung zum registrieren von informationen in konzentrischen spuren einer mehrzahl von gleichachsig drehbaren platten
DE2148847A1 (de) Schaltungsanordnung zum Steueren peripherer Ein- und Ausgabegeraete von Datenverarbeitungssystem
DE19522497A1 (de) Magnetplattenvorrichtung, die ein Verfahren zum Aufzeichnen mit konstanter Dichte verwendet und Zugriffsverfahren für den Treiber
DE69834220T2 (de) Serielle Datenübertragung zwischen einem Datenverarbeitungsgerät und einer externen Speicheranordnung
DE2115198A1 (de) Verfahren zum Wiederauffinden von Datensätzen
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE3045609A1 (de) Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung
DE112020004007T5 (de) Beheben von lesefehlern in einem bandlaufwerk
EP0282877A1 (de) Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten
DE2517170C2 (de) Schaltungsanordnung zum Unterbrechen des Programmablaufs in Datenverarbeitungsanlagen mit mehreren Ansteuereinrichtungen von Sekundärspeichern und dergleichen Speichereinheiten mit sequentiellem Zugriff
EP0350016B1 (de) Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern
DE2254696B2 (de) Schaltungsanordnung zur Neuorientierung von Aufzeichnungen in einem Plattenspeicher
DE2609698C2 (de) Elektronischer Rechner
DE3508048A1 (de) Schnittstelleneinrichtung
DE2842603C3 (de) Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE2951766C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition