-
Dynamische MOS-Speicher sind bekannt (Electronics, Febr. 16, 1970,
5. 109 bis 115; Electronics, Sept 13, 1973, S. 116 bis 121). Bei ihnen werden gewöhnlich
zwischen Wort- und Bitleitungen die Speicherelemente angeordnet. Die Speicherelemente
können einen MOS-Transistor oder mehrere MOS-Transistoren enthalten, sie müssen
aber eine Kapazität haben, in der die Information gespeichert ist In der Zykluspause
eines mit Speicherelementen versehenen Speicherbausteines, in der in die Speicherelemeute
des Speicherbausteins keine Informationen eingeschrieben oder in der keine Information
aus den Speicherelementen des Speicherbausteins ausgelesen werden, entladen sich
die Kapazitäten der.Speicherelemeute und der Bitleitungen infolge von Sperrströmen
diffundierter
Bereiche in Richtung auf die Substratspannung. Dabei ist es möglich, daß das Potential
der Bitleitung sich so weit ändert, daß der Auswahltransistor von Speicherelementen
leitend wird und dadurch die Speicherkapazität entladen wird. Ein Verlust der gespeicherten
Information ist die Folge.
-
Bisher wurde die Entladung der Bitleitungen durch sogenannte Auffrischzyklen
verhindert, durch die sowohl die Bitleitungen über die Sperrspannung der Auswahltransistoren
hinaus aufgeladen als auch die Ladung in den Speicherkapazitäten regeneriert wurde.
Entlädt sich die Bitleitung aber schneller als die Speicherkapazitäten, so müssen
die Bitleitungen häufiger aufgefrischt werden als die Speicherelemente. Damit wird
aber der Speichereffekt dynamischer Speicherelemente nicht voll ausgenutzt.
-
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Schaltungsanordnung
anzugeben, durch die die Entladung der Bitleitungen in den Zykluspausen des MOS-Speichers
verhindert wird.
-
Diese Aufgabe wird dadurch gelöst, daß in jeder Bitleitung eine Klemmschaltung
angeordnet ist, die in der Zykluspause des MOS-Speichers eine feste Spannung an
die Bitleitung legt.
-
Die Aufgabe wird aber auch dadurch gelöst, daß in jeder Bitleitung
eine Kompensationsschaltung angeordnet ist, die in der Zykluspause des MOS-Speichers
in die Bitleitung einen Kompensationsstrom einspeist, der größer ist als die Summe
aller Sperrströme der Bitleitung.
-
Falls der MOS-Speicher als Speicherelemente Transistorelemente enthält
und als Leseverstärker ein getaktetes Flip-Flop innerhalb jeder Bitleitung symmetrisch
zu den an der Bitleitung angeschlossenen Speicherelementen angeordnet ist und am
einen Ende der Bitleitung ein Bitschalter liegt, kann die Klemmschaltung/Kompensationsschaltung
am anderen Ende der Bitleitung angeordnet werden und mit einer solchen Kapazität
ausgeführt werden, daß sie die Bitleitung mit einer Kapazität belastet, die derjenigen
entspricht, mit der der Bitschalter die Bitleitung belastet.
-
Andere Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
-
An Hand von Ausführungsbeispielen, die in den Figuren dargestellt
sind, wird die Erfindung weiter erläutert Es zeigt F i g. 1 einen Ausschnitt aus
einem MOS-Speicher, F i g. 2 eine erste Klemmschaltung, F i g. 3 eine zweite Klemmschaltung,
F i g. 4 eine Kompensationssschaltung, F i g. 5 eine zweite Kompensationsschaltung,
F i g. 6 eine Kompensationsschaltung mit gesteuertem Transistor, F i g. 7 eine weitere
Kompensationsschaltung mit gesteuertem Transistor, F i g. 8 einen Bitschalter.
-
In F i g. list ein Ausschnitt aus einem dynamischen MOS-Speicher
dargestellt, wobei als Speicherelemente Ein-Transistor-Speieherelemente vorgesehen
sind. Der Ausschnitt aus dem MOS-Speicher stellt nur eine Bitleitung DL und Wortleitungen
WA dar. Der Speicherausschnitt ist nun so aufgebaut, daß am einen Ende der Bitleitung
ein Bitschalter BS, am anderen Ende der Bitleitung eine Kompensationsschaltung KS
bzw. eine Klemmschaltung KG vorgesehen ist Innerhalb der Bitleitung DL ist symmetrisch
zu den an der Bitleitung liegenden Speicherelementen SE ein Leseverstärker LV angeordnet
Der Aufbau dieses Leseverstärkers ist bekannt und wird darum nicht weiter erläutert.
Günstig ist, daß in dem Leseverstärker LV ein Transistor TS5 vorgesehen ist, der
die beiden Bitleitungszweige DL 1 und DL 2 miteinander verbinden kann. Ein Speicherelement
SE besteht aus einem Ansteuertransistor TA und einer Speicherkapazität CS. Die Kapazitäten
der Bitleitungszweige DL 1 bzw. DL 2 sind mit C1 bzw. C2 bezeichnet. VDD ist eine
Betriebsspannung.
-
Es wird daruf hingewiesen, daß der Speicherausschnitt der F i g.
1 nur ein Beispiel ist. Die Speicherelemeute SE können anders aufgebaut sein, z.
B. aus drei Transistoren und einer Speicherkapazität bestehen, es kann ein anderer
Leseverstärker vorgesehen sein, wobei der Leseverstärker nicht symmetrisch angeordnet
sein muß.
-
Bei einem Speicher gemäß der F i g. 1 sind die Informationen in den
Speicherkapazitäten CS gespeichert.
-
Sie werden über den Bitschalter BS in die Speicherkapazitäten CS eingeschrieben
bzw. aus ihnen ausgelesen.
-
Dazu wird ein Speicherelement SE mit Hilfe einer Wortleitung WA ausgewählt.
Der Auswahltransistor TA wird dabei leitend gesteuert und überträgt die auf der
Bitleitung DL befindliche Ladung# in die Speicherkapazität CS. Das heißt, bevor
die Information in eine Speicherkapazität CS eingeschrieben werden kann, muß sich
eine entsprechende Ladung in der Kapazität C1 bzw. C2 der Bitleitung befinden. In
der Zykluspause, wenn der Speicherbaustein nicht aufgerufen wird, entladen sich
die Kapazitäten CS der Speicherelemente SE und die Kapazitäten C1 bzw. C2 der Bitleitungen
infolge von Sperrströmen diffundierter Bereiche in Richtung auf die Substratspannung
VBB. In F i g. 1 sind diese diffundierten Bereiche durch in Sperrichtung gepolte
Dioden D 1 bis D 3 symbolisiert. Durch diese Dioden D1 bis D 3 fließen die Sperrströme
11 bis 13 zur Substratspannung VBB ab. Durch die Sperrströme 11 und 12 kann sich
die Bitleitung so weit entladen, daß das auf den Wortleitungen WA liegende Sperrpotential
für die Auswahl der Transistoren TA nicht mehr ausreicht, um die Auswahltransistoren
TA im gesperrten Zustand zu halten. Die Auswahltransistoren werden somit leitend
gesteuert und entladen die Speicherkapazität CS der Speicherelemente. Die Informationen
gehen damit verloren.
-
Um den Informationsverlust zu verhindern, wird eine Klemmschaltung
KG vorgesehen, die in der Zykluspause die Bitleitung auf einem Potential hält, das
gewährleistet, daß die Auswahltransistoren nicht leitend werden können.
-
Derselbe Effekt kann aber auch mit Hilfe einer Kompensationsschaltung
KS erreicht werden, die in die Bitleitung DL einen Kompensationsstrom einspeist,
der größer ist als die Summe aller Sperrströme der Bitleitung. Auch damit kann das
Potential auf der Bitleitung auf einen Wert gehalten werden, durch den gewährleistet
ist, daß die Auswahltransistoren TA im gesperrten Zustand verbleiben.
-
Ist der MOS-Speicher gemäß F i g. 1 aufgebaut, dann können in der
Zykluspause die Bitleitungszweige DL 1 und DL2 über den Transistor TS5 miteinander
verbunden werden. Dann ist nur eine einzige Kompensationsschaltung bzw. Klemmschaltung
für die ganze Bitleitung DL erforderlich. Ist auf der einen Seite der Bitleitung
ein Bitschalter BS angeordnet, so ist es zweckmäßig, daß die Klemmschaltung bzw.
Kompensationsschaltung auf der anderen Seite der Bitleitung angeschlossen wird.
Auf diese Weise kann die unsymmetrische Belastung des Leseuerstärkers durch dep
Bitschal-
ter infolgedessen Kapazität CB durch eine Kapazität CK
= CS ausgeglichen werden. Durch diese Symmetrierung der Leseverstärkerbelastung
werden Vorzugslagen des Leseverstärkers vermieden und die zulässigen Toleranzen
elektrischer und technischer Parameter können größer sein. Wird also die Klemm-
bzw. Kompensationsschaltung für einen derartigen MOS-Speicher verwendet, dann muß
bei deren Realisierung diese Kapazität CK bereits berücksichtigt werden.
-
F i g. 2 zeigt eine erste Ausführungsform der Klemmschaltung. Die
Klemmschaltung besteht aus einem Klemmtransistor TO, dessen gesteuerte Strecke zwischen
einem festen Potential VSS und der Bitleitung DL liegt Der Steuereingang wird von
einem Taktsignal S angesteuert. Das Taktsignal 5 kann ein bereits auf dem Speicherbaustein
vorhandenes Taktsignal sein.
-
Die Bitleitung wird durch den Transistor TO in der Zykluspause auf
die Betriebsspannung VSS = O Volt geklemmt. Da die Wortleitungen WA der Speicherelemeute
SE ebenfalls in der Zykluspause auf VSS liegen, können die Auswahltransistoren TA
der Speicherelemeute SEnicht leitend werden.
-
Wird für die Ansteuerung des Klemmtransistors TO ein bereits auf
dem Speicherbaustein vorhandener Takt großer Amplitude, z. B. 12 Volt verwendet,
dann kann die Bitleitung durch die Gate-Source-Kapazität CUdes Transistors TO beim
Abschalten des Taktsignals S gestört werden. Darum muß die Kanalfläche des Klemmtransistors
TO so klein wie möglich sein. Die Kanalfläche wird dabei bestimmt durch das Verhältnis
der Kanalbreite W zur Kanallänge L Wird aber die Kanalfläche des Klemmtransistors
TO klein gewählt, dann ist die Gate-Source-Kapazität CU zu klein, um eine Bitschalterbelastung
CB zu kompensieren. Es muß daher eine zusätzliche Kompensationskapazität CK verwirklicht
werden.
-
Fig.3 zeigt eine andere Klemmschaltung, bei der eine zusätzliche
Kompensationskapazität CK nicht notwendig ist. Bei ihr wird der Steuereingang eines
Klemmtransistors T 1 während der Zykluspause eine kleine Steuerspannung SR zugeführt
Entsprechend wird eine Abschaltstörung am Zyklusanfang verringert Dann aber kann
die Kanalweite größer gewählt werden und damit die Gate-Source-Kapazität so groß
gemacht werden, daß sie der Kapazität des Bitschalters entspricht Die Steuerspannung
muß dabei nur etwas größer als die Schwellspannung des Klemmtransistors T1 sein.
-
Eine erste Ausführungsform der Kompensationsschaltung ist in F i
g. 4 dargestellt. Ein Kompensationstransistor T2 ist mit seiner gesteuerten Strecke
zwischen einem festen Potential UK = VDD und der Bitleitung QL angeordnet Der Steuereingang
liegt außerdem an dem festen Potential VDD. Der Kompensationstransistor T2 ist somit
im leitenden Zustand und schickt einen Kompensationsstrom IK in die Bitleitung DL
hinein, der mindestens so groß ist wie die Summe der Sperrströme der Bitleitung.
Da aber die Verlustleistung des Kompensationstransistors T2 möglichst klein sein
soll, so muß auch das Verhältnis W: L sehr klein gewählt werden, das entweder durch
eine sehr kleine Kanalweite W oder durch eine sehr große Kanallänge L erreicht werden
kann. Dabei kann die Kapazität CU des Kompensationstransistors T2 nicht immer so
groß sein, um die Kapazität des Bitschalters BS zu kompensieren. Es muß also eine
Kapazität CK zusätzlich vorgesehen werden.
-
Dies wird bei der Kompensationsschaltung gemäß F i g. 5 vermieden.
Hier liegt die gesteuerte Strecke des Kompensationstransistors T3 wiederum zwischen
einem festen Potential UK = VDD und der Bitleitung DL Dem Steuereingang des Kompensationstransistors
T3 wird aber ein Sperrpotential VSS zugeführt. Somit ist der Kompensationstransistor
T3 immer im gesperrten Zustand. Bei dieser Kompensationsschaltung dient der Unterschwellenstrom
des gesperrten Kompensationstransistors T3 als Kompensationsstrom. Der Unterschwellenstrom
läßt sich mit dem Verhältnis W: L einstellen. Der Absolutbetrag der Kanalbreite
W und der Kanallänge L kann dabei so gewählt werden, daß die Kompensationskapazität
gleich der Gate-Source-Kapazität CUwird.
-
Die Kompensationsschaltungen haben noch den Vorteil; daß die Bitleitungen
in der Zykluspause auf der Ansprechschwelle UT des Leseverstärkers gehalten werden
kann. UT ist dabei die Schwellspannung der Schalttransistoren des Leseverstärkers,
z. B. TS 1 und TS2 bei F i g. 1. Durch diese Maßnahme wird beim Auslesen einer Information
aus dem Speicher der Hub auf der Bitleitung bis zur Ansprechschwelle des Leseverstärkers
vermindert, so daß beim Lesevorgang sowohl die Zugriffszeit abnimmt als auch der
Einfluß derelektrischen und technologischen Parameterschwankungen geringer wird.
-
F i g. 6 zeigt eine Kompensationsschaltung mit gesteuertem Transistor.
Hier wird mit dem Kompensationstransistor T4 ein Kompensationsstrom für alle Bitleitungen
eines Speicherbausteins erzeugt und in der Zykluspause durch die Transistoren T5.1
bis T5.n auf die n Bitleitungen verteilt. n ist dabei eine ganze Zahl.
-
Hierbei kann der Kompensationstransistor T4 verglichen mit dem Kompensationstransistor
T2 der F i g. 4 eine n-mal kleinere Kanallänge L habeii. Der Platzbedarf für diesen
Transistor, der zudem nur einmal benötigt wird, ist daher sehr klein. Für die Steuerung
der Transistoren T5.1 bis T5.n kann ein bereits auf dem Speicherbaustein vorhandener
Takt 5 verwendet werden, der diese Transistoren in der Zykluspause leitend hält
und zum Zyklusanfang sperrt Um zu vermeiden, daß der Takt S die Bitleitungen über
die Kapazität CU zu stark stört, sollten die Transistoren T5.1 bis T5.n mit der
kleinstmöglichen Kanalfläche ausgelegt werden. Wegen der erforderlich kleinen Kanalweite
W ist dann auch die Kapazität CU, zu klein, um zur Kompensation der Bitschalterkapazität
zu dienen. Es muß eine zusätzliche Kompensationskapazität CK vorgesehen werden.
-
Eine andere Kompensationsschaltung mit gesteueitem Transistor zeigt
F i g. 7. Hier ist keine zusätzliche Kompensationskapazität CK erforderlich, da
den Transistoren T5.1 bis T5.n ein Taktsignal SR kleinerer Amplitude zugeführt wird.
Dann können die Transistoren T5.1 bis T5.n mit einer so großen Kanalweite W ausgelegt
werden, daß die Kapazität CK gleich der Kompensationskapazität wird F i g. 8 zeigt
einen möglichen Aufbau eines Bitschalters BS. Der Bitschalter kann aus zwei Transistoren
T10, T11 bestehen. Dem Transistor T10 wird der Schreib/Lesetakt ST zugeführt Der
Steuereingang des Transistors T10 ist mit einem Bitdecoder BD verbunden. Am Punkt
B wird die einzuschreibende Information angeboten.
-
Durch die Erfindung ergeben sich folgende Vorteile: Die Auffrischperiode
dynamischer Speicherbausteine wird nicht mehr durch die Bitleitungen bestimmt.
-
Eine bei symmetrischer Anordnungen der Bitleitun-
.gen
zu einem Leseverstärker erforderliche Kompensationskapazität- ergibt sich bei entsprechender
Auslegung der Klemm- bzw. Kompensationsschaltung.
-
Der Zusatzaufwand ist gering, da für die Ansteuerung der Klemm- bzw.
Kompensationsschaltung vorhandene Spannungen und Takte verwendet werden können und
bei symmetrischen Speicheranordnungen nur eine Kompensationsschaltung je Bitleitung
erforderlich ist.
-
Am Eingang symmetrisch angeordneter Leseverstärker wird durch die
Sperrstromkompensation in der Zykluspause ein Ruhepegel erzeugt, der in der Nähe
der Leseverstärkeransprechschwelle liegt, wodurch die Zykluszeit kürzer wird und
elektrische und technologische Parameterschwankungen weniger stark eingehen.