DE2446646A1 - Datentastensystem - Google Patents

Description

28. September 1973 (1o9 743/1973) und 9. Oktober 1973 (113 661/1973 und 19. November 1973 (13o 513/1973)

Die· Erfindung bezieht sich auf ein Tastensystem zur Eingabe und Umwandlung von Daten bei datenverarbeitenden Einrichtungen geringer Größe, beispielsweise bei elektronischen Tischrechnern, elektronischen Registrierkassen und dergl.

Bei der Eingabe von Informationsdaten aus einem Tastenfeld in ein rechnendes Zahlenregister werden gemäß dem Stande der Technik den entsprechenden Tasten des Tastenfeldes zeitmultiplex-mäßig verschachtelte Abfragesignale (tastenstrobe Signale) zugeführt und die entsprechend der Eintastung einer Taste gebildeten Tastensignale werden übersetzt und verarbeitet in einen gemeinsamen Signalcode · in einer Tastensignaleingangsstufe, die getrennt von der gemeinsamen Datenverarbeitungseinrichtung (CPU) arbeitet. Es treten dann die

S098U/0921

Bayerische Vereinsbank München 823101 Postscheck 54782-809

HEC 3412 ■- 2 -

auf diese leise für die getasteten Tasten maßgeblichen Codesignale in CPU-Sinheit über eine Eingangspuffer- *rlie Vorrichtung ein. Ein derartiger Rechner ist im einzelnen in der US-PS 3 715· 746 beschrfeben.

Es ergeben sich bei derartigen Rechenmaschinen Probleme verschiedenster Art, die eine wesentliche Verringerung der Bausteingröße einer integrierten Großschaltung (LSI-Schaltung) nicht zulassen, weil die Tastensignaleingangsschaltung eine große Anzahl Schaltungselemente erfordert.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine datenverarbeitende Anordnung mit einer in einer zentralen Verarbeitungseinheit (CPU-Einheit) vorgesehenen Rechengruppe so auszubilden, daß ausgewählte und eingegebene Informationsdaten ohne Anwendung einer bisher üblichen Tastensignaleingangsschaltung verarbeitet werden,, so daß sich eine beträchtliche Verringerung der Größe der integrierten Schaltungseinheit ergibt.

Die Erfindung sieht in diesem Zusammenhang vor, eine Eingangspufferschaltung mit einem beliebig für die Zwecke des Einschreibens und Auslesens ansprechbaren Speicherwerk zu verwenden; derartige Speicherwerke werden im nachfolgenden als RAM-Speicher (random access memory) bezeichnet. Es ist ferner eine entsprechende Anaahl Rechenregister vorgesehen, um die Datensignaleingabe bei Rechenoperationen und Druckvorgängen zu steuern.

Weiterhin sieht die Erfindung Mittel vor, die feststellen, ob weitere Dateninformationen vorliegen bzw. nicht vorliegen, bevor ein Abfragen in bezug auf Informationsinhalt erfolgt, zu dem Zwecke, die Rechenoperationen zu beschleunigen im Falle, daß nachfolgende Informationen nicht vorliegen.

509814/0921

HBC 3412 - 3 -

2446348

Weiterhin "betrifft die Erfindung eine Adressehauswahlvorrichtung in dem RAM-Speicher, die dem Zwecke dient, Tastenverschachtelungssignale oder Tastenabfragezeitraultiplexsignale zu liefern, für den Zwecke einer Verringerung der Größe der integrierten Schaltungsbausteine, erreichbar durch multiplexmäßige Ausnützung der Schaltungselemente.

Ein Ausführungsbeispiel der Erfindung ist in der nachfolgenden Beschreibung unter Bezugnahme auf die Figuren erörtert. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild einer Tastendateneingangsschaltung gemäß dem Stande der Technik;

Fig. 2 ein entsprechendes Blockschaltbild einer erfindungsgemäßen /.usführungsform;

Fig. 3 eine bevorzugte Ausführungsform einer Tastensignaleingangsschaltung gemäß der Erfindung;

Fig. 4 ein Teilschaltbild der in Fig. 3 wiedergegebenen Schaltungsanordnung;

Fig. 5 und

Fig. 6 Veranschaulichungen des Informationsflusses bei der Eingabe von Signalen gemäß der Erfindung. " ~ ^

Zur Erläuterung der Erfindung soll zunächst eine bekannte Anordnung entsprechend Fig. 1 zur Erörterung gelangen.

5098U/0921

HEC 3412 - 4 -

244664a

In Fig. 1 werden unter Steuerung durch eine zentrale Verarbeitungseinheit, eine CPU-Einheit 1, von einem Generator einem Zeit-Multiplex-Verfahren entsprechende Signalverschachtelungs-Tastenabfragesignale erzeugt und die Tastenabfragesignale werden den einzelnen Tastenschaltern des Tastenfeldes zugeführt. Ein spezielles Tasteneingabesignal Ti, das sich entsprechend der Eintastung einer Taste ergibt, wird einem Übersetzer 6 zugeführt, der das eingetastete Signal Ti auf einer impuslverschachtelten Basis in ein Codesignal überführt, das die Identität der getasteten Taste wiedergibt. Das resultierende Codesignal wird vorübergehend in einem Eingangspufferspeicher 7 gespeichert.

Wenn ein Rechenvorgang durch die CPU-Einheit 1 durchgeführt ist, wird der Informationsinhalt des Eingangspuffers 7 in CPU-Einheit 1 übertragen. Die nachfolgende Rechenoperation wird dann an der der CPU-Einheit 1 zugeführten Information durchgeführt. Ein nur eine Datenentnahme ermöglichendes Speicherwerk ROM 2 (read-only memory) speichert eine Folge von Programminstruktionen zur Steuerung der CPU-Einheit 1. Ein Einshhreib-Auslese-Speicher RAM 3 enthält verschiedene Speicherregister. Wie bereits erwähnt, haben sich bisher Schwierigkeiten ergeben, wenn man auf einem einzigen gemeinsamen integrierten Großschaltungsblock LSI geringer Größe die Schaltungsgruppen unterbringen will, da der Generator 4 und der Übersetzer 6 eine verhältnismäßig große Anzahl Schaltelemente enthalten.

Die Erfindung beruht darauf, daß im Multiplex-System vorhandene Schaltelemente ausgenutzt werden und dadurch eine beträchtliche Verringerung der Bausteingröße der integrierten Großschaltung LSI ermöglicht ist und außerdem eine Erhöhung der Arbeitsgeschwindigkeit ermöglicht wird. Genauer gesagt, wird eine in der CEU-Einheit vorgesehene Rechengruppe gemeinsam

5098U/0921

HEC 3412 - 5 -

2446648

mit einer Adressenauswahlschaltung dazu verwendet, die Tastensignaleingabe durchzuführen ohne Zurückgreifen auf den bisher hierfür vorgesehenen Generator 4 und die Übersetzungsvorrichtung 6.

Fig. 2 veranschaulicht den Aufbau der Datensignaleingabe und übersetzung gemäß der Erfindung, wobei die Eingabeinformation entsprechend einem Tastenfeld 5o über eine I/O "interface"-Zwischengruppe 4o in die CPU-Einheit 1o eingeführt wird; dort wird die Eingangsinformation abgefragt und ein einem gemeinsamen Code entsprechendes Signal, beispielsweise einem binär codierten Dezimalsignal überführt unter Anwendung eines Akkumulator-Registers 11, einer Volladdierstufe 12, wonach Eingabe in einen Eingangspuffer 31 eines RAM-Speicherwerkes 3.0 erfolgt. Der Eingangspuffer 31 besteht aus einem Teil eines Registers, das Rechenoperationen nicht zugeordnet ist.

Bei einer derartigen Anordnung stellt die CPU-Einheit 1o durch Abfragen während eines Rechenvorganges fest, ob eine Information von dem Tastenfeld 5o vorliegt oder nicht. Liegt eine Tasteneingangsinformation vor, so wird der Rechenvorgang unterbrochen und es wird ein Abfragevorgang der eingetasteten Information durchgeführt. Es wird also die durch Betätigen der betreffenden Taste gegebene Information vorübergehend in dem Eingangspufferspeicher 31 gespeichert. Danach nimmt die-CPU-Einheit 1 ο ihre Rechenoperation an der in den Pufferspeicher 31 zuvor eingegebenen Information wieder auf. Der ROM-Speicher 2o enthält eine Programmsteuerung und ent-' sprechende Adreseenauswählstufen.

Die vorübergehend in den Eingangspuffer 31 eingegebene Information wird in ein X-Register 32 durch Steuerung der' CPU-Einheit eingegeben und gleichzeitig liefert eine Anzeigegruppe 6o eine optische Anzeige des Inhaltes des X-Registers

50 9 8 U/ 0 921

HEC 3412 - 6 -

24ΑΘ64Θ

Falls die von dem Tastenfeld 5o eingegebene Information oder das Ergebnis einer Rechenoperation der CPU-Einheit 1o gedruckt werden soll, so erfolgt dies durch einen von der CPU-Einheit gesteuerten Drucker 7o. Es ist zu beachten, daß die CPU-Einheit 1o, der ROM-Speicher 2o, der RAM-Speicher 3o und die ΙΟ-Zwischenstufe 4o sämtlich auf einem LSI-Großschaltungsbaustein in üblicher Halbleitertechnik aufgebaut sind.

Fig. 3 zeigt das Blockschaltbild einer Ausführungsform eines erfindungsgemäßen Tastensignaleingabe- und ÜberSetzungssystemes. Der ROM-Speicher 2o ist hier aufgeteilt in eine Programmgruppe und eine Adressenwählgruppe 22 dargestellt. Unter der Steuerung der CPU-Einheit 2o bewirkt die Adressenwählgruppe 22 zeitlich nacheinander die Abgabe von verschachtelten Abfragesignalen T-j-T während des Tastensignaleingabevorganges und dient auch als Adressenwähler für den RAM-Speicher während einer Rechenoperation. Diese beiden Funktionen der Adressenwählgruppe 22 werden im Zeit-Multiplex-Verfahren durchgeführt.

Ein Flipflop 13 und eine UND-Torstufe 14 ist zwischen der CPU-Einheit 1o und der Programmeinheit 21 vorgesehen, zu dem Zwecke, Tastensignal-Abfragebefehle S₁ zu bilden. Die Zuführung eines Signales a bringt das Flipflop 13 in den eingestellten Zustand für die Abgabe eines Befehles S₁ und Zuführung eines Signales Sa bewirkt eine Rückstellung desselben und verhindert die Abgabe eines Befehlssignales S₁. Aufeinanderfolgende Einsteilsignale a werden von einem Impulsgenerator 13 innerhalb der CPU-Einheit 1o erzeugt, wobei die Periodendauer der Signale Sa langer als etwa 1o m sek ist, so daß sich wiederholende Störsignale den Tasteneingabesignalbetrieb nicht stören. Ist eine Druckvorrichtung in dem Gerät vorgesehen, so kann eine Folge von Zeittaktgebersignalen des Druckers als Signal a verwendet werden.

Die übrigen Signale Sa zur Steuerung der Abgabe von Befehlen S₁ werden zu dem Zweck erzeugt, Tastenabfragebefehle S₁ während

509814/0921

HEC 3412 - 7 -

2446648

einer Wartepause abzugeben, so während einer Rechenoperation und während eines Druckvorganges.

Wenn ein Befehl S^ auftritt, so fordert die Programmeinheit 21 eine Tastenabfragung von der CPU-Einheit 1o an und die CPU-Einheit 1o unterbricht vorübergehend den Rechenvorgang im Falle eines Rechenbetriebes und es wird dann festgestellt, ob eine Eingangsinformation des Tastenfeldes vorliegt oder nicht vorhanden ist. Liegt eine derartige Information vor, so liefert die Adressenwählstufe 22 nacheinander Tastensignale, die den entsprechenden Tastenschaltern des Tastenfeldes zugeführt werden. Die Abgabe von Tastenanforderungssignalen kann unter Anwendung eines beliebigen Verschieberegisters erfolgen.

Der Akkumulatorspeicher 11 und das Addierwerk 12 bewirken in Zusammenarbeit die Abfrage und Identifizierung einer betätigten Taste und danach wird die codierte Eingangsinformation nach Abfragung in den Pufferspeicher 31 des Speicherwerkes RAM 3o eingegeben. Zu diesem Zeitpunkt arbeitet die Adressenwählgruppe 22 als Adressen-weisende Gruppe des RAM-Speicherwerkes 3o. Das RAM-Speicherwerk enthält verschiedene Register X, Y, Z ... und eine oder mehrere Speicherwerke M und Dezimalpunktspeicher x, y, z,° m, .... zusätzlich zu den Eingangsspeiehern 31. ·

Fig. 4 zeigt im einzelnen die Tastenabfragestufe der in Fig. dargestellten Schaltungsanordnung. Nach Abgabe des Tasteneingangssignal-Abfragebefehles S₁ bildet die CPU-1o-Stufe ein Prüfsignal S₂, das ein "Jaⁿ-Signal ist und den ODER-Stufen G₁^ -G_n zugeführt wird, die mit den entsprechenden Tastenschaltern K^ -K verbunden sind. Wenn einer der Tastenschalter K^ -K_n ausgewählt wurde und eine eingetastete Information des Tastenfeldes 5o vorliegt, so wird ein den Zwek- ' ken der Feststellung eines eingetasteten Eingangssignals dienendes Flipflop J 15 des D-Typ eingestellt und liefert ein für das

50981A/0921

HBC 3412 - 8 -

Vorliegen eines eingetasteten Eingangssignales maßgebliches Signal SJ. Wenn dies erfolgt, so verschwindet das Signal Sp durch Steuerung seitens der CPU-Einheit 1o und es erfolgt die Erzeugung eines Tastenabfragesignals S, nach Abklingen der Störsignale. Auf diese Weise ergibt sich die nacheinanderfolgende Erzeugung von Ta stenabfrage signal en T,, -T durch

die Adressenwählgruppe 22. Dadurch wird der in der CPU-Einheit

10 vorgesehene Akkumulatorspeicher 11 in seinen Ursprungszustand gebracht, d. h. in seinen Zustand 00001.

Bei Auftreten des ersten Tastenabfragesignales T₁ wird dieses Signal T₁ dem geöffnet dargestellten Schalter K₁ des Tastenfeldes 5o über die ODER-Stufe G₁ zugeführt. Wenn der Tastenschalter K von Hand nicht betätigt wurde, bewirkt das Tastenabfragesignal T₁ keine Einstellung des Flipflops 15 und nicht die Erzeugung eines für das Vorliegen eines Tasteneingangssignales maßgeblichen Signales SJ. Wenn ein solches Signal SJ nach Abgabe eines Abfragesignales T₁ nicht auftritt und nicht festgestellt wird, so erfolgt die Addition einer ^H1* in dem Akkumulatorspeicher 11 der CPU-Einheit 1o, so daß der Inhalt des Akkumulatorspeicher 11 nunmehr 00010 ist. Dies erfolgt durch den in der CPU-Einheit 1o vorgesehenen Addierer 12. Die Abgabe des Signales S, zur Erzeugung eines Tastenabfragesignales bewirkt die Bildung des zweiten Tastenabfragesignales T₂ in dem Adressenwähler 22. Das zweite Tastenabfragesignal T« wirdd?m Tastenschalter K₂, also der Taste 1, zugeführt. Auf diese Weise wird eine Kette von Tastenabfragesignalen T- -T„ der Reihe nach erzeugt und der Inhalt des ι... η

Akkumulatorspeichers 1o Jeweils so geändert, daß er infolge der wiederholten Addition einer 1 in den Akkumulatorspeicher . jeweils die zur Abfrage gelangende Taste charakterisiert. Wenn das Flipflop den eingedrückten Zustand einer Taste Ki feststellt, so verschwindet das Signal S, zur Erzeugung von TastenabfrageSignalen und der Inhalt des Akkumulatorspeichers

11 wird in den Eingangspufferspeicher 31 des Speicherwerkes RAM 2o gegeben.

509814/0921

2449649

In Fig. 5 ist der Befehlsfluß in einer erfindungsgemäßen Anordnung während des Tastenabfragebetriebes dargestellt. Während des Arbeitszyklus zur Abfrage einer Eingangsinformation des Tastenfeldes wird zunächst im Schritt I das Testsignal S₂ erzeugt, das die Antwort'darauf liefert, ob das J Flipflop 15 sich im eingestellten Zustand befindet, vergleiche Schritt II. So wird für sämtliche Tastenschalter festgestellt, ob eine Eintastung stattgefunden hat oder nicht. Wenn das Flipflop 15 nicht in den eingestellten Zustand gelangt, weil eine Eingangsinformation des Tastenfeldes nicht vorliegt, so wird . der nächstfolgende Rechenvorgang oder Druckvorgang durchgeführt. Es ist zu beachten, daß der Abfragezyklus durch das Signal S₂ nur die Zeitdauer eines Bits erfordert und dadurch wird, verglichen mit den bekannten Anordnungen, die Dauer des Abfragevorganges beträchtlich verringert.

Die Überführung des J-Flipflop 15 in den eingestellten Zustand verhindert die Abgabe des Testsignales S₂, vergleiche Schritt III, und nach Abklingen der Störsignale in dem Tastenfeld, vergleiche Schritt IV, wird das erste Abfragesignal T₁ erzeugt, vergleiche Schritt V, entsprechend einem T^-Ja-Signal. Es wird nun, im Schritt VI, festgestellt, ob das J-Flipflop 15 sich im eingestellten Zustand befindet und wenn ein solcher Zustand nicht vorliegt, erfolgt die Addition einer "1" in dem Akkumulatorspeicher 11, vergleiche Schritt VII. Dementsprechend wird das nächstfolgende Tastenabfragesignal Ti + 1 im Schritt VIII erzeugt, zu dem Zwecke der Feststellung, ob sich das Flipflop 15 im eingestellten Zustand befindet. Wenn sich das J-Flipflop 15 im eingestellten Zustand befindet, wird der Inhalt des Akkumulatorspeichers 11 als codiertes Signal zur Identifizierung der-betasteten Taste im Eingangspuffer 31 des RAM-Speicherwerkes 20 zugeführt, vergleiche Schritt IX. "

Der Rechenvorgang oder der Druckvorgang werden fortgesetzt! nachdem die Eingabe und die Code-Übersetzung der in das Tastenfeld eingetasteten Information während des Rechen- oder

5098U/0921

HEC 3412 - 1ο -

2U6646

des Druckvorganges durchgeführt wurden unter Ausnutzung der Rechenwerkstufen der CPU-Einheit 1o. Nadi Vollendung des Rechenvorganges oder des Druckvorganges wird festgestellt, ob Information in dem Eingangspufferspeicher 31 vorliegt oder nicht. Liegt eine solche Information vor, werden die vorstehend dargelegten Erarbeitungs- und Rechenvorgänge auf die Eingangsinformation des Tastenfeldes zur Einwirkung gebracht.

Figur 6 veranschaulicht die Abwicklung der Tastenabfragungsschritte in bezug auf Vorliegen einer eingetasteten Information während eines Rechenvorgangs, beispielsweise während einer Multiplikation. Es wird zunächst festgestellt, ob das X-Register an der ersten Stelle X₁ eine "O" aufweist, vergleiche Schritt Wenn X₁ / O ist, wird eine "1" von dem Inhalt X₁ im zweiten Schritt abgezogen und es wird dann die Addition auf den Inhalt der Register Z und Y ausgeübt, wobei das Resultat der Addition auf das Register Z rückübertragen wird, vergleiche Schritt III. Eine derartige Additionsroutine A wird fortgesetzt, bis der Inhalt X₁ den Wert ^NOⁿ erreicht. Mit anderen Worten wird die Eingabe eines Tasteneingangssignales und die Übersetzung desselben durchgeführtj während eine Additionsroutine, Schritt IV erfolgt. Darnach beginnt wieder die Multiplikationsroutine, wobei das Z-Register zunächst einer Verschiebung um einen Schritt nach rechts unterworfen wird, wenn X₁ « O ist, vergleiche Schritt V. Darnach wird das X-Register ebenfalls einer Verschiebung um eine Stelle nach rechts unterworfen, vergleiche Schritt VI. Nach Subtraktion einer "1" von dem Zählwert k, vergleiche Schritt VII, wird die Bestimmung durchgeführt, ob k den Wert "O" erreicht hat, vergleiche Schritt VIII. Wenn k = 0 ist, ist die Multiplikation durchgeführt.

Die Erfindung läßt sich wie folgt zusammenfassen:

509814/0921

2449Θ4Θ

Es handelt sich um die Eingabe und Übersetzung von in ein Tastenfeld"eingetasteten Informationsdaten bei elektronischen Rechengeräten mit Umwandlung der eingetasteten Informationsdaten in einen bestimmten Arbeitscode. Es werden die im Tastenfeld eingetasteten Informationsdaten untersucht und in einem Rechenwerk der zentralen CPU-Einheit unter Steuerung von Programmbefehlen, . die in einem nur Auslesen gestattendem Speicherwerk ROM gespeichert sind und es erfolgt dann die Eingabe in die datenverarbeitende Einheit über einen Eingangspufferspeicher eines einschreibfähigen und auslesefähigen Speicherwerkes RAM. Es wird die Eintastung von Daten in das Tastenfeld während einer Rechenoperation oder während eines Druckvorganges unter Steuerung durch die CPU-Einheit bewirkt. Um die Arbeitsgeschwindigkeit zu vergrößern, wird festgestellt, ob in das Tastenfeld eingetastete Informationstasten vorliegen oder nicht, bevor ein Abfragen in bezug auf den Informationsinhalt erfolgt und dadurch wird die Rechengeschwindigkeit erhöht. Die Anwendung eines Adressenwählers innerhalb des RAM-Speicherwerkes dient der Erzeugung von Tastenabfrageoder im Zeit-Multiplex eingeschachtelten Abfragesignalen und dadurch eine Verringerung des Aufwandes in dem Baustein der integrierten Großschaltung LSI, die in üblicher Weise ein einziger Halbleiterbaustein ist.

Patentansprüche ι

5098U/0921

Claims (8)

1. Patentansprüche

   (ju/Tastensignaleingabesystem für eine elektronische datenverarbeitende Einrichtung, die ein Tastenfeld mit einer Mehrzahl durch die Tasten gesteuerten Schaltern und ein einschreibfähiges und auslesefähiges Speicherwerk mit einem Eingangspufferspeicher zur vorübergehenden Speicherung von Informationsdaten des Speicherfeldes und mit mindestens einem Speicherregister und eine zentrale Datenverarbeitungs-CPU-linheit aufweist, die zur Durchführung arithmetischer Rechenoperationen ausgebildet ist, dadurch gekennzeichnet, daß eine Eintastsignal-Abfragevorrichtung zur Feststellung einer eingetasteten Taste des Tastenfeldes (5o) und Abgabe eines entsprechenden Signales an die CPU-Einheit (1o) vorgesehen ist und daß eine durch Eintastung eingegebene¹ Information durch die arithmetischen Rechenmittel der CPU-Einheit(1o) in ein den Informationsinhalt wiedergebendes codiertes Signal umgewandelt wird und eine zur Durchführung arithmetischer Rechenoperationen vorgesehene Programmeinheit (21) so ausgebildet ist, daß sie Tastenabfragesignale für das Tastenfeld erzeugt.
2. 2. Eingabesystem nach Anspruch 1, dadurch gekennzeichnet , daß eine Steuervorrichtung vorgesehen ist, die eine Reihe phasenversetzter Abfrage signale den Tasten der Schalter des Tastenfeldes zuführt und daß die steuernden phasenversetzten Signale von einem in dem einschreibfähigen und auslesfähigen Speicherwerk RAM(3o) vorgesehenen Adressenwähler (22) abgeleitet werden.

   5098U/0921

   HEC 3412 - 13 -

   2446648
3. 3. Eingabesystem nach Anspruch 2, dadurch gekennzeichnet , daß ein Testsignal Sp sämtlichen Tastenschaltern des Tastenfeldes (5o) zugeführt wird zwecks Feststellung, ob eine eingetastete Taste vorliegt oder nicht und daß nacheinander phasenverschobene Signale T_-1 T von einem Adressenwähler (22) den Tastenschaltern des Tastenfeldes (5o) zugeführt werden, zu dem Zwecke der Identifizierung der in dem Tastenfeld(5o)' eingetasteten Information.
4. 4. Eingabe syst em nach Anspruch 3, dadurch gekennzeichnet , daß zur Unterdrückung der bei Tastenbetätigung auftretenden Störsignale der Tastenabfragevorgang erst nach einer Zwischenpause einsetzt.
5. 5. Eingabesystem nach Anspruch 4, dadurch gekennzeichnet , daß die Tastenschalter (5o) an ODER-Stufen G,, G„ angeschlossen sind, die von entsprechen-

   den phasenverschobenen Signalen T-, T„ und einem gemeinsamen

   1 · · · Xl

   Testsignal Sp gesteuert werden und daß die Ausgangsklemmen der Schalter in einer gemeinsamen Detektorstufe (15) verbunden sind.
6. 6. Eingahesystem nach Anspruch 5, dadurch gekennzeichnet , daß das den ODER-Stufen zugeführte "Testsignal(S₂)" die Zeitdauer eines Bit-Zyklus hat und ein ein Bit-verzögerades Flipflop in (15) die Detektorvorrichtung (15) bildet.
7. 7. Eingabesystem nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß die zentrale Verarbeitungseinheit CPU (1o) Zählermittel und Speichermittel (31) aufweist, deren Inhalt entsprechend

   509814/0921

   HEC 3412 - 14 -

   der nacheinander erfolgenden Abgabe der phasenverschobenen Signale (Τ_Λ T) geändert wird.

   I · · · Xl
8. 8. Eingabesystem· nach Anspruch 7, dadurch gekennzeichnet , daß als Zählmittel ein Addierer (12) und als Speichermittel Speicherregister (31) vorgesehen sind und daß Addierer (12) und Speichermittel (3,1) zusammen die Codesignale zur Charakterisierung der betasteten Tastenschalter erzeugen.

   9· Eingabesystem nach Anspruch 1, dadurch gekennzeichnet , daß während der Durchführung eines Rechenvorganges in der zentralen Verarbeitungseinheit (CPU 1o) eine der Tastenbetätigung entsprechende Information in das Eingangsspeicherwerk (32) des einschreibfähigen und auslesefähigen Speicherwerkes RAM 2o und daß nach Durchführung einer Rechenoperation oder eines Schrittes derselben für die Zwecke der Tastenabfragung eine Unterbrechung der Rechenoperation stattfindet und eine Umrechnung des Inhaltes des Eingangsspeichers (32) erfolgt.

   1o. Eingabesystem nach Anspruch 9» dadurch gekennzeichnet _f daß ein Teil des einschreibfähigen und auslesefähigen Speicherwerkes RAM 2o als Eingangspufferspeicher (32) dient.

   509814/0921

   Leerseite