DE2438592B1 - Einrichtung zur division nach der methode der iterativen substraktion - Google Patents
Einrichtung zur division nach der methode der iterativen substraktionInfo
- Publication number
- DE2438592B1 DE2438592B1 DE19742438592 DE2438592A DE2438592B1 DE 2438592 B1 DE2438592 B1 DE 2438592B1 DE 19742438592 DE19742438592 DE 19742438592 DE 2438592 A DE2438592 A DE 2438592A DE 2438592 B1 DE2438592 B1 DE 2438592B1
- Authority
- DE
- Germany
- Prior art keywords
- dividend
- register
- division
- divisor
- remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5353—Restoring division
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
Description
- Im vorliegenden Beispiel wird eine Wortlänge von n = 4 Bit für den Divisor angenommen, wobei das erste Bit der Festkommazahl definitionsgemäß das Vorzeichen repräsentiert. Ist dieses Vorzeichenbit eine binäre »O«, so handelt es sich bei der zugehörigen Festkommazahl um eine positive Zahl; ist das Vorzeichenbit eine
- binäre »L«, so handelt es sich um eine negative Festkommazahl. Die zu dividierenden Zahlen sind binärcodiert und im Anschluß an das Vorzeichenbit ihrer binären Wertigkeit nach geordnet. Das dem Vorzeichenbit benachbarte Bit der Zahl ist das Bit höchster Wertigkeit; das am anderen Ende der Zahl stehende Bit ist das geringster Wertigkeit. Als weitere Grundlage für die nachfolgende Beschreibung sei erwähnt. daß die Methode der iterativen Subtraktion über die iterative Addition des komplementären Divisors durchgeführt wird.
- Um eine möglichst wenig aufwendige Divisionseinrichtung aufbauen zu können, wird der Divisor im sogenannten B- oder 2-Komplement dargestellt. Bei dieser Darstellungsart entfällt die Berücksichtigung von etwaigen bei den iterativen Additionen im Komplement entstehenden Überträgen.
- Der Dividend weist vereinbarungsgemäß 2n = 8 Bits auf, deren höchstwertiges ebenfalls ein Vorzeichenbit ist und deren weitere Bits den Wertigkeiten 20 bis 26 entsprechen. Der Dividend wird bei der Einrichtung nach der Erfindung zu Beginn der Rechnung in einem zweiteiligen Dividendenregister A 1, A 2 abgespeichert, wobei der die höherwertigen Bits (24, 25, 26) und das Vorzeichenbit (an der Stelle 27) speichernde Teil A 1 den jeweils aktuellen Dividendenteil und der andere Teil A 2 die niederwertigen Bits (20 bis 23) enthält.
- Das Dividendenregister A 1, A 2 ist im Ausführungsbeispiel als Schieberegister ausgeführt, das insgesamt nach links und mindestens bezüglich des Teils A 1 auch nach rechts verschiebefähig sein muß.
- Mit einem vom Taktgeber TG gelieferten Starttakt werden Divisor und Dividend in die entsprechenden Speicherregister eingeschrieben, wobei, wie erwähnt, der Divisor im sogenannten B-Komplement eingeschrieben wird. Gleichzeitig wird der Zähler Z auf eine n + 1 entsprechende Zählstellung eingestellt.
- Mit einem ersten Arbeitstakt werden die Inhalte des Registerteils A 1 und des Divisorregisters B in den Addierer ADD übertragen, der die Summe A 1 + B bildet. Das Additionsergebnis, das im folgenden wegen der Addition im Komplement als Subtraktionsergebnis bezeichnet wird, steht nach der internen Verarbeitungszeit des Addierers ADD am Ausgang an und wird bezüglich der höchstwertigen Stelle V, die den Binärwert des Vorzeichens des Subtraktionsergebnisses repräsentiert, abgefragt. Ist der Binärwert dieses Vorzeichens eine binäre »L«, so wird ein Übernahmetakt ÜT für das Register A 1 gesperrt (d.h., das Subtraktionsergebnis wird nicht übernommen) und danach der im Dividendenregister A 1, A 2 gespeicherte Dividend mit einem Schiebetakt STum eine Registerstelle nach links verschoben (was einer Multiplikation mit 2 entspricht). In die niedrigstwertige Registerstelle 20 des Dividendenregisters wird in diesem Falle der Binärwert »0« eingeschrieben und gleichzeitig auch der Zählstand des Zählers Zum eine Zähleinheit verringert.
- Mit dem nächsten Arbeitstakt wird nunmehr der durch Verschiebung im Dividendenregister gewonnene, im Teil A 1 stehende neue Dividend mit dem Divisor aufsummiert. Das Subtraktionsergebnis wird wiederum bezüglich des Vorzeichens abgefragt.
- Es sei angenommen, daß nunmehr eine positive Summe (Vorzeichen entsprechend binär »0«) errechnet wurde. In diesem Fall wird das Subtraktionsergebnis selbst in den Teil A 1 des Dividendenregisters eingeschrieben, d.h., der Übernahmetakt ÜT wird freigeschaltet. Im Anschluß daran wird der Inhalt des Teils A 1 des Dividendenregisters ebenfalls um eine Registerstelle nach links verschoben. Hierbei wird in die niedrigstwertige Registerstelle 20 des Dividendenregisters eine binäre »L« eingeschrieben. Mit dem zuletzt erwähnten Schiebeschritt wird wiederum auch der Zähler Zum eine Zähleinheit erniedrigt.
- Die beschriebenen Abläufe und Abfragen werden so lange durchgeführt, bis der Zähler beim Zählerstand »Null« angelangt ist. Ist dieser Null-Stand erreicht, so wird der Inhalt des Teils A 1 des Dividendenregisters abschließend um eine Registerstelle nach rechts verschoben (was einer Division durch zwei entspricht).
- Damit ist die Division zu Ende geführt. Der Quotient steht nunmehr im Teil A 2 des Dividendenregisters und der verbliebene Divisionsrest im Teil A 1 des Dividendenregisters an.
- Im folgenden soll die beschriebene Verfahrensweise an Hand eines definitiven Zahlenbeispiels durchgezogen werden. Es ist zu dividieren: 51:7 Bei diesem Zahlenbeispiel sind die jeweiligen Bitkombinationen im Dividendenregister A 1, A 2 und am Ausgang des Addierers angegeben. Beim Zählerstand »Null« steht bereits der richtige Quotient am Teil A 2 des Dividendenregisters. Den Divisionsrest erhält man stellenrichtig nach einer abschließenden Rechtsverschiebung des Inhalts des Teils A 1 des Dividendenregisters um eine Registerstelle.
- Der Vollständigkeit halber sei noch erwähnt, daß die Erfindung nicht auf Divisionen mit im B-Komplement dargestellten Divisoren beschränkt ist. Wird z. B. mit einem im (B- 1)-Komplement dargestellten Divisor gerechnet, so erfordert dies allerdings auf Grund der gegebenenfalls notwendigen Übertragsverarbeitung einen aufwendigereren Addierer. Darüber hinaus muß für diesen Fall eine Abfragemöglichkeit für das gesamte Subtraktionsergebnis gegeben sein. Ergibt sich nämlich eine durchgehende Folge von binären »L« als Subtraktionsergebnis (entspricht -0), so muß diese Folge invertiert und so weitergerechnet werden, als ob eine Folge von binären »0« entstanden wäre.
Claims (1)
- Patentanspruch: Einrichtung zur Division eines binärcodierten 2n-stelligen Dividenden durch einen binärcodierten n-stelligen Divisor nach der Methode der iterativen Subtraktion, wobei Divisor und Dividend in einem n-bzw. 2n-stelligen (im folgenden Divisor- bzw.Dividendenregister genannt) Register gespeichert sind und wobei eine Abfrageschaltung während der gesamten Divisionsoperation das jeweilige Subtraktionsergebnis hinsichtlich des Binärwertes seines Vorzeichens überwacht und in Abhängigkeit vom Abfrageergebnis die folgende Subtraktion unter Benutzung des alten Dividenden oder des aktuellen Subtraktionsergebnisses unter Rückführung der Subtraktion auf eine Addition des im 2-Komplement dargestellten Divisors durchgeführt wird, d a -durch gekennzeichnet, daß die Abfrageschaltung (AS) so ausgebildet ist, daß sie bei einem positiven Vorzeichen (V = 0) des aktuellen Subtraktionsergebnisses dessen unmittelbare Übernahme in den den die n höherwertigen Stellen umfassenden Teil (A 1) des Dividendenregisters (A 1, A 2) und eine Verschiebung des gesamten Inhalts des Dividendenregisters um eine Registerstelle zu höheren Wertigkeiten hin unter Nachziehung eines zum Binärwert (»O«) des aktuellen Vorzeichens komplementären Binärwerts (»L«) und bei einem negativen Vorzeichen nur die Verschiebung des ursprünglichen Inhalts des Dividendenregisters (A l, A 2) unter Nachziehung ebenfalls eines zum Binärwert (»L«) des Vorzeichens komplementären Binärwerts (»O«) induziert, daß ein Zähler (@ vorgesehen ist, der zu Beginn der Divisionsoperation auf eine n + 1 entsprechende Zählstellung normiert und mit jedem von der Abfrageschaltung (AS) initiierten Schiebeschritt um eine Zähleinheit erniedrigt wird und daß bei einer dem Zählerstand »Null« entsprechenden Zählstellung der aktuelle Dividend um eine Registerstelle in Richtung geringerer Wertigkeiten verschoben wird, so daß schließlich die n höherwertigen Stellen (A 1) des Dividendenregisters den Divisionsrest und die n niederwertigen Stellen (A 2) des Dividendenregisters den Quotienten enthalten.Die vorliegende Erfindung betrifft eine Einrichtung zur Division eines binärcodierten 2n-stelligen Dividenden durch einen binärcodierten n-stelligen Divisor nach der Methode der iterativen Subtraktion, wobei Divisor und Dividend in einem n- bzw. 2n-stelligen (im folgenden Divisor- bzw. Dividendenregister genannten) Register gespeichert sind, und wobei eine Abfrageschaltung während der gesamten Divisionsoperation das jeweilige Subtraktionsergebnis hinsichtlich des Binärwertes seines Vorzeichens überwacht und in Abhängigkeit vom Abfrageergebnis die folgende Subtraktion unter Benutzung des alten Dividenden oder des aktuellen Subtraktionsergebnisses durchgeführt wird.Eine derartige Divisionseinrichtung ist aus der DT-AS 15 49 461 bekannt, in deren Beschreibungseinleitung auch die weiteren auf der Basis der iterativen Subtraktion des Divisors vom Dividenden arbeitenden bekannten Divisionseinrichtungen aufgezählt sind.Diese bekannten Einrichtungen arbeiten nach folgenden Verfahren: a) Durchführen einer Korrekturaddition, wenn der Dividendenrest negativ geworden ist (5 p e i 5 er, Digitale Rechenanlagen, 1961,S.206ff).b) Vergleich zwischen Divisor und Dividendenrest vor jeder Iteration. Das jeweilige Vergleichsergebnis zeigt an, ob eine erfolgreiche Subtraktion folgen würde oder nicht (DT-PS 10 81 255).c) Stellenverschiebung des negativen Dividendenrestes mit anschließender iterativer Addition des Divisors, bis der Dividendenrest positiv und er erneut stellenverschoben subtrahiert wird (IRE Transactions on Electronic Computers, Juni1961, 5.169).d) Speichern des alten und aktuellen Dividendenrestes in zwei Speichern. Je nachdem, ob der Dividendenrest negativ geworden ist oder nicht, wird zur nachfolgenden Subtraktion der Dividendenrest der vorhergehenden Iteration oder der aktuelle Dividendenrest benutzt (DT-AS 15 49 461).Die bekannten Einrichtungen erfordern einen erheblichen Steuerungsaufwand, da sowohl Additionen als auch Subtraktionen durchgeführt werden müssen und vor- und rückwärts zählende Quotientenzähler erforderlich sind. Bei der unter d) genannten Divisionseinrichtung wird zwar der Steuerungsaufwand verringert, jedoch ist bei dieser Einrichtung ein doppeltes Abspeichern des Dividendenrestes und damit ein erhöhter Speichermittelaufwand notwendig.Die der vorliegenden Erfindung zugrunde liegende Aufgabe ist es, eine nach der Methode der iterativen Subtraktion arbeitende Divisionseinrichtung anzugeben, die mit einem geringeren Aufwand an Speichermitteln auskommt.Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs angegebenen Mittel gelöst.Die Aufwandersparnis ergibt sich daraus, daß das Dividendenregister im Verlauf der Rechenoperation auch zur Speicherung des Quotienten neben dem Dividendenrest dient.Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Zugrundelegung der Zeichnung näher erläutert.Diese zeigt eine Divisionseinrichtung, die ein Addierwerk ADD, ein Divisionsregister B, ein zweigeteiltes Dividendenregister A 1, A 2, eine Abfrageschaltung AS, einen Taktgenerator TG und einen Zähler Z aufweist. Der Aufbau derartiger Einheiten ist bekannt und beispielsweise weitgehend dem Buch von A. P.Speiser, »Digitale Rechenanlagen«, Springer-Verlag, entnehmbar.Die Verbindungen der genannten Einheiten untereinander und die Wirkungsweise der Divisionseinrichtung werden im folgenden an Hand eines Zahlenbeispiels beschrieben.Dieses Beispiel bezieht sich auf eine Festkommadivision eines doppelt langen Dividenden durch einen einfachlangen Divisor. Bekanntlich erhält man als Divisionsergebnis einen einfach langen Quotienten und einen einfach langen Dividendenrest.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742438592 DE2438592C2 (de) | 1974-08-10 | 1974-08-10 | Einrichtung zur division nach der methode der iterativen substraktion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742438592 DE2438592C2 (de) | 1974-08-10 | 1974-08-10 | Einrichtung zur division nach der methode der iterativen substraktion |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2438592B1 true DE2438592B1 (de) | 1976-02-12 |
DE2438592C2 DE2438592C2 (de) | 1976-09-30 |
Family
ID=5922965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742438592 Expired DE2438592C2 (de) | 1974-08-10 | 1974-08-10 | Einrichtung zur division nach der methode der iterativen substraktion |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2438592C2 (de) |
-
1974
- 1974-08-10 DE DE19742438592 patent/DE2438592C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2438592C2 (de) | 1976-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE3303269C2 (de) | ||
DE1549508B2 (de) | Anordnung zur uebertragsberechnung mit kurzer signallaufzeit | |
DE3440680C2 (de) | ||
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE2310553A1 (de) | Vorrichtung zur durchfuehrung arithmetischer und logischer operationen | |
DE2743575A1 (de) | Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl | |
DE3340362C2 (de) | ||
DE2438592C2 (de) | Einrichtung zur division nach der methode der iterativen substraktion | |
DE2203143B2 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE2313246A1 (de) | Spezialrechner | |
DE3302013C2 (de) | ||
DE1184122B (de) | Addiervorrichtung | |
DE2203144C3 (de) | Rechenanordnung zum Dividieren | |
DE1965830C3 (de) | Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine | |
DE1549461C3 (de) | ||
DE1297906B (de) | Digitales elektronisches Rechenwerk | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1549485A1 (de) | Anordnung zur Division binaerer Operanden | |
DE1499174C (de) | Dividiervorrichtung fur Digital rechner | |
DE1915493C3 (de) | Schaltung für Multiplikation nach dem Prinzip der fortgesetzten, stellenversetzten Addition | |
DE1524146C (de) | Divisionseinrichtung | |
DE2501985A1 (de) | Mit gleitkomma arbeitender rechenmechanismus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EF | Willingness to grant licences | ||
8339 | Ceased/non-payment of the annual fee |