DE2437431A1 - Halbleiteraufbau zur verbesserung der druchbruchspannung an einem pn-uebergang - Google Patents

Halbleiteraufbau zur verbesserung der druchbruchspannung an einem pn-uebergang

Info

Publication number
DE2437431A1
DE2437431A1 DE2437431A DE2437431A DE2437431A1 DE 2437431 A1 DE2437431 A1 DE 2437431A1 DE 2437431 A DE2437431 A DE 2437431A DE 2437431 A DE2437431 A DE 2437431A DE 2437431 A1 DE2437431 A1 DE 2437431A1
Authority
DE
Germany
Prior art keywords
layer
substrate
junction
incisions
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2437431A
Other languages
English (en)
Inventor
Ezra David Metz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2437431A1 publication Critical patent/DE2437431A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Halbleiteraufbau zur Verbesserung der Durchbruchspannung an einem PN-Übergang Die Erfindung betrifft einen llalbleiteraufbau zur Verbesserung der Durchbruchspannung-an einem PN-Übergang mit einer auf einem Substrat angebrachten ersten Schicht eines Halbleitermaterials mit ersten Widerstandseigenschaften, in welcher aktive Elemente ausgebildet sind, mit ringförmig verlaufenden Einschnitten, die bis in das Substrat verlaufen und mit einer Oxydschicht ausgekleidet sowie mit einem polykristallinen Material aufgefüllt sind, wodurch gegeneinander isolierte Inselbereiche entstehen, und ferner mit zumindest einem PN-Übergang, der an der Oxydschicht in den Einschnitten endet, sowie mit einer isolierenden Oberflächenschicht, die in die Oxydschicht und das polykristalline Material übergeht.
  • Es besteht ein fortdaucrndes Intcressc die Durchbruchspannung an PN-Übergängen von Nalbleiteranordnungen weiter zu verbessern. Die ProlJlematik der Durchbruchspannung bei Halbleiteranordnungen ist in diesem Zusammenhang aus der US-PS 3 302 076 bekannt. In diesem Zusammenhang werden die physikalischen Eigenschaften beschrieben die eine Verringerung der Durchbruchspannung bei Halbleiteranordnungen verursachen und auchLösungen vorgeschlagen, wobei eine isolierende Schicht auf der Oberfläche der Halbleiteranordnung angebracht wird. Diese isolierende Schicht kann mit Verunreinigungen versehen sein die eine Ladungsverteilung in dem unter der isolierenden Schicht liegenden I-Ialbleiteraufbau bewirken sollen. Demselben Zweck dient auch ein ohmischer Kontakt mit einem der Bereiche des Halbleiteraufbaus.
  • Der Erfindung liegt die Aufgabe zugrunde, diese bekannten Maßnahmen zur Verbesserung der Durchbruchspannung insbesondere an horizontal zur Oberfläche der Halblefteranordnuiig verlaufenden PN-t#bergängen weiter zu verbessern.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß am Grenzschichtbereich zwischen dem Substrat und der ersten Schicht eine zweite vergrabene Schicht tom selben Leitfähigkeitstyp und einem geringeren Widerstand als der ersten Schicht ausgebildet ist daß ein Teil der Einschnitte bis in die vergrabene Schicht verläuft> daß in der isolierenden Oberflächenschicht zumindest eine Öffnung vorhaiiden ist die einen Teil des polykristallinen Materials sowie einen Teil der Oberflächenschicht des Inselbereichs und der Oxydschicht freilegt, und daß eine leitende Schicht- innerhalb der Öffnung ausgebildet ist die den Teil der Oberfläche des Inselbereiches mit dem polykristallinen Material leitend verbindet.
  • Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von weiteren Ansprüchen.
  • Durch Durch die Maßnahmen #er Erfindung ergibt sich eine wesentliche Verbesserung der Durchbruchspannung an PN-Übergängen aufgrund der leitenden Schicht, die das polykristalline Material mit der Oberflächenschicht des Inselbereiches verbindet die in Zusammenwirkung mit einer zweiten Leitfähigkeitszone den PN-Übergang bildet. Diese leitende Schicht muß keinen sehr niederen Widerstand aufweisen da sie keinen Gleichstrom führt, jedoch ist es erforderlich daß sie auf das -selbe Potential aufladbar ist, das an der Oberflächenschicht des aktiyen Teils des Inselbereiches wirksam ist.
  • Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen: Fig. 1 einen Schnitt durch einen bekannten Halbleiterauftjau, aus dem die Kombination, einer dielektrischen isolierenden und eines PN-Übergangs hervorgeht, der an einer Oxydschicht endet, welche in V-förmigen Einschnitten angebracht ist; Fig. 2 einen Schnitt durch einen Hxlbleiteraufbau mit einem horizontal verlaufenden PN-Übergang der an einer Oxydschicht endet, die mit einem polykristallinen Silicium hinterfüllt ist und der die Verbindung des polykristallinen Bereiches mit der einen Seite des Übergangs durch eine leitende Materialschicht darstellt, Fig. 3 eine zweite Ausführungsform des dargestellten Halbleiteraufbaus gemäß Fig. 2 bei der die leitende Materialschicht in direkter Kontaktverbindung mit der Oberfläche steht; Fig. 4 Fig. 4 einen Schnitt durch eine dritte Ausführungsform der Erfindung bei der ein einfacher PN-Üb#rgang innerhalb eines isolierenden Halbleiteraun)aus angeordnet ist; Fig.5 einen vergrößerten Schnitt der den Bereich um das Auftreffen des PN-Übergangs auf die Oxydschicht innerhalb des V-förmigen Einschnittes darstellt; Fig. G eine Draufsicht auf eine weitere Ausführungsform der Erfindung.
  • In Fig list ein Schnitt durch einen Halbleiteraufbau 8 dargestellt mit einer dielektrischen isolierenden Schicht und einem V-förmigen Ätzeinschnitt. Ein P-leitendes Substrat 10 ist mit einer epitaxialen Schicht 12 aus N leitendern Material überzogen, so daß ein PN-Übergang 14 entsteht.
  • Die V-förmigen Einschnitte 15 haben eine Oberfläche die bis in das Substrat 10 verläuft. Durch diese Einschnitte 15 werden Inselbereiche 18a, 18b und 18c geschaffen Die Oberfläche 1 6 in jedem Einschnitt 18 ist mit einer isolierenden Schicht 20 aus Silieiumdioxyd überzogen und der Re t des Einschnittes mit einem polykristallinen ITalblei.termaterial 22 aufgefüll-i Es sollte eine Oxydschicht mit einem niederen Q55 verwendet werden um einen Oberflächeninversionsbereich zu schaffen wodurch Störstrecken zwischen benachbarten Inselbereichen entstehen. Nach einem Läppen und Polieren hat der Halbleiteraufbau 8 eine flache Oberfläche 23, die mit einer weiteren isolierenden Schicht 24 überzogen ist. Hierfür kann Siliciumdioxyd verwendet werden.
  • Die einzelnen Inselbereiche lBa 18b und 18c werden gegeneinander durch die Kombination des PN-Uberganges 14 und den mit einer Oxydschicht überzogenen sowie mit polykristallinem Material gefüllten Einschnitten isoliert.
  • In dem Inselbereich 18b ist ein Diffusionsbereich 25 ausgebildet wodurch eine eine zweite PN-Grenzschicht 25a entsteht, die ebenfalls an der Oxyclschicht 20 endet.
  • In Fig. 2 ist ein Schnitt durch einen I-Ialblcitcraufbau gemäß der Erfindung dargestellt, bei dem gleiche Teile mit gleichen Bezugszeichen versehen sind. Auf dem P-leitenden Substrat 10 ist eine N-leitende epi saxiale Schicht 12 ausgebildet, wodurch ein PN-Übergang 14 entsteht. Die Einschnitte 15 erstrecken sich durch den Halbleiteraufbau bis in das Substrat 10. Dadurch entstehen mehrere Inselbereiche 18a> 181), und 18dJ die von den 1 inschnitten begrenzt werden. Bei der vorliegenden Erfindung werden im Gegensatz zu dem Aufbau gemäß Fig. 1 zwei Inselbereiche 18b und 18c dazu benutzt, um ein aktives Halbleiterelement darin auszubilden. Eine vergrabene Schicht 19 wird in dem P-leitendenSubstrat vor dem Anbringen der N-leitenden epitaxialen Schicht 12 vorgesehen. Diese dient dazu, benachbarte Inselbereiche 18b und 18c miteinander zu verbinden. Die innere Oberfläche 16 jedes Einschnittes 15 ist mit einer isolierenden Schicht 20 überzogen und die einzelnen Einschnitte mit einem polykristallinen Material 22 ausgefüllt. Vor dem Aufbringen der Oberflächenoxydschicht 24 wird die erforderliche Diffusion in die frefliegende Oberfläche der e pitaxialen Schicht vorgenommen und durch -eine P -Diffusion der Bereich 25 ausgebildet, wodurch ein weiterer PN-Übergang 25a entsteht. Ferner wird durch eine Anreicherungsdiffusion ein N -leitender Bereich 26 ausgebildet. Nach diesem Diffusionsschritt wird die isolierende Schicht 24 auf der Oberfläche der Halbleiterscheibe angebracht. In dieser isolierenden Schicht werden Öffnungen 27 28 zuund 29 ausgebildet um den Anreicherungsbereich 26 den polykristallinen Bereich 22a. und den Diffusionsbereich 25 zumindest teilweise freizulegen. Anschließend werden leitende Schichten 30 und 32 in herkömmlicher Weise auf der Oberfläche der Halbleiterscheibe ausgebildet. Dazu kann Aluminium verwendet werden jedoch auch irge#ndein anderes der bekannten kompatiblen Materialien. Die leitende Metallisatiosschicht 30 steht in Kontaktverbindung mit dem Anreicherungsbereich 26 während während die leitende Metallisationsschicht 32 sowohl in Kontaktverbindung mit dem polykristallinen Bereich 22a als auch dem Dilfusionshereich 25 steht.
  • In der bevorzugten Ausführungsform gemäß Fig. 6 stellen die Einschnitte 15a in sich geschlossene Ringbereiche dar in welchen die aktiven Halbleiterelemente ausgebildet sind. Der erste Teil 15a des ringförmig ausgebildeten Einschnittes umfaßt die vergrabene Schicht l9 so daß diese unterhalb des Teils der Oberfläche liegt, welche von dem ersten Einschnitt umgeben wird. Ein zweiter Einschnitt 15b teilt den ersten Einschnitt 15a in zwei Teile wie dies mit dem Bezugs zeichen 17 in Fig. 6 angedeutet ist.
  • In Fig. 5 ist der Kreuzungspunkt des PN-Übergangs 25a mit cler isolierenden Schicht 20 an der Seitenwand 16 des V-förmigen Einschnittes 15 vergrößer dargestellt. Aufgrund eines bekannten Effektes von Oxyden auf Oberflächen tendiert ein solches Oxyd dazu eine mehr N-leitende Oberfläche in dem darunter liegenden N-leitenden Silicium auszubilden d.h.
  • es bildet sich ein Anreicherungsbereich. Die Geometrie, wie sie in Fig. 5 dargestellt ist und welche die übliche Geometrie aufgrund des V-förmig verlaufenden Isolationsbereiches ist, tendiert dazu, die erreichbare Durchbruchspannung zu verringern sowohl aufgrund des Winkels zwischen dem PN-Übergang 25a in der Oxydschicht 20 als auch der individueilen Oberflächen effekte in dem Oxyd.
  • Bei der vorliegenden Erfindung wird ein polykristallines Silicium zum Ausfüllen der Einschnitte benutzt. Wenn das polykristalline Silicium negativ bezüglich des N-leitendes Bereiches 34 gernachtwird, wird das Feld an dem PN-Übergang 25a verringert, womit man für die Durchbruchspannungen erreicht, daß sie nur durch die Dicke die Materlalwiderstände und das Übergangsgefälle aufgrund der Störstellenprofile begrenzt werden.
  • Gemäß Gemäß Fig. 2 ist um diese verbesserten Durchbruchspannungen in einfacher Weise zu erhalten der polykristalline Bereich 22a mit dem P-leitenden Bereich 25 verbunden. Dies geschieht mit Ililfe der leitenden Schicht 32. Wenn der PN-Übergang 25a in Sperrichtung vorgespannt ist ist der P-leitende Bereich negativ bezüglich des N-leitenden Bereiches und der polykristalline Bereich 22a der mit dein P-leitenden Bereich verbunden ist, ebenfalls negativ vorgespannt womit das richtige Feldpotential erzeugt wird um das Oberflächenfeld zu verringern und damit die Durchbruchs eigenschaften zu verbessern.
  • Der gesamte polykristalline Siliciumbereich innerhalb des Einschnittes ist negativ vorgespannt0 In Fig. 3 ist eine zweite Ausführungsform der Erfindung dargestellt, bei der der Teil 24a der Oxydschicht gemäß Fig. 2 entfernt ist. Diese Oxydschicht ist nicht notwendig, womit es möglich wird die leitende Aluminiumscllicht 32 oder jedes andere leitende Material innerhalb einer einzigen Öffnung 28a anzubringen die sich über die Oxydschicht 20 erstreckt. Die Oxydschichtwird natürlich beibehalten wenn Überkreuzungen mit anderen Komponenten erforderlich werden.
  • In Fig. 4 ist ein allgemeinerer Fall der vorliegenden Erfindung dargestellt, bei der der Anschluß auf der Vorderfläche der Halbleiterscheibe mit der leitenden Schicht 32 und der Anschluß auf der rückwärtigen Oberfläche der Halbleiterscheibe über eine weitere leitende Schicht 30 erfolgt. In diesem Fall wird das Substrat P -leitend ausgeführt, um den Kontakt zum Bereich 18b zu verbessern. Der Übergang von dem Substrat 10 zur epitaxialen Schicht 12 erfolgt längs der Grenzschicht 36.
  • Patentansprüche

Claims (4)

  1. P a t en t ans p r ü c h e Halbleiteraufbau zur Verbesserung der Durchbruchspannung an einem PN-Übergang mit einer auf einem Substrat angebrachten ersten Schicht eines Halbleitermaterials mit ersten Widerstandseigenschaften, in welcher aktive Elemente ausgebildet sind, mit ringförmig verlaufenden Einschnitten, die bis in das Substrat verlaufen und mit einer Oxydschicht ausgekleidet sowie mit einem polykristallinen Material aufgefüllt sind, wodurch gegeneinander isolierte Inselbereiche entstehen, und ferner mit zumindest einem PN-Übergang, der an der Oxydschicht in den Einschniiten endet sowie mit einer isolierenden Oberflächenschicht, die in die Oxydschicht und das polykristalline Material übergeht dadurch gekennzeichnet> daß am Grenzschichtbereich (14) zwischen dem Substrat (10) und der ersten Schicht (18) eine zweite vergrabene Schicht (19) vom selben Leitfähigkeitstyp und einem geringeren Widerstand als der ersten Schicht (18) ausgebildet ist daß ein Teil der Einschnitte (16) bis in die vergrabene Schicht (19) verläuft, daß in der isolierenden Oberflächenschicht (24) zumindest eine Öffnung (28a) vorhanden ist die einen Teil des polykristallinen Materials (22) sowie einen Teil der Oberflächenschicht (25) des inselbereichs und der Oxydschicht (20) freilegt, und daß eine leitende Schicht (32) innerhalb der Öffnung ausgebildet ist die den Teil dez Oberfl äche (25) des Inselbereiches mit dem polykristallinen Material leitend verbindet.
  2. 2. Halbleiteraufbau nach Anspruch 1 dadurch g e k e n n z e i c h n e t, daß die leitende Schicht aus Aluminium besteht.
  3. 3. Halbleiteraufbau nach Anspruch 1 oder 2 dadurch gek enn -zeichnet, daß unter Weglassung der vergrabenen Schicht alle Einschnitte bis in die Substratschicht verlaufen die eine zur ersten Schicht entgegengesetzte Leitfähigkeit und im wesentlichen die gleichen Widerstandseigenschaften hat.
  4. 4. Halbleiteraufbau nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß unter Weglassung der vergrabenen Schicht die Einschnitte (16) alle bis in das Substrat verlaufen, das vom gleichen Leitfähigkeitstyp wie die erste Schicht ist und einen geringeren Widerstand hat.
DE2437431A 1973-08-03 1974-08-02 Halbleiteraufbau zur verbesserung der druchbruchspannung an einem pn-uebergang Pending DE2437431A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US38561973A 1973-08-03 1973-08-03

Publications (1)

Publication Number Publication Date
DE2437431A1 true DE2437431A1 (de) 1975-02-20

Family

ID=23522177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2437431A Pending DE2437431A1 (de) 1973-08-03 1974-08-02 Halbleiteraufbau zur verbesserung der druchbruchspannung an einem pn-uebergang

Country Status (2)

Country Link
JP (1) JPS5046085A (de)
DE (1) DE2437431A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Also Published As

Publication number Publication date
JPS5046085A (de) 1975-04-24

Similar Documents

Publication Publication Date Title
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE60033271T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP2596532B1 (de) Optoelektronisches bauelement
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE2903534A1 (de) Feldeffekttransistor
DE2904769A1 (de) Verfahren zum herstellen eines v-nut-mos-feldeffekttransistors und transistor dieses typs
DE19701189A1 (de) Halbleiterbauteil
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2453279C3 (de) Halbleiteranordnung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020115655B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE2406807A1 (de) Integrierte halbleiterschaltung
DE2953394C2 (de)
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2437431A1 (de) Halbleiteraufbau zur verbesserung der druchbruchspannung an einem pn-uebergang
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung